TW201327778A

TW201327778A - 半導體元件結構

Info

Publication number: TW201327778A
Application number: TW100149249A
Authority: TW
Inventors: Yung-Ju Wen
Original assignee: United Microelectronics Corp
Priority date: 2011-12-28
Filing date: 2011-12-28
Publication date: 2013-07-01

Abstract

一種應用半導體元件，其包含：一第一電性半導體基板、複數個金氧半電晶體以及一第二電性隔離體。複數個金氧半電晶體相鄰並排設置於第一電性半導體基板中。金氧半電晶體之汲極電性連接至該接線墊，金氧半電晶體之閘極與源極並接至一固定電壓，且閘極之延伸方向皆平行於一第一方向。第二電性隔離體形成於第一電性半導體基板中且包含有一底部與至少兩側壁，分別位於金氧半電晶體之下方與側面，其中側壁之延伸方向皆平行於該第一方向。此半導體元件可增加N型金氧半電晶體所能耐受的最大電流，從而加強靜電放電防護電路的耐用度。

Description

半導體元件結構

本案係為一種半導體元件，尤指應用於靜電放電保護電路中之半導體元件。

靜電放電(ElectroStatic Discharge，簡稱ESD)防護電路是積體電路上專門用來做靜電放電防護之用，此靜電放電防護電路提供了靜電放電所產生的電流所需之放電路徑，用以避免靜電放電發生時，過大的電流流入積體電路內而造成元件的損壞。

在許多情況下，靜電放電是來自外界，又因積體電路的輸入接線墊(PAD)一般都是連接到金氧半電晶體元件的閘極，而閘極氧化層是相當容易被大電流所破壞，因此在輸入接線墊的旁邊便會完成靜電放電防護電路來進行保護。另外，在電源接線墊的旁邊也會完成靜電放電防護電路，所以防護電路大都是做在接線墊的旁邊。

請參見圖1A，其係於接線墊10上連接一N型金氧半電晶體11來完成之靜電放電防護電路示意圖，主要是將N型金氧半電晶體11中之閘極110、源極111接地，並把汲極112(圖1B)電性連接至該接線墊10來完成靜電放電防護電路。而圖1B係表示出該N型金氧半電晶體11構造之剖面示意圖，至於圖1C則表示出N型金氧半電晶體11之電流-電壓特性圖。

配合圖1A、圖1B與圖1C可看出，在閘極電壓Vg為0的狀況下，而模擬靜電放電電流之外部電源19用以產生一個上升時間為10奈秒、脈波寬度100奈秒之測試用電壓脈波，如圖1A中虛線箭頭所示之測試用電壓脈波經過接線墊10而進入N型金氧半電晶體11之汲極112，當電壓脈波之電壓值未到達觸發電壓(Trigger voltage)Vt1時，由汲極112流向源極111之汲極電流Ic相當小。而當電壓脈波之電壓值到達觸發電壓(Trigger voltage)Vt1時，觸發電壓(Trigger voltage)Vt1將使得汲極112、源極111以及P型基體119所構成之寄生NPN雙載子接面電晶體12(Bipolar Junction Transistor，簡稱BJT)導通，進而因雙載子接面電晶體之電流增益效應(Ic=β*Isub)，進而導致由外界流入汲極112之汲極電流Ic驟增至It1，連帶使得汲極112與源極111間的跨壓VDS將由Vt1驟降至Vhold，基本上這就是靜電放電防護電路作動的原理。

而圖1C中之(Vt2，It2)則表示出N型金氧半電晶體11所能耐受的最大電流It2與當時之跨壓VDS，當由外界流入汲極112之靜電放電電流ID大於It2時，元件將產生不可回復的損壞。因此，如何增加N型金氧半電晶體11所能耐受的最大電流It2來加強靜電放電防護電路的耐用度，係為發展本案之主要目的。

本案之一目的在於提供一種可增加N型金氧半電晶體所能耐受的最大電流，從而加強靜電放電防護電路的耐用度的半導體元件。

為實現上述發明目的，一實施例提供一種應用於與一接線墊相接之一靜電放電保護電路中之半導體元件。此半導體元件包含：一第一電性半導體基板、複數個金氧半電晶體以及一第二電性隔離體。複數個金氧半電晶體相鄰並排設置於第一電性半導體基板中。金氧半電晶體之汲極電性連接至該接線墊，金氧半電晶體之閘極與源極並接至一固定電壓，且閘極之延伸方向皆平行於一第一方向。第二電性隔離體形成於第一電性半導體基板中且包含有一底部與至少兩側壁，底部位於金氧半電晶體之下方，側壁位於金氧半電晶體之側面，其中側壁之延伸方向皆平行於該第一方向。

於本發明另一實施例中，上述之第一電性半導體基板為一P型矽基板，金氧半電晶體為N型金氧半電晶體，第二電性隔離體為一N型隔離體，N型金氧半電晶體之閘極與源極並接至一接地點，第二電性隔離體包含完成於底部之一深N型井以及完成於側壁之複數個N型井。

於本發明另一實施例中，上述半導體元件更包含：一淺溝槽隔離結構以及一護衛環。其中，淺溝槽隔離結構形成於第一電性半導體基板中並環繞金氧半電晶體之周邊；護衛環形成於該第一電性半導體基板中並環繞該淺溝槽隔離結構。

於本發明另一實施例中，上述之側壁完成於該淺溝槽隔離結構之下方。

於本發明另一實施例中，上述之側壁之寬度小於等於淺溝槽隔離結構之寬度。

於本發明另一實施例中，上述之第二電性隔離體更包含有至少一隔離壁，形成於第一電性半導體基板中且位於金氧半電晶體之汲極下方，隔離壁之延伸方向平行於該第一方向。

於本發明另一實施例中，上述之隔離壁之寬度小於等於汲極之寬度。

於本發明另一實施例中，上述第二電性隔離體之該等側壁位於該等金氧半電晶體面對或者背離相鄰金氧半場效電晶體的側面。

請參見圖2A與圖2B，其分別表示出本案所發展出來用以完成靜電放電防護電路中金氧半電晶體之上視示意圖與沿AA’線段之剖面示意圖。為能增加N型金氧半電晶體所能耐受的最大電流，本案係揭露一種多指佈局之金氧半場效電晶體，圖中主要表示出左半部，其中P型矽基板2中定義有多個N型金氧半場效電晶體21、22、23及24，該等N型金氧半場效電晶體21、22、23及24利用淺溝槽隔離結構(STI)20來與護衛環(guard ring)25完成隔離，其中該等N型金氧半電晶體21、22、23及24之閘極210、220、230及240係平行排列成多指狀，並於閘極兩側完成源極211、221及241與汲極212及232。而將該等N型金氧半電晶體21、22、23及24並聯，意即將其中之閘極210、220、230、240、源極211、221、241以及護衛環(guard ring)25都並接至一固定電壓，並把汲極212及232電性連接至接線墊後，便可完成一靜電放電防護電路。本實施例中，上述固定電壓例如為零，即閘極210、220、230、240、源極211、221、241以及護衛環25接地。而閘極210、220、230、240延伸於一第一方向，例如閘極210、220、230、240長度方向為上述第一方向。如此一來，便可利用足夠的晶片面積來組合出所需的放電路徑，進而增加N型金氧半電晶體所能耐受的最大電流。

但由圖中可看出，不同位置之N型金氧半場效電晶體21、22、23及24與護衛環(guard ring)25間形成之基體電阻(base resistance)Rsub-1、Rsub-2、Rsub-3及Rsub-4，由於距離護衛環(guard ring)25的長度不同，因此造成基體電阻(base resistance)Rsub-1、Rsub-2、Rsub-3及Rsub-4的電阻值不同，即Rsub-4>Rsub-3>Rsub-2>Rsub-1。如此一來，在相同的電流量條件下，Rsub-4上的電壓將最大，也就是說處於晶片較中央位置的N型金氧半場效電晶體24中之寄生NPN雙載子接面電晶體249，將比其他N型金氧半場效電晶體21、22、23中之寄生NPN雙載子接面電晶體219、229、239較快被導通，而因導通後將使得金氧半場效電晶體之跨壓VDS由Vt1驟降至Vhold，但因Vhold遠小於Vt1，因此造成其他N型金氧半場效電晶體21、22、23中之寄生NPN雙載子接面電晶體219、229、239將很難再被導通，因此所有的放電電流將只會通過處於晶片較中央位置的N型金氧半場效電晶體24，造成其他放電路徑未能被有效利用。

為此，本案更發展出如圖3A與圖3B所示，可用以完成靜電放電防護電路中金氧半場效電晶體之另一實施例之上視示意圖與沿BB’線段之剖面示意圖。為能有效利用所有的金氧半場效電晶體來進行放電，本實施例主要是避免多個寄生NPN雙載子接面電晶體與兩側護衛環(guard ring)25間形成大小不同之基體電阻，因此，本例於上述P型矽基板2中多指佈局之金氧半場效電晶體之下方設置一深N型井(Deep N-Well，簡稱DNW)30，意即多個N型金氧半場效電晶體21、22及23下方之P型矽基板2中完成有深N型井30。另外，可利用N型井31、32及33來隔離相鄰之N型金氧半場效電晶體，而在本例中，N型井31、32及33分別完成於淺溝槽隔離結構(STI)20、汲極212及232之下方，至於N型井31、32及33之側則相鄰完成有P型井34、35及36。

如此一來，圖中所有N型金氧半場效電晶體之P型通道區域兩側與下方皆被N型隔離體(深N型井30及N型井31、32、33)包圍，造成不同位置之N型金氧半場效電晶體21、22、23與護衛環(guard ring)25兩側間形成基體電阻之路徑皆被切斷。但護衛環(guard ring)25是環繞整個多指佈局之金氧半場效電晶體的結構，因此仍可於護衛環(guard ring)25上方與下方間形成基體電阻(base resistance)Rsub，但此時因各個金氧半場效電晶體距離護衛環(guard ring)25上方與下方的長度皆相同，所以等效出來之基體電阻Rsub的電阻值也相同。因此，在相同的電流量條件下，所有N型金氧半場效電晶體21、22、23中之寄生NPN雙載子接面電晶體將一起導通，進而提供更多的放電路徑，進而達到發展本案之主要目的。

而深N型井30與N型井31、32及33都是原始製程中具有的摻質植入，因此不需增加額外光罩。深N型井30、N型井31、32及33共同構成一N型隔離體，深N型井30即為上述N型隔離體之底部，而N型井31、32及33即為上述N型隔離體之側壁。其中深N型井30位於金氧半場效電晶體之下方，而N型井31、32及33互相平行並間隔形成於深N型井30的一上表面301，而每相鄰的兩個N型井之間形成有至少一個金氧半場效電晶體。換言之，N型井31、32及33形成於金氧半場效電晶體面對或者背離相鄰金氧半場效電晶體的側面。例如，N型井31與32之間形成有金氧半場效電晶體21，而N型井32與33之間形成有金氧半場效電晶體22及23。此外，N型井31、32及33之延伸方向皆平行於第一方向(如圖3A中之箭頭CC’)。而且N型井31、32及33之寬度可以相容於元件的設計規則(design rule)，意即N型井31、32及33之寬度在小於等於淺溝槽隔離結構(STI)20、汲極212及232的寬度的情況下，仍可發揮隔離之功能，因此不會增加元件所需之面積。

另外，本例之深N型井30與完成於兩側淺溝槽隔離結構20下方之N型井31(圖中僅示出左側，右側並未示出)為最重要的N型隔離體。因此即使將各個汲極下方之N型井(例如圖3B中之N型井32、33)之數量減少甚至完全去除，由於延伸方向平行於第一方向之N型井31仍可切斷內部元件與外部護衛環(guard ring)25兩側間形成基體電阻之路徑，只留下與圖3A中上方之外部護衛環(guard ring)25與圖3A中未示出之下方外部護衛環(guard ring)25間形成基體電阻(base resistance)Rsub的路徑，因此圖3C中所示之另一實施例仍可對基體電阻(base resistance)Rsub之不均現象做出改善。

綜上所述，在本發明對技術進行改良後，已可有效改善習用手段的問題。雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

2．．．P型矽基板

20．．．淺溝槽隔離結構

21、22、23、24．．．N型金氧半場效電晶體

210、220、230、240．．．閘極

211、221、241．．．源極

212、232．．．汲極

219、229、239、249．．．寄生NPN雙載子接面電晶體

25．．．護衛環

30．．．深N型井

31、32及33．．．N型井

34、35及36．．．P型井

301．．．上表面

Rsub-1、Rsub-2、Rsub-3及Rsub-4．．．基體電阻

圖1A係於一接線墊上連接一N型金氧半電晶體來完成之靜電放電防護電路示意圖。

圖1B係表示出圖1A之N型金氧半電晶體構造之剖面示意圖。

圖1C係表示出圖1A之N型金氧半電晶體之電流-電壓特性圖。

圖2A係本案一實施例所發展出來用以完成靜電放電防護電路中金氧半電晶體之上視示意圖。

圖2B係圖2A沿A-A’線之剖面示意圖。

圖3A係本案另一實施例之靜電防護電路中之金氧半電晶體之上視示意圖。

圖3B係圖3A沿B-B’線之剖面示意圖。

圖3C係本案再一實施例之靜電防護電路中之金氧半電晶體之剖面示意圖。