TWI809613B - 具有漏電流導引路徑的半導體元件及其製備方法 - Google Patents

具有漏電流導引路徑的半導體元件及其製備方法 Download PDF

Info

Publication number
TWI809613B
TWI809613B TW110147965A TW110147965A TWI809613B TW I809613 B TWI809613 B TW I809613B TW 110147965 A TW110147965 A TW 110147965A TW 110147965 A TW110147965 A TW 110147965A TW I809613 B TWI809613 B TW I809613B
Authority
TW
Taiwan
Prior art keywords
conductive region
region
substrate
semiconductor device
extended
Prior art date
Application number
TW110147965A
Other languages
English (en)
Other versions
TW202312487A (zh
Inventor
李維中
丘世仰
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202312487A publication Critical patent/TW202312487A/zh
Application granted granted Critical
Publication of TWI809613B publication Critical patent/TWI809613B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本揭露提供一種半導體元件以及該半導體元件的製備方法。該半導體元件具有一基底；一下導電區，設置在該基底中；一第一閘極結構，設置在該基底上；一第一汲極區，設置在該基底中並鄰近該第一閘極結構的一側壁；以及一第一延伸導電區，設置在該基底中、在該第一汲極區下方、接觸該第一汲極區的一下表面，以及遠離該下導電區。該第一汲極區的一上表面以及該基底的一上表面大致為共面。該下導電區與該第一延伸導電區包括相同的電類型。該第一汲極區與該第一延伸導電區包括不同電類型

Description

具有漏電流導引路徑的半導體元件及其製備方法
本申請案主張2021年9月2日申請之美國正式申請案第17/465,309號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露關於一種半導體元件及該半導體元件的製備方法。特別是有關於一種具有漏電流導引路徑的半導體元件以及具有該漏電流導引路徑之該半導體元件的製備方法。
半導體元件使用在不同的電子應用，例如個人電腦、手機、數位相機，或其他電子設備。半導體元件的尺寸逐漸地變小，以符合計算能力所逐漸增加的需求。然而，在尺寸變小的製程期間，增加不同的問題，且如此的問題在數量與複雜度上持續增加。因此，仍然持續著在達到改善品質、良率、效能與可靠度以及降低複雜度方面的挑戰。
上文之「先前技術」說明僅提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體元件，包括一基底；一下導電區，設置在該基底中；一第一閘極結構，設置在該基底上；一第一汲極區，設置在該基底中且鄰近該第一閘極結構的一側壁；以及一第一延伸導電區，設置在該基底中、在該第一汲極區下方、接觸該第一汲極區的一下表面，以及遠離該下導電區。該第一汲極區的一上表面與該基底的一上表面為共面。該下導電區與該第一延伸導電區包括相同電類型。該第一汲極區與該第一延伸導電區包括不同電類型。
在一些實施例中，該半導體元件還包括一第一源極區，鄰近該第一閘極結構的另一側壁處。該第一源極區的一上表面與該基底的該上表面大致為共面。
在一些實施例中，該半導體元件還包括一基線導電區，設置在該基底中。該基線導電區的一上表面與該基底的該上表面大致為共面。該基線導電區與該下導電區包括相同電類型。
在一些實施例中，該半導體元件還包括一邊緣導電區，設置在該基底中、在該下導電區上、在該基線導電區下方，以及遠離該基線導電區。該下導電區與該邊緣導電區包括相同電類型。
在一些實施例中，該半導體元件還包括複數個閘極間隙子，設置在該第一閘極結構的該等側壁上以及在該基底上。該複數個閘極間隙子包括氧化矽、氮化矽、氮氧化矽或氧化氮化矽。
在一些實施例中，該半導體元件還包括複數個第一輕度摻雜區，設置在該基底中、分別且對應鄰接該第一汲極區與該第一源極區，以及分別且對應在該複數個閘極間隙子下方。
在一些實施例中，該第一閘極結構包括一第一閘極介電層以及一第一閘極導電層，該第一閘極介電層設置在該基底上，該第一閘極導電層設置在該第一閘極介電層上。
在一些實施例中，該第一延伸導電區的一下表面在一垂直位面，其低於該邊緣導電區之一上表面的一垂直位面。
在一些實施例中，該基線導電區的一下表面與該第一汲極區的該下表面大致為共面。
在一些實施例中，該基線導電區的一下表面在一垂直位面，其低於該第一汲極區之該下表面的一垂直位面。
在一些實施例中，在一頂視圖中，該第一延伸導電區的一長度大於或等於該第一汲極區的一長度。
在一些實施例中，該邊緣導電區的一長度大於或等於該基線導電區的一長度。
在一些實施例中，該基底與該下導電區包括相同電類型。
在一些實施例中，該第一汲極區經配置以電性耦接到一外部電壓源，其介於大約+0.0伏特到大約+6.0伏特之間。
在一些實施例中，該基線導電區經配置以電性耦接到一外部電壓源，其介於大約+0.0伏特到大約-2.0伏特之間。
在一些實施例中，該半導體元件還包括一第二閘極結構、一第二汲極區以及一第二延伸導電區。該第二閘極結構設置在該基底上、在該第一閘極結構與該基線導電區之間。該第二汲極區設置在該基底中、接近該第二閘極結構的其中一側壁，以及在該第一源極區與該基線導電區之間。該第二延伸導電區設置在該基底中、在該第二汲極區下方、接觸該第二汲極區的一下表面，以及遠離該下導電區。該第二汲極區的一上表面與該基底的一上表面大致為共面。該下導電區與該第二延伸導電區包括相同電類型；其中該第二汲極區與該第二延伸導電區包括不同電類型。
在一些實施例中，該半導體元件還包括一隔離層，設置在該基底中並位在該第二汲極區與該第一源極區之間。該隔離層包括氧化矽、氮化矽、氮氧化矽或氧化氮化矽。
在一些實施例中，該隔離層的一下表面位在一垂直位面，其高於該第一延伸導電區之該下表面的該垂直位面。
本揭露之另一實施例提供一種半導體元件的製備方法，包括提供一基底；形成一下導電區在該基底中；形成一第一延伸導電區在該基底中以及在該下導電區上方；形成一第一閘極結構在該基底上；以及形成一第一汲極區在該基底中、接近該第一閘極結構的其中一個側壁，以及在該第一延伸導電區上。中該第一汲極區的一上表面與該基底的一上表面大致為共面。該下導電區與該第一延伸導電區包括相同電類型。該第一汲極區與該第一延伸導電區包括不同電類型。
在一些實施例中，該半導體元件的製備方法還包括形成一邊緣導電區在該基底中、在該下導電區上，以及遠離該第一延伸導電區。
由於本揭露該半導體元件的設計，該下導電區、該第一延伸導電區、該第二延伸導電區以及該邊緣導電區可當成多個漏電流的多個導引路徑，該等漏電流是在程式化操作期間由高電壓所產生。因此，可改善該半導體元件的效能及可靠度。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。
此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係 用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。
應當理解，當形成一個部件在另一個部件之上(on)、與另一個部件相連(connected to)、及/或與另一個部件耦合(coupled to)，其可能包含形成這些部件直接接觸的實施例，並且也可能包含形成額外的部件介於這些部件之間，使得這些部件不會直接接觸的實施例。
應當理解，儘管這裡可以使用術語第一，第二，第三等來描述各種元件、部件、區域、層或區段(sections)，但是這些元件、部件、區域、層或區段不受這些術語的限制。相反，這些術語僅用於將一個元件、組件、區域、層或區段與另一個區域、層或區段所區分開。因此，在不脫離本發明進步性構思的教導的情況下，下列所討論的第一元件、組件、區域、層或區段可以被稱為第二元件、組件、區域、層或區段。
除非內容中另有所指，否則當代表定向(orientation)、布局(layout)、位置(location)、形狀(shapes)、尺寸(sizes)、數量(amounts)，或其他量測(measures)時，則如在本文中所使用的例如「同樣的(same)」、「相等的(equal)」、「平坦的(planar)」，或是「共面的(coplanar)」等術語(terms)並非必要意指一精確地完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，但其意指在可接受的差異內，包含差不多完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，而舉例來說，所述可接受的差異可因為製造流程(manufacturing processes)而發生。術語「大致地(substantially)」可被使用在本文中，以表現出此意思。舉例來說，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，為精確地相同的、相等的，或是平坦的，或者是其可為在可接受的差異內的相同的、相等的，或是平坦的，而舉例來說，所述可接受的差異可因為製造流程而發生。
在本揭露中，一半導體元件通常意指可藉由利用半導體特性(semiconductor characteristics)運行的一元件，而一光電元件(electro-optic device)、一發光顯示元件(light-emitting display device)、一半導體線路(semiconductor circuit)以及一電子元件(electronic device)，均包括在半導體元件的範疇中。
應當理解，在本揭露的描述中，上方(above)(或之上(up))對應Z方向箭頭的該方向，而下方(below)(或之下(down))對應Z方向箭頭的相對方向。
圖1是流程示意圖，例示本揭露一實施例之半導體元件1A的製備方法10。圖2是頂視示意圖，例示本揭露一實施例之中間半導體元件。圖3是剖視示意圖，例示沿著圖2之剖線A-A’的剖面。
請參考圖1到圖3，在步驟S11，可提供一基底301，且一下導電區101可形成在基底301中。
請參考圖2及圖3，基底301可包括一含矽材料。適合於基底301之含矽材料的例子可包括矽、矽鍺、摻碳的矽鍺、矽鍺碳化物、摻碳的矽、碳化矽及其多層，但並不以此為限。雖然矽是主要地使用在晶圓製造中的半導體材料，但在一些實施例中，其他半導體材料可應用於當作多個額外的層，例如鍺、砷化鎵、氮化鎵、矽鍺、碲化鎘(cadmium telluride)、硒化鋅(zinc selenide)、鍺錫(germanium tin)等等，但並不以此為限。
在一些實施例中，基底301可藉由一p型雜質植入製程進行摻雜，以便具有一第一電類型。該p型雜質植入製程可添加多個雜質到一本質半導體，其產生多個價電子的缺陷(deficiencies)。在一含矽基底中，例如p型摻雜物，意即該等雜質包括硼、鋁、鎵或銦，但並不以此為限。
應當理解，術語「電類型(electrical type)」意指為p型或n型的一摻雜區。
請參考圖2及圖3，下導電區101可形成在基底301中。在一些實施例中，下導電區101可藉由一雜質植入製程所形成，舉例來說，例如使用p型摻雜物的一p型雜質植入製程，而p型摻雜物例如硼、鋁、鎵或銦。在一些實施例中，下導電區101可具有第一電類型，其相同於基底301的電類型。
在一些實施例中，下導電區101與基底301可摻雜有相同摻雜物。在一些實施例中，下導電區101與基底301可摻雜有不同摻雜物。在一些實施例中，下導電區101的摻雜濃度可小於基底301的摻雜濃度。在一些實施例中，下導電區101的摻雜濃度可大於基底301的摻雜濃度。
圖4是頂視示意圖，例示本揭露一實施例之中間半導體元件。圖5及圖6是剖視示意圖，例示本揭露一實施例製備沿著圖4之剖線A-A’之半導體元件1A的部分流程。
請參考圖1及圖4到圖6，在步驟S13，一邊緣導電區107可形成在下導電區101上，且複數個隔離層303、305可形成在基底301中。
請參考圖4及圖5，一遮罩層(為了清楚起見未顯示)可形成在基底301上。遮罩層可具有邊緣導電區107的圖案。在一些實施例中，遮罩層可為一光阻層。在一些實施例中，遮罩層可為一硬遮罩層，其包含氧化矽、氮化矽、氮氧化矽、氧化氮化矽或其他可應用的材料。可執行使用遮罩層當作一圖案導引(pattern guide)的一雜質植入製程，以形成邊緣導電區107。舉例來說，雜質植入製程可為使用p型摻雜物的一p型雜質植入製程，而p型摻雜物例如硼、鋁、鎵或銦。在邊緣導電區107形成之後，即可移除遮罩層。
在剖視示意圖中，邊緣導電區107可形成在基底301中以及在下導電區101的上表面101TS上。邊緣導電區107的下表面107BS可直接接觸下導電區101的上表面101TS。在一些實施例中，邊緣導電區107的各側壁可呈錐形(tapered)。在一頂視示意圖中，在一些實施例中，邊緣導電區107的面積可小於下導電區101的面積。舉例來說，邊緣導電區107的面積可比下導電區101之面積小大約5%到大約20%之間。在一些實施例中，邊緣導電區107的面積與下導電區101的面積可大致相同。
應當理解，在本揭露的描述中，一元件(或特徵)沿維度Z位在最高垂直位面處的一表面被稱為該元件(或該特徵)的一上表面。一元件(或特徵)沿維度Z位在最低垂直位面處的一表面被稱為該元件(或該特徵)的一下表面。
在一些實施例中，邊緣導電區107可具有第一電類型，其相同於下導電區101的電類型。在一些實施例中，邊緣導電區107與下導電區101可摻雜有相同摻雜物。在一些實施例中，邊緣導電區107與下導電區101可摻雜有不同摻雜物。
在一些實施例中，邊緣導電區107的摻雜濃度可小於基底301的摻雜濃度。在一些實施例中，邊緣導電區107的摻雜濃度可大於基底301的摻雜濃度。
在一些實施例中，邊緣導電區107的摻雜濃度與下導電區101的摻雜濃度可大致相同。在一些實施例中，邊緣導電區107的摻雜濃度可大於下導電區101的摻雜濃度。在一些實施例中，邊緣導電區107的摻雜濃度可小於下導電區101的摻雜濃度。
請參考圖6，可執行一系列的沉積製程以沉積一墊氧化物層(為了清楚起見未顯示)以及一墊氮化物層(為了清楚起見未顯示)在基底301上。可執行一微影(photolithography)製程以界定複數個隔離層303、305的圖案。在微影製程之後，可執行例如一非等向性該蝕刻製程的一蝕刻製程，以形成沿著該墊氧化物層、該墊氮化物層以及基底301穿過的多個溝槽。一額離材料可沉積進入該等溝槽，且可接著執行例如化學機械研磨的一平坦化製程，以移除多餘填充材料直到基底301暴露為止，以便獲得複數個隔離層303、305。舉例來說，隔離材料可為氧化矽、氮化矽、氮氧化矽、氧化氮化矽、類似物或其組合。在一些實施例中，複數個隔離層303、305可界定多個主動區在基底301中。
應當理解，在本揭露的描述中，氮氧化矽表示一物質(substance)，其包含矽、氮以及氧，且氧的一比率大於氮的一比率。氧化氮化矽表示一物質，其包含矽、氧以及氮，且氮的一比率大於氧的一比率。
請參考圖6，複數個隔離層303、305的各上表面可大致與基底301的上表面301TS為共面。在一些實施例中，複數個隔離層303、305可直接形成在下導電區101的上方。在一些實施例中，複數個隔離層303、305可水平地遠離邊緣導電區107。
在一些實施例中，複數個隔離層303、305的各下表面303BS、305BS以及邊緣導電區107的上表面107TS可大致在相同的垂直位面。在一些實施例中，複數個隔離層303、305的各下表面303BS、305BS可在一垂直位面，其低於邊緣導電區107之上表面107TS的垂直位面。在一些實施例中，複數個隔離層303、305的各下表面303BS、305BS可在一垂直位面，其高於邊緣導電區107之上表面107TS的垂直位面。
圖7是頂視示意圖，例示本揭露一實施例之中間半導體元件。圖8是剖視示意圖，例示沿著圖7之剖線A-A’的剖面。
請參考圖1、圖7及圖8，在步驟S15，一基線(baseline)導電區109可形成在基底301中。
請參考圖7及圖8，一遮罩層(為了清楚起見未顯示)可形成在基底301上。遮罩層可具有基線導電區109的圖案。在一些實施例中，遮罩層可為一光阻層。在一些實施例中，遮罩層可為一硬遮罩層，其包含氧化矽、氮化矽、氮氧化矽、氧化氮化矽或其他可應用的材料。可執行使用遮罩層當作一圖案導引的一雜質植入製程，以形成基線導電區109。舉例來說，雜質植入製程可為使用p型摻雜物的一p型雜質植入製程，而p型摻雜物例如硼、鋁、鎵或銦。在基線導電區109形成之後，即可移除遮罩層。
在一剖視示意圖中，基線導電區109可形成在基底301中。基線導電區109的上表面109TS與基底301的上表面301TS可大致為共面。在一些實施例中，基線導電區109的下表面109BS可在一垂直位面，其高於複數個隔離層303、305之各下表面303BS、305BS的垂直位面。在一些實施例中，邊緣導電區107與基線導電區109可地形結構上(topographically)對準。換言之，在頂視示意圖中，邊緣導電區107與基線導電區109可重疊。
應當理解，在本揭露的描述中，假設一個x-y-z座標系統，其x與y表示平行該結構之主表面的該平面內的各維度，且z表示垂直該平面的一維度，當兩個特徵具有大致相同x、y座標時，那些特徵則維地形結構上對準。
在一些實施例中，在頂視示意圖中，基線導電區109的面積與邊緣導電區107的面積可大致相同。在一些實施例中，基線導電區109的面積可稍微小於邊緣導電區107的面積。舉例來說，基線導電區109的面積比邊緣導電區107的面積小大約5%到20%之間。在一些實施例中，邊緣導電區107的長度L1可大於基線導電區109的長度L2。在一些實施例中，邊緣導電區107的長度L1與基線導電區109的長度L2可大致相同。
在一些實施例中，基線導電區109可具有第一電類型，其相同於下導電區101的電類型、邊緣導電區107的電類型，或是基底301的電類型。在一些實施例中，基線導電區109與下導電區101可摻雜有相同摻雜物。在一些實施例中，基線導電區109與下導電區101可摻雜有不同摻雜物。在一些實施例中，基線導電區109與邊緣導電區107可摻雜有相同摻雜物。在一些實施例中，基線導電區109與邊緣導電區107可摻雜有不同摻雜物。
在一些實施例中，基線導電區109的摻雜濃度可大於基底301的摻雜濃度。在一些實施例中，基線導電區109的摻雜濃度可大於下導電區101的摻雜濃度。在一些實施例中，基線導電區109的摻雜濃度可大於邊緣導電區107的摻雜濃度。
在一些實施例中，基線導電區109可經配置以電性耦接到一外部電壓源。該外部電壓源可接地或可設定在大約0.0伏特到大約-2.0伏特。
圖9是頂視示意圖，例示本揭露一實施例之中間半導體元件。圖10到圖15是剖視示意圖，例示本揭露一實施例製備沿著圖9之剖線A-A’之半導體元件1A的部分流程。
請參考圖1、圖9及圖10，在步驟S17，一第一延伸導電區103以及一第二延伸導電區105可形成在基底301中。
請參考圖9及圖10，一遮罩層(為了清楚起見未顯示)可形成在基底301上。遮罩層可具有第一延伸導電區103與第二延伸導電區105的圖案。在一些實施例中，遮罩層可為一光阻層。在一些實施例中，遮罩層可為一硬遮罩層，其包含氧化矽、氮化矽、氮氧化矽、氧化氮化矽或其他可應用的材料。可執行使用遮罩層當作一圖案導引(pattern guide)的一雜質植入製程，以形成第一延伸導電區103與第二延伸導電區105。舉例來說，雜質植入製程可為使用p型摻雜物的一p型雜質植入製程，而p型摻雜物例如硼、鋁、鎵或銦。在第一延伸導電區103與第二延伸導電區105形成之後，即可移除遮罩層。
在一些實施例中，第一延伸導電區103與第二延伸導電區105可具有電類型，其相同於下導電區101的電類型、邊緣導電區107的電類型，或是基底301的電類型。
在一些實施例中，第一延伸導電區103、第二延伸導電區105以及下導電區101可摻雜有相同摻雜物。在一些實施例中，第一延伸導電區103、第二延伸導電區105以及下導電區101可摻雜有不同摻雜物。在一些實施例中，第一延伸導電區103、第二延伸導電區105以及邊緣導電區107可摻雜有相同摻雜物。在一些實施例中，第一延伸導電區103、第二延伸導電區105以及邊緣導電區107可摻雜有不同摻雜物。
在一些實施例中，第一延伸導電區103與第二延伸導電區105的摻雜濃度可大於基底301的摻雜濃度。在一些實施例中，第一延伸導電區103與第二延伸導電區105的摻雜濃度可大致相同於下導電區101的摻雜濃度。在一些實施例中，第一延伸導電區103與第二延伸導電區105的摻雜濃度可大致相同於邊緣導電區107的摻雜濃度。
在一剖視示意圖中，第一延伸導電區103與第二延伸導電區105可形成在基底301中。第一延伸導電區103可形成在隔離層305旁邊且位在複數個隔離層303、305之間。第二延伸導電區105可形成在隔離層303旁邊並位在隔離層303與基線導電區109之間。
在一些實施例中，第一延伸導電區103與第二延伸導電區105的各上表面103TS、105TS可位在一垂直位面，其低於基線導電區109的下表面109BS。在一些實施例中，第一延伸導電區103與第二延伸導電區105的各上表面103TS、105TS可位在一垂直位面，其高於基線導電區109的下表面109BS。在一些實施例中，基線導電區109的下表面109BS以及第一延伸導電區103與第二延伸導電區105的各上表面103TS、105TS可位在大致相同的位面。
在一些實施例中，第一延伸導電區103與第二延伸導電區105的各上表面103TS、105TS可位在一垂直位面，其高於邊緣導電區107的上表面107TS。在一些實施例中，第一延伸導電區103與第二延伸導電區105的各下表面103BS、105BS可位在一垂直位面，其低於邊緣導電區107的上表面107TS。
在一些實施例中，第一延伸導電區103與第二延伸導電區105的各下表面103BS、105BS可位在一垂直位面，其高於下導電區101的上表面101TS。意即，有間隙分別且對應在第一延伸導電區103與下導電區101之間，以及在第二延伸導電區105與下導電區101之間。
在一些實施例中，在一頂視示意圖中，第一延伸導電區103的面積與第二延伸導電區105的面積大致相同。在一些實施例中，第一延伸導電區103的面積可小於邊緣導電區107的面積。第一延伸導電區103的長度L3與第二延伸導電區105的長度L4可大致相同。在一些實施例中，邊緣導電區107的長度與第一延伸導電區103的長度L3可大致相同。在一些實施例中，基線導電區109的長度L2與第一延伸導電區103的長度L3可大致相同。在一些實施例中，第一延伸導電區103的長度L3可小於邊緣導電區107的長度L1或是基線導電區109的長度L2。
請參考圖1及圖11到圖15，在步驟S19，一第一閘極結構210以及一第二閘極結構220可形成在基底301上，且複數個閘極間隙子307可形成在第一閘極結構210與第二閘極結構220的各側壁上。
請參考圖11，一層第一隔離材料501可毯覆式(blanket)形成在基底301上。舉例來說，該層第一隔離材料501的製作技術包含化學氣相沉積、原子層沉積、類似技術或其他可應用的沉積製程。舉例來說，第一隔離材料501可為氧化矽、氮化矽、氮氧化矽或高介電常數的介電材料。舉例來說，高介電常數的介電材料可包括氧化鉿、氧化矽鉿、氧化鑭、氧化鋯、氧化矽鋯、氧化鉭、氧化鈦、氧化鈦鍶鋇、氧化鈦鋇、氧化鈦鍶、氧化鋰、氧化鋁、氧化鉭鈧鉛(lead scandium tantalum oxide)、鈮酸鋅鉛(lead zinc niobate)或其組合。
請參考圖11，一層第一導電材料503可形成在該層第一隔離材料501上。舉例來說，該層第一導電材料503的製作技術可包含化學氣相沉積、物理氣相沉積、噴濺、類似技術或是其他可應用的沉積製程。舉例來說，第一導電材料503可為多晶矽、多晶鍺、多晶矽鍺、鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如氮化鈦)、過渡金屬鋁化物或其組合。
請參考圖11，一第一遮罩層509可形成在該層第一導電材料503上。該第一遮罩層509可具有第一閘極結構210與第二閘極結構220的圖案。在一些實施例中，第一遮罩層509可為一光阻層。在一些實施例中，第一遮罩層509可為一硬遮罩層，其包含氧化矽、氮化矽、氮氧化矽、氧化氮化矽或其他可應用的材料。
請參考圖12，可執行一蝕刻製程，例如一非等向性乾蝕刻製程，以移除第一隔離材料501與第一導電材料503的一些部分。在蝕刻製程之後，餘留的第一隔離材料501可轉變成一第一閘極介電層211以及一第二閘極介電層221。餘留的第一導電材料503可轉變成一第一閘極導電層213以及一第二閘極導電層223。
第一閘極介電層211可形成在基底301上、在複數個隔離層303、305之間，並可能不會與第一延伸導電區103地形結構上對準。換言之，在一剖視示意圖中，第一閘極介電層211可能不會直接在第一延伸導電區103上方。第一閘極導電層213可形成在第一閘極介電層211上。第一閘極介電層211與第一閘極導電層213一起配置成第一閘極結構210。
第二閘極介電層221可形成在基底301上以及在隔離層303與基線導電區109之間。第二閘極介電層221可能不會與第二延伸導電區105地形結構上對準。換言之，在一剖視示意圖中，第二閘極介電層221可能不會直接在第二延伸導電區105上方。第二閘極導電層223可形成在第二閘極介電層221上。第二閘極介電層221與第二閘極導電層223一起配置成第二閘極結構220。
第一閘極結構210與第二閘極結構220可整合在一起成為多個可程式化單元，例如電子熔絲(e-fuses)或反熔絲，以便控制程式化電流到該等可程式化單元的存取。
請參考圖13，可執行使用第一閘極結構210與第二閘極結構220當成多個圖案導引的一雜質植入製程，以形成複數個輕度摻雜層505。舉例來說，雜質植入製程可為使用n型摻雜物(或雜質)的一n型雜質植入製程。該等n型摻雜物可添加到一本質半導體，以貢獻多個自由電子到該本質半導體。在一含矽基底中，該等n型摻雜物的例子包括銻、砷及磷，但並不意此為限。該複數個輕度摻雜層505可具有一第二電類型，其不同於第一電類型。舉例來說，該複數個輕度摻雜層505可為n型。
在一些實施例中，在雜質植入製程期間，在基線導電區109上的區域可被一遮罩層(為了清楚起見未顯示)覆蓋。
請參考圖14，可共形地形成一層間隙子材料507以覆蓋基底301、第一閘極結構210以及第二閘極結構220。在一些實施例中，舉例來說，間隙子材料507可為一材料，其具有相對基底301的蝕刻選擇性，或者是具有相對基底301與第一閘極導電層213的蝕刻選擇性。在一些實施例中，舉例來說，間隙子材料507可為低溫矽。在一些實施例中，間隙子材料507可為氧化矽、氮化矽、氮氧化矽、氧化氮化矽、類似物或其組合。
請參考圖15，可執行一間隙子蝕刻製程，以移除該層間隙子材料507形成在基底301之上表面301TS上、第一閘極結構210上以及第二閘極結構220上的該等部分。間隙子蝕刻製程可為一非等向性蝕刻製程。在間隙子蝕刻製程期間，該層間隙子材料507對基底301或第一閘極導電層213的蝕刻率比可介於大約100：1到大約1.05：1之間、在大約15：1到大約2：1之間，或是在10：1到大約2：1之間。在間隙子蝕刻製程之後，餘留的間隙子材料507可視為複數個間隙子307。
圖16是頂視示意圖，例示本揭露一實施例之中間半導體元件。圖17是剖視示意圖，例示沿著圖16之剖線A-A’的剖面。
請參考圖1、圖16及圖17，在步驟S21，第一源極/汲極區215、217以及第二源極/汲極區225、227可形成在基底301中。
請參考圖16及圖17，可執行使用第一閘極結構210、第二閘極結構220以及複數個閘極間隙子307當作多個圖案導引的一雜質植入製程，以形成第一源極/汲極區215、217以及第二源極/汲極區225、227。舉例來說，雜質植入製程可為使用n型摻雜物的n形雜質植入製程，該等n形摻雜物例如銻、砷及磷。在第一源極/汲極區215、217以及第二源極/汲極區225、227形成之後，複數個輕度摻雜層505可轉變成複數個第一輕度摻雜區219以及複數個第二輕度摻雜區229，其直接在複數個閘極間隙子307下方且分別鄰近第一源極/汲極區215、217以及第二源極/汲極區225、227。
第一源極/汲極區215、217以及第二源極/汲極區225、227可具有第二電類型，其相同於複數個第一輕度摻雜區219與複數個第二輕度摻雜區229。第一源極/汲極區215、217與第二源極/汲極區225、227的摻雜濃度可大於複數個第一輕度摻雜區219的摻雜濃度以及複數個第二輕度摻雜區229的摻雜濃度。在一些實施例中，第一源極/汲極區215、217與第二源極/汲極區225、227的摻雜濃度可介於大約1E17atoms/cm 3到大約1E18atoms/cm 3之間。
第一源極/汲極區215、217與第二源極/汲極區225、227、複數個第一輕度摻雜區219以及複數個輕度摻雜區229可摻雜有相同摻雜物。在一些實施例中，第一源極/汲極區215、217與第二源極/汲極區225、227、複數個第一輕度摻雜區219以及複數個第二輕度摻雜區229可摻雜有不同摻雜物。
在一些實施例中，可執行一退化製程以活化第一源極/汲極區215、217與第二源極/汲極區225、227。退火製程的溫度可介於大約800℃到大約1250℃之間。退火製程可具有一製程時間(process duration)，其介於大約1毫秒(millisecond)到大約500毫秒之間。舉例來說，退火製程可為一快速熱退火、雷射尖峰退火(laser spike anneal)或是閃光燈退火(flash lamp anneal)。
第一源極/汲極區215、217可形成在基底301中並分且對應鄰近第一閘極結構210的各側壁。在一些實施例中，第一源極/汲極區215可形成在基底301中、鄰近隔離層305、鄰近在第一閘極結構210上的間隙子307以及在第一延伸導電區103上。第一汲極區215的上表面215TS可大致與基底301的上表面301TS為共面。第一汲極區215的下表面可直接接觸第一延伸導電區103的上表面103TS。意即，第一汲極區215的下表面與第一延伸導電區103的上表面103TS可大致為共面。第一源極區217可形成在基底301中、鄰近隔離層303以及鄰近在第一閘極結構210上的間隙子307。第一源極區217的上表面217TS可大致與基底301的上表面301TS為共面。
在一些實施例中，第一源極/汲極區215、217的各下表面與基線導電區109的下表面109BS可大致為共面。在一些實施例中，第一源極/汲極區215、217的各下表面可位在一垂直位面，其高於基線導電區109之下表面109BS的垂直位面。在一些實施例中，第一源極/汲極區215、217的各下表面可位在一垂直位面，其低於基線導電區109之下表面109BS的垂直位面。在一些實施例中，第一源極/汲極區215、217的各下表面可位在一垂直位面，其高於邊緣導電區107之上表面107TS的垂直位面。
第二源極/汲極區225、227可形成在基底301中並分別且對應鄰近第二閘極結構220的各側壁。在一些實施例中，第二汲極區225可形成在基底301中、鄰近隔離層303、鄰近在第二閘極結構220上的間隙子307以及在第二延伸導電區105上。第二汲極區225的上表面225TS可大致與基底301的上表面301TS為共面。第二汲極區225的下表面可直接接觸第二延伸導電區105的上表面105TS。意即，第二汲極區225的下表面與第二延伸導電區105的上表面105TS可大致為共面。第二源極區227可形成在基底301中、鄰近在第二閘極結構220上的間隙子307以及在基線導電區109與第二汲極區225之間。第二源極區227的上表面227TS可大致與基底301的上表面301TS為共面。
在一些實施例中，第二源極/汲極區225、227的各下表面以及基線導電區109的下表面109BS可大致為共面。在一些實施例中，第二源極/汲極區225、227的各下表面可位在一垂直位面，其高於基線導電區109之下表面109BS的垂直位面。在一些實施例中，第二源極/汲極區225、227的各下表面可位在一垂直位面，其低於基線導電區109之下表面109BS的垂直位面。在一些實施例中，第二源極/汲極區225、227的各下表面可位在一垂直位面，其高於邊緣導電區107之上表面107TS的垂直位面。
在一些實施例中，在頂視示意圖中，第一汲極區215的面積可小於第一延伸導電區103的面積。在一些實施例中，第一汲極區215的長度L5可小於第一延伸導電區103的長度L3。在一些實施例中，第二汲極區225的面積可小於第二延伸導電區105的面積。在一些實施例中，第二汲極區225的長度L6可小於第二延伸導電區105的長度L4。
第一汲極區215與第二汲極區225可經配置以電性耦接到一共同外部電壓源，其提供電壓在大約0.0伏特到大約+6.0伏特之間。該共同外部電壓源可提供電壓以程式化與第一閘極結構210及第二閘極結構220整合在一起的該等可程式化單元。第一源極區217與第二源極區227可經配置以電性耦接到一共同接地。
半導體元件1A可包括多個可程式化單元(為了清楚起見未顯示)，其與第一閘極結構210及第二閘極結構220整合在一起。程式化電壓可分別經由第一源極/汲極區215、217與第二源極/汲極區225、227而藉由共同外部電壓源以及共同接地而提供。第一閘極結構210與第二閘極結構220可各自電性連接到不同電壓源，以便個別地控制在第一源極/汲極區215、217之間或是第二源極/汲極區225、227之間的多個程式化電流的存取。
當僅程式化與第一閘極結構210整合在一起的一可程式化單元時，一高電壓(例如+6.0伏特)可同時施加到第一汲極區215。該高電壓可從第一汲極區215產生漏電流。由於第一延伸導電區103的存在，所以來自第一汲極區215的漏電流可被引導到第一延伸導電區103，且還可被導引到下導電區101。意即，第一延伸導電區103可當作導引漏電流的一電流路徑，以避免多個鄰近的元件(例如不是程式化操作之物標的第二閘極結構220)被漏電流所損傷。據此，第二延伸導電區105可當作導引漏電流的一電流路徑，以避免多個鄰近元件被漏電流所損傷。
此外，漏電流可源自施加到基線導電區109的電壓。邊緣導電區107可當作導引來自基線導電區109之漏電流的一電流路徑，以避免鄰近的多個元件被漏電流所損傷。
反之，沒有第一延伸導電區103、第二延伸導電區105以及下導電區101存在的話，由高電壓所產生的漏電流可能偏離第一汲極區215或第二汲極區225，而損傷例如閘極結構之鄰近的多個元件。可能降低損傷之閘極結構的臨界電壓。因此，可能嚴重地影響到在電流程式化操作或進一步操作期間，損傷之閘極結構的效能。
本揭露之一實施例提供一種半導體元件，包括一基底；一下導電區，設置在該基底中；一第一閘極結構，設置在該基底上；一第一汲極區，設置在該基底中且鄰近該第一閘極結構的一側壁；以及一第一延伸導電區，設置在該基底中、在該第一汲極區下方、接觸該第一汲極區的一下表面，以及遠離該下導電區。該第一汲極區的一上表面與該基底的一上表面為共面。該下導電區與該第一延伸導電區包括相同電類型。該第一汲極區與該第一延伸導電區包括不同電類型。
本揭露之另一實施例提供一種半導體元件的製備方法，包括提供一基底；形成一下導電區在該基底中；形成一第一延伸導電區在該基底中以及在該下導電區上方；形成一第一閘極結構在該基底上；以及形成一第一汲極區在該基底中、接近該第一閘極結構的其中一個側壁，以及在該第一延伸導電區上。中該第一汲極區的一上表面與該基底的一上表面大致為共面。該下導電區與該第一延伸導電區包括相同電類型。該第一汲極區與該第一延伸導電區包括不同電類型。
由於本揭露該半導體元件的設計，下導電區101、第一延伸導電區103、第二延伸導電區105以及邊緣導電區107可當成多個漏電流的多個導引路徑，該等漏電流是在程式化操作期間由高電壓所產生。因此，可改善半導體元件1A的效能及可靠度。
應當理解，在本揭露的描述中，文中所提到的功能或步驟可發生不同於各圖式中之順序。舉例來說，連續顯示的兩個圖式實際上可以大致同時執行，或者是有時可以相反順序執行，其取決於所包含的功能或步驟。
應當理解，「正在形成(forming)」、「已經形成(formed)」以及「形成(form)」的術語，可表示並包括任何產生(creating)、構建(building)、圖案化(patterning)、植入(implanting)或沉積(depositing)一元件(element)、一摻雜物(dopant)或一材料的方法。形成方法的例子可包括原子層沉積(atomic layer deposition)、化學氣相沉積(chemical vapor deposition)、物理氣相沉積(physical vapor deposition)、噴濺(sputtering)、旋轉塗佈(spin coating)、擴散(diffusing)、沉積(depositing)、生長(growing)、植入(implantation)、微影(photolithography)、乾蝕刻以及濕蝕刻，但並不以此為限。
應當理解，術語「大約(about)」修飾成分(ingredient)、部件的一數量(quantity)，或是本揭露的反應物(reactant)，其表示可發生的數值數量上的變異(variation)，舉例來說，其經由典型的測量以及液體處理程序(liquid handling procedures)，而該液體處理程序用於製造濃縮(concentrates)或溶液(solutions)。再者，變異的發生可源自於應用在製造組成成分(compositions)或實施該等方法或其類似方式在測量程序中的非故意錯誤(inadvertent error)、在製造中的差異(differences)、來源(source)、或成分的純度(purity)。在一方面，術語「大約(about)」意指報告數值的10%以內。在另一方面，術語「大約(about)」意指報告數值的5%以內。在再另一方面，術語「大約(about)」意指報告數值的10、9、8、7、6、5、4、3、2或1%以內。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟包含於本申請案之申請專利範圍內。
1A:半導體元件 10:製備方法 101:下導電區 101TS:上表面 103:第一延伸導電區 103BS:下表面 103TS:上表面 105:第二延伸導電區 105BS:下表面 105TS:上表面 107:邊緣導電區 107BS:下表面 107TS:上表面 109:基線導電區 109BS:下表面 109TS:上表面 210:第一閘極結構 211:第一閘極介電層 213:第一閘極導電層 215:第一汲極區 215TS:上表面 217:第一源極區 217TS:上表面 219:第一輕度摻雜區 220:第二閘極結構 221:第二閘極介電層 223:第二閘極導電層 225:第二汲極區 225TS:上表面 227:第二源極區 227TS:上表面 229:第二輕度摻雜區 301:基底 301TS:上表面 303:隔離層 303BS:下表面 305:隔離層 305BS:下表面 307:閘極間隙子 501:第一隔離材料 503:第一導電材料 505:輕度摻雜層 507:間隙子材料 509:第一遮罩層 L1:長度 L2:長度 L3:長度 L4:長度 L5:長度 L6:長度 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S19:步驟 S21:步驟 Z:方向
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號指相同的元件。 圖1是流程示意圖，例示本揭露一實施例之半導體元件的製備方法。 圖2是頂視示意圖，例示本揭露一實施例之中間半導體元件。 圖3是剖視示意圖，例示沿著圖2之剖線A-A’的剖面。 圖4是頂視示意圖，例示本揭露一實施例之中間半導體元件。 圖5及圖6是剖視示意圖，例示本揭露一實施例製備沿著圖4之剖線A-A’之半導體元件的部分流程。 圖7是頂視示意圖，例示本揭露一實施例之中間半導體元件。 圖8是剖視示意圖，例示沿著圖7之剖線A-A’的剖面。 圖9是頂視示意圖，例示本揭露一實施例之中間半導體元件。 圖10到圖15是剖視示意圖，例示本揭露一實施例製備沿著圖9之剖線A-A’之半導體元件的部分流程。 圖16是頂視示意圖，例示本揭露一實施例之中間半導體元件。 圖17是剖視示意圖，例示沿著圖16之剖線A-A’的剖面。
101:下導電區
103:第一延伸導電區
103BS:下表面
103TS:上表面
105:第二延伸導電區
105BS:下表面
105TS:上表面
107:邊緣導電區
107TS:上表面
109:基線導電區
109BS:下表面
109TS:上表面
210:第一閘極結構
211:第一閘極介電層
213:第一閘極導電層
215:第一汲極區
215TS:上表面
217:第一源極區
217TS:上表面
219:第一輕度摻雜區
220:第二閘極結構
221:第二閘極介電層
223:第二閘極導電層
225:第二汲極區
225TS:上表面
227:第二源極區
227TS:上表面
229:第二輕度摻雜區
301:基底
301TS:上表面
303:隔離層
305:隔離層
307:閘極間隙子
Z:方向

Claims (20)

  1. 一種半導體元件，包括： 一基底； 一下導電區，設置在該基底中； 一第一閘極結構，設置在該基底上； 一第一汲極區，設置在該基底中且鄰近該第一閘極結構的一側壁；以及 一第一延伸導電區，設置在該基底中、在該第一汲極區下方、接觸該第一汲極區的一下表面，以及遠離該下導電區； 其中該第一汲極區的一上表面與該基底的一上表面為共面； 其中該下導電區與該第一延伸導電區包括相同電類型； 其中該第一汲極區與該第一延伸導電區包括不同電類型。
  2. 如請求項1所述之半導體元件，還包括一第一源極區，鄰近該第一閘極結構的另一側壁處；其中該第一源極區的一上表面與該基底的該上表面大致為共面。
  3. 如請求項2所述之半導體元件，還包括一基線導電區，設置在該基底中；其中該基線導電區的一上表面與該基底的該上表面大致為共面；其中該基線導電區與該下導電區包括相同電類型。
  4. 如請求項3所述之半導體元件，還包括一邊緣導電區，設置在該基底中、在該下導電區上、在該基線導電區下方，以及遠離該基線導電區；其中該下導電區與該邊緣導電區包括相同電類型。
  5. 如請求項4所述之半導體元件，還包括複數個閘極間隙子，設置在該第一閘極結構的該等側壁上以及在該基底上；其中該複數個閘極間隙子包括氧化矽、氮化矽、氮氧化矽或氧化氮化矽。
  6. 如請求項5所述之半導體元件，還包括複數個第一輕度摻雜區，設置在該基底中、分別且對應鄰接該第一汲極區與該第一源極區，以及分別且對應在該複數個閘極間隙子下方。
  7. 如請求項6所述之半導體元件，其中該第一閘極結構包括一第一閘極介電層以及一第一閘極導電層，該第一閘極介電層設置在該基底上，該第一閘極導電層設置在該第一閘極介電層上。
  8. 如請求項7所述之半導體元件，其中該第一延伸導電區的一下表面在一垂直位面，其低於該邊緣導電區之一上表面的一垂直位面。
  9. 如請求項8所述之半導體元件，其中該基線導電區的一下表面與該第一汲極區的該下表面大致為共面。
  10. 如請求項8所述之半導體元件，其中該基線導電區的一下表面在一垂直位面，其低於該第一汲極區之該下表面的一垂直位面。
  11. 如請求項8所述之半導體元件，其中在一頂視圖中，該第一延伸導電區的一長度大於或等於該第一汲極區的一長度。
  12. 如請求項11所述之半導體元件，其中該邊緣導電區的一長度大於或等於該基線導電區的一長度。
  13. 如請求項12所述之半導體元件，其中該基底與該下導電區包括相同電類型。
  14. 如請求項13所述之半導體元件，其中該第一汲極區經配置以電性耦接到一外部電壓源，其介於大約+0.0伏特到大約+6.0伏特之間。
  15. 如請求項13所述之半導體元件，其中該基線導電區經配置以電性耦接到一外部電壓源，其介於大約+0.0伏特到大約-2.0伏特之間。
  16. 如請求項13所述之半導體元件，還包括一第二閘極結構、一第二汲極區以及一第二延伸導電區；其中該第二閘極結構設置在該基底上、在該第一閘極結構與該基線導電區之間；其中該第二汲極區設置在該基底中、接近該第二閘極結構的其中一側壁，以及在該第一源極區與該基線導電區之間；其中該第二延伸導電區設置在該基底中、在該第二汲極區下方、接觸該第二汲極區的一下表面，以及遠離該下導電區；其中該第二汲極區的一上表面與該基底的一上表面大致為共面；其中該下導電區與該第二延伸導電區包括相同電類型；其中該第二汲極區與該第二延伸導電區包括不同電類型。
  17. 如請求項16所述之半導體元件，還包括一隔離層，設置在該基底中並位在該第二汲極區與該第一源極區之間；其中該隔離層包括氧化矽、氮化矽、氮氧化矽或氧化氮化矽。
  18. 如請求項17所述之半導體元件，其中該隔離層的一下表面位在一垂直位面，其高於該第一延伸導電區之該下表面的該垂直位面。
  19. 一種半導體元件的製備方法，包括： 提供一基底； 形成一下導電區在該基底中； 形成一第一延伸導電區在該基底中以及在該下導電區上方； 形成一第一閘極結構在該基底上；以及 形成一第一汲極區在該基底中、接近該第一閘極結構的其中一個側壁，以及在該第一延伸導電區上； 其中該第一汲極區的一上表面與該基底的一上表面大致為共面； 其中該下導電區與該第一延伸導電區包括相同電類型； 其中該第一汲極區與該第一延伸導電區包括不同電類型。
  20. 如請求項19所述之半導體元件的製備方法，還包括形成一邊緣導電區在該基底中、在該下導電區上，以及遠離該第一延伸導電區。
TW110147965A 2021-09-02 2021-12-21 具有漏電流導引路徑的半導體元件及其製備方法 TWI809613B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/465,309 2021-09-02
US17/465,309 US20230069497A1 (en) 2021-09-02 2021-09-02 Semiconductor device with leakage current guide path and method for fabricating the same

Publications (2)

Publication Number Publication Date
TW202312487A TW202312487A (zh) 2023-03-16
TWI809613B true TWI809613B (zh) 2023-07-21

Family

ID=85286044

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110147965A TWI809613B (zh) 2021-09-02 2021-12-21 具有漏電流導引路徑的半導體元件及其製備方法

Country Status (3)

Country Link
US (1) US20230069497A1 (zh)
CN (1) CN115763420A (zh)
TW (1) TWI809613B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090207649A1 (en) * 2004-08-30 2009-08-20 Tang Sanh D Vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array
TW201640646A (zh) * 2015-05-13 2016-11-16 Advanced Analog Technology Inc 積體電路的連接墊靜電防護元件
TW201705483A (zh) * 2015-05-26 2017-02-01 恩智浦股份有限公司 具有本體下達部之場效電晶體

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661042B2 (en) * 2002-03-11 2003-12-09 Monolithic System Technology, Inc. One-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region
US7304354B2 (en) * 2004-02-17 2007-12-04 Silicon Space Technology Corp. Buried guard ring and radiation hardened isolation structures and fabrication methods
US7439584B2 (en) * 2005-05-19 2008-10-21 Freescale Semiconductor, Inc. Structure and method for RESURF LDMOSFET with a current diverter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090207649A1 (en) * 2004-08-30 2009-08-20 Tang Sanh D Vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array
TW201640646A (zh) * 2015-05-13 2016-11-16 Advanced Analog Technology Inc 積體電路的連接墊靜電防護元件
TW201705483A (zh) * 2015-05-26 2017-02-01 恩智浦股份有限公司 具有本體下達部之場效電晶體

Also Published As

Publication number Publication date
CN115763420A (zh) 2023-03-07
TW202312487A (zh) 2023-03-16
US20230069497A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US20130175578A1 (en) IO ESD Device and Methods for Forming the Same
US10804260B2 (en) Semiconductor structure with doped layers on fins and fabrication method thereof
US10665692B2 (en) Non-self aligned gate contacts formed over the active region of a transistor
TWI833077B (zh) 具有可程式化構件的半導體元件及其製備方法
CN111326509B (zh) 包括电容器的半导体装置及其制造方法及电子设备
US11037933B2 (en) Semiconductor device with selectively formed insulating segments and method for fabricating the same
US8796130B2 (en) Diffusion barrier for oppositely doped portions of gate conductor
TWI809613B (zh) 具有漏電流導引路徑的半導體元件及其製備方法
TWI793452B (zh) 具有多尺寸閘極結構的半導體元件及其製備方法
TWI793520B (zh) 半導體元件及其製備方法
TWI578492B (zh) 鰭式半導體裝置及方法
US11088140B2 (en) Multiple semiconductor elements with different threshold voltages
TWI798857B (zh) 具有錐形輪廓接觸點的半導體元件及其製備方法
TWI803281B (zh) 具有保護層的半導體元件及其製備方法
CN108321153B (zh) 静电放电保护结构及其形成方法
TWI779816B (zh) 具有可程式化單元的半導體元件及其製備方法
TWI786752B (zh) 具有p-n接面絕緣結構的半導體元件及其製備方法
TWI763227B (zh) 具有遞變多孔介電結構的半導體元件
TWI756833B (zh) 具有多孔介電結構的半導體元件及其製備方法
US20230269934A1 (en) Semiconductor device with programmable structure and method for fabricating the same
US20240023312A1 (en) Semiconductor device having double bit capacity and method for manufacturing the same
TW202127667A (zh) 半導體裝置
TW201810617A (zh) 記憶體裝置及其製造方法