JP2017017222A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017017222A
JP2017017222A JP2015133673A JP2015133673A JP2017017222A JP 2017017222 A JP2017017222 A JP 2017017222A JP 2015133673 A JP2015133673 A JP 2015133673A JP 2015133673 A JP2015133673 A JP 2015133673A JP 2017017222 A JP2017017222 A JP 2017017222A
Authority
JP
Japan
Prior art keywords
region
contact
conductivity type
semiconductor device
trench gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015133673A
Other languages
English (en)
Other versions
JP6192686B2 (ja
Inventor
悟 町田
Satoru Machida
悟 町田
侑佑 山下
Yusuke Yamashita
侑佑 山下
康弘 平林
Yasuhiro Hirabayashi
康弘 平林
賢 妹尾
Masaru Senoo
賢 妹尾
明高 添野
Akitaka Soeno
明高 添野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2015133673A priority Critical patent/JP6192686B2/ja
Priority to US15/188,584 priority patent/US9595603B2/en
Publication of JP2017017222A publication Critical patent/JP2017017222A/ja
Application granted granted Critical
Publication of JP6192686B2 publication Critical patent/JP6192686B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

【課題】飽和電流が抑制された半導体装置を提供する。
【解決手段】半導体装置100は、半導体層の表面から深部に向けて伸びるトレンチゲート部32を備えている。半導体層20は、トレンチゲート部32に囲まれる島領域40を有している。島領域40には、トレンチゲート部32の第1側面32aと、トレンチゲート部32の第2側面32bが接している。島領域40には、第1側面32aに接している第1コンタクト領域14aと、第2側面32bに接している第2コンタクト領域14bを含む第1導電型コンタクト領域14が設けられている。また、島領域40には、第1コンタクト領域14aと第2コンタクト領域14bの間でトレンチゲート部32に接している第2導電型コンタクト領域12が設けられている。
【選択図】図2

Description

本明細書は、半導体装置に関する技術を開示する。
トレンチゲート部を備える半導体装置が、特許文献1に開示されている。特許文献1の半導体装置では、半導体層を平面視したときに、トレンチゲート部が半導体層の一部を囲っている。トレンチゲート部に囲まれる島領域が、半導体層に形成されている。特許文献1の半導体装置は、IGBTであり、n型のドリフト領域の表面に設けられているp型のボディ領域と、ボディ領域の表層に設けられている複数のn型のエミッタ領域と、ボディ領域の表層に設けられているp型のボディコンタクト領域を備えている。複数のエミッタ領域は、島領域内に分散して配置されている。各々のエミッタ領域は、トレンチゲート部の異なる側面に接している。また、ボディコンタクト領域は、トレンチゲート部から離れた状態で島領域内に配置されている。
特開2013−150000号公報
トレンチゲート部にオン電圧を印加すると、トレンチゲート部とボディ領域の界面に電子のチャネルが形成される。ストライプ状のトレンチゲート部を備える半導体装置では、オン電圧に対応した濃度のチャネルが、トレンチゲート部の全域において等しく形成される。しかしながら、トレンチゲート部が島領域を形成している場合、島領域の表面においてエミッタ領域同士がチャネルで接続されることがある。エミッタ領域から注入される電子量が増大し、島領域の角部において電流集中が起こり、飽和電流が大きくなる。そのため、トレンチゲート部によって半導体層に島領域が形成されるタイプの半導体装置では、飽和電流の上昇を抑制するための対策が必要とされる。本明細書は、飽和電流が抑制された半導体装置を提供する技術を開示する。
本明細書で開示する半導体装置は、半導体層と、半導体層の表面から深部に向けて伸びるトレンチゲート部を備えている。半導体層は、第1導電型のドリフト領域と、第2導電型のボディ領域と、第1導電型コンタクト領域と、第2導電型コンタクト領域を備えている。ボディ領域は、ドリフト領域の表面に設けられている。第1導電型コンタクト領域は、ボディ領域の表層の一部に設けられているとともに、ボディ領域によってドリフト領域から分離されている。第2導電型コンタクト領域は、ボディ領域の表層の他の一部(第1導電型コンタクト領域とは異なる位置)に設けられており、ボディ領域より第2導電型の不純物を高濃度に含んでいる。また、半導体層は、平面視したときに、トレンチゲート部に囲まれる島領域を有している。トレンチゲート部は、島領域に接している第1側面と、島領域に接しているとともに第1側面とは異なる側面である第2側面を含んでいる。この半導体装置では、第1導電型コンタクト領域は、島領域内において第1側面に接している第1コンタクト領域と、島領域内において第2側面に接している第2コンタクト領域を含んでいる。また、第2導電型コンタクト領域は、第1コンタクト領域と第2コンタクト領域の間で、トレンチゲート部に接している。
上記半導体装置は、トレンチゲート部にオン電圧を印加すると、ボディ領域とトレンチゲート部の界面に第1導電型のチャネルが形成される。しかしながら、上記のように、島領域の表層において、第2導電型コンタクト領域が、第1コンタクト領域と第2コンタクト領域の間でトレンチゲート部に接している。トレンチゲート部にオン電圧を印加しても、第2導電型コンタクト領域が接している部分にはチャネルが形成されない。そのため、島領域の表層において、第1コンタクト領域と第2コンタクト領域がチャネルで結ばれない。その結果、トレンチゲート部にオン電圧を印加したときに、コンタクト領域(第1コンタクト領域と第2コンタクト領域)から注入される電子量が増大することが抑制され、飽和電圧の上昇を抑制することができる。
第1実施例の半導体装置の要部断面図を示す。 図1のII−II線に沿った断面図を示す。 図2の部分拡大図を示す。 第2実施例の半導体装置の特徴部分を示す。 第3実施例の半導体装置の特徴部分を示す。 第4実施例の半導体装置の特徴部分を示す。 第5実施例の半導体装置の特徴部分を示す。 従来の半導体装置の特徴部分を示す。
まず、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
本明細書で開示する半導体装置は、半導体層の表面から深部に向けて伸びるトレンチゲート部を備えている。半導体装置は、一対の主電極の一方が半導体層の表面と設けられ、他方が半導体層の裏面に設けられているタイプ(縦型半導体装置)であってもよい。あるいは、半導体装置は、一対の主電極の双方が半導体層の表面に設けられているタイプ(横型半導体装置)であってもよい。但し、本明細書で開示する技術は、特に、縦型半導体装置に適用することが好ましい。半導体装置は、ユニポーラタイプ(例えばMOSFET)であってもよいし、バイポーラタイプ(例えばIGBT)であってもよい。
トレンチゲート部は、ゲート電極とゲート絶縁膜を備えている。トレンチゲート部は、半導体層を平面視したときに、半導体層の一部を囲っている。すなわち、半導体層は、トレンチゲート部に囲まれた島領域を備えている。島領域は、平面視したときに、四角形であってよい。例えば、島領域は、正方形又は長方形であってよい。トレンチゲート部は、少なくとも、島領域に接している第1側面と、島領域に接しているとともに第1側面とは異なる側面である第2側面を含んでいる。第1側面と第2側面は平行であってもよい。この場合、トレンチゲート部は、島領域に接するとともに第1側面と第2側面の間を伸びている第3側面をさらに含んでいてよい。第1側面と第3側面、第2側面と第3側面によって角部か形成される。あるいは、第1側面と第2側面は、頂点を共有する隣り合う直線であってもよい。この場合、第1側面と第2側面によって角部か形成される。
半導体層は、第1導電型のドリフト領域と、第2導電型のボディ領域と、第1導電型コンタクト領域と、第2導電型コンタクト領域を備えている。なお、第1導電型がn型の場合、第2導電型はp型である。反対に、第1導電型がp型の場合、第2導電型はn型である。ボディ領域は、ドリフト領域の表面に設けられている。上記したトレンチゲート部は、半導体層の表面から深部に向けて伸び、ドリフト領域に達している。第1導電型コンタクト領域は、ボディ領域の表層の一部に設けられている。第1導電型コンタクト領域は、ボディ領域によってドリフト領域から分離されている。第1導電型コンタクト領域は、トレンチゲート部の側面に接している。
複数の第1導電型コンタクト領域が、島領域内に設けられている。各々の第1導電型コンタクト領域は、ボディ領域によって他の第1導電型コンタクト領域から分離されている。具体的には、第1導電型コンタクト領域は、少なくとも、島領域内においてトレンチゲート部の第1側面に接している第1コンタクト領域と、島領域内においてトレンチゲート部の第2側面に接している第2コンタクト領域を含む。第1コンタクト領域と第2コンタクト領域は、ボディ領域によって分離されている。
ゲート電極にオン電圧を印加すると、トレンチゲート部の側面とボディ領域の界面に、第1導電型コンタクト領域とドリフト領域を接続するチャネル(反転層)が形成される。チェネルを通じて、キャリアが第1導電型コンタクト領域からドリフト領域に注入される。なお、例えば、半導体装置がMOSFETの場合、第1導電型コンタクト領域はソース領域と呼ばれる。また、例えば、半導体装置がIGBTの場合、第1導電型コンタクト領域はエミッタ領域と呼ばれる。
第2導電型コンタクト領域は、ボディ領域の表層の他の一部(電子供給領域が設けられていない部分)に設けられており、ボディ領域より第2導電型の不純物を高濃度に含んでいる。第2導電型コンタクト領域は、島領域の表層において、第1コンタクト領域と第2コンタクト領域の間で、トレンチゲート部に接している。なお、第2導電型コンタクト領域は、第1側面に接していてもよい。第2導電型コンタクト領域が第1側面に接している場合、第2導電型コンタクト領域は、第1導電型コンタクト領域が接している部分を除く第1側面の全面に接していてもよいし、第1側面の一部に接していてもよい。同様に、第2導電型コンタクト領域が第2側面に接している場合、第2導電型コンタクト領域は、第1導電型コンタクト領域が接している部分を除く第2側面の全面に接していてもよいし、第2側面の一部に接していてもよい。
第1側面と第2側面が平行であり、第1側面と第2側面の間を第3側面が伸びている形態において、第2導電型コンタクト領域は、第1側面,第2側面及び第3側面の全ての面に接していてもよい。また、第2導電型コンタクト領域は、第3側面のみに接しており、第1側面と第2側面に接していなくてもよい。あるいは、第2導電型コンタクト領域は、第1側面と第2側面の少なくとも一方にのみ接しており、第3側面に接していなくてもよい。第2導電型コンタクト領域は、第1側面と第3側面で構成される角部から第1コンタクト領域に至る範囲の第1側面に接していてよい。この場合、第2導電型コンタクト領域は、第1側面と第3側面で構成される角部に接していてもよい。また、第2導電型コンタクト領域は、第2側面と第3側面で構成される角部から第2コンタクト領域に至る範囲の第2側面に接していてよい。この場合、第2導電型コンタクト領域は、第2側面と第3側面で構成される角部に接していてよい。
第2導電型コンタクト領域は、第1側面,第2側面及び第3側面の全ての面に接している場合、第1側面,第2側面及び第3側面の少なくともひとつの側面の一部に、第2導電型コンタクト領域が接触していない範囲が設けられていてもよい。すなわち、トレンチゲート部の側面は、第2導電型コンタクト領域が接触する接触部分と、第2導電型コンタクト領域が接触しない非接触部分を有していてよい。この場合、第2導電型コンタクト領域とトレンチゲート部の側面(非接触部分)の隙間にボディ領域が存在する。第2導電型コンタクト領域と非接触部分の隙間に存在するボディ領域の不純物濃度は、ボディ領域のピーク不純物濃度より低いことが好ましい。好ましくは、第2導電型コンタクト領域は、第3側面の一部に接触していないことである。すなわち、非接触部分が、第3側面に設けられていることが好ましい。この場合、第2導電型コンタクト領域と第3側面(非接触部分)の隙間に存在するボディ領域の不純物濃度は、ボディ領域のピーク不純物濃度より低いことが好ましい。
(第1実施例)
図1及び図2を参照し、半導体装置100について説明する。図1は、半導体装置100の一部を示しており、図2のI−I線に沿った断面に相当する。また、図2は、半導体層20を平面視した図を示しており、図1のII−II線に沿った断面に相当する。すなわち、図2は、半導体装置100から後述するエミッタ電極34及び絶縁膜30を除去し、半導体装置100を表面側から観察した図に相当する。
図1に示すように、半導体装置100は、一対の主電極(エミッタ電極34,コレクタ電極2)と、半導体層20と、トレンチゲート部32を備えている。エミッタ電極34は、半導体層20の表面20aに設けられている。コレクタ電極は、半導体層20の裏面20bに設けられている。半導体層20の材料はシリコンである。トレンチゲート部32は、半導体層20の表面20aから深部に向けて伸びている。なお、半導体装置100は、縦型のIGBTである。
図2に示すように、トレンチゲート部32の側面が、半導体層20の一部を囲んでいる。トレンチゲート部32によって、半導体層20に島領域40が形成されている。トレンチゲート部32によって、複数の島領域40が形成されている。各々の島領域40は正方形である。本実施例では、トレンチゲート部32の側面のうち、後述する第1エミッタ領域14aが接している側面を第1側面32aと称し、第2エミッタ領域14bが接している側面を第2側面32bと称する。第1側面32aと第2側面32bは、異なる側面であり、平行に伸びている。
図1に示すように、半導体層20は、p型のコレクタ領域4と、n型のドリフト領域6と、p型のボディ領域10と、n型のエミッタ領域14と、p型のボディコンタクト領域12を備えている。エミッタ領域14は、特許請求の範囲に記載の第1導電型コンタクト領域の一例である。ボディコンタクト領域12は、特許請求の範囲に記載の第2導電型コンタクト領域の一例である。コレクタ領域4は、半導体層20の裏面側に設けられている。コレクタ電極2が、コレクタ領域4に電気的に接続されている。コレクタ領域4には、p型不純物としてホウ素(B)が導入されている。コレクタ領域4の不純物濃度は1×1017〜5×1020cm−3に調整されている。
ドリフト領域6は、コレクタ領域4の表面に設けられている。ドリフト領域6には、n型不純物としてリン(P)が導入されている。ドリフト領域6の不純物濃度は1×1012〜1×1015cm−3に調整されている。ボディ領域10は、ドリフト領域6の表面に設けられている。ボディ領域10には、p型不純物としてホウ素が導入されている。ボディ領域10の不純物濃度は1×1016〜1×1019cm−3に調整されている。ボディ領域10に導入されている不純物は、濃度分布を有している。すなわち、ボディ領域10の不純物濃度は、位置によって異なる。
エミッタ領域14は、ボディ領域10の表層の一部に設けられている。エミッタ領域14には、n型不純物としてリン(P)が導入されている。エミッタ領域14の不純物濃度は1×1017〜5×1020cm−3に調整されている。すなわち、エミッタ領域14の不純物濃度は、ドリフト領域6より濃い。エミッタ領域14は、ボディ領域10によってドリフト領域6から分離されている。2個のエミッタ領域14(第1エミッタ領域14a,第2エミッタ領域14b)が、1つの島領域40内に設けられている。半導体装置100では、2個のエミッタ領域14が、島領域40内においてトレンチゲート部32に接している(図2を参照)。第1エミッタ領域14aと第2エミッタ領域14bは、ボディ領域10によって分離されている。エミッタ領域14a,14bは、エミッタ電極34に電気的に接続されている。第1エミッタ領域14aが第1側面32aに接しており、第2エミッタ領域14bが第2側面32bに接している。なお、以下の説明では、第1側面32aのうち第1エミッタ領域14aが接している範囲を第1エミッタ接触部42aと称し、第2側面32bのうち第2エミッタ領域14bが接している範囲を第2エミッタ接触部42bと称する。
ボディコンタクト領域12は、ボディ領域10の表層の一部に設けられている。ボディコンタクト領域12には、p型不純物としてホウ素が導入されている。ボディコンタクト領域12の不純物濃度は1×1017〜5×1020cm−3に調整されている。すなわち、ボディコンタクト領域12の不純物濃度は、ボディ領域10より濃い。ボディコンタクト領域12は、半導体層20の表層において、エミッタ領域14とは異なる位置でトレンチゲート部32に接している(図2を参照)。ボディコンタクト領域12は、第1エミッタ領域14aと第2エミッタ領域14bの間で、トレンチゲート部32に接触している。ボディコンタクト領域12は、エミッタ電極34に電気的に接続されている。
上記したように、トレンチゲート部32は、半導体層20の表面から深部に向けて伸びている。具体的には、トレンチゲート部32は、半導体層20の表面から、ボディ領域10を貫通してドリフト領域6まで達している。トレンチゲート部32は、ゲート電極36とゲート絶縁膜38を備えている。ゲート電極36の一部は、ゲート絶縁膜38を介してボディ領域10に対向している。また、絶縁膜30が、トレンチゲート部32の表面に設けられている。絶縁膜30によって、エミッタ電極34とゲート電極36が絶縁されている。
図3を参照し、半導体装置100の特徴をさらに詳しく説明する。図3は、島領域40の拡大図である。島領域40は、互いに平行に伸びる第1側面32a,第2側面32bと、第1側面32aと第2側面32bの間を伸びている第3側面32cによって画定されている。すなわち、第1側面32a,第2側面32b及び第3側面32cは、島領域40に接している。図3に示すように、半導体層20の表面に、エミッタ領域14とボディコンタクト領域12とボディ領域10が露出している。図3に現れているボディ領域10は、表層にエミッタ領域14とボディコンタクト領域12のいずれも形成されていない部分である。すなわち、半導体層20(ボディ領域10)の表面には、エミッタ領域14とボディコンタクト領域12のいずれも設けられていない部分が存在する。トレンチゲート部32は、エミッタ領域14が接触している部分(第1エミッタ接触部42a,第2エミッタ接触部42b)と、ボディコンタクト領域12が接触している部分(以下、接触部42cと称する)と、エミッタ領域14とボディコンタクト領域12のどちらも接触していない部分(以下、非接触部42dと称する)を有する。
接触部42cは、第1エミッタ接触部42aと非接触部42dの間、及び、第2エミッタ接触部42bと非接触部42dの間に設けられている。具体的には、第1側面32aには、第1エミッタ接触部42aと接触部42cが設けられている。第1側面32aには、非接触部42dは設けられていない。すなわち、ボディコンタクト領域12は、第1側面32aと第3側面32cで構成される角部50から第1エミッタ領域14aに至る範囲の第1側面32aに接している。同様に、第2側面32bには、第2エミッタ接触部42bと接触部42cが設けられている。第2側面32bにも、非接触部42dは設けられていない。ボディコンタクト領域12は、第2側面32bと第3側面32cで構成される角部50から第2エミッタ領域14bに至る範囲の第2側面32bに接している。
ボディコンタクト領域12は、第3側面32cの一部に接触していない。すなわち、第3側面32cには、接触部42cと非接触部42dが設けられている。第3側面32cでは、中央に非接触部42dが設けられており、両端に接触部42cが設けられている。ボディコンタクト領域12は、全ての角部50(第1側面32aと第3側面32cで構成される角部,第2側面32bと第3側面32cで構成される角部)に接している。角部50は、接触部42cの一部である。なお、上記したように、ボディ領域10の不純物濃度は、位置によって異なる。半導体装置100では、ボディコンタクト領域12と第3側面32cの非接触部42dの隙間に存在するボディ領域(半導体層20の表面に露出している部分のボディ領域)の不純物濃度が、ボディ領域10のピーク不純物濃度より低く調整されている。
図1を参照し、半導体装置100の動作について簡単に説明する。エミッタ電極34を接地電位に固定し、コレクタ電極2を電源の高電位側に接続した状態でゲート電極36にオン電圧(閾値電圧を超える電圧)を印加すると、ゲート絶縁膜38とボディ領域10の界面にチャネルが形成される。エミッタ領域14から注入された電子は、チャネルを通じてドリフト領域6に移動する。同時に、コレクタ領域4からドリフト領域6にホールが注入される。このときに、ドリフト領域6内で伝導度変調が起こり、電気抵抗が低下する。ドリフト領域6内の電子は、コレクタ領域4に移動し、コレクタ電極2に排出される。また、ドリフト領域6内のホールは、ボディ領域10を通ってボディコンタクト領域12に移動し、エミッタ電極34に排出される。なお、ゲート電極36にオン電圧を印加すると、半導体層20の表層では、非接触部42dにチャネルが形成され、接触部42cにはチャネルが形成されない(図3も参照)。
図3及び図8を参照し、半導体装置100の利点について説明する。図8は従来の半導体装置600を平面視したときの一部を示しており、半導体装置100の図3の部分に相当する。半導体装置600について、半導体装置100と共通する構造については、同一の参照番号を付すことにより、説明を省略する。半導体装置600は、ボディコンタクト領域612がトレンチゲート部32に接していない。そのため、ゲート電極36にオン電圧を印加すると、半導体層の表層において、ゲート絶縁膜38とボディ領域610の界面にチャネル60が形成される。すなわち、半導体層の表層において、エミッタ領域14同士を接続するチャネル60が形成される。エミッタ領域14からチャネル60に電子が注入されるので、ドリフト領域に供給される電子量が増大する。そのため、半導体装置600は、飽和電流が上昇することがある。
それに対して、半導体装置100は、第1エミッタ領域14aと第2エミッタ領域14bの間で、ボディコンタクト領域12がトレンチゲート部32に接している(図3を参照)。そのため、半導体層20の表層において、第1エミッタ領域14aと第2エミッタ領域14bを結ぶチャネルが形成されない。そのため、半導体装置100では、第1エミッタ領域14aから第2エミッタ領域14bに向かう方向に電子が注入されない。同様に、第2エミッタ領域14bから第1エミッタ領域14aに向かう方向にも電子が注入されない。半導体装置100は、半導体装置600と比較して、エミッタ領域14a,14bから注入される電子量を抑制することができ、飽和電流が上昇することを抑制することができる。
半導体装置100の他の利点を説明する。上記したように、ドリフト領域6に注入されたホールは、ボディ領域10,ボディコンタクト領域12を通過して排出される。図8に示す半導体装置600の場合、ボディコンタクト領域12が、島領域40の中央部に配置されている。そのため、トレンチゲート部32の底部の近傍に存在するホールは、ボディコンタクト領域12に移動するために、ボディ領域10内を島領域40の端部から中央部に向かって移動する。それに対して、半導体装置100は、ボディコンタクト領域12がトレンチゲート部32に接触している。トレンチゲート部32の底部の近傍に存在するホールは、ボディ領域10内をトレンチゲート部32に沿って移動する。半導体装置100は、半導体装置800と比較して、ボディ領域10内におけるホールの移動距離が短い。ボディ領域10内に存在するホール量を抑制することでき、結果としてエミッタ領域14から注入される電子量を抑制することができる。半導体装置100は、ボディ領域10内におけるホールの移動距離を短くすることにより、飽和電流の上昇を抑制することができる。
上記したように、第3側面32cは、ボディコンタクト領域12が接触する接触部42cと、ボディコンタクト領域12が接触しない非接触部42dを備えている。非接触部42dを設けることにより、オン抵抗(電子の移動抵抗)が増大することを抑制することができる。なお、半導体装置100では、接触部42cが、第1エミッタ接触部42a及び第2エミッタ接触部42bに繋がっている。すなわち、第1側面32a及び第2側面32bが伸びる方向において、エミッタ領域14とボディコンタクト領域12が接触している。そのため、半導体層20の表層において、エミッタ領域14と繋がるチャネルは形成されない。
上記したように、ボディコンタクト領域12と第3側面32cの非接触部42dの隙間に存在するボディ領域10の不純物は、ボディ領域10のピーク不純物濃度より低く調整されている。その結果、ゲート電極36にオン電圧を印加したときに、非接触部42dに確実にチャネルが形成され、オン抵抗が上昇することを防止することができる。また、角部50が接触部40cの一部に含まれているので、島領域40の角部に、電流が集中して流れることを防止することができる。
なお、本明細書で開示する技術は、トレンチゲート部によって島領域が形成されている半導体装置において種々の形態をとり得る。以下、図4〜図7を参照し、第2実施例〜第5実施例の半導体装置(半導体装置200〜500)について説明する。なお、以下の説明では、半導体装置200〜500について、半導体装置100と共通する構造については、半導体装置100と同一の参照番号を付すことにより説明を省略することがある。
(第2実施例)
図4を参照し、半導体装置200の特徴を説明する。半導体装置200では、ボディコンタクト領域212が、第1側面32aと第2側面32bのみに接触している。ボディコンタクト領域212は、第3側面32cに接触していない。そのため、半導体層20の表層において、チャネルが形成される範囲を広く確保することができる。半導体装置200は、オン抵抗をより低く抑制することができる。なお、半導体装置200は、半導体装置100と同様に、第1側面32a及び第2側面32bが伸びる方向において、エミッタ領域14とボディコンタクト領域212が接触している。そのため、半導体装置200も半導体層20の表層において、エミッタ領域14と繋がるチャネルが形成されることを防止することができる。
(第3実施例)
図5を参照し、半導体装置300の特徴を説明する。半導体装置300では、ボディコンタクト領域312が、第3側面32cのみに接触している。半導体装置300も、半導体層20の表層において、第1エミッタ領域14aと第2エミッタ領域14bがチャネルで結ばれることを防止することができる。
(第4実施例)
図6を参照し、半導体装置400の特徴を説明する。半導体装置400では、ボディコンタクト領域412が、エミッタ領域14を除き、ボディ領域10の表層の全体に設けられている。半導体装置400は、半導体層20の表層にチャネルが全く形成されない。そのため、飽和電流をより小さくすることができる。
(第5実施例)
図7を参照し、半導体装置500について説明する。半導体装置500では、エミッタ領域14が、トレンチゲート部32の全ての側面に接している。第1エミッタ領域14aが接している第1側面32aと、第1エミッタ領域14aと隣り合う第2エミッタ領域14bが接している第2側面32bは、頂点を共有する隣り合う側面である。半導体装置500においても、エミッタ領域14a,14b間においてボディコンタクト領域512がトレンチゲート部32に接触しており、半導体層20の表層において、エミッタ領域14a,14b間がチャネルで接続されることを防止することができる。
上記実施例では、トレンチゲート部を備えるバイポーラトランジスタ(IGBT)について例示した。しかしながら、本明細書で開示する技術は、トレンチゲート部を備えるユニポーラトランジスタ(例えば、MOSFET)に適用することもできる。重要なことは、トレンチゲート部が島領域を形成しており、その島領域内に複数の電子供給領域(実施例におけるエミッタ領域)が設けられている半導体装置において、隣り合う電子供給領域の間でボディコンタクト領域がトレンチゲート部に接していることである。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
6:ドリフト領域
10:ボディ領域
12:第2導電型コンタクト領域
14:第1導電型コンタクト領域
14a:第1コンタクト領域
14b:第2コンタクト領域
20:半導体層
32:トレンチゲート部
32a:第1側面
32b:第2側面
40:島領域
100:半導体装置

Claims (5)

  1. 半導体装置であって、
    半導体層と
    前記半導体層の表面から深部に向けて伸びるトレンチゲート部と、を備えており、
    前記半導体層は、
    第1導電型のドリフト領域と、
    前記ドリフト領域の表面に設けられている第2導電型のボディ領域と、
    前記ボディ領域の表層の一部に設けられているとともに、前記ボディ領域によって前記ドリフト領域から分離されている第1導電型コンタクト領域と、
    前記ボディ領域の表層の他の一部に設けられており、前記ボディ領域より第2導電型の不純物を高濃度に含む第2導電型コンタクト領域と、を備えており、
    前記半導体層は、平面視したときに、前記トレンチゲート部に囲まれる島領域を有しており、
    前記トレンチゲート部は、前記島領域に接している第1側面と、前記島領域に接しているとともに前記第1側面とは異なる側面である第2側面と、を含み、
    前記第1導電型コンタクト領域は、前記島領域内において前記第1側面に接している第1コンタクト領域と、前記島領域内において前記第2側面に接している第2コンタクト領域と、を含み、
    前記第2導電型コンタクト領域は、前記第1コンタクト領域と前記第2コンタクト領域の間で、前記トレンチゲート部に接している、半導体装置。
  2. 前記トレンチゲート部の前記第1側面と前記第2側面が平行であり、
    前記トレンチゲート部は、前記島領域に接するとともに前記第1側面と前記第2側面の間を伸びている第3側面をさらに含み、
    前記第2導電型コンタクト領域は、前記第1側面と前記第3側面で構成される角部から前記第1コンタクト領域に至る範囲の前記第1側面に接しており、
    前記第2導電型コンタクト領域はさらに、前記第2側面と前記第3側面で構成される角部から前記第2コンタクト領域に至る範囲の前記第2側面に接している、請求項1に記載の半導体装置。
  3. 前記第2導電型コンタクト領域は、前記第1側面と前記第3側面で構成される角部及び前記第2側面と前記第3側面で構成される角部に接する、請求項2に記載の半導体装置。
  4. 前記第2導電型コンタクト領域は、前記第3側面の一部に接触していない、請求項3に記載の半導体装置。
  5. 前記第2導電型コンタクト領域と前記第3側面の隙間に存在する前記ボディ領域の不純物濃度は、前記ボディ領域のピーク不純物濃度より低い請求項4に記載の半導体装置。
JP2015133673A 2015-07-02 2015-07-02 半導体装置 Expired - Fee Related JP6192686B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015133673A JP6192686B2 (ja) 2015-07-02 2015-07-02 半導体装置
US15/188,584 US9595603B2 (en) 2015-07-02 2016-06-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015133673A JP6192686B2 (ja) 2015-07-02 2015-07-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2017017222A true JP2017017222A (ja) 2017-01-19
JP6192686B2 JP6192686B2 (ja) 2017-09-06

Family

ID=57683288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015133673A Expired - Fee Related JP6192686B2 (ja) 2015-07-02 2015-07-02 半導体装置

Country Status (2)

Country Link
US (1) US9595603B2 (ja)
JP (1) JP6192686B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017107948A (ja) * 2015-12-08 2017-06-15 トヨタ自動車株式会社 Igbt
JP2020047723A (ja) * 2018-09-18 2020-03-26 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタ
KR102308154B1 (ko) * 2020-06-09 2021-10-05 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
WO2023112547A1 (ja) * 2021-12-17 2023-06-22 富士電機株式会社 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108922923B (zh) * 2018-07-10 2020-09-29 电子科技大学 一种槽栅双极型晶体管
JP2020080343A (ja) 2018-11-12 2020-05-28 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタとその製造方法
DE102020113145A1 (de) 2020-05-14 2021-11-18 Infineon Technologies Ag Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162572A (ja) * 1990-10-25 1992-06-08 Toshiba Corp 半導体装置
JP2005011965A (ja) * 2003-06-18 2005-01-13 Toshiba Corp 半導体装置
JP2010103326A (ja) * 2008-10-24 2010-05-06 Toyota Motor Corp Igbt、及び、igbtの製造方法
JP2013150000A (ja) * 2013-03-25 2013-08-01 Toyota Motor Corp Igbt

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687272B2 (ja) 1985-12-27 1994-11-02 オムロン株式会社 カ−ド処理装置
JP5087272B2 (ja) 2004-05-12 2012-12-05 株式会社豊田中央研究所 半導体装置
JP5568036B2 (ja) 2011-03-09 2014-08-06 トヨタ自動車株式会社 Igbt
JP5981859B2 (ja) 2013-02-15 2016-08-31 株式会社豊田中央研究所 ダイオード及びダイオードを内蔵する半導体装置
JP6219704B2 (ja) * 2013-12-17 2017-10-25 トヨタ自動車株式会社 半導体装置
JP6087272B2 (ja) 2013-12-20 2017-03-01 信越ポリマー株式会社 分析基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162572A (ja) * 1990-10-25 1992-06-08 Toshiba Corp 半導体装置
JP2005011965A (ja) * 2003-06-18 2005-01-13 Toshiba Corp 半導体装置
JP2010103326A (ja) * 2008-10-24 2010-05-06 Toyota Motor Corp Igbt、及び、igbtの製造方法
JP2013150000A (ja) * 2013-03-25 2013-08-01 Toyota Motor Corp Igbt

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017107948A (ja) * 2015-12-08 2017-06-15 トヨタ自動車株式会社 Igbt
JP2020047723A (ja) * 2018-09-18 2020-03-26 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタ
JP7139812B2 (ja) 2018-09-18 2022-09-21 株式会社デンソー 絶縁ゲートバイポーラトランジスタ
KR102308154B1 (ko) * 2020-06-09 2021-10-05 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
WO2023112547A1 (ja) * 2021-12-17 2023-06-22 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US9595603B2 (en) 2017-03-14
US20170005186A1 (en) 2017-01-05
JP6192686B2 (ja) 2017-09-06

Similar Documents

Publication Publication Date Title
JP6192686B2 (ja) 半導体装置
CN106688083B (zh) 半导体装置
KR101840967B1 (ko) 반도체 장치
JP5852555B2 (ja) 半導体装置
JP6356803B2 (ja) 絶縁ゲートバイポーラトランジスタ
US8829563B2 (en) Power semiconductor device and method for manufacturing such a power semiconductor device
US10276654B2 (en) Semiconductor device with parallel PN structures
CN106463542B (zh) 半导体装置
JP6453188B2 (ja) 炭化珪素半導体装置
JP2013080796A (ja) 半導体装置
JPWO2019116696A1 (ja) 半導体装置
JP2016225343A (ja) 半導体装置
US10777549B2 (en) Semiconductor device
JP2017098359A (ja) 逆導通igbt
JP6169985B2 (ja) 半導体装置
JP6854598B2 (ja) 半導体装置
JP2013201287A (ja) パワー半導体装置
JP6578724B2 (ja) 半導体装置
JP4756084B2 (ja) 半導体装置
JP6185440B2 (ja) 半導体装置
JP2016213421A (ja) 半導体装置
JP5156238B2 (ja) 半導体装置
JP2016171279A (ja) 半導体装置
JP2016009728A (ja) 半導体装置
JP7326991B2 (ja) スイッチング素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170808

R150 Certificate of patent or registration of utility model

Ref document number: 6192686

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees