JP2020047723A - 絶縁ゲートバイポーラトランジスタ - Google Patents

絶縁ゲートバイポーラトランジスタ Download PDF

Info

Publication number
JP2020047723A
JP2020047723A JP2018174031A JP2018174031A JP2020047723A JP 2020047723 A JP2020047723 A JP 2020047723A JP 2018174031 A JP2018174031 A JP 2018174031A JP 2018174031 A JP2018174031 A JP 2018174031A JP 2020047723 A JP2020047723 A JP 2020047723A
Authority
JP
Japan
Prior art keywords
region
contact
trench
emitter
rectangular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018174031A
Other languages
English (en)
Other versions
JP7139812B2 (ja
Inventor
博司 細川
Hiroshi Hosokawa
博司 細川
真也 岩崎
Shinya Iwasaki
真也 岩崎
祐麻 利田
Yuma Toshida
祐麻 利田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2018174031A priority Critical patent/JP7139812B2/ja
Priority to US16/536,451 priority patent/US20200091327A1/en
Priority to CN201910862120.5A priority patent/CN110911472A/zh
Publication of JP2020047723A publication Critical patent/JP2020047723A/ja
Application granted granted Critical
Publication of JP7139812B2 publication Critical patent/JP7139812B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 矩形トレンチを有するＩＧＢＴにおいて、コンタクト抵抗の上昇を抑制しながら、ラッチアップを抑制する。【解決手段】 絶縁ゲートバイポーラトランジスタであって、矩形トレンチ内に配置されているゲート電極を備えている。エミッタ領域が、矩形トレンチの一辺を構成する直線トレンチに接している。表層ボディ領域が、エミッタ領域に隣接する範囲において直線トレンチに接している。ボディコンタクト領域が、直線トレンチの反対側からエミッタ領域に接している。ボディコンタクト領域が、第１部分と、第１部分よりもエミッタ領域側に突出する第２部分を有している。第２部分と直線トレンチの間のエミッタ領域の幅が、第１部分と直線トレンチの間のエミッタ領域の幅よりも狭い。【選択図】図６

Description

本明細書に開示の技術は、絶縁ゲートバイポーラトランジスタに関する。
特許文献１には、絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴ（insulated gate bipolar transistor）という。）が開示されている。図１４、１５は、特許文献１のＩＧＢＴを示している。図１４、１５に示すように、特許文献１のＩＧＢＴは、矩形トレンチを有している。矩形トレンチ内に、ゲート絶縁膜１８２とゲート電極１８０が配置されている。ゲート電極１８０の上面は、層間絶縁膜１７８によって覆われている。層間絶縁膜１７８によって、ゲート電極１８０がエミッタ電極１５０から絶縁されている。矩形トレンチによって囲まれた矩形領域１１２内に、ｎ型のエミッタ領域１２２、高濃度ｐ型のボディコンタクト領域１２４、ｐ型の表層ボディ領域１２６、ｐ型の分離ボディ領域１２７、及び、ｎ型のピラー領域１２８が配置されている。分離ボディ領域１２７は、エミッタ領域１２２、ボディコンタクト領域１２４、及び、表層ボディ領域１２６に対して下側から接しており、矩形トレンチに接している。分離ボディ領域１２７の下側に、ｎ型のドリフト領域１３４が配置されている。エミッタ領域１２２は、矩形トレンチの一辺を構成する直線トレンチ１９１に接している。表層ボディ領域１２６は、エミッタ領域１２２に隣接する範囲において直線トレンチ１９１に接している。ボディコンタクト領域１２４は、直線トレンチ１９１の反対側からエミッタ領域１２２に接している。ゲート電極１８０にゲート閾値以上の電位を印加すると、表層ボディ領域１２６と分離ボディ領域１２７にチャネルが形成される。チャネルによって、エミッタ領域１２２とドリフト領域１３４が接続され、エミッタ領域１２２からドリフト領域１３４へ電子が流れる。すなわち、ＩＧＢＴがオンする。エミッタ領域１２２の下部の分離ボディ領域１２７だけでなく、エミッタ領域１２２に対して横方向に隣接する表層ボディ領域１２６にもチャネルが形成されるので、このＩＧＢＴはチャネル密度が高い。このため、このＩＧＢＴの飽和電流は高く、このＩＧＢＴでは定常損失が生じ難い。
特開２０１７−１０７９４８号公報
ＩＧＢＴがオンすると、電子だけでなく、ホールも流れる。ホールは、ドリフト領域１３４から、分離ボディ領域１２７とボディコンタクト領域１２４を経由して、エミッタ電極１５０へ流れる。図１５の矢印２００に示すようにエミッタ領域１２２の直下の分離ボディ領域１２７に流入したホールは、図１５の矢印２０２に示すようにエミッタ領域１２２の下部で横方向に流れてボディコンタクト領域１２４へ流入する。特許文献１のＩＧＢＴでは、エミッタ領域１２２の幅Ｗ１２２が広いので、エミッタ領域１２２の下部でホールが横方向に流れる距離が長く、この部分の電気抵抗が高い。その結果、エミッタ領域１２２の直下の分離ボディ領域１２７の電位が高くなり易く、ホールが分離ボディ領域１２７からエミッタ領域１２２へ流入し易い。このため、ラッチアップが生じ易いという問題がある。
エミッタ領域の幅Ｗ１２２を狭くして、矢印２０２に示すホールの経路を短くすることで、ラッチアップを抑制することができる。しかしながら、エミッタ領域１２２の表面の一部は層間絶縁膜１７８に覆われているので、エミッタ領域１２２のエミッタ電極１５０に対するコンタクト面積は小さい。エミッタ領域１２２の幅Ｗ１２２を図１５よりも狭くすると、エミッタ領域１２２のエミッタ電極１５０に対するコンタクト面積が極めて小さくなり、コンタクト抵抗が極めて高くなる。
したがって、本明細書では、矩形トレンチを有するＩＧＢＴにおいて、コンタクト抵抗の上昇を抑制しながら、ラッチアップを抑制する技術を提案する。
本明細書が開示するＩＧＢＴは、半導体基板と、前記半導体基板の上面に配置されているエミッタ電極と、前記半導体基板の下面に配置されているコレクタ電極と、前記上面において矩形状に延びる矩形トレンチと、前記矩形トレンチ内に配置されているゲート絶縁膜と、ゲート電極と、層間絶縁膜を備えている。前記ゲート電極は、前記矩形トレンチ内に配置されており、前記矩形トレンチに沿って矩形状に延びており、前記ゲート絶縁膜によって前記半導体基板から絶縁されている。前記層間絶縁膜は、前記ゲート電極を前記エミッタ電極から絶縁している。前記半導体基板が、エミッタ領域、ボディコンタクト領域、表層ボディ領域、分離ボディ領域、ドリフト領域、及び、コレクタ領域を有している。前記エミッタ領域は、前記矩形トレンチに囲まれた矩形領域内に配置されており、前記エミッタ電極に接しているｎ型領域である。前記ボディコンタクト領域は、前記矩形領域内に配置されており、前記エミッタ電極に接しているｐ型領域である。前記表層ボディ領域は、前記矩形領域内に配置されており、前記エミッタ電極に接しており、前記ボディコンタクト領域よりもｐ型不純物濃度が低いｐ型領域である。前記分離ボディ領域は、前記エミッタ領域、前記ボディコンタクト領域及び前記表層ボディ領域に対して下側から接しており、前記矩形トレンチに接しており、前記ボディコンタクト領域よりもｐ型不純物濃度が低いｐ型領域である。前記ドリフト領域は、前記分離ボディ領域の下側に配置されており、前記分離ボディ領域によって前記エミッタ領域から分離されており、前記矩形トレンチの下端に接しているｎ型領域である。前記コレクタ領域は、前記ドリフト領域の下側に配置されており、前記ドリフト領域によって前記分離ボディ領域から分離されており、前記コレクタ電極に接しているｐ型領域である。前記矩形トレンチが、前記矩形トレンチの一辺を構成する直線トレンチを備えている。前記エミッタ領域が、前記直線トレンチに接している。前記表層ボディ領域が、前記エミッタ領域に隣接する範囲において前記直線トレンチに接している。前記ボディコンタクト領域が、前記直線トレンチの反対側から前記エミッタ領域に接している。前記ボディコンタクト領域が、第１部分と、前記第１部分よりも前記エミッタ領域側に突出する第２部分を有している。前記第２部分と前記直線トレンチの間の前記エミッタ領域の幅が、前記第１部分と前記直線トレンチの間の前記エミッタ領域の幅よりも狭い。
このＩＧＢＴでは、ボディコンタクト領域が、第１部分よりもエミッタ領域側に突出する第２部分を有しており、第２部分と直線トレンチの間のエミッタ領域の幅が狭くなっている。このため、エミッタ領域の直下の分離ボディ領域に流入したホールは、ボディコンタクト領域の第２部分へ流入し易い。このため、分離ボディ領域内をホールが流れる経路が短く、エミッタ領域の直下の分離ボディ領域の電位が上昇し難い。したがって、ホールがエミッタ領域へ流入し難く、ラッチアップが生じ難い。また、第１部分と直線トレンチの間のエミッタ領域の幅が広いので、この部分でエミッタ領域とエミッタ電極とのコンタクト面積を確保することができる。したがって、コンタクト抵抗の上昇を抑制することができる。このように、このＩＧＢＴによれば、コンタクト抵抗の上昇を抑制しながら、ラッチアップを抑制することができる。
半導体基板の上面を示す平面図。 図１のＩＩ−ＩＩ線における縦断面図。 図１のＩＩＩ−ＩＩＩ線における縦断面図。 図１のＩＶ−ＩＶ線における縦断面図。 図１のＶ−Ｖ線における縦断面図。 矩形領域の拡大平面図。 エミッタ領域及びその周辺の拡大平面図。 図２のエミッタ領域及びその周辺の拡大断面図。 図３のエミッタ領域及びその周辺の拡大断面図。 エミッタ領域及びその周辺の拡大平面図。 第１変形例のＩＧＢＴの図６に対応する拡大平面図。 第１変形例のＩＧＢＴの図２に対応する縦断面図。 第２変形例のＩＧＢＴの図７に対応する拡大平面図。 特許文献１の半導体装置の拡大平面図。 特許文献１の半導体装置の縦断面図。
図１〜５は、実施形態に係るＩＧＢＴ１０を示している。図２〜５に示すように、ＩＧＢＴ１０は、半導体基板２０と、エミッタ電極５０と、コレクタ電極６０を有している。エミッタ電極５０は、半導体基板２０の上面２０ａに配置されている。コレクタ電極６０は、半導体基板２０の下面２０ｂに配置されている。なお、図１では、エミッタ電極５０等の半導体基板２０の上面２０ａより上側の構造の図示を省略している。また、以下の説明では、上面２０ａに平行な一方向をｘ方向といい、上面２０ａに平行であるとともにｘ方向に直交する方向をｙ方向といい、半導体基板２０の厚み方向（すなわち、ｘ方向及びｙ方向に直交する方向）をｚ方向という。
図１に示すように、半導体基板２０の上面２０ａには、複数のトレンチ９１と、複数のトレンチ９２が形成されている。図２〜５に示すように、各トレンチ９１、９２は、半導体基板２０の上面２０ａに対して略垂直に（すなわち、ｚ方向に）伸びている。図１に示すように、各トレンチ９２は、半導体基板２０の上面２０ａを平面視したときに、ｘ方向に直線状に伸びている。複数のトレンチ９２が、ｙ方向に間隔を隔てて並んでいる。各トレンチ９１は、半導体基板２０の上面２０ａを平面視したときに、ｙ方向に直線状に伸びている。２つのトレンチ９２の間に挟まれた各範囲９５に、複数のトレンチ９１が配置されている。各トレンチ９１の両端が、その両側のトレンチ９２に接続されている。各トレンチ９１は、ｙ方向に隣接する他のトレンチ９１に対して、ｘ方向に位置がずれるように配置されている。トレンチ９１は、その各端部において、各トレンチ９２と三差路状に交差している。トレンチ９１及び９２によって、半導体基板２０の上面２０ａが、矩形の領域に仕切られている。以下では、トレンチ９１、９２によって仕切られた矩形の半導体領域を、矩形領域１２と呼ぶ。また、以下では、１つの矩形領域１２の周囲を囲んでいるトレンチ９１、９２のセットを、矩形トレンチと呼ぶ。
図１〜５に示すように、矩形トレンチの内面（すなわち、底面と側面）は、ゲート絶縁膜８２に覆われている。矩形トレンチ内には、ゲート電極８０が配置されている。ゲート電極８０は、ゲート絶縁膜８２を介して半導体基板２０に対向している。ゲート電極８０は、ゲート絶縁膜８２によって半導体基板２０から絶縁されている。ゲート電極８０は、トレンチ９１の内部とトレンチ９２の内部とに跨って配置されている。したがって、ゲート電極８０は、矩形トレンチに沿って矩形状に延びている。このため、図１に示すように上側から平面視したときに、各矩形領域１２の周囲が、ゲート電極８０によって囲まれている。また、図２〜５に示すように、ゲート電極８０の上面は層間絶縁膜７８に覆われている。トレンチ９１、９２近傍の半導体基板２０の上面２０ａも層間絶縁膜７８に覆われている。層間絶縁膜７８を覆うようにエミッタ電極５０が配置されている。層間絶縁膜７８によって、ゲート電極８０はエミッタ電極５０から絶縁されている。エミッタ電極５０は、層間絶縁膜７８が設けられていない開口部７９内で、半導体基板２０の上面２０ａに接している。
次に、各矩形領域１２の構造について説明する。なお、各矩形領域１２の構造は互いに等しいので、以下では、１つの矩形領域１２の構造について説明する。図６は、１つの矩形領域１２を拡大した平面図を示している。図６に示すように、矩形トレンチは、２つのトレンチ９１（トレンチ９１−１及び９１−２）と、２つのトレンチ９２（トレンチ９２−１及び９２−２）によって構成されている。言い換えると、矩形領域１２は、トレンチ９１−１、９１−２、９２−１及び９２−２によって囲まれている。以下では、矩形領域１２のうち、トレンチ９１−１とトレンチ９２−１との接続部に隣接する部分をコーナー部７１といい、トレンチ９２−１とトレンチ９１−２との接続部に隣接する部分をコーナー部７２といい、トレンチ９１−２とトレンチ９２−２との接続部に隣接する部分をコーナー部７３といい、トレンチ９２−２とトレンチ９１−１との接続部に隣接する部分をコーナー部７４という。また、トレンチ９２−１には、隣の矩形トレンチを構成するトレンチ９１−３が接続されている。また、トレンチ９２−２には、隣の矩形トレンチを構成するトレンチ９１−４が接続されている。また、図６は、破線によって開口部７９の位置を示している。図６に示すように、開口部７９は、矩形領域１２内に配置されている。開口部７９内では、エミッタ電極５０が半導体基板２０の上面２０ａに接している。
図２〜６に示すように、矩形領域１２の内部には、エミッタ領域２２、ボディコンタクト領域２４、表層ボディ領域２６、分離ボディ領域２７、ピラー領域２８、バリア領域３０、下部ボディ領域３２が配置されている。
ピラー領域２８は、ｎ型不純物濃度が低いｎ型半導体によって構成されている。図２、３に示すように、ピラー領域２８は、半導体基板２０の上面２０ａに露出する範囲に配置されている。図２、３、６に示すように、ピラー領域２８は、開口部７９内でエミッタ電極５０とショットキー接触している。ピラー領域２８は、矩形領域１２の中央部に配置されている。
ボディコンタクト領域２４は、ｐ型不純物濃度が高いｐ型半導体によって構成されている。図２、３、５に示すように、ボディコンタクト領域２４は、半導体基板２０の上面２０ａに露出する範囲に配置されている。図６に示すように、ボディコンタクト領域２４は、上面２０ａにおいてピラー領域２８の周囲を囲んでいる。図２、３、５、６に示すように、ボディコンタクト領域２４は、開口部７９内でエミッタ電極５０とオーミック接触している。ボディコンタクト領域２４は、トレンチ９２−１、９２−２内のゲート絶縁膜８２に接している。なお、以下では、トレンチ内のゲート絶縁膜に接していることを、「トレンチに接している」という場合がある。ボディコンタクト領域２４は、トレンチ９２−１及び９２−２に接している一方で、トレンチ９１−１及び９１−２には接していない。
エミッタ領域２２は、ｎ型不純物濃度が高いｎ型半導体により構成されている。図６に示すように、１つの矩形領域１２の中に２つのエミッタ領域２２ａ、２２ｂが配置されている。図２、３、４に示すように、各エミッタ領域２２は、半導体基板２０の上面２０ａに露出する範囲に配置されている。図６に示すように、各エミッタ領域２２の一部が開口部７９内に配置されており、各エミッタ領域２２の他部が開口部７０外（すなわち、層間絶縁膜７８に覆われている範囲）に配置されている。図２、３、４、６に示すように、各エミッタ領域２２は、開口部７９内でエミッタ電極５０とオーミック接触している。図６に示すように、一方のエミッタ領域２２ａは、トレンチ９１−１に接している。エミッタ領域２２ａは、矩形領域１２の一辺の中央部の位置でトレンチ９１−１に接している。他方のエミッタ領域２２ｂは、トレンチ９１−２に接している。エミッタ領域２２ｂは、矩形領域１２の一辺の中央部の位置でトレンチ９１−２に接している。
表層ボディ領域２６は、ボディコンタクト領域２４よりもｐ型不純物濃度が低い半導体により構成されている。図４、５に示すように、表層ボディ領域２６は、半導体基板２０の上面２０ａに露出する範囲に配置されている。図６に示すように、表層ボディ領域２６は、ボディコンタクト領域２４によって６つの領域２６ａ〜２６ｆに分離されている。表層ボディ領域２６ａは、コーナー部７１において、トレンチ９１−１及び９２−１に接している。表層ボディ領域２６ａは、コーナー部７１からエミッタ領域２２ａに至る範囲全体においてトレンチ９１−１に接している。表層ボディ領域２６ｂは、コーナー部７２において、トレンチ９１−２及び９２−１に接している。表層ボディ領域２６ｂは、コーナー部７２からエミッタ領域２２ｂに至る範囲全体においてトレンチ９１−２に接している。表層ボディ領域２６ｃは、コーナー部７３において、トレンチ９１−２及び９２−２に接している。表層ボディ領域２６ｃは、コーナー部７３からエミッタ領域２２ｂに至る範囲全体においてトレンチ９１−２に接している。表層ボディ領域２６ｄは、コーナー部７４において、トレンチ９１−１及び９２−２に接している。表層ボディ領域２６ｄは、コーナー部７４からエミッタ領域２２ａに至る範囲全体においてトレンチ９１−１に接している。表層ボディ領域２６ｅは、トレンチ９２−１に接している。表層ボディ領域２６ｅの両側で、ボディコンタクト領域２４がトレンチ９２−１に接している。表層ボディ領域２６ｆは、トレンチ９２−２に接している。表層ボディ領域２６ｆの両側で、ボディコンタクト領域２４がトレンチ９２−２に接している。表層ボディ領域２６ａ〜２６ｆは、開口部７９内でエミッタ電極５０に接している。
図６に示すように、ボディコンタクト領域２４は、トレンチ９１−１の反対側からエミッタ領域２２ａに接している。図７は、エミッタ領域２２ａとその周囲の拡大図である。図７に示すように、エミッタ領域２２ａに接する範囲のボディコンタクト領域２４は、第１部分２４ｘと、第１部分２４ｘよりもエミッタ領域２２ａ側に突出する第２部分２４ｙを有している。したがって、第１部分２４ｘとトレンチ９１−１の間のエミッタ領域２２ａは広い幅Ｗ１を有する幅広部２２ｘとなっており、第２部分２４ｙとトレンチ９１−１の間のエミッタ領域２２ａは狭い幅Ｗ２を有する幅狭部２２ｙとなっている。また、ボディコンタクト領域２４は、トレンチ９１−１の反対側から表層ボディ領域２６ａ、２６ｄに接している。以下では、表層ボディ領域２６ａ、２６ｄに接する部分のボディコンタクト領域２４を、第３部分２４ｚという。第３部分２４ｚとトレンチ９１−１の間の表層ボディ領域２６ａ、２６ｄは、幅Ｗ３を有している。図７に示すように、幅Ｗ３は、幅Ｗ２よりも広く、幅Ｗ１よりも狭い（すなわち、Ｗ１＞Ｗ３＞Ｗ２）。また、図７では、開口部７９の外側に位置する半導体層（すなわち、層間絶縁膜７８に覆われている半導体層）を斜線ハッチングにより示している。図７に示すように、矩形トレンチの近傍の半導体層は、開口部７９の外側に位置しており、層間絶縁膜７８に覆われている。幅狭部２２ｙの幅Ｗ２が狭いので、幅狭部２２ｙの大部分が層間絶縁膜７８に覆われている。他方、幅広部２２ｘの幅Ｗ１が広いので、幅広部２２ｘの大部分が開口部７９内に位置しており、幅広部２２ｘは広い面積でエミッタ電極５０にオーミック接触している。これによって、エミッタ領域２２ａのエミッタ電極５０に対するコンタクト抵抗が低減されている。エミッタ領域２２ｂも、図７と略同様に構成されており、幅広部２２ｘでエミッタ電極５０に対して広い面積で接触している。
分離ボディ領域２７は、ボディコンタクト領域２４よりもｐ型不純物濃度が低いｐ型半導体により構成されている。表層ボディ領域２６と分離ボディ領域２７のｐ型不純物濃度は略等しい。図２〜５に示すように、分離ボディ領域２７は、エミッタ領域２２、ボディコンタクト領域２４及び表層ボディ領域２６の下側に配置されている。分離ボディ領域２７は、エミッタ領域２２、ボディコンタクト領域２４及び表層ボディ領域２６に対して下側から接している。分離ボディ領域２７は、ピラー領域２８の下部を除いて、矩形領域１２の横方向（ｘ方向及びｙ方向）の全域に広がっている。ピラー領域２８は、上面２０ａから下方向に伸びて分離ボディ領域２７を貫通している。分離ボディ領域２７は、エミッタ領域２２、ボディコンタクト領域２４及び表層ボディ領域２６の下側で、トレンチ９１−１、９１−２、９２−１及び９２−２に接している。
バリア領域３０は、エミッタ領域２２よりもｎ型不純物が低いｎ型半導体によって構成されている。図２〜５に示すように、バリア領域３０は、分離ボディ領域２７及びピラー領域２８の下側に配置されている。バリア領域３０は、分離ボディ領域２７及びピラー領域２８に対して下側から接している。バリア領域３０は、矩形領域１２の横方向（ｘ方向及びｙ方向）の全域に広がっている。バリア領域３０は、分離ボディ領域２７の下側で、トレンチ９１−１、９１−２、９２−１及び９２−２に接している。バリア領域３０は、分離ボディ領域２７によって、エミッタ領域２２から分離されている。
下部ボディ領域３２は、ボディコンタクト領域２４よりもｐ型不純物濃度が低いｐ型半導体によって構成されている。図２〜５に示すように、下部ボディ領域３２は、バリア領域３０の下側に配置されている。下部ボディ領域３２は、バリア領域３０に対して下側から接している。下部ボディ領域３２は、矩形領域１２の横方向（ｘ方向及びｙ方向）の全域に広がっている。下部ボディ領域３２は、バリア領域３０の下側で、トレンチ９１−１、９１−２、９２−１及び９２−２に接している。下部ボディ領域３２は、バリア領域３０によって、分離ボディ領域２７から分離されている。
半導体基板２０は、ドリフト領域３４とコレクタ領域３６を有している。複数の矩形領域１２の下側に、ドリフト領域３４とコレクタ領域３６が配置されている。
ドリフト領域３４は、バリア領域３０及びピラー領域２８よりもｎ型不純物濃度が低いｎ型半導体により構成されている。図２〜５に示すように、ドリフト領域３４は、下部ボディ領域３２の下側に配置されている。ドリフト領域３４は、下部ボディ領域３２に対して下側から接している。ドリフト領域３４は、複数の矩形領域１２の下側の範囲に跨って横方向に伸びている。ドリフト領域３４は、半導体基板２０の横方向（ｘ方向及びｙ方向）の全域に広がっている。ドリフト領域３４は、各トレンチ９１、９２の下端部に接している。ドリフト領域３４は、下部ボディ領域３２によってバリア領域３０から分離されている。
コレクタ領域３６は、分離ボディ領域２７及び下部ボディ領域３２よりもｐ型不純物濃度が高いｐ型半導体により構成されている。図２〜５に示すように、コレクタ領域３６は、ドリフト領域３４の下側に配置されている。コレクタ領域３６は、ドリフト領域３４に対して下側から接している。コレクタ領域３６は、ドリフト領域３４によって下部ボディ領域３２から分離されている。コレクタ領域３６は、半導体基板２０の下面２０ｂに露出する範囲に配置されている。コレクタ領域３６は、コレクタ電極６０にオーミック接触している。
次に、ＩＧＢＴ１０の動作について説明する。ＩＧＢＴ１０の使用時に、コレクタ電極６０とエミッタ電極５０の間にコレクタ電極６０がプラスとなる電圧が印加される。ゲート電極８０にゲート閾値以上の電圧を印加すると、ゲート絶縁膜８２に接している範囲の表層ボディ領域２６、分離ボディ領域２７及び下部ボディ領域３２がｎ型に反転し、チャネルが形成される。例えば、図２、３に示す断面においては、トレンチ９１のゲート絶縁膜８２に接する範囲の分離ボディ領域２７と下部ボディ領域３２にチャネルが形成される。チャネルが形成されると、電子が、エミッタ電極５０から、エミッタ領域２２とチャネルを通ってドリフト領域３４に流入する。これと同時に、ホールが、コレクタ電極６０から、コレクタ領域３６を通ってドリフト領域３４に流入する。すると、ドリフト領域３４の電気抵抗が伝導度変調現象によって低下する。ドリフト領域３４に流入した電子は、ドリフト領域３４とコレクタ領域３６を通過して、コレクタ電極６０へと流れる。このようにして、電子がエミッタ電極５０からコレクタ電極６０に流れることで、ＩＧＢＴ１０に電流が流れる。
また、ドリフト領域３４に流入したホールは、図２、３の矢印１００に示すように、下部ボディ領域３２とバリア領域３０を通過して分離ボディ領域２７へ流れ、その後、ボディコンタクト領域２４からエミッタ電極５０へ流れる。このとき、バリア領域３０がホールの流れを遮る障壁となる。したがって、ホールが分離ボディ領域２７へ流れることが抑制される。これによって、ドリフト領域３４内のホールの濃度が上昇するので、ドリフト領域３４の電気抵抗がより低減される。このため、ＩＧＢＴ１０のオン電圧が低減される。
また、図２、３の矢印１０２に示すように、トレンチ９１の下方のドリフト領域３４内のホールは、トレンチ９１を避けるように流れる。同様にして、トレンチ９２の下方のドリフト領域３４内のホールは、トレンチ９２を避けるように流れる。このため、矩形領域１２のコーナー部７１〜７４に位置するドリフト領域３４内では、トレンチ９１を避けて流れるホールとトレンチ９２を避けて流れるホールが集中し、ホールの濃度が極めて高くなる。このため、コーナー部７１〜７４では、ドリフト領域３４の電気抵抗が極めて低くなる。図４、６に示すように、エミッタ領域２２とコーナー部７１〜７４の間の範囲全域で表層ボディ領域２６がトレンチ９１に接しているので、エミッタ領域２２からコーナー部７１〜７４に至る範囲全域にチャネルが形成される。したがって、図４の矢印１１０に示すように、電子が、エミッタ領域２２からコーナー部７１〜７４のドリフト領域３４に流れることができる。したがって、電子が、電気抵抗が極めて低い領域を通って流れることができる。これによって、ＩＧＢＴ１０のオン電圧がより低減される。
図８は、図２のエミッタ領域２２ａ近傍の拡大図を示している。また、図９は、図３のエミッタ領域２２ａ近傍の拡大図を示している。なお、エミッタ領域２２ａ側とエミッタ領域２２ｂ側とでＩＧＢＴ１０の動作は等しいので、以下では、エミッタ領域２２ａ側の動作を主に説明する。図８、９に示すように、エミッタ領域２２ａの直下の分離ボディ領域２７には、矢印８４ａ、８４ｂに示すようにホールが流入する。分離ボディ領域２７に流入したホールは、ボディコンタクト領域２４へ流れる。図８に示すように、幅狭部２２ｙの幅Ｗ２が狭いので、幅狭部２２ｙの直下の分離ボディ領域２７からボディコンタクト領域２４の第２部分２４ｙに至る経路（すなわち、矢印８６ａに示す経路）は短く、この経路の電気抵抗は低い。したがって、幅狭部２２ｙの直下の分離ボディ領域２７に流入したホールの大部分が、矢印８６ａに示すように第２部分２４ｙへ流れる。他方、図９に示すように、幅広部２２ｘの幅Ｗ１が広いので、幅広部２２ｘの直下の分離ボディ領域２７からボディコンタクト領域２４の第１部分２４ｘに至る経路（すなわち、矢印８６ｂに示す経路）は長く、この経路の電気抵抗は高い。したがって、幅広部２２ｘの直下の分離ボディ領域２７に流入したホールは、矢印８６ｂの経路では流れ難い。図１０の矢印８８に示すように、幅広部２２ｘの直下の分離ボディ領域２７に流入したホールの大部分は、分離ボディ領域２７内を第２部分２４ｙに向かって斜めに流れる。このように、ボディコンタクト領域２４がエミッタ領域２２ａ側に向かって突出する第２部分２４ｙを有するので、エミッタ領域２２ａの直下の分離ボディ領域２７に流入したホールが、電気抵抗が低い経路を通って第２部分２４ｙへ流れることが可能となる。このように、多くのホールが電気抵抗が低い経路を通って第２部分２４ｙへ流れるので、エミッタ領域２２ａの直下の分離ボディ領域２７の電位が高くなり難い。このため、ＩＧＢＴ１０では、分離ボディ領域２７からエミッタ領域２２ａにホールが流入し難く、ラッチアップが生じ難い。
また、上述したように、実施形態のＩＧＢＴ１０では、幅広部２２ｘにおいてエミッタ領域２２ａがエミッタ電極１５０に対して広い面積で接しているので、エミッタ領域２２ａのエミッタ電極１５０に対するコンタクト抵抗が低い。このように、実施形態のＩＧＢＴ１０によれば、エミッタ領域２２のエミッタ電極１５０に対するコンタクト抵抗を低くしながら、ラッチアップを抑制することができる。
また、図７に示すように、ＩＧＢＴ１０では、ボディコンタクト領域２４の第３部分２４ｚとトレンチ９１−１の間の表層ボディ領域２６の幅Ｗ３が、ボディコンタクト領域２４の第２部分２４ｙとトレンチ９１−１の間のエミッタ領域２２ａの幅Ｗ２よりも広い。すなわち、ボディコンタクト領域２４とチャネル部（表層ボディ領域２６とゲート絶縁膜８２の境界）の間の間隔が大きい。このため、表層ボディ領域２６のチャネル部がボディコンタクト領域２４のｐ型不純物の影響を受け難く、表層ボディ領域２６にチャネルが形成され易い。このため、表層ボディ領域２６に形成されるチャネルの抵抗が小さい。したがって、ＩＧＢＴ１０では、定常損失が生じ難い。
また、ＩＧＢＴ１０では、ボディコンタクト領域２４がトレンチ９１−１、９１−２に接していないので、トレンチ９１−１、９１−２に接する範囲に広く表層ボディ領域２６を設けることができる。この構成によれば、コーナー部７１〜７４により電子が流れ易くなる。これによって、定常損失をより低減することができる。
なお、上述した実施形態では、ＩＧＢＴ１０がバリア領域３０とピラー領域２８を有していたが、図１１、１２に示すようにＩＧＢＴがバリア領域３０とピラー領域２８を有していなくてもよい。この場合、分離ボディ領域２７が直接ドリフト領域３４に接する。このような構成でも、ＩＧＢＴが動作することができる。また、バリア領域３０を有するがピラー領域２８を有していない構成を採用してもよい。
また、上述した実施形態では、エミッタ領域２２ａの幅狭部２２ｙの一部が開口部７９内に配置されていた。しかしながら、図１３に示すように、ボディコンタクト領域２４の第２部分２４ｙが開口部７９の外側まで延びており、幅狭部２２ｙの全体が開口部７９の外側（すなわち、層間絶縁膜７８に覆われている範囲）に配置されていてもよい。このような構成でも、幅広部２２ｘにおいてエミッタ領域２２ａをエミッタ電極５０に接触させることができるので、特に問題は生じない。
上述した実施形態の各構成要素と、請求項の各構成要素との関係について、以下に説明する。実施形態のトレンチ９１−１は、請求項の直線トレンチの一例である。実施形態の幅Ｗ１は、請求項の「第１部分と直線トレンチの間のエミッタ領域の幅」の一例である。実施形態の幅Ｗ２は、請求項の「第２部分と直線トレンチの間のエミッタ領域の幅」の一例である。実施形態の幅Ｗ３は、請求項の「第３部分と直線トレンチの間の表層ボディ領域の幅」の一例である。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例のＩＧＢＴでは、ボディコンタクト領域が、直線トレンチの反対側から表層ボディ領域に接する第３部分を有していてもよい。第３部分と直線トレンチの間の表層ボディ領域の幅が、第２部分と直線トレンチの間のエミッタ領域の幅よりも広くてもよい。
分離ボディ領域のチャネル部（直線トレンチに接している領域）の近傍にｐ型不純物濃度が高いボディコンタクト領域が存在していると、ボディコンタクト領域からの影響によってチャネル部のホールの濃度が高くなる。このため、チャネルの抵抗が高くなる。これに対し、上記のように、第３部分と直線トレンチの間の表層ボディ領域の幅を広くすることで、ボディコンタクト領域からチャネル部への影響を抑制し、チャネル抵抗の上昇を抑制することができる。
本明細書が開示する一例のＩＧＢＴでは、ボディコンタクト領域が、直線トレンチに接していなくてもよい。
この構成によれば、チャネル部（すなわち、表層ボディ領域と直線トレンチの接触部）を広く設けることができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０ ：ＩＧＢＴ
１２ ：矩形領域
２０ ：半導体基板
２２ ：エミッタ領域
２２ｘ ：幅広部
２２ｙ ：幅狭部
２４ ：ボディコンタクト領域
２４ｘ ：第１部分
２４ｙ ：第２部分
２４ｚ ：第３部分
２６ ：表層ボディ領域
２７ ：分離ボディ領域
２８ ：ピラー領域
３０ ：バリア領域
３２ ：下部ボディ領域
３４ ：ドリフト領域
３６ ：コレクタ領域
５０ ：エミッタ電極
６０ ：コレクタ電極
７８ ：層間絶縁膜
７９ ：開口部
８０ ：ゲート電極
８２ ：ゲート絶縁膜
９１ ：トレンチ

Claims (3)

  1. 絶縁ゲートバイポーラトランジスタであって、
    半導体基板と、
    前記半導体基板の上面に配置されているエミッタ電極と、
    前記半導体基板の下面に配置されているコレクタ電極と、
    前記上面において矩形状に延びる矩形トレンチと、
    前記矩形トレンチ内に配置されているゲート絶縁膜と、
    前記矩形トレンチ内に配置されており、前記矩形トレンチに沿って矩形状に延びており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極と、
    前記ゲート電極を前記エミッタ電極から絶縁している層間絶縁膜、
    を備えており、
    前記半導体基板が、
    ・前記矩形トレンチに囲まれた矩形領域内に配置されており、前記エミッタ電極に接しているｎ型のエミッタ領域と、
    ・前記矩形領域内に配置されており、前記エミッタ電極に接しているｐ型のボディコンタクト領域と、
    ・前記矩形領域内に配置されており、前記エミッタ電極に接しており、前記ボディコンタクト領域よりもｐ型不純物濃度が低いｐ型の表層ボディ領域と、
    ・前記エミッタ領域、前記ボディコンタクト領域及び前記表層ボディ領域に対して下側から接しており、前記矩形トレンチに接しており、前記ボディコンタクト領域よりもｐ型不純物濃度が低いｐ型の分離ボディ領域と、
    ・前記分離ボディ領域の下側に配置されており、前記分離ボディ領域によって前記エミッタ領域から分離されており、前記矩形トレンチの下端に接しているｎ型のドリフト領域と、
    ・前記ドリフト領域の下側に配置されており、前記ドリフト領域によって前記分離ボディ領域から分離されており、前記コレクタ電極に接しているｐ型のコレクタ領域、
    を備えており、
    前記矩形トレンチが、前記矩形トレンチの一辺を構成する直線トレンチを備えており、
    前記エミッタ領域が、前記直線トレンチに接しており、
    前記表層ボディ領域が、前記エミッタ領域に隣接する範囲において前記直線トレンチに接しており、
    前記ボディコンタクト領域が、前記直線トレンチの反対側から前記エミッタ領域に接しており、
    前記ボディコンタクト領域が、第１部分と、前記第１部分よりも前記エミッタ領域側に突出する第２部分を有しており、
    前記第２部分と前記直線トレンチの間の前記エミッタ領域の幅が、前記第１部分と前記直線トレンチの間の前記エミッタ領域の幅よりも狭い、
    絶縁ゲートバイポーラトランジスタ。
  2. 前記ボディコンタクト領域が、前記直線トレンチの反対側から前記表層ボディ領域に接する第３部分を有しており、
    前記第３部分と前記直線トレンチの間の前記表層ボディ領域の幅が、前記第２部分と前記直線トレンチの間の前記エミッタ領域の幅よりも広い、
    請求項１の絶縁ゲートバイポーラトランジスタ。
  3. 前記ボディコンタクト領域が、前記直線トレンチに接していない、請求項１または２の絶縁ゲートバイポーラトランジスタ。
JP2018174031A 2018-09-18 2018-09-18 絶縁ゲートバイポーラトランジスタ Active JP7139812B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018174031A JP7139812B2 (ja) 2018-09-18 2018-09-18 絶縁ゲートバイポーラトランジスタ
US16/536,451 US20200091327A1 (en) 2018-09-18 2019-08-09 Insulated gate bipolar transistor
CN201910862120.5A CN110911472A (zh) 2018-09-18 2019-09-12 绝缘栅双极型晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018174031A JP7139812B2 (ja) 2018-09-18 2018-09-18 絶縁ゲートバイポーラトランジスタ

Publications (2)

Publication Number Publication Date
JP2020047723A true JP2020047723A (ja) 2020-03-26
JP7139812B2 JP7139812B2 (ja) 2022-09-21

Family

ID=69773056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018174031A Active JP7139812B2 (ja) 2018-09-18 2018-09-18 絶縁ゲートバイポーラトランジスタ

Country Status (3)

Country Link
US (1) US20200091327A1 (ja)
JP (1) JP7139812B2 (ja)
CN (1) CN110911472A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204190A (ja) * 1995-01-31 1996-08-09 Nec Kansai Ltd Ｍｏｓ電界効果トランジスタ
JP2000269486A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体装置
JP2001060688A (ja) * 1999-08-23 2001-03-06 Nec Corp 半導体装置及びその製造方法
JP2006294853A (ja) * 2005-04-11 2006-10-26 Nec Electronics Corp 電界効果トランジスタ
JP2012190938A (ja) * 2011-03-09 2012-10-04 Toyota Motor Corp Ｉｇｂｔ
JP2017017222A (ja) * 2015-07-02 2017-01-19 株式会社豊田中央研究所 半導体装置
JP2017107948A (ja) * 2015-12-08 2017-06-15 トヨタ自動車株式会社 Ｉｇｂｔ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6135636B2 (ja) * 2014-10-17 2017-05-31 トヨタ自動車株式会社 半導体装置
JP6367760B2 (ja) * 2015-06-11 2018-08-01 トヨタ自動車株式会社 絶縁ゲート型スイッチング装置とその製造方法
WO2017010393A1 (ja) * 2015-07-16 2017-01-19 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204190A (ja) * 1995-01-31 1996-08-09 Nec Kansai Ltd Ｍｏｓ電界効果トランジスタ
JP2000269486A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体装置
JP2001060688A (ja) * 1999-08-23 2001-03-06 Nec Corp 半導体装置及びその製造方法
JP2006294853A (ja) * 2005-04-11 2006-10-26 Nec Electronics Corp 電界効果トランジスタ
JP2012190938A (ja) * 2011-03-09 2012-10-04 Toyota Motor Corp Ｉｇｂｔ
JP2017017222A (ja) * 2015-07-02 2017-01-19 株式会社豊田中央研究所 半導体装置
JP2017107948A (ja) * 2015-12-08 2017-06-15 トヨタ自動車株式会社 Ｉｇｂｔ

Also Published As

Publication number Publication date
US20200091327A1 (en) 2020-03-19
JP7139812B2 (ja) 2022-09-21
CN110911472A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
JP6274154B2 (ja) 逆導通ｉｇｂｔ
JP6304221B2 (ja) Ｉｇｂｔ
JP6003961B2 (ja) 半導体装置
JP6135636B2 (ja) 半導体装置
JP2013152996A (ja) 半導体装置
US10700054B2 (en) Semiconductor apparatus
JP2019087611A (ja) スイッチング素子とその製造方法
US11404411B2 (en) Semiconductor device having alternately arranged IGBT regions and diode regions
US9899374B2 (en) Semiconductor device
JP2017195224A (ja) スイッチング素子
JP2014103352A (ja) 半導体装置
US10319851B2 (en) Semiconductor device and method for manufacturing same
JP7139812B2 (ja) 絶縁ゲートバイポーラトランジスタ
JP2016207829A (ja) 絶縁ゲート型スイッチング素子
JP7251454B2 (ja) スイッチング素子
JP7147510B2 (ja) スイッチング素子
JP6852541B2 (ja) 半導体装置
JP2020080343A (ja) 絶縁ゲートバイポーラトランジスタとその製造方法
JP2016009728A (ja) 半導体装置
JP2019160877A (ja) 半導体装置
JP7302469B2 (ja) 半導体装置
WO2022190444A1 (ja) 電界効果トランジスタ
WO2024029153A1 (ja) 絶縁ゲート型バイポーラトランジスタ
JP2018046254A (ja) スイッチング素子
JP2021103708A (ja) 絶縁ゲートバイポーラトランジスタ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220822

R151 Written notification of patent or utility model registration

Ref document number: 7139812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151