KR20140057630A - Igbt 와 그 제조 방법 - Google Patents

Igbt 와 그 제조 방법 Download PDF

Info

Publication number
KR20140057630A
KR20140057630A KR1020147008129A KR20147008129A KR20140057630A KR 20140057630 A KR20140057630 A KR 20140057630A KR 1020147008129 A KR1020147008129 A KR 1020147008129A KR 20147008129 A KR20147008129 A KR 20147008129A KR 20140057630 A KR20140057630 A KR 20140057630A
Authority
KR
South Korea
Prior art keywords
region
semiconductor substrate
type impurity
body region
floating
Prior art date
Application number
KR1020147008129A
Other languages
English (en)
Other versions
KR101642618B1 (ko
Inventor
마사루 세노오
교스케 미야기
츠요시 니시와키
준 사이토
Original Assignee
도요타 지도샤（주）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요타 지도샤（주） filed Critical 도요타 지도샤（주）
Publication of KR20140057630A publication Critical patent/KR20140057630A/ko
Application granted granted Critical
Publication of KR101642618B1 publication Critical patent/KR101642618B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Thyristors (AREA)

Abstract

IGBT 는, 이미터 영역과, 이미터 영역의 하측에 형성되어 있는 톱 보디 영역과, 톱 보디 영역의 하측에 형성되어 있는 플로팅 영역과, 플로팅 영역의 하측에 형성되어 있는 보텀 보디 영역과, 트렌치와, 트렌치의 내면을 덮고 있는 게이트 절연막과, 트렌치의 내부에 배치되어 있는 게이트 전극을 갖고 있다. 이미터 영역보다 하측에 위치하는 톱 보디 영역 내와 플로팅 영역 내의 p 형 불순물 농도 분포를 반도체 기판의 두께 방향을 따라 보았을 때에, p 형 불순물 농도가 이미터 영역보다 하측에 위치하는 톱 보디 영역의 상단에서 하측을 향함에 따라 감소하고, 플로팅 영역 내의 소정 깊이에서 극소치가 된다.

Description

IGBT 와 그 제조 방법{IGBT AND MANUFACTURING METHOD THEREFOR}
본 명세서에 개시된 기술은 IGBT 에 관한 것이다.
일본 특허공개공보 제2010-103326호 (이하, 특허문헌 1 이라고 한다) 에는, 톱 보디 영역과 플로팅 영역과 보텀 보디 영역을 갖는 IGBT 가 개시되어 있다. 이 IGBT 를 제조할 때에는, 트렌치 게이트 전극을 형성한 후에, 톱 보디 영역의 깊이 범위 내에서 정지하도록 p 형 불순물을 주입하고, 플로팅 영역의 깊이 범위 내에서 정지하도록 n 형 불순물을 주입하고, 보텀 보디 영역의 깊이 범위 내에서 정지하도록 p 형 불순물을 주입한다. 이로써, 톱 보디 영역, 플로팅 영역, 및 보텀 보디 영역을 형성한다.
일본 특허공개공보 제2010-103326호
특허문헌 1 의 제조 방법에서는, 트렌치 게이트 전극을 형성한 후에 각 불순물을 주입한다. 이와 같이 트렌치 게이트 전극의 형성 후에 각 영역에 불순물을 주입하면, 트렌치 게이트 전극의 상부에 존재하는 오목부 형상의 영향을 받아, 트렌치 게이트 전극의 근방의 영역으로의 불순물의 주입 깊이를 정확하게 제어하는 것이 곤란해진다. 특허문헌 1 의 기술에는, 오목부의 깊이를 소정치로 함으로써, 트렌치 게이트 전극의 근방의 영역으로의 불순물의 주입 깊이가 안정되는 것이 설명되어 있다. 그러나, 이 방법에서도, 어느 정도의 주입 깊이의 편차는 발생한다. 이 주입 깊이의 편차에 의해, 양산되는 IGBT 사이에서, 온 전압이나 게이트 임계치 전압의 편차가 발생한다.
트렌치 게이트 전극의 근방에 있어서의 불순물의 주입 깊이의 편차를 방지하기 위하여, 불순물을 주입한 후에, 트렌치 게이트 전극을 형성하는 것도 생각할 수 있다. 그러나, 특허문헌 1 과 같이 각 영역에 불순물을 직접 주입하는 방법에서는, 고에너지에 의해 각 불순물을 깊은 위치에 주입할 필요가 있기 때문에, 반도체 기판에 대한 데미지가 크다. 이와 같이 데미지를 받은 반도체 기판에 대해 트렌치 게이트 전극을 형성하면, 게이트 절연막을 형성하기 위한 열처리에 있어서, 반도체 기판 중에 산화 유기 (誘起) 결함 (이하, OSF 라고 한다) 이 발생한다. OSF 가 형성된 반도체 기판에는 리크 전류가 발생하기 때문에, 이 방법을 채용하는 것은 어렵다.
따라서, 본 명세서에서는, 양산되는 IGBT 사이에서 온 전압과 게이트 임계치 전압의 편차를 억제할 수 있는 기술을 제공한다.
본 명세서가 제공하는 IGBT 는 반도체 기판을 구비한다. IGBT 는, 이미터 영역, 톱 보디 영역, 플로팅 영역, 보텀 보디 영역, 트렌치, 게이트 절연막, 및 게이트 전극을 갖는다. 이미터 영역은, 반도체 기판의 상면에 노출되는 범위에 형성되어 있는 n 형의 영역이다. 톱 보디 영역은, 이미터 영역의 하측에 형성되어 있는 p 형의 영역이다. 플로팅 영역은, 톱 보디 영역의 하측에 형성되어 있고, 톱 보디 영역에 의해 이미터 영역으로부터 분리되어 있는 n 형의 영역이다. 보텀 보디 영역은, 플로팅 영역의 하측에 형성되어 있고, 플로팅 영역에 의해 톱 보디 영역으로부터 분리되어 있는 p 형의 영역이다. 트렌치는, 반도체 기판의 상면에 형성되어 있고, 이미터 영역, 톱 보디 영역, 플로팅 영역, 및 보텀 보디 영역을 관통하고 있다. 게이트 절연막은, 트렌치의 내면을 덮고 있다. 게이트 전극은, 트렌치의 내부에 배치되어 있다. 이미터 영역보다 하측에 위치하는 톱 보디 영역과 플로팅 영역 내의 p 형 불순물 농도 분포를 반도체 기판의 두께 방향을 따라 보았을 때에, p 형 불순물 농도가 이미터 영역보다 하측에 위치하는 톱 보디 영역의 상단에서 하측을 향함에 따라 감소하고, 플로팅 영역 내의 소정 깊이에서 극소치가 된다.
또한, 톱 보디 영역은, 이미터 영역의 하측뿐만 아니라, 이미터 영역의 측방에 형성되어 있어도 된다. 또, 상기의 「반도체 기판의 상면에 노출되는 범위」란, 반도체 기판 상에 형성된 전극이나 절연막을 제거한 경우에, 반도체 기판의 상면에 나타나는 범위를 의미한다. 따라서, 표면이 전극이나 절연막으로 덮여 있는 영역이어도,「반도체 기판의 상면에 노출되는 범위」에 해당하는 경우가 있다. 또, 본 명세서에 있어서 반도체 기판 중의 불순물 농도 분포에 관하여 설명할 때에는, 진폭이 불순물 농도의 30 ％ 보다 작은 파형은, 측정 오차에 의한 노이즈로, 극대치 또는 극소치로서 취급하지 않는다. 예를 들어, 도 41 의 그래프 A 에 나타내는 바와 같은 톱 보디 영역 및 플로팅 영역 내의 p 형 불순물 농도 분포가 얻어진 경우에는, 플러스 피크치 (A1) 및 마이너스 피크치 (A2) 는, 극대치 및 극소치로서 취급하지 않는다. 이것은, 값 A1, A2 를 포함하는 파형의 진폭 (Aw) (＝(A1 － A2)/2) 가, 값 A1 과 값 A2 의 평균치 (A3) 의 30 ％ 보다 작기 때문이다. 이와 같이 작은 파형을 무시하면, 그래프 A 는, 그래프 B 와 같이 간주할 수 있다. 또, 그래프 B 의 플러스 피크치 (B1) 는 극대치로서 취급하고, 마이너스 피크치 (B2) 는 극소치로서 취급한다. 이것은, 값 B1, 값 B2 를 포함하는 파형의 진폭 (Bw) (＝(B1 － B2)/2) 이, 값 B1 과 값 B2 의 평균치 (B3) 의 30 ％ 보다 크기 때문이다. 따라서, 도 41 에 나타내는 그래프 (A) 는, 「p 형 불순물 농도가 이미터 영역보다 하측에 위치하는 톱 보디 영역의 상단에서 하측을 향함에 따라 감소하고, 플로팅 영역 내의 소정 깊이에서 극소치가 된다」는 구성을 갖고 있다. 또한, 도 41 은 설명을 위하여 예시된 것으로, 청구항을 한정하는 것은 아니다. 예를 들어, 플러스 피크치 (B1) 는, 보텀 보디 영역 내에 존재하지 않아도 되다.
이와 같이, 하측을 향함에 따라 감소하도록 p 형 불순물 농도가 분포하고 있는 톱 보디 영역은, 반도체 기판의 상면 근방 (이미터 영역의 깊이 범위 내) 에 p 형 불순물을 주입하고, 주입한 p 형 불순물을 확산시킴으로써 형성할 수 있다. 이 방법에서는, 얕은 위치에 주입한 p 형 불순물을 확산시킴으로써 톱 보디 영역을 형성하기 때문에, 트렌치 게이트 전극 (트렌치 내에 배치된 게이트 전극과 게이트 절연막의 세트) 을 형성한 후에 톱 보디 영역을 형성해도, 트렌치 게이트 전극의 형상에 의해 톱 보디 영역 내의 p 형 불순물 농도 분포에 거의 영향이 발생하지 않는다. 또, 이 방법에서는, 톱 보디 영역을 형성한 후에 트렌치 게이트 전극을 형성할 수도 있다. 이 경우에도, 톱 보디 영역과 그 주변에 OSF 는 거의 발생하지 않는다. 이것은, 반도체 기판의 상면 근방에 p 형 불순물이 주입되기 때문에, 톱 보디 영역 내에 p 형 불순물의 피크가 없고, 톱 보디 영역에 데미지가 거의 가해지지 않기 때문이다. 이와 같이, 이 톱 보디 영역은, 트렌치 게이트 전극의 형성 전이어도, 트렌치 게이트 전극의 형성 후여도, 안정적으로 형성할 수 있다. 톱 보디 영역의 p 형 불순물 농도 분포는, IGBT 의 게이트 임계치 전압에 크게 영향을 미친다. 따라서, 이 IGBT 를 양산한 경우에는, 양산되는 IGBT 간에 게이트 임계치 전압의 편차가 잘 발생하지 않는다. 또, p 형 불순물 농도의 극소치를 갖는 플로팅 영역은, 플로팅 영역보다 하측의 영역 (예를 들어, 보텀 보디 영역) 에 p 형 불순물을 주입함으로써 실현할 수 있다. 이와 같이 플로팅 영역에 p 형 불순물 농도의 극소치를 형성함으로써, 플로팅 영역에 있어서의 n 형 불순물과 p 형 불순물의 농도차가 커지기 때문에, 플로팅 영역을 안정적으로 형성할 수 있다. 플로팅 영역의 불순물 농도는, IGBT 의 온 전압에 영향을 미친다. 따라서, 이 IGBT 를 양산한 경우에는, 양산되는 IGBT 간에 온 전압의 편차가 잘 발생하지 않는다. 또, 상기 서술한 플로팅 영역보다 하측의 영역으로의 p 형 불순물의 주입은, 고에너지에 의한 주입이 되기 때문에, 트렌치 게이트 전극을 형성한 후에 실시할 필요가 있다. 트렌치 게이트 전극을 형성한 후에 깊은 위치로의 p 형 불순물의 주입을 실시하면, 상기 서술한 바와 같이, 트렌치 게이트 전극의 근방에서 불순물의 주입 깊이가 안정되지 않는다. 따라서, 플로팅 영역보다 하측의 영역 (예를 들어, 보텀 보디 영역) 의 불순물 농도의 제어가 곤란해진다. 그러나, 본 발명자들은, 플로팅 영역보다 하측의 트렌치 게이트 전극의 근방의 불순물 농도 분포는, IGBT 의 특성 (온 전압과 게이트 임계치 전압 등) 에 크게 영향을 미치지 않는 것을 발견하였다. 따라서, 플로팅 영역보다 하측의 영역의 불순물 농도 분포의 편차에서 기인하는 IGBT 의 특성의 편차는 거의 발생하지 않는다. 따라서, 이 IGBT 가 양산되었을 때에, IGBT 사이에 온 전압과 게이트 임계치 전압의 편차가 잘 발생하지 않는다.
상기 서술한 IGBT 는, 플로팅 영역 내의 n 형 불순물 농도 분포를 반도체 기판의 두께 방향을 따라 보았을 때에, 플로팅 영역 내에 n 형 불순물 농도의 극대치가 존재하지 않는 것이 바람직하다.
이와 같은 플로팅 영역은, 반도체 기판의 상면 근방 (이미터 영역의 깊이 범위 내) 에 n 형 불순물을 주입하고, 주입한 n 형 불순물을 확산시킴으로써 형성할 수 있다. 또는, 이와 같은 플로팅 영역은, 에피택셜 성장에 의해 형성할 수도 있다. 이들 방법에 의하면, 트렌치 게이트 전극의 형상의 영향을 받지 않고 플로팅 영역 내의 n 형 불순물 농도를 제어할 수 있다. 따라서, 이 IGBT 가 양산되었을 때에, IGBT 사이에서 온 전압의 편차가 더욱 발생하기 어렵다.
상기 서술한 IGBT 는, 플로팅 영역이 에피택셜층에 의해 형성되어 있는 것이 바람직하다.
이와 같은 구성에 의하면, 플로팅 영역 내의 n 형 불순물 농도를 거의 일정하게 할 수 있다. 따라서, 플로팅 영역 내의 n 형 불순물 농도를 보다 정확하게 제어할 수 있다. 따라서, 이 IGBT 가 양산되었을 때에, IGBT 사이에서 온 전압의 편차가 더욱 발생하기 어렵다.
상기 서술한 IGBT 는, 보텀 보디 영역 내의 p 형 불순물 농도 분포를 반도체 기판의 두께 방향을 따라 보았을 때에, 보텀 보디 영역 내에 p 형 불순물 농도의 극대치가 존재하는 것이 바람직하다.
이와 같이 보텀 보디 영역 내에 p 형 불순물 농도의 극대치가 존재하면, IGBT 를 양산했을 때에, IGBT 사이에서 플로팅 영역의 하단의 위치의 편차가 잘 발생하지 않는다. 따라서, 이 IGBT 가 양산되었을 때에는, IGBT 사이에서 온 전압의 편차가 더욱 발생하기 어렵다.
상기 서술한 IGBT 는, 반도체 기판의 두께 방향을 따른 플로팅 영역의 폭이, 게이트 절연막으로부터 떨어진 위치보다 게이트 절연막에 접하고 있는 위치에서 넓은 것이 바람직하다.
이와 같이, 홀이 흐르기 쉬운 게이트 절연막 근방에서 플로팅 영역의 폭이 넓어져 있으면, IGBT 가 온되었을 때에 플로팅 영역보다 하측의 영역 (예를 들어, 드리프트 영역) 에 보다 많은 홀을 축적할 수 있다. 따라서, 이 구성에 의하면, IGBT 의 온 전압을 저감시킬 수 있다.
상기 서술한 IGBT 는, 보텀 보디 영역의 하단이, 게이트 절연막으로부터 떨어진 위치보다 게이트 절연막에 접하고 있는 위치에서 하측에 위치하고 있는 것이 바람직하다.
이와 같은 구성에 의하면, IGBT 의 귀환 용량을 저감시킬 수 있다.
또, 본 명세서는, 새로운 IGBT 의 제조 방법을 제공한다. 이 제조 방법은, 반도체 기판의 상면에 노출되는 범위에 n 형의 이미터 영역을 형성하는 공정과, 반도체 기판의 상면에 이미터 영역의 깊이 범위 내에서 정지하도록 p 형 불순물을 주입하고, 주입한 p 형 불순물을 확산시킴으로써, 이미터 영역의 깊이 범위의 하측에 p 형의 톱 보디 영역을 형성하는 공정과, 반도체 기판의 상면에 이미터 영역의 깊이 범위 내에서 정지하도록 n 형 불순물을 주입하고, 주입한 n 형 불순물을 확산시킴으로써, 톱 보디 영역의 깊이 범위의 하측에 n 형의 플로팅 영역을 형성하는 공정과, 반도체 기판의 상면에 트렌치를 형성하고, 트렌치의 내면을 덮는 게이트 절연막, 및 트렌치 내에 배치된 게이트 전극을 형성하는 공정과, 트렌치, 게이트 절연막, 및 게이트 전극을 형성한 후에, 반도체 기판의 상면에 플로팅 영역의 깊이 범위보다 하측의 깊이에서 정지하도록 p 형 불순물을 주입하고, 플로팅 영역의 깊이 범위의 하측에 p 형의 보텀 보디 영역을 형성하는 공정을 갖고 있다. 상기 각 공정의 실시 후에, 트렌치가 이미터 영역, 톱 보디 영역, 플로팅 영역, 및 보텀 보디 영역을 관통하도록 배치된다.
또한, 이미터 영역을 형성하는 공정, 톱 보디 영역을 형성하는 공정, 플로팅 영역을 형성하는 공정, 트렌치, 게이트 절연막, 및 게이트 전극을 형성하는 공정은, 어떠한 순서로 실시해도 된다. 따라서, 상기의 「이미터 영역의 깊이 범위」는, 이미 형성되어 있는 이미터 영역의 깊이 범위인 경우와, 앞으로 형성될 이미터 영역의 깊이 범위인 경우가 있다. 마찬가지로 「톱 보디 영역의 깊이 범위」및 「플로팅 영역의 깊이 범위」도, 이미 형성되어 있는 영역의 깊이 범위 인 경우와, 앞으로 형성될 영역의 깊이 범위인 경우가 있다. 또, 본 명세서에 있어서, 소정의 깊이 범위에서 정지하도록 불순물을 주입한다란, 주입하는 불순물의 평균 정지 위치가 그 소정의 깊이 범위가 되는 것을 의미한다.
이 방법에 의하면, 불순물 확산에 의해 톱 보디 영역과 플로팅 영역을 안정적으로 형성할 수 있다. 또, 트렌치 게이트 전극 형성 후에 깊은 위치에 p 형 불순물을 주입함으로써 보텀 보디 영역을 형성하기 때문에, 플로팅 영역의 p 형 불순물을 그다지 상승시키지 않고 보텀 보디 영역을 형성할 수 있다. 따라서, 이 제조 방법에 의해 IGBT 를 양산하면, 양산되는 IGBT 사이에서 온 전압과 게이트 임계치 전압의 편차가 발생하는 것이 억제된다.
상기 서술한 제조 방법은, 트렌치, 게이트 절연막, 및 게이트 전극을 형성하는 공정보다 전에, 톱 보디 영역을 형성하는 공정 및 플로팅 영역을 형성하는 공정을 실시하는 것이 바람직하다.
이 제조 방법에 의하면, 게이트 절연막을 형성할 때에, 게이트 절연막 근방의 플로팅 영역의 폭이 넓어진다. 따라서, 이 제조 방법에 의하면, 보다 온 전압이 낮은 IGBT 를 제조할 수 있다.
상기 서술한 제조 방법은, 보텀 보디 영역을 형성하는 공정에서, 게이트 전극의 상면이 반도체 기판의 상면보다 하측에 존재하고 있는 상태에서, 반도체 기판에 p 형 불순물을 주입하는 것이 바람직하다.
이 제조 방법에 의하면, 보텀 보디 영역을, 그 하단이 게이트 절연막으로부터 떨어진 위치보다 게이트 절연막에 접하고 있는 위치에서 하측에 위치하도록 형성할 수 있다. 따라서, IGBT 의 귀환 용량을 저감시킬 수 있다.
또, 본 명세서는 다른 제조 방법을 제공한다. 이 IGBT 의 제조 방법은, 기초 기판의 상면에, n 형 반도체로 이루어지는 에피택셜층을 성장시키는 공정과, 에피택셜층의 상면에 노출되는 범위에 n 형의 이미터 영역을 형성하는 공정과, 에피택셜층의 상면에 이미터 영역의 깊이 범위 내에서 정지하도록 p 형 불순물을 주입하고, 주입한 p 형 불순물을 확산시킴으로써, 이미터 영역의 깊이 범위의 하측에 p 형의 톱 보디 영역을 형성하는 공정과, 에피택셜층의 상면에 트렌치를 형성하고, 트렌치의 내면을 덮는 게이트 절연막, 및 트렌치 내에 배치된 게이트 전극을 형성하는 공정과, 트렌치, 게이트 절연막, 및 게이트 전극을 형성한 후에, 에피택셜층의 상면에 기초 기판 내에서 정지하도록 p 형 불순물을 주입하여, 기초 기판 내에 p 형의 보텀 보디 영역을 형성하는 공정을 갖고 있다. 상기 각 공정의 실시 후에, 톱 보디 영역과 보텀 보디 영역 사이에 n 형의 에피택셜층이 잔존하여 플로팅 영역을 구성하고, 트렌치가 이미터 영역, 톱 보디 영역, 플로팅 영역, 및 보텀 보디 영역을 관통하도록 배치된다.
이 제조 방법에 의하면, 에피택셜 성장과 불순물 확산에 의해, 톱 보디 영역과 플로팅 영역을 안정적으로 형성할 수 있다. 따라서, 이 제조 방법에 의해 IGBT 를 양산하면, IGBT 사이에서 온 전압과 게이트 임계치 전압의 편차가 발생하는 것이 억제된다. 또, 이 제조 방법에서는, 플로팅 영역이 n 형의 에피택셜층에 의해 구성된다. 따라서, 플로팅 영역 내의 n 형 불순물 농도를 거의 일정하게 할 수 있다. 따라서, 이 IGBT 를 양산한 경우에는, IGBT 사이에서 온 전압의 편차가 더욱 발생하기 어렵다.
에피택셜층을 성장시키는 상기 제조 방법은, 트렌치, 게이트 절연막, 및 게이트 전극을 형성하는 공정보다 전에, 톱 보디 영역을 형성하는 공정을 실시하는 것이 바람직하다.
이 제조 방법에 의하면, 게이트 절연막을 형성할 때에, 게이트 절연막 근방의 n 형 에피택셜층 (즉, 플로팅 영역) 의 폭이 넓어진다. 따라서, 이 제조 방법에 의하면, 보다 온 전압이 낮은 IGBT 를 제조할 수 있다.
에피택셜층을 성장시키는 상기 제조 방법은, 보텀 보디 영역을 형성하는 공정에서는, 게이트 전극의 상면이 반도체 기판의 상면보다 하측에 존재하고 있는 상태에서, 반도체 기판에 p 형 불순물을 주입하는 것이 바람직하다.
이 제조 방법에 의하면, 보텀 보디 영역을, 그 하단이 게이트 절연막으로부터 떨어진 위치보다 게이트 절연막에 접하고 있는 위치에서 하측에 위치하도록 형성할 수 있다. 따라서, IGBT 의 귀환 용량을 저감시킬 수 있다.
도 1 은 제 1 실시형태의 IGBT (10) 의 종단면도이다.
도 2 는 이미터 전극 (60), 캡 절연막 (46), 층간 절연막 (47) 의 도시를 생략한 IGBT (10) 의 상면도이다.
도 3 은 도 1 의 A-A 선에 있어서의 반도체 기판 내의 불순물 농도 분포를 나타내는 그래프이다.
도 4 는 도 1 의 B-B 선에 있어서의 반도체 기판 내의 불순물 농도 분포를 나타내는 그래프이다.
도 5 는 IGBT (10) 의 제조 방법을 나타내는 플로우 차트이다.
도 6 은 도 5 의 제조 방법의 개시 전에 있어서의 반도체 기판 (100) 의 종단면도이다.
도 7 은 단계 S2 실시 후의 반도체 기판 (100) 의 종단면도이다.
도 8 은 도 7 의 C-C 선에 있어서의 반도체 기판 (100) 내의 불순물 농도 분포를 나타내는 그래프이다.
도 9 는 단계 S4 실시 후의 반도체 기판 (100) 의 종단면도이다.
도 10 은 도 9 의 D-D 선에 있어서의 반도체 기판 (100) 내의 불순물 농도 분포를 나타내는 그래프이다.
도 11 은 단계 S6 실시 후의 반도체 기판 (100) 의 종단면도이다.
도 12 는 도 11 의 E-E 선에 있어서의 반도체 기판 (100) 내의 불순물 농도 분포를 나타내는 그래프이다.
도 13 은 단계 S8 실시 후의 반도체 기판 (100) 의 종단면도이다.
도 14 는 단계 S10 실시 후의 반도체 기판 (100) 의 종단면도이다.
도 15 는 단계 S12 실시 후의 반도체 기판 (100) 의 종단면도이다.
도 16 은 도 15 의 게이트 전극 (44) 의 상면의 확대도이다.
도 17 은 단계 S14 실시 후의 반도체 기판 (100) 의 종단면도이다.
도 18 은 단계 S16 실시 후의 반도체 기판 (100) 의 종단면도이다.
도 19 는 플로팅 영역 (24) 의 폭광 (幅廣) 부의 다른 형성 방법을 설명하는 종단면도이다.
도 20 은 플로팅 영역 (24) 의 폭광부의 다른 형성 방법을 설명하는 종단면도이다.
도 21 은 폭광부 (24b) 를 갖는 IGBT 의 종단면도이다.
도 22 는 제 1 변형예의 IGBT 의 도 2 에 대응하는 상면도이다.
도 23 은 제 2 변형예의 IGBT 의 도 2 에 대응하는 상면도이다.
도 24 는 제 3 변형예의 IGBT 의 도 4 에 대응하는 개소의 불순물 농도 분포의 그래프이다.
도 25 는 제 4 변형예의 IGBT 의 도 3 에 대응하는 개소의 불순물 농도 분포의 그래프이다.
도 26 은 제 5 변형예의 IGBT 의 도 3 에 대응하는 개소의 불순물 농도 분포의 그래프이다.
도 27 은 제 6 변형예의 IGBT 의 도 3 에 대응하는 개소의 불순물 농도 분포의 그래프이다.
도 28 은 제 7 변형예의 IGBT 의 도 3 에 대응하는 개소의 불순물 농도 분포의 그래프이다.
도 29 는 제 8 변형예의 IGBT 의 도 3 에 대응하는 개소의 불순물 농도 분포의 그래프이다.
도 30 은 제 2 실시형태의 IGBT 의 도 3 에 대응하는 개소의 불순물 농도 분포의 그래프이다.
도 31 은 제 2 실시형태의 IGBT 의 제조 방법을 나타내는 플로우 차트이다.
도 32 는 단계 S32 실시 후의 반도체 기판 (300) 의 종단면도이다.
도 33 은 도 32 의 G-G 선에 있어서의 반도체 기판 (300) 내의 불순물 농도 분포를 나타내는 그래프이다.
도 34 는 단계 S34 실시 후의 반도체 기판 (300) 의 종단면도이다.
도 35 는 단계 S42 실시 후의 반도체 기판 (300) 의 종단면도이다.
도 36 은 단계 S44 실시 후의 반도체 기판 (300) 의 종단면도이다.
도 37 은 제 8 변형예의 IGBT 의 도 30 에 대응하는 개소의 불순물 농도 분포의 그래프이다.
도 38 은 제 9 변형예의 IGBT 의 도 30 에 대응하는 개소의 불순물 농도 분포의 그래프이다.
도 39 는 제 10 변형예의 IGBT 의 도 30 에 대응하는 개소의 불순물 농도 분포의 그래프이다.
도 40 은 제 11 변형예의 IGBT 의 도 30 에 대응하는 개소의 불순물 농도 분포의 그래프이다.
도 41 은 불순물 농도 분포의 극대치, 극소치를 설명하는 그래프이다.
(제 1 실시형태)
도 1 에 나타내는 IGBT (10) 는, 반도체 기판 (12) 과, 반도체 기판 (12) 의 상면 및 하면에 형성된 전극, 절연막 등에 의해 구성되어 있다.
반도체 기판 (12) 의 상면에는, 복수의 트렌치 (40) 가 형성되어 있다. 각 트렌치 (40) 의 내면은 게이트 절연막 (42) 으로 덮여 있다. 각 트렌치 (40) 의 내부에는 게이트 전극 (44) 이 형성되어 있다. 게이트 전극 (44) 의 상면은, 캡 절연막 (46) 으로 덮여 있다. 또, 캡 절연막 (46) 상에는, 층간 절연막 (47) 이 형성되어 있다. 단, 도시되지 않은 위치에서, 게이트 전극 (44) 은 외부에 접속할 수 있게 되어 있다. 이하에서는, 트렌치 (40) 내에 형성된 게이트 절연막 (42) 과 게이트 전극 (44) 을 합쳐, 트렌치 게이트 전극 (48) 이라고 하는 경우가 있다. 도 2 에 나타내는 바와 같이, 각 트렌치 게이트 전극 (48) 은, 서로 평행하게 신장하고 있다.
반도체 기판 (12) 의 내부에는, 이미터 영역 (20), 톱 보디 영역 (22), 플로팅 영역 (24), 보텀 보디 영역 (26), 드리프트 영역 (28), 버퍼 영역 (30), 및 컬렉터 영역 (32) 이 형성되어 있다.
이미터 영역 (20) 은, n 형 영역으로, 반도체 기판 (12) 의 상면에 노출되는 범위에 선택적으로 형성되어 있다. 이미터 영역 (20) 은, 게이트 절연막 (42) 에 접하고 있다. 도 2 에 나타내는 바와 같이, 이미터 영역 (20) 은 트렌치 게이트 전극 (48) 을 따라 평행하게 신장되고 있다.
톱 보디 영역 (22) 은, p 형 영역으로, 이미터 영역 (20) 의 하측과 이미터 영역 (20) 의 측방에 형성되어 있다. 도 1, 2 에 나타내는 바와 같이, 톱 보디 영역 (22) 은, 2 개의 이미터 영역 (20) 의 사이에 있어서, 반도체 기판 (12) 의 상면에 노출되어 있다. 또, 톱 보디 영역 (22) 은, 이미터 영역 (20) 의 하측에 있어서, 게이트 절연막 (42) 에 접하고 있다.
플로팅 영역 (24) 은, n 형 영역으로, 톱 보디 영역 (22) 의 하측에 형성되어 있다. 플로팅 영역 (24) 은, 톱 보디 영역 (22) 에 의해 이미터 영역 (20) 으로부터 분리되어 있다. 플로팅 영역 (24) 은, 게이트 절연막 (42) 에 접하고 있다. 플로팅 영역 (24) 의 상측의 경계는, 게이트 절연막 (42) 에 가까워질수록 상측으로 변위하고 있다. 플로팅 영역 (24) 의 하측의 경계는, 게이트 절연막 (42) 에 가까워질수록 하측으로 변위하고 있다. 따라서, 반도체 기판 (12) 의 두께 방향을 따른 플로팅 영역 (24) 의 폭은 위치에 따라 변화하고 있다. 즉, 게이트 절연막 (42) 에 접하고 있는 위치의 플로팅 영역 (24) 의 폭 (W1) 은, 게이트 절연막 (42) 으로부터 떨어져 있는 위치의 플로팅 영역 (24) 의 폭 (W2) 보다 크다. 이하에서는, 폭 W1 을 갖는 부분의 플로팅 영역 (24) 을 폭광부 (24a) 라고 한다.
보텀 보디 영역 (26) 은, p 형 영역으로, 플로팅 영역 (24) 의 하측에 형성되어 있다. 보텀 보디 영역 (26) 은, 플로팅 영역 (24) 에 의해 톱 보디 영역 (22) 으로부터 분리되어 있다. 보텀 보디 영역 (26) 은, 게이트 절연막 (42) 과 접하고 있다. 보텀 보디 영역 (26) 의 하측의 경계는, 게이트 절연막 (42) 으로부터 떨어진 위치보다 게이트 절연막 (42) 에 접하고 있는 위치에 있어서 하측에 위치하고 있다. 즉, 게이트 절연막 (42) 에 접하는 부분의 보텀 보디 영역 (26) 에, 게이트 절연막 (42) 을 따라 하측으로 변위하고 있는 변위부 (26a) 가 형성되어 있다.
드리프트 영역 (28) 은, 저농도의 n 형 불순물을 함유하는 n 형 영역이다. 드리프트 영역 (28) 은, 보텀 보디 영역 (26) 의 하측에 형성되어 있다. 드리프트 영역 (28) 은, 보텀 보디 영역 (26) 에 의해 플로팅 영역 (24) 으로부터 분리되어 있다. 드리프트 영역 (28) 은, 트렌치 (40) 의 하단에 위치하는 게이트 절연막 (42) 과 접하고 있다.
버퍼 영역 (30) 은, 드리프트 영역 (28) 보다 높은 농도의 n 형 불순물을 함유하는 n 형 영역이다. 버퍼 영역 (30) 은, 드리프트 영역 (28) 의 하측에 형성되어 있다.
컬렉터 영역 (32) 은, 고농도의 p 형 불순물을 함유하는 p 형 영역이다. 컬렉터 영역 (32) 은, 반도체 기판 (12) 의 하면에 노출되는 범위에 형성되어 있다. 컬렉터 영역 (32) 은, 드리프트 영역 (28) 과 버퍼 영역 (30) 에 의해, 보텀 보디 영역 (26) 으로부터 분리되어 있다.
상기와 같이 반도체 기판 (12) 의 내부에 각 영역이 형성되어 있기 때문에, 각 트렌치 (40) 는, 이미터 영역 (20), 톱 보디 영역 (22), 플로팅 영역 (24), 및 보텀 보디 영역 (26) 을 관통하여, 드리프트 영역 (28) 에 도달하도록 배치되어 있다. 또, 게이트 전극 (44) 은, 트렌치 (40) 의 측면의 게이트 절연막 (42) 을 개재하여, 이미터 영역 (20), 톱 보디 영역 (22), 플로팅 영역 (24), 및 보텀 보디 영역 (26) 과 대향하고 있다.
반도체 기판 (12) 의 상면에는, 이미터 전극 (60) 이 형성되어 있다. 이미터 전극 (60) 은, 이미터 영역 (20) 과 톱 보디 영역 (22) 에 대해 오믹 접속되어 있다. 이미터 전극 (60) 은, 캡 절연막 (46), 층간 절연막 (47) 에 의해 게이트 전극 (44) 으로부터 절연되고 있다. 반도체 기판 (12) 의 하면에는, 컬렉터 전극 (62) 이 형성되어 있다. 컬렉터 전극 (62) 은, 컬렉터 영역 (32) 에 대해 오믹 접속되어 있다.
도 3 은, 도 1 의 A-A 선을 따라 보았을 때의 반도체 기판 (12) 중의 n 형 불순물과 p 형 불순물의 농도 분포를 나타내고 있고, 도 4 는, 도 1 의 B-B 선을 따라 보았을 때의 반도체 기판 (12) 중의 n 형 불순물과 p 형 불순물의 농도 분포를 나타내고 있다. 또한, 도 3, 4, 및 그 밖의 불순물 농도 분포를 나타내는 도면 (도 41 을 제외한다) 에서는, 측정 오차 레벨이 미소한 노이즈 파형을 제거한 그래프를 나타내고 있다. 또, 이들의 도면에 있어서는, 농도를 나타내는 축으로서, 대수축을 사용하고 있다.
도 3 에 나타내는 바와 같이, p 형 불순물 농도는, 이미터 영역 (20) 의 상단에 있어서 최대치이다. p 형 불순물 농도는, 이미터 영역 (20) 의 상단에서 하측을 향함에 따라 감소하고, 플로팅 영역 (24) 내에서 극소치 (PLL) 가 된다. p 형 불순물 농도는, 그 극소치 (PLL) 의 위치로부터 하측을 향함에 따라 증가하고, 보텀 보디 영역 (26) 내에서 극대치 (PLH) 가 된다. p 형 불순물 농도는, 그 극대치 (PLH) 의 위치로부터 하측을 향함에 따라 감소하고, 보텀 보디 영역 (26) 과 드리프트 영역 (28) 의 경계에 있어서 거의 제로가 된다.
n 형 불순물 농도는, 이미터 영역 (20) 의 상단에 있어서 최대치이다. n 형 불순물 농도는, 이미터 영역 (20) 의 상단에서 하측을 향함에 따라 감소한다. 그 n 형 불순물 농도의 감소 비율은, 톱 보디 영역 (22) 내의 위치 (22c) 에서 완만해진다. 그러나, 위치 (22c) 로부터 하측의 영역에서도, n 형 불순물 농도는, 하측을 향함에 따라 감소한다. n 형 불순물 농도는, 보텀 보디 영역 (26) 내에서 값 NL 까지 저하되고, 드리프트 영역 (28) 내에서는 n 형 불순물 농도가 값 NL 로 거의 일정해진다.
또, 도 4 에 나타내는 바와 같이, B-B 선에 있어서도, p 형 불순물 농도는, A-A 선에 있어서의 p 형 불순물 농도와 거의 동일하게 분포하고 있다. 또, B-B 선에 있어서는, 이미터 영역 (20) 의 깊이 범위에서 n 형 불순물 농도가 p 형 불순물 농도보다 낮아지고 있다. B-B 선에서도, 이미터 영역 (20) 의 깊이 범위보다 하측에서는, n 형 불순물 농도는, A-A 선에 있어서의 n 형 불순물 농도와 거의 동일하게 분포하고 있다.
다음으로, IGBT (10) 의 제조 방법에 대해 설명한다. IGBT (10) 는, 도 5 에 나타내는 플로우 차트에 따라 제조된다. IGBT (10) 는, 도 6 에 나타내는 반도체 기판 (100) 으로부터 제조된다. 반도체 기판 (100) 은, 드리프트 영역 (28) 과 거의 동일한 n 형 불순물 농도 (NL) (본 실시형태에서는, 약 1 × 1014 ㎤) 를 갖는 n 형의 실리콘 기판이다. 반도체 기판 (100) 의 두께는 약 700 ㎛ 이다.
단계 S2 에서는, 도 7 에 나타내는 바와 같이, 반도체 기판 (100) 에 플로팅 영역 (24) 을 형성한다. 구체적으로는, 먼저, 반도체 기판 (100) 의 상면에, n 형 불순물 (본 실시형태에서는, 인) 을 이온 주입한다. 여기서는, 이온의 가속 에너지를 30 keV ∼ 300 keV 로 하고, 도즈량을 1 × 1011 ∼ 1 × 1014/㎠ 로 한다. n 형 불순물의 주입은, 주입되는 n 형 불순물이 반도체 기판 (100) 의 상면 근방의 영역 (이후에 이미터 영역 (20) 이 형성되는 깊이 범위) 에서 정지하도록 실시한다. 보다 상세하게는, n 형 불순물의 주입은, 주입되는 n 형 불순물의 평균 정지 위치가 반도체 기판 (100) 의 상면 근방의 영역 (이후에 이미터 영역 (20) 이 형성되는 깊이 범위) 이 되도록 실시한다. 다음으로, 반도체 기판 (100) 을 열처리한다. 여기서는, 질소 (N2) 또는 산소 (O2) 분위기 하에서, 반도체 기판 (100) 을 900 ∼ 1250 ℃ 의 온도로 30 ∼ 120 분간 유지한다. 또한, 열처리의 분위기는, 질소와 산소의 혼합 분위기여도 되고, 산소, 질소, 또는 이들의 혼합 기체에, 수소 (H2) 가 첨가된 분위기여도 된다. 열처리를 실시함으로써, 반도체 기판 (100) 에 주입된 n 형 불순물이 확산되어, 활성화된다. 이로써, 도 7 에 나타내는 바와 같이, 반도체 기판 (100) 에 플로팅 영역 (24) 이 형성된다. 도 8 에 나타내는 바와 같이, 플로팅 영역 (24) 내에서는, 반도체 기판 (100) 의 상면의 위치에서 가장 n 형 불순물 농도가 높고, 그 위치로부터 하측을 향할수록 불순물 농도가 감소된다. 이와 같이 n 형 불순물 농도가 분포하는 것은, 반도체 기판 (100) 의 상면 근방에서 정지하도록 n 형 불순물을 주입하고, 그 n 형 불순물을 확산시켰기 때문이다.
단계 S4 에서는, 도 9 에 나타내는 바와 같이, 반도체 기판 (100) 에 톱 보디 영역 (22) 을 형성한다. 구체적으로는, 먼저, 반도체 기판 (100) 의 상면에, p 형 불순물 (본 실시형태에서는, 붕소) 을 이온 주입한다. 여기서는, 이온의 가속 에너지를 30 keV ∼ 150 keV 로 하고, 도즈량을 1 × 1011 ∼ 5 × 1014/㎠ 로 한다. p 형 불순물의 주입은, 주입되는 p 형 불순물이 반도체 기판 (100) 의 상면 근방의 영역 (이후에 이미터 영역 (20) 이 형성되는 깊이 범위) 에서 정지하도록 실시한다. 보다 상세하게는, p 형 불순물의 주입은, 주입되는 p 형 불순물의 평균 정지 위치가 반도체 기판 (100) 의 상면 근방의 영역 (이후에 이미터 영역 (20) 이 형성되는 깊이 범위) 이 되도록 실시한다. 다음으로, 반도체 기판 (100) 을 열처리한다. 여기서는, 질소, 산소, 질소와 산소의 혼합 기체, 또는, 이들에 수소를 첨가한 기체의 분위기 하에서, 반도체 기판 (100) 을 900 ∼ 1250 ℃ 의 온도에서 30 ∼ 120 분간 유지한다. 열처리를 실시함으로써, 반도체 기판 (100) 에 주입한 p 형 불순물이 확산되어, 활성화된다. 이로써, 도 9 에 나타내는 바와 같이, 반도체 기판 (100) 의 내부에, 톱 보디 영역 (22) 이 형성된다. 도 10 에 나타내는 바와 같이, 반도체 기판 (100) 내의 p 형 불순물 농도는, 반도체 기판 (100) 의 상면의 위치에서 가장 높고, 그 위치로부터 하측을 향할수록 감소한다. 이와 같이 p 형 불순물 농도가 분포하는 것은, 반도체 기판 (100) 의 상면 근방에서 정지하도록 p 형 불순물을 주입하고, 그 p 형 불순물을 확산시켰기 때문이다.
단계 S6 에서는, 도 11 에 나타내는 바와 같이, 반도체 기판 (100) 에 이미터 영역 (20) 을 형성한다. 구체적으로는, 먼저, 반도체 기판 (100) 의 상면에 레지스트를 형성한다. 레지스트는, 이미터 영역 (20) 을 형성하지 않는 범위 (도 11 에 있어서 톱 보디 영역 (22) 이 반도체 기판 (100) 의 상면에 노출되어 있는 범위) 를 덮도록 형성한다. 다음으로, 반도체 기판 (100) 의 상면에, n 형 불순물 (본 실시형태에서는, 비소) 을 이온 주입한다. 여기서는, 이온의 가속 에너지를 30 keV ∼ 150 keV 로 하고, 도즈량을 1 × 1013 ∼ 1 × 1016/㎠ 로 한다. 이로써, 레지스트로 덮여 있지 않은 범위의 반도체 기판 (100) 의 상면에, n 형 불순물을 주입한다. 또, n 형 불순물의 주입은, n 형 불순물이 반도체 기판 (100) 의 상면 근방의 영역에서 정지하도록 실시한다. 다음으로, 반도체 기판 (100) 을 열처리한다. 여기서는, 질소, 산소, 질소와 산소의 혼합 기체, 또는, 이들에 수소를 첨가한 기체의 분위기 하에서, 반도체 기판 (100) 을 900 ∼ 1250 ℃ 의 온도로 20 ∼ 120 분간 유지한다. 열처리를 실시함으로써, 반도체 기판 (100) 에 주입한 n 형 불순물이 확산되어, 활성화된다. 이로써, 도 11 에 나타내는 바와 같이, 이미터 영역 (20) 이 형성된다. 도 12 에 나타내는 바와 같이, 이미터 영역 (20) 내의 n 형 불순물 농도는, 반도체 기판 (100) 의 상면의 위치에서 가장 높고, 그 위치로부터 하측을 향할수록 감소한다. 이와 같이 n 형 불순물 농도가 분포하는 것은, 반도체 기판 (100) 의 상면 근방에서 정지하도록 n 형 불순물을 주입하고, 그 n 형 불순물을 확산시켰기 때문이다.
단계 S8 에서는, 도 13 에 나타내는 바와 같이, 반도체 기판 (100) 의 상면에 트렌치 (40) 를 형성한다. 구체적으로는, 먼저, 반도체 기판 (100) 의 상면에 에칭 마스크를 형성한다. 에칭 마스크에는, 트렌치 (40) 를 형성해야 하는 영역에 개구부를 형성해 둔다. 다음으로, RIE 등의 이방성 에칭에 의해, 개구부 내의 반도체 기판 (100) 의 상면을 에칭한다. 이로써, 반도체 기판 (100) 의 상면에, 트렌치 (40) 를 형성한다. 트렌치 (40) 는, 도 1 의 드리프트 영역 (28) 에 상당하는 깊이까지 도달하도록 형성한다. 에칭 마스크는, 에칭 후에 제거한다.
단계 S10 에서는, 산화 분위기 중에서 반도체 기판 (100) 을 800 ℃ ∼ 1150 ℃ 에서 열처리한다. 이로써, 도 14 에 나타내는 바와 같이, 반도체 기판 (100) 의 표면에 산화막을 형성한다. 이 때, 트렌치 (40) 의 내면에도 산화막이 형성된다. 트렌치 (40) 의 내면에 형성된 산화막은, 게이트 절연막 (42) 이다. 트렌치 (40) 의 내면에 산화막 (게이트 절연막 (42)) 이 성장할 때에, 성장하는 산화막이 주위의 영역으로부터 p 형 불순물을 흡수함과 함께, 산화막 자체의 속으로부터 주위의 영역으로 n 형 불순물을 배출한다. 이 현상은, 일반적으로 편석으로 불린다. 이 편석 때문에, 게이트 절연막 (42) 을 형성하면, 도 14 에 나타내는 바와 같이, 게이트 절연막 (42) 의 근방의 플로팅 영역 (24) 의 폭 (반도체 기판 (100) 의 두께 방향을 따른 폭) 이 넓어진다. 그 결과, 게이트 절연막 (42) 에 접하는 범위에 플로팅 영역 (24) 의 폭광부 (24a) 가 형성된다.
단계 S12 에서는, 반도체 기판 (100) 의 표면에 폴리실리콘을 성장시킨다. 이로써, 트렌치 (40) 의 내부에 폴리실리콘을 충전한다. 다음으로, 에칭에 의해, 반도체 기판 (100) 의 상면에 형성된 폴리실리콘을 제거한다. 그 결과, 반도체 기판 (100) 이 도 15 에 나타내는 상태로 된다. 도 15 에 나타내는 바와 같이, 트렌치 (40) 의 내부에 남은 폴리실리콘에 의해 게이트 전극 (44) 이 형성된다. 또한, 단계 S12 는, 도 16 에 나타내는 바와 같이, 게이트 전극 (44) 의 상면이 반도체 기판 (100) 의 상면보다 하측에 위치하도록 실시한다. 즉, 단계 S12 의 실시 후에, 게이트 전극 (44) 과 반도체 기판 (100) 의 상면 사이에 단차 (H1) 가 형성된다.
단계 S13 에서는, 산화 분위기 중에서 반도체 기판 (100) 을 열처리한다. 이로써, 게이트 전극 (44) 의 상면을 산화시켜, 캡 절연막 (46) 을 형성한다. 여기서는, 두께가 약 30 ㎚ 인 캡 절연막 (46) 을 형성한다.
단계 S14 에서는, 보텀 보디 영역 (26) 을 형성하기 위해서, 반도체 기판 (100) 에 p 형 불순물을 주입한다. 구체적으로는, 먼저, 반도체 기판 (100) 의 상면에, p 형 불순물 (본 실시형태에서는, 붕소) 을 이온 주입한다. 여기서는, 이온의 가속 에너지를 300 keV ∼ 3 MeV 로 하고, 도즈량을 1 × 1011 ∼ 1 × 1014 ㎠ 로 한다. 이 p 형 불순물의 주입은, p 형 불순물이 플로팅 영역 (24) 의 하측의 영역 (보텀 보디 영역 (26) 을 형성해야 하는 깊이 범위) 에서 정지하도록 실시한다. 보다 상세하게는, 이 p 형 불순물의 주입은, 주입되는 p 형 불순물의 평균 정지 위치가 플로팅 영역 (24) 의 하측의 영역 (보텀 보디 영역 (26) 을 형성해야 하는 깊이 범위) 이 되도록 실시한다.
단계 S15 에서는, CVD 에 의해, 반도체 기판 (100) 상에 층간 절연막 (47) 을 형성한다. 여기서는, 두께가 약 1000 ㎚ 인 층간 절연막 (47) 을 형성한다.
단계 S16 에서는, 보텀 보디 영역 (26) 을 형성한다. 구체적으로는, 리플로우에 의해 반도체 기판 (100) 을 열처리한다. 이 열처리에서는, 질소 분위기 (즉, 비산화 분위기) 중에서, 반도체 기판 (100) 을 900 ∼ 1000 ℃ 의 온도로 15 ∼ 60 분간 유지한다. 열처리를 실시함으로써, 단계 S14 에서 반도체 기판 (100) 에 주입된 p 형 불순물이 확산되어, 활성화된다. 이로써, 도 17 에 나타내는 바와 같이, 반도체 기판 (100) 에 보텀 보디 영역 (26) 이 형성된다. 또한, 이 열처리는 비산화 분위기 중에서 실시되기 때문에, 반도체 기판 (100) 중에 OSF 가 발생하는 것이 방지된다. 또, 보텀 보디 영역 (26) 의 하측의 n 형 영역은, 드리프트 영역 (28) 이다. 단계 S14 를 실시하면, 도 17 의 F-F 선을 따른 반도체 기판 (100) 내의 불순물 농도 분포가, 도 3 에 나타내는 분포로 된다. 보텀 보디 영역 (26) 내에 p 형 불순물 농도의 극대치 (PLH) 가 형성되는 것은, 단계 S14 의 이온 주입을, 보텀 보디 영역 (26) 을 형성해야 하는 범위 내에 p 형 불순물이 정지하도록 실시하기 때문이다. 또, 이와 같이 보텀 보디 영역 (26) 의 p 형 불순물 농도가 높아지기 때문에, 플로팅 영역 (24) 내에 p 형 불순물 농도의 극소치 (PLL) 가 형성된다.
또한, 상기 서술한 바와 같이, 단계 S14 의 p 형 불순물의 주입시에 있어서, 게이트 전극 (44) 의 상면과 반도체 기판 (100) 의 상면 사이에 단차 (H1) 가 형성되어 있다. 이 때문에, 단차 (H1) 의 형상의 영향에 의해, 트렌치 게이트 전극 (48) 의 근방의 영역에서는, 트렌치 게이트 전극 (48) 으로부터 떨어진 영역보다, p 형 불순물의 평균 정지 위치가 하측이 된다. 이 때문에, 게이트 절연막 (42) 에 접하는 범위의 보텀 보디 영역 (26) 에, 변위부 (26a) 가 형성된다.
단계 S17 에서는, 이미터 영역 (20) 과 톱 보디 영역 (22) 을 덮고 있는 절연막을 제거한다. 다음으로, 도 18 에 나타내는 바와 같이, 반도체 기판 (100) 의 상면에 이미터 전극 (60) 을 형성한다.
단계 S18 에서는, 반도체 기판 (100) 의 하면에 대한 가공을 실시한다. 구체적으로는, 먼저, 반도체 기판 (100) 의 하면을 연마하여, 반도체 기판 (100) 을 얇게 한다. 다음으로, 반도체 기판 (100) 의 하면에 대한 이온 주입과 열처리에 의해, 반도체 기판 (100) 의 내부에 버퍼 영역 (30) 과 컬렉터 영역 (32) 을 형성한다. 그 후, 반도체 기판 (100) 의 하면에 컬렉터 전극 (62) 을 형성한다. 단계 S18 을 실시하면, 도 1 에 나타내는 IGBT (10) 가 완성된다.
다음으로, IGBT (10) 의 동작에 대해 설명한다. 이미터 전극 (60) 과 컬렉터 전극 (62) 사이에 컬렉터 전극 (62) 이 플러스가 되는 전압을 인가한 상태에서, 게이트 전극 (44) 에 게이트 임계치 전압 (IGBT (10) 를 온시키는 데에 필요 최소한의 게이트 전압) 이상의 전압을 인가하면, IGBT (10) 가 온된다. 즉, 게이트 절연막 (42) 에 접하고 있는 범위의 톱 보디 영역 (22) 과 보텀 보디 영역 (26) 에 채널이 형성되고, 전자가 이미터 영역 (20) 으로부터 채널을 통하여 컬렉터 영역 (32) 으로 흐른다. 동시에, 홀이 컬렉터 영역 (32) 으로부터 드리프트 영역 (28) 에 유입된다. 드리프트 영역 (28) 으로의 홀의 유입에 의해, 드리프트 영역 (28) 에서 전도도 변조 현상이 일어나, 드리프트 영역 (28) 의 전기 저항이 내려간다. 따라서, 전자는 저손실로 드리프트 영역 (28) 내를 흐른다. 또, 드리프트 영역 (28) 에 유입된 홀은, 드리프트 영역 (28) 으로부터 톱 보디 영역 (22) 을 향하여 흐른다. 그러나, 드리프트 영역 (28) 과 톱 보디 영역 (22) 사이에는 플로팅 영역 (24) 이 존재하고 있고, 이 플로팅 영역 (24) 이 장벽이 되어 홀이 톱 보디 영역 (22) 을 향하여 이동하는 것을 억제한다. 이 때문에, 드리프트 영역 (28) 내의 홀의 농도가 높아져, 드리프트 영역 (28) 의 전기 저항이 보다 저감된다. 이로써, IGBT (10) 의 온 전압이 저감된다.
또, 상기 서술한 제조 방법에서는, 반도체 기판 (100) 의 상면 근방에 주입한 p 형 불순물을 확산시킴으로써, 톱 보디 영역 (22) 을 형성하였다. 그 결과, 톱 보디 영역 (22) 내에 있어서, p 형 불순물 농도가 상측으로부터 하측을 향함에 따라 감소하고 있다. 이 방법에 의하면, 반도체 기판 (100) 에 OSF 등의 결함을 형성하지 않고, 또한, 트렌치 게이트 전극 (48) 의 형상의 영향을 받지 않고, 톱 보디 영역 (22) 을 형성할 수 있다. 즉, 톱 보디 영역 (22) 의 위치나 톱 보디 영역 (22) 내의 p 형 불순물 농도를 정확하게 제어할 수 있다. 이 때문에, 제 1 실시형태의 IGBT (10) 를 양산하면, 양산되는 IGBT (10) 간에 게이트 임계치 전압의 편차가 잘 발생하지 않는다.
또, 상기 서술한 제조 방법에서는, 트렌치 게이트 전극 (48) 을 형성한 후에 보텀 보디 영역 (26) 의 깊이에 직접 p 형 불순물을 주입함으로서, 보텀 보디 영역 (26) 을 형성하였다. 이 때문에, 플로팅 영역 (24) 내의 p 형 불순물 농도를 거의 상승시키지 않고, 보텀 보디 영역 (26) 을 형성할 수 있다. 그 결과, 플로팅 영역 (24) 내에 p 형 불순물 농도의 극소치 (PLL) 가 형성되어 있다. 이 때문에, 플로팅 영역 (24) 내에 있어서, n 형 불순물과 p 형 불순물의 농도차가 비교적 크다. 이로써, 플로팅 영역 (24) 이 안정적으로 형성되기 쉬워졌다. 이 때문에, 제 1 실시형태의 IGBT (10) 를 양산하면, 양산되는 IGBT (10) 의 사이에서는, 온 전압의 편차가 잘 발생하지 않는다.
또, 이와 같이 트렌치 게이트 전극 (48) 을 형성한 후에 보텀 보디 영역 (26) 의 깊이에 p 형 불순물을 주입하면, 트렌치 게이트 전극 (48) 의 상부의 단차 (H1) 의 형상에 따라, 트렌치 게이트 전극 (48) 근방의 p 형 불순물의 주입 깊이가 변화한다. 이 때문에, 트렌치 게이트 전극 (48) 근방의 p 형 불순물의 주입 깊이는, 그다지 정확하게 제어할 수 없다. 그러나, 트렌치 게이트 전극 (48) 근방의 보텀 보디 영역 (26) 내의 p 형 불순물 농도는, IGBT (10) 의 온 전압이나 게이트 임계치 전압에 주는 영향이 작다. 따라서, 이 영향에 의한 온 전압이나 게이트 임계치 전압의 편차는 거의 발생하지 않는다.
또, 이와 같이 보텀 보디 영역 (26) 을 형성하면, 보텀 보디 영역 (26) 에 변위부 (26a) 를 형성할 수 있다. 이로써, 이하의 이점이 얻어진다. IGBT (10) 에서는, 보텀 보디 영역 (26) 보다 하측으로 돌출되는 트렌치 게이트 전극 (48) 의 돌출량 (L1) 이 비교적 크다. 이 때문에, 보텀 보디 영역 (26) 의 근처의 드리프트 영역 (28) 내에 존재하는 홀이, 돌출되어 있는 트렌치 게이트 전극 (48) 에 차단되어, 드리프트 영역 (28) 내를 횡방향으로 이동하는 것이 억제된다. 이 때문에, 보텀 보디 영역 (26) 의 근처의 드리프트 영역 (28) 내에 많은 홀이 축적된다. 이로써, IGBT (10) 의 온 전압이 저감된다. 한편, 일반적으로, 트렌치 게이트 전극의 돌출량을 크게 하면, 게이트 절연막과 드리프트 영역의 접촉 면적이 커져, IGBT 의 귀환 용량이 커진다. 그러나, 상기 서술한 IGBT (10) 에서는, 변위부 (26a) 가 형성되어 있음으로써, 게이트 절연막 (42) 과 드리프트 영역 (28) 의 접촉 면적이 작게 되도록 되어 있다. 따라서, 이 IGBT (10) 는, 돌출량 (L1) 이 큼에도 불구하고, 귀환 용량이 작다. 따라서, 제 1 실시형태의 IGBT (10) 에서 발생하는 스위칭 손실은 작다.
또, 드리프트 영역 (28) 으로부터 톱 보디 영역 (22) 으로 이동하는 홀의 대부분은, 게이트 절연막 (42) 의 근처 (즉, 채널의 근처) 의 플로팅 영역 (24) 을 통하여 이동한다. 상기 서술한 IGBT (10) 에서는, 게이트 절연막 (42) 의 근처에 플로팅 영역 (24) 의 폭광부 (24a) 가 형성되어 있다. 폭광부 (24a) 에 의해, 홀이 드리프트 영역 (28) 으로부터 톱 보디 영역 (22) 으로 이동하는 것이 억제된다. 이로써, IGBT (10) 의 온 전압이 보다 저감된다.
또한, 상기 서술한 제 1 실시형태에서는, 플로팅 영역 (24), 톱 보디 영역 (22), 이미터 영역 (20) 의 순서로 이들을 형성했는데, 이들을 형성하는 순서는 어떻게 변경해도 된다. 또, 플로팅 영역 (24) 에 폭광부 (24a) 를 형성할 필요가 없는 경우에는, 트렌치 게이트 전극 (48) 을 형성한 후에, 플로팅 영역 (24), 톱 보디 영역 (22), 및 이미터 영역 (20) 을 형성해도 된다. 또한, 트렌치 게이트 전극 (48) 을 형성하는 것보다 전에 이미터 영역 (20) 을 형성하는 경우에는, 상기 서술한 바와 같이, 이미터 영역 (20) 을 형성하기 위한 n 형 불순물로서 비소를 사용하는 것이 바람직하다. 이것은, 비소는 열 확산이 잘 되지 않기 때문에, 트렌치 게이트 전극 (48) 의 형성시에 열을 받아도 목적으로 하는 영역에 비소를 머무르게 할 수 있기 때문이다. 이미터 영역 (20) 을 형성하기 위해서, 비소 대신에 인을 사용할 수도 있다. 이 경우에는, 인은 열 확산되기 쉽기 때문에, 트렌치 게이트 전극 (48) 을 형성한 후에 이미터 영역 (20) 을 형성하는 쪽이 바람직하다. 또, 상기 서술한 제 1 실시형태에서는, 플로팅 영역 (24) 을 형성하기 위한 n 형 불순물로서 인을 사용했지만, 인 대신에 비소를 사용해도 된다.
또, 상기 서술한 제 1 실시형태에서는, 플로팅 영역 (24) 과 톱 보디 영역 (22) 을 형성한 후에 게이트 절연막 (42) 을 형성함으로써, 플로팅 영역 (24) 에 폭광부 (24a) 를 형성하였다. 그러나, 이하의 방법에 의해, 플로팅 영역 (24) 에 폭광부를 형성해도 된다. 이 방법에서는, 먼저, 상기 서술한 단계 S2 ∼ 4 를 실시한다. 다음으로, 도 19 에 나타내는 바와 같이, 반도체 기판 (100) 의 상면에, 트렌치 (40) 가 형성되는 영역에 개구부를 형성한 마스크 (102) 를 형성한다. 그리고, 그 마스크 (102) 너머로 플로팅 영역 (24) 에 n 형 불순물을 주입하고, 주입한 n 형 불순물을 확산, 활성화시킨다. 이로써, 도 20 에 나타내는 바와 같이, 폭광부 (24b) 를 형성한다. 그 후, 폭광부 (24b) 를 관통하도록 트렌치 게이트 전극 (48) 을 형성하고, 그 밖의 필요한 공정을 실시함으로써, 도 21 에 나타내는 IGBT 가 완성된다.
또, 상기 서술한 제 1 실시형태에서는, 반도체 기판의 상면에 있어서, 트렌치 게이트 전극 (48), 이미터 영역 (20), 톱 보디 영역 (22) 이 도 2 에 나타내는 바와 같이 배치되어 있었다. 그러나, 이들이 도 22 또는 도 23 에 나타내는 바와 같이 배치되어 있어도 된다.
또한, 제 1 실시형태에서는, 도 8 에 나타내는 바와 같이 반도체 기판 (100) 의 상단에서 n 형 불순물 농도가 최대로 되도록 플로팅 영역 (24) 을 형성했기 때문에, 도 4 (도 1 의 B-B 선에 있어서의 불순물 농도 분포) 에서도, 반도체 기판 (100) 의 상단에서 n 형 불순물 농도가 최대로 되어 있다. 그러나, 상기 서술한 n 형 불순물의 평균 정지 위치가 제 1 실시형태보다 조금 깊어지면, B-B 선에 있어서의 불순물 농도가 도 24 와 같이 된다. 즉, 이미터 영역 (20) 의 깊이 범위 내에 n 형 불순물 농도의 극대치 (NLH) 가 형성된다. 이와 같이, 이미터 영역 (20) 의 깊이 범위 내에 n 형 불순물 농도의 극대치 (NLH) 가 형성되어도, 이미터 영역 (20) 보다 하측의 톱 보디 영역 (22) 및 플로팅 영역 (24) 에 n 형 불순물 농도의 극대치가 없으면, 특별히 문제는 없다. 이것은, 이미터 영역 (20) 의 깊이 범위 내이면, n 형 불순물의 주입 깊이가 얕기 때문에, OSF 등의 문제가 발생하지 않기 때문이다. 마찬가지로, 도 25 에 나타내는 바와 같이, p 형 불순물 농도의 극대치 (PLH2) 가 이미터 영역 (20) 의 깊이 범위 내에 있어도 된다.
또, 도 26 에 나타내는 바와 같이, 이미터 영역 (20) 내에 n 형 불순물 농도의 극대치 (NLH2) 가 있어도 된다. 또, 도 27 에 나타내는 바와 같이, p 형 불순물의 극소치 (PLL) 가 드리프트 영역 (28) 의 n 형 불순물 농도 (NL) 보다 높아도 된다. 또, 도 28 은, 단계 S2, S4, S6, S14 에서 주입된 불순물의 농도 분포를 단계마다 나누어 그린 것이다. 도 28 에 나타내는 바와 같이, 단계 S14 에서 주입된 p 형 불순물의 일부가, 이미터 영역 (20) 내에 분포하고 있어도 된다. 예를 들어, 도 28 에 나타내는 바와 같이, 단계 S14 에서 주입된 p 형 불순물 농도의 그래프와 단계 S6 에서 주입된 n 형 불순물 농도의 그래프의 교점 (C1) 에 있어서의 n 형 불순물 농도가, 드리프트 영역 (28) 의 n 형 불순물 농도 (NL) (원래의 반도체 기판 (100) 의 n 형 불순물 농도) 보다 커도 된다.
또, 도 29 에 나타내는 바와 같이, 단계 S2 에서 주입, 확산시킨 n 형 불순물의 일부가, 보텀 보디 영역 (26) 의 하측에까지 분포하고 있어도 된다. 즉, 보텀 보디 영역 (26) 의 하측에, 농도 NL 보다 n 형 불순물 농도가 높은 영역 (28a) 이 형성되어 있어도 된다. 이 구성에서는, 영역 (28a) 을 포함하는 보텀 보디 영역보다 하측의 n 형 영역 전체에 의해, 드리프트 영역 (28) 이 형성되어 있다. 이 구조는, 단계 S2 에서 주입한 n 형 불순물의 확산 거리를 길게 함으로써 형성할 수 있다. 이와 같이 n 형 불순물의 확산 거리를 길게 함으로써, 플로팅 영역 (24) 에 있어서의 n 형 불순물 농도 분포의 경사가 작아져, n 형 불순물 농도 분포가 플랫에 가까워진다. 이 때문에, 플로팅 영역 (24) 을 안정적으로 형성하는 것이 가능해져, 온 전압의 편차가 보다 저감된다. 또, 이와 같이 n 형 불순물의 확산 거리를 길게 함으로써, 톱 보디 영역 (22) 내의 n 형 불순물 농도가 낮아져, 게이트 임계치 전압의 편차가 보다 저감된다.
(제 2 실시형태)
다음으로, 제 2 실시형태의 IGBT 에 대해 설명한다. 제 2 실시형태의 IGBT 는, 도 1, 2 에 나타내는 제 1 실시형태의 IGBT (10) 와 거의 동일하게 각 부가 배치되어 있다. 단, 제 2 실시형태의 IGBT 는, 불순물 농도 분포가 제 1 실시형태의 IGBT (10) 와 상이하다. 도 30 에 나타내는 바와 같이, 제 2 실시형태의 IGBT 에서는, 톱 보디 영역 (22) 내 및 플로팅 영역 (24) 내에 있어서, n 형 불순물 농도가 거의 일정하다.
다음으로, 제 2 실시형태의 IGBT 의 제조 방법에 대해 설명한다. 제 2 실시형태의 IGBT 는, 도 31 의 플로우 차트에 따라 제조된다. 제 2 실시형태의 IGBT 는, 드리프트 영역 (28) 과 거의 동일한 n 형 불순물 농도 (NL) 를 갖는 실리콘 기판 (이하, 기초 기판이라고 한다) 으로부터 제조된다.
단계 S32 에서는, 도 32 에 나타내는 바와 같이, 기초 기판 (200) 상에, 기초 기판 (200) 보다 n 형 불순물 농도가 높은 n 형 반도체층 (210) 을 에피택셜 성장시킨다. 이하에서는, n 형 반도체층 (210) 을 에피택셜층 (210) 이라고 한다. 또, 에피택셜층 (210) 과 기초 기판 (200) 을 합쳐, 반도체 기판 (300) 이라고 한다. 단계 S32 를 실시하면, 반도체 기판 (300) 내의 불순물 농도가, 도 33 에 나타내는 분포가 된다. 도시하는 바와 같이, 에피택셜층 (210) 내의 n 형 불순물 농도는 거의 일정해진다.
단계 S34 에서는, 도 34 에 나타내는 바와 같이, 에피택셜층 (210) 내에 톱 보디 영역 (22) 을 형성한다. 여기서는, 상기 서술한 단계 S4 와 동일한 조건에 의해, 에피택셜층 (210) 의 상면에 p 형 불순물을 이온 주입한다. 즉, 주입되는 p 형 불순물의 평균 정지 위치가 에피택셜층 (210) 의 상면 근방의 영역 (이후에 이미터 영역 (20) 이 형성되는 깊이 범위) 이 되도록 p 형 불순물을 주입한다. 다음으로, 상기 서술한 단계 S4 와 동일한 조건에 의해 반도체 기판 (300) 을 열처리하고, 주입한 p 형 불순물을 확산, 활성화시킨다. 이로써, 에피택셜층 (210) 내에 톱 보디 영역 (22) 을 형성한다. 여기서는, 톱 보디 영역 (22) 의 하측에, n 형의 에피택셜층 (210) 이 남도록 톱 보디 영역 (22) 을 형성한다. 톱 보디 영역 (22) 의 하측의 n 형의 에피택셜층 (210) 은 플로팅 영역 (24) 이 된다.
단계 S36 에서는, 상기 서술한 단계 S6 과 마찬가지로 하여, 에피택셜층 (210) 내에 이미터 영역 (20) 을 형성한다. 단계 S38 에서는, 반도체 기판 (300) 의 상면에, 이미터 영역 (20), 톱 보디 영역 (22), 플로팅 영역 (24) 을 관통하여 기초 기판 (200) 에 도달하는 트렌치 (40) 를 형성한다. 단계 S40 에서는, 상기 서술한 단계 S10 과 마찬가지로 하여, 게이트 절연막 (42) 을 형성한다. 이 때, 게이트 절연막 (42) 의 근방의 플로팅 영역 (24) 에 폭광부 (24a) 가 형성된다. 단계 S42 에서는, 상기 서술한 단계 S12 와 마찬가지로 하여, 게이트 전극 (44) 을 형성한다. 단계 S42 의 실시 후에, 반도체 기판 (300) 은, 도 35 에 나타내는 상태로 된다.
단계 S44 에서는, 도 36 에 나타내는 바와 같이, 기초 기판 (200) 내의 플로팅 영역 (24) 과 접하는 영역에, 보텀 보디 영역 (26) 을 형성한다. 단계 S44 에서는 상기 서술한 단계 S14 와 동일한 조건으로, 주입되는 p 형 불순물의 평균 정지 위치가 플로팅 영역 (24) 의 하측의 영역 (형성해야 하는 보텀 보디 영역 (26) 의 깊이 범위) 내가 되도록, p 형 불순물을 주입한다. 다음으로, 반도체 기판 (300) 을 열처리하고, p 형 불순물을 확산시켜, 활성화시킨다. 이로써, 도 36 에 나타내는 바와 같이, 보텀 보디 영역 (26) 이 형성된다. 또한, 게이트 전극 (44) 의 상면과 에피택셜층 (210) 의 상면 사이의 단차의 영향에 의해, 보텀 보디 영역 (26) 에 변위부 (26a) 가 형성된다.
단계 S45, 46, 48 은, 단계 S15, 16, S18 과 마찬가지로 실시된다. 이로써, 도 1 에 나타내는 단면 구조를 갖고, 도 30 에 나타내는 불순물 농도 분포를 갖는 IGBT 가 완성한다.
제 2 실시형태의 IGBT 에서는, 제 1 실시형태의 IGBT (10) 에서 얻어지는 이익에 더하여, 이하의 이익이 얻어진다. 제 2 실시형태의 IGBT 에서는, 플로팅 영역 (24) 이, n 형의 에피택셜층 (210) 에 의해 형성되어 있다. 이와 같이 에피택셜 성장에 의해 플로팅 영역 (24) 을 형성하는 경우에는, 제 1 실시형태와 같이 확산에 의해 플로팅 영역 (24) 을 형성하는 경우에 비하여, 플로팅 영역 (24) 의 n 형 불순물 농도를 높게 할 수 있다. 이로써, 플로팅 영역 (24) 을 보다 안정적으로 형성하는 것이 가능해져, 양산시에 있어서의 IGBT 사이의 온 전압의 편차를 더욱 저감시킬 수 있다.
또, 제 2 실시형태의 IGBT 에서는, 도 30 에 나타내는 바와 같이, 플로팅 영역 (24) 내의 n 형 불순물 농도가 거의 일정하다. 이것에 의해서도, 온 전압의 편차가 저감된다. 즉, 제 1 실시형태의 IGBT (10) 에서는, 도 3 에 나타내는 바와 같이, 플로팅 영역 (24) 내의 n 형 불순물 농도의 최대치 (NFH) 가, 톱 보디 영역 (22) 과 플로팅 영역 (24) 의 경계에 존재한다. 그 경계 근방의 p 형 불순물 농도가 변화하면, 최대치 (NFH) 도 변화한다. 최대치 (NFH) 는, IGBT 의 온 전압에 영향을 미친다. 이 때문에, 제 1 실시형태의 IGBT (10) 에서는, 상기 경계 근방의 p 형 불순물 농도가, IGBT (10) 의 온 전압을 결정하는 요인 중 하나로 되고 있다. 한편, 제 2 실시형태의 IGBT 에서는, 플로팅 영역 (24) 내의 n 형 불순물 농도가 거의 일정하기 때문에, 상기 경계 근방의 p 형 불순물 농도가 변화해도, 플로팅 영역 (24) 내의 n 형 불순물 농도의 최대치가 변화하지 않는다. 이와 같이, 제 2 실시형태의 IGBT 에서는 온 전압을 결정하는 요인이 줄었기 때문에, 양산시에 IGBT 간에 온 전압의 편차가 보다 발생하기 어렵다.
또한, 제 2 실시형태에 있어서, p 형 불순물 농도의 극대치 (PLH) 가 보텀 보디 영역 (26) 내에 있었다. 그러나, 도 37 에 나타내는 바와 같이, 극대치 (PLH) 가 플로팅 영역 (24) 과 보텀 보디 영역 (26) 의 경계에 존재하고 있어도 되고, 도 38 에 나타내는 바와 같이, 극대치 (PLH) 가 플로팅 영역 (24) 내에 존재하고 있어도 된다. 또, 제 2 실시형태에서는, 극대치 (PLH) 가 플로팅 영역 (24) 내의 n 형 불순물 농도보다 낮았다. 그러나, 도 39 에 나타내는 바와 같이, 극대치 (PLH) 가 플로팅 영역 (24) 내의 n 형 불순물 농도와 동일한 정도여도 되고, 도 40 에 나타내는 바와 같이, 극대치 (PLH) 가 플로팅 영역 (24) 내의 n 형 불순물 농도보다 높아도 된다. 또, 제 2 실시형태의 IGBT 에서도, 도 24 ∼ 28 에 관하여 상기 서술한 바와 같이 불순물 농도가 분포되어 있어도 된다.
또, 제 2 실시형태의 IGBT 에서도, 도 22, 23 과 같이 각 영역이 배치되어 있어도 된다.
또, 제 1 실시형태 및 제 2 실시형태에서는, 반도체 기판에 형성된 IGBT 에 대해 설명했지만, 반도체 기판에 다른 반도체 소자가 추가로 형성되어 있어도 된다. 예를 들어, 반도체 기판에, IGBT 에 더하여, IGBT 와는 역방향으로 도통하는 다이오드가 형성되어 있어도 된다.
또, 제 1 실시형태 및 제 2 실시형태에서는, 톱 보디 영역에 불순물을 확산시키기 위한 열처리와, 플로팅 영역에 불순물을 확산시키기 위한 열처리를 개별적으로 실시했는데, 1 번의 열처리로 플로팅 영역으로의 불순물 확산과 톱 보디 영역으로의 불순물 확산을 실시해도 된다.
이상, 실시형태에 대해 상세하게 설명했지만, 이들은 예시에 지나지 않고, 특허 청구의 범위를 한정하는 것은 아니다. 특허 청구의 범위에 기재된 기술에는, 이상에 예시한 구체예를 여러 가지로 변형, 변경한 것이 포함된다.
본 명세서 또는 도면에 설명한 기술 요소는, 단독으로 또는 각종 조합에 의해 기술적 유용성을 발휘하는 것으로, 출원시 청구항에 기재된 조합에 한정되는 것은 아니다. 또, 본 명세서 또는 도면에 예시한 기술은 복수 목적을 동시에 달성하는 것으로, 그 중 하나의 목적을 달성하는 것 자체로 기술적 유용성을 갖는 것이다.

Claims (12)

  1. 반도체 기판을 구비하는 IGBT 로서,
    반도체 기판의 상면에 노출되는 범위에 형성되어 있는 n 형의 이미터 영역과,
    이미터 영역의 하측에 형성되어 있는 p 형의 톱 보디 영역과,
    톱 보디 영역의 하측에 형성되어 있고, 톱 보디 영역에 의해 이미터 영역으로부터 분리되어 있는 n 형의 플로팅 영역과,
    플로팅 영역의 하측에 형성되어 있고, 플로팅 영역에 의해 톱 보디 영역으로부터 분리되어 있는 p 형의 보텀 보디 영역과,
    반도체 기판의 상면에 형성되어 있고, 이미터 영역, 톱 보디 영역, 플로팅 영역, 및 보텀 보디 영역을 관통하고 있는 트렌치와,
    트렌치의 내면을 덮고 있는 게이트 절연막과,
    트렌치의 내부에 배치되어 있는 게이트 전극
    을 갖고 있고,
    이미터 영역보다 하측에 위치하는 톱 보디 영역과 플로팅 영역 내의 p 형 불순물 농도 분포를 반도체 기판의 두께 방향을 따라 보았을 때에, p 형 불순물 농도가 이미터 영역보다 하측에 위치하는 톱 보디 영역의 상단에서 하측을 향함에 따라 감소하고, 플로팅 영역 내의 소정 깊이에서 극소치가 되는, IGBT.
  2. 제 1 항에 있어서,
    플로팅 영역 내의 n 형 불순물 농도 분포를 반도체 기판의 두께 방향을 따라 보았을 때에, 플로팅 영역 내에 n 형 불순물 농도의 극대치가 존재하지 않는, IGBT.
  3. 제 1 항 또는 제 2 항에 있어서,
    플로팅 영역이, 에피택셜층에 의해 형성되어 있는, IGBT.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    보텀 보디 영역 내의 p 형 불순물 농도 분포를 반도체 기판의 두께 방향을 따라 보았을 때에, 보텀 보디 영역 내에 p 형 불순물 농도의 극대치가 존재하는, IGBT.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    반도체 기판의 두께 방향을 따른 플로팅 영역의 폭이, 게이트 절연막으로부터 떨어진 위치보다 게이트 절연막에 접하고 있는 위치에서 넓은, IGBT.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    보텀 보디 영역의 하단이, 게이트 절연막으로부터 떨어진 위치보다 게이트 절연막에 접하고 있는 위치에서 하측에 위치하고 있는, IGBT.
  7. IGBT 의 제조 방법으로서,
    반도체 기판의 상면에 노출되는 범위에 n 형의 이미터 영역을 형성하는 공정과,
    반도체 기판의 상면에 이미터 영역의 깊이 범위 내에서 정지하도록 p 형 불순물을 주입하고, 주입한 p 형 불순물을 확산시킴으로써, 이미터 영역의 깊이 범위의 하측에 p 형의 톱 보디 영역을 형성하는 공정과,
    반도체 기판의 상면에 이미터 영역의 깊이 범위 내에서 정지하도록 n 형 불순물을 주입하고, 주입한 n 형 불순물을 확산시킴으로써, 톱 보디 영역의 깊이 범위의 하측에 n 형의 플로팅 영역을 형성하는 공정과,
    반도체 기판의 상면에 트렌치를 형성하고, 트렌치의 내면을 덮는 게이트 절연막, 및 트렌치 내에 배치된 게이트 전극을 형성하는 공정과,
    트렌치, 게이트 절연막, 및 게이트 전극을 형성한 후에, 반도체 기판의 상면에 플로팅 영역의 깊이 범위보다 하측의 깊이에서 정지하도록 p 형 불순물을 주입하여, 플로팅 영역의 깊이 범위의 하측에 p 형의 보텀 보디 영역을 형성하는 공정을 갖고 있고,
    상기 각 공정의 실시 후에, 트렌치가 이미터 영역, 톱 보디 영역, 플로팅 영역, 및 보텀 보디 영역을 관통하도록 배치되는, 제조 방법.
  8. 제 7 항에 있어서,
    트렌치, 게이트 절연막, 및 게이트 전극을 형성하는 공정보다 전에, 톱 보디 영역을 형성하는 공정 및 플로팅 영역을 형성하는 공정을 실시하는, 제조 방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    보텀 보디 영역을 형성하는 공정에서는, 게이트 전극의 상면이 반도체 기판의 상면보다 하측에 존재하고 있는 상태에서, 반도체 기판에 p 형 불순물을 주입하는, 제조 방법.
  10. IGBT 의 제조 방법으로서,
    기초 기판의 상면에, n 형 반도체로 이루어지는 에피택셜층을 성장시키는 공정과,
    에피택셜층의 상면에 노출되는 범위에 n 형의 이미터 영역을 형성하는 공정과,
    에피택셜층의 상면에 이미터 영역의 깊이 범위 내에서 정지하도록 p 형 불순물을 주입하고, 주입한 p 형 불순물을 확산시킴으로써, 이미터 영역의 깊이 범위의 하측에 p 형의 톱 보디 영역을 형성하는 공정과,
    에피택셜층의 상면에 트렌치를 형성하고, 트렌치의 내면을 덮는 게이트 절연막, 및 트렌치 내에 배치된 게이트 전극을 형성하는 공정과,
    트렌치, 게이트 절연막, 및 게이트 전극을 형성한 후에, 에피택셜층의 상면에 기초 기판 내에서 정지하도록 p 형 불순물을 주입하여, 기초 기판 내에 p 형의 보텀 보디 영역을 형성하는 공정을 갖고 있고,
    상기 각 공정의 실시 후에, 톱 보디 영역과 보텀 보디 영역 사이에 n 형의 에피택셜층이 잔존하여 플로팅 영역을 구성하고, 트렌치가 이미터 영역, 톱 보디 영역, 플로팅 영역, 및 보텀 보디 영역을 관통하도록 배치되는, 제조 방법.
  11. 제 10 항에 있어서,
    트렌치, 게이트 절연막, 및 게이트 전극을 형성하는 공정보다 전에, 톱 보디 영역을 형성하는 공정을 실시하는, 제조 방법.
  12. 제 10 항 또는 제 11 항에 있어서,
    보텀 보디 영역을 형성하는 공정에서는, 게이트 전극의 상면이 반도체 기판의 상면보다 하측에 존재하고 있는 상태에서, 반도체 기판에 p 형 불순물을 주입하는, 제조 방법.
KR1020147008129A 2011-09-28 2011-09-28 Igbt 와 그 제조 방법 KR101642618B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/072274 WO2013046378A1 (ja) 2011-09-28 2011-09-28 Ｉｇｂｔとその製造方法

Publications (2)

Publication Number Publication Date
KR20140057630A true KR20140057630A (ko) 2014-05-13
KR101642618B1 KR101642618B1 (ko) 2016-07-25

Family

ID=47994487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147008129A KR101642618B1 (ko) 2011-09-28 2011-09-28 Igbt 와 그 제조 방법

Country Status (10)

Country Link
US (2) US9190503B2 (ko)
EP (1) EP2763178B1 (ko)
JP (1) JP5679068B2 (ko)
KR (1) KR101642618B1 (ko)
CN (1) CN103843142B (ko)
AU (1) AU2011377785B2 (ko)
BR (1) BR112014007671B1 (ko)
MX (1) MX2014003783A (ko)
RU (1) RU2571175C2 (ko)
WO (1) WO2013046378A1 (ko)

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017209410A1 (de) 2016-06-03 2017-12-07 Hyundai Autron Co., Ltd. Leistungshalbleitereinrichtung und verfahren zur herstellung derselben
DE102017210255A1 (de) 2016-06-21 2017-12-21 Hyundai Autron Co., Ltd. Leistungshalbleiterbauelement
DE102017210257A1 (de) 2016-06-21 2017-12-21 Hyundai Autron Co., Ltd. Leistungshalbleiterbauelement und Verfahren zum Herstellen desselben
KR20180067131A (ko) * 2016-12-12 2018-06-20 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
DE102019208844A1 (de) 2018-06-21 2019-12-24 Hyundai Autron Co., Ltd. Leistungshalbleitervorrichtung und Herstellungsverfahren hierfür
KR102110249B1 (ko) 2018-12-07 2020-05-13 현대오트론 주식회사 전력 반도체 칩
KR102119483B1 (ko) 2018-12-06 2020-06-05 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
KR102153550B1 (ko) 2019-05-08 2020-09-08 현대오트론 주식회사 전력 반도체 소자
KR102176701B1 (ko) 2019-05-08 2020-11-10 현대오트론 주식회사 전력 반도체 소자
KR102176702B1 (ko) 2019-05-08 2020-11-10 현대오트론 주식회사 전력 반도체 소자
KR102187903B1 (ko) 2019-12-03 2020-12-07 현대오트론 주식회사 전력 반도체 소자
KR102251760B1 (ko) 2019-12-03 2021-05-14 현대모비스 주식회사 전력 반도체 소자
KR102251759B1 (ko) 2019-12-03 2021-05-14 현대모비스 주식회사 전력 반도체 소자
KR20210056147A (ko) 2019-11-08 2021-05-18 현대모비스 주식회사 전력 반도체 소자
KR20210065759A (ko) 2019-11-27 2021-06-04 현대모비스 주식회사 전력 반도체 소자
KR20210065760A (ko) 2019-11-27 2021-06-04 현대모비스 주식회사 전력 반도체 소자 및 그 제조방법
KR102300623B1 (ko) 2020-05-15 2021-09-10 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR102315054B1 (ko) 2020-05-15 2021-10-21 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
US11164964B2 (en) 2017-10-30 2021-11-02 Hyundai Mobis Co., Ltd. Power semiconductor device and method of fabricating the same
KR20220079262A (ko) 2020-12-04 2022-06-13 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20220082656A (ko) 2020-12-10 2022-06-17 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20220083265A (ko) 2020-12-11 2022-06-20 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 소자의 제조방법
KR20220083266A (ko) 2020-12-11 2022-06-20 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20220083267A (ko) 2020-12-11 2022-06-20 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20220083262A (ko) 2020-12-11 2022-06-20 현대모비스 주식회사 전력 반도체 칩 및 전력 반도체 시스템
KR20220083264A (ko) 2020-12-11 2022-06-20 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20230128845A (ko) 2022-02-28 2023-09-05 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20230128846A (ko) 2022-02-28 2023-09-05 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20230128847A (ko) 2022-02-28 2023-09-05 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20230129764A (ko) 2022-03-02 2023-09-11 현대모비스 주식회사 전력 반도체 소자, 이를 포함하는 전력 반도체 칩 및 이의 제조 방법
KR20230150663A (ko) 2022-04-22 2023-10-31 현대모비스 주식회사 전력 반도체 소자, 이를 포함하는 전력 반도체 칩 및 이의 제조 방법
KR20230151275A (ko) 2022-04-25 2023-11-01 현대모비스 주식회사 전력 반도체 소자, 이를 포함하는 전력 반도체 칩 및 이의 제조 방법
KR20230151276A (ko) 2022-04-25 2023-11-01 현대모비스 주식회사 전력 반도체 소자, 이를 포함하는 전력 반도체 칩 및 이의 제조 방법
KR20230155856A (ko) 2022-05-04 2023-11-13 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20240011517A (ko) 2022-07-19 2024-01-26 현대모비스 주식회사 전력 반도체 소자, 이를 포함하는 전력 반도체 칩 및 이의 제조 방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5787853B2 (ja) * 2012-09-12 2015-09-30 株式会社東芝 電力用半導体装置
JP2014075483A (ja) * 2012-10-04 2014-04-24 Sanken Electric Co Ltd 半導体装置及び半導体装置の製造方法
JP6265594B2 (ja) 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
US9293559B2 (en) 2013-07-31 2016-03-22 Alpha And Omega Semiconductor Incorporated Dual trench-gate IGBT structure
JP6215647B2 (ja) * 2013-10-22 2017-10-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9123770B2 (en) * 2013-11-18 2015-09-01 Alpha And Omega Semiconductor Incorporated Charge reservoir IGBT top structure
JP5989689B2 (ja) * 2014-01-27 2016-09-07 トヨタ自動車株式会社 半導体装置
JP6385755B2 (ja) * 2014-08-08 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6063915B2 (ja) * 2014-12-12 2017-01-18 株式会社豊田中央研究所 逆導通ｉｇｂｔ
JP6293688B2 (ja) * 2015-03-02 2018-03-14 株式会社豊田中央研究所 ダイオード及びそのダイオードを内蔵する逆導通ｉｇｂｔ
JP6588363B2 (ja) * 2016-03-09 2019-10-09 トヨタ自動車株式会社 スイッチング素子
JP6681238B2 (ja) 2016-03-28 2020-04-15 ローム株式会社 半導体装置および半導体装置の製造方法
WO2018135448A1 (ja) * 2017-01-17 2018-07-26 富士電機株式会社 半導体装置
DE102017107174B4 (de) 2017-04-04 2020-10-08 Infineon Technologies Ag IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
EP3631862A1 (en) * 2017-05-25 2020-04-08 Dynex Semiconductor Limited A semiconductor device
JP6958093B2 (ja) * 2017-08-09 2021-11-02 富士電機株式会社 半導体装置
JP6825520B2 (ja) 2017-09-14 2021-02-03 三菱電機株式会社 半導体装置、半導体装置の製造方法、電力変換装置
DE102017124872B4 (de) 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102017124871B4 (de) 2017-10-24 2021-06-17 Infineon Technologies Ag Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
CN108122990B (zh) * 2017-12-26 2020-07-17 中国科学院微电子研究所 一种增强抗单粒子能力加固的槽型栅功率器件
CN110914999B (zh) * 2018-01-17 2023-11-17 富士电机株式会社 半导体装置
US11189688B2 (en) 2018-10-18 2021-11-30 Abb Power Grids Switzerland Ag Insulated gate power semiconductor device and method for manufacturing such device
US11942538B2 (en) * 2019-02-04 2024-03-26 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
GB2587645B (en) * 2019-10-03 2022-08-03 Mqsemi Ag Semiconductor device having a gate electrode formed in a trench structure
KR102141845B1 (ko) * 2019-12-10 2020-08-07 주식회사 넥스젠파워 고전력 스위칭용 반도체 소자 및 그 제조방법
KR102399959B1 (ko) * 2020-07-23 2022-05-19 (주)쎄미하우 절연 게이트 양극성 트랜지스터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172398B1 (en) * 1997-08-11 2001-01-09 Magepower Semiconductor Corp. Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage
JP2001044415A (ja) * 1999-05-26 2001-02-16 Toyota Central Res & Dev Lab Inc サイリスタを有する半導体装置及びその製造方法
JP2008205205A (ja) * 2007-02-20 2008-09-04 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2010103326A (ja) 2008-10-24 2010-05-06 Toyota Motor Corp Ｉｇｂｔ、及び、ｉｇｂｔの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2065642C1 (ru) * 1992-12-23 1996-08-20 Борис Михайлович Бубукин Биполярный транзистор с изолированным диэлектриком затвором
JP3288218B2 (ja) 1995-03-14 2002-06-04 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
US5751024A (en) * 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
JP3409244B2 (ja) 1998-02-26 2003-05-26 株式会社豊田中央研究所 半導体装置
RU2230394C1 (ru) * 2002-10-11 2004-06-10 ОАО "ОКБ "Искра" Биполярно-полевой транзистор с комбинированным затвором
JP4723816B2 (ja) * 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
JP5087272B2 (ja) * 2004-05-12 2012-12-05 株式会社豊田中央研究所 半導体装置
US7939886B2 (en) * 2005-11-22 2011-05-10 Shindengen Electric Manufacturing Co., Ltd. Trench gate power semiconductor device
JP5036234B2 (ja) * 2006-07-07 2012-09-26 三菱電機株式会社 半導体装置
JP2008177297A (ja) * 2007-01-17 2008-07-31 Toyota Central R&D Labs Inc 半導体装置
JP5089191B2 (ja) 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
US8089134B2 (en) * 2008-02-06 2012-01-03 Fuji Electric Sytems Co., Ltd. Semiconductor device
WO2009122486A1 (ja) * 2008-03-31 2009-10-08 三菱電機株式会社 半導体装置
JP5261137B2 (ja) * 2008-11-04 2013-08-14 株式会社豊田中央研究所 バイポーラ型半導体装置
JP2010165978A (ja) * 2009-01-19 2010-07-29 Panasonic Corp 半導体装置およびその製造方法
JP4957840B2 (ja) * 2010-02-05 2012-06-20 株式会社デンソー 絶縁ゲート型半導体装置
JP5594276B2 (ja) * 2010-12-08 2014-09-24 株式会社デンソー 絶縁ゲート型半導体装置
JP5817686B2 (ja) * 2011-11-30 2015-11-18 株式会社デンソー 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172398B1 (en) * 1997-08-11 2001-01-09 Magepower Semiconductor Corp. Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage
JP2001044415A (ja) * 1999-05-26 2001-02-16 Toyota Central Res & Dev Lab Inc サイリスタを有する半導体装置及びその製造方法
JP2008205205A (ja) * 2007-02-20 2008-09-04 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2010103326A (ja) 2008-10-24 2010-05-06 Toyota Motor Corp Ｉｇｂｔ、及び、ｉｇｂｔの製造方法

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170137421A (ko) * 2016-06-03 2017-12-13 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
US10121850B2 (en) 2016-06-03 2018-11-06 Hyundai Autron Co., Ltd Power semiconductor device and method of fabricating the same
DE102017209410A1 (de) 2016-06-03 2017-12-07 Hyundai Autron Co., Ltd. Leistungshalbleitereinrichtung und verfahren zur herstellung derselben
DE102017210255A1 (de) 2016-06-21 2017-12-21 Hyundai Autron Co., Ltd. Leistungshalbleiterbauelement
DE102017210257A1 (de) 2016-06-21 2017-12-21 Hyundai Autron Co., Ltd. Leistungshalbleiterbauelement und Verfahren zum Herstellen desselben
KR20170143390A (ko) * 2016-06-21 2017-12-29 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
US9905681B2 (en) 2016-06-21 2018-02-27 Hyundai Autron Co., Ltd. Power semiconductor device and method of fabricating the same
KR20180067131A (ko) * 2016-12-12 2018-06-20 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
US11164964B2 (en) 2017-10-30 2021-11-02 Hyundai Mobis Co., Ltd. Power semiconductor device and method of fabricating the same
DE102019208844A1 (de) 2018-06-21 2019-12-24 Hyundai Autron Co., Ltd. Leistungshalbleitervorrichtung und Herstellungsverfahren hierfür
KR102119483B1 (ko) 2018-12-06 2020-06-05 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
KR102110249B1 (ko) 2018-12-07 2020-05-13 현대오트론 주식회사 전력 반도체 칩
KR102153550B1 (ko) 2019-05-08 2020-09-08 현대오트론 주식회사 전력 반도체 소자
KR102176701B1 (ko) 2019-05-08 2020-11-10 현대오트론 주식회사 전력 반도체 소자
KR102176702B1 (ko) 2019-05-08 2020-11-10 현대오트론 주식회사 전력 반도체 소자
US11296221B2 (en) 2019-05-08 2022-04-05 Hyundai Mobis Co., Ltd. Power semiconductor device
KR20210056147A (ko) 2019-11-08 2021-05-18 현대모비스 주식회사 전력 반도체 소자
KR20210065759A (ko) 2019-11-27 2021-06-04 현대모비스 주식회사 전력 반도체 소자
KR20210065760A (ko) 2019-11-27 2021-06-04 현대모비스 주식회사 전력 반도체 소자 및 그 제조방법
KR102187903B1 (ko) 2019-12-03 2020-12-07 현대오트론 주식회사 전력 반도체 소자
KR102251760B1 (ko) 2019-12-03 2021-05-14 현대모비스 주식회사 전력 반도체 소자
KR102251759B1 (ko) 2019-12-03 2021-05-14 현대모비스 주식회사 전력 반도체 소자
KR102300623B1 (ko) 2020-05-15 2021-09-10 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR102315054B1 (ko) 2020-05-15 2021-10-21 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
US11569360B2 (en) 2020-05-15 2023-01-31 Hyundai Mobis Co., Ltd. Power semiconductor device and power semiconductor chip
DE102021112606A1 (de) 2020-05-15 2021-11-18 Hyundai Mobis Co., Ltd. Leistungshalbleitervorrichtung und leistungshalbleiterchip
KR20220079262A (ko) 2020-12-04 2022-06-13 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20220082656A (ko) 2020-12-10 2022-06-17 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
US12094961B2 (en) 2020-12-11 2024-09-17 Hyundai Mobis Co., Ltd. Power semiconductor device and power semiconductor chip
KR20220083265A (ko) 2020-12-11 2022-06-20 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 소자의 제조방법
KR20220083266A (ko) 2020-12-11 2022-06-20 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20220083267A (ko) 2020-12-11 2022-06-20 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20220083262A (ko) 2020-12-11 2022-06-20 현대모비스 주식회사 전력 반도체 칩 및 전력 반도체 시스템
KR20220083264A (ko) 2020-12-11 2022-06-20 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20230128845A (ko) 2022-02-28 2023-09-05 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20230128847A (ko) 2022-02-28 2023-09-05 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20230128846A (ko) 2022-02-28 2023-09-05 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20230129764A (ko) 2022-03-02 2023-09-11 현대모비스 주식회사 전력 반도체 소자, 이를 포함하는 전력 반도체 칩 및 이의 제조 방법
KR20230150663A (ko) 2022-04-22 2023-10-31 현대모비스 주식회사 전력 반도체 소자, 이를 포함하는 전력 반도체 칩 및 이의 제조 방법
KR20230151275A (ko) 2022-04-25 2023-11-01 현대모비스 주식회사 전력 반도체 소자, 이를 포함하는 전력 반도체 칩 및 이의 제조 방법
KR20230151276A (ko) 2022-04-25 2023-11-01 현대모비스 주식회사 전력 반도체 소자, 이를 포함하는 전력 반도체 칩 및 이의 제조 방법
KR20230155856A (ko) 2022-05-04 2023-11-13 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20240011517A (ko) 2022-07-19 2024-01-26 현대모비스 주식회사 전력 반도체 소자, 이를 포함하는 전력 반도체 칩 및 이의 제조 방법

Also Published As

Publication number Publication date
JPWO2013046378A1 (ja) 2015-03-26
JP5679068B2 (ja) 2015-03-04
EP2763178A1 (en) 2014-08-06
US9190503B2 (en) 2015-11-17
KR101642618B1 (ko) 2016-07-25
AU2011377785A1 (en) 2014-04-17
EP2763178A4 (en) 2015-03-18
BR112014007671B1 (pt) 2021-01-26
WO2013046378A1 (ja) 2013-04-04
US20140231866A1 (en) 2014-08-21
US9601592B2 (en) 2017-03-21
EP2763178B1 (en) 2021-03-24
RU2571175C2 (ru) 2015-12-20
CN103843142B (zh) 2016-07-13
CN103843142A (zh) 2014-06-04
BR112014007671A2 (pt) 2017-04-18
RU2014111414A (ru) 2015-11-10
MX2014003783A (es) 2014-05-14
AU2011377785B2 (en) 2014-11-06
US20160035859A1 (en) 2016-02-04

Similar Documents

Publication Publication Date Title
KR101642618B1 (ko) Igbt 와 그 제조 방법
US11121242B2 (en) Method of operating a semiconductor device having a desaturation channel structure
US8952449B2 (en) Semiconductor device having both IGBT area and diode area
CN102623513B (zh) 用于快速开关的带有可控注入效率的二极管结构
JP6724993B2 (ja) 半導体装置および半導体装置の製造方法
CN102197487B (zh) 绝缘栅双极性晶体管、以及绝缘栅双极性晶体管的制造方法
KR101840903B1 (ko) 절연 게이트 바이폴라 트랜지스터
CN109314141B (zh) 半导体装置
JP2008251620A (ja) 半導体装置とその製造方法
JP4500530B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2010219361A (ja) 半導体装置及びその製造方法
CN116314340B (zh) 一种沟槽型碳化硅mosfet器件及其制备方法
JP7364027B2 (ja) 半導体装置およびその製造方法
US20240266401A1 (en) Transistor device and manufacturing method thereof
JP2023135082A (ja) 半導体装置
CN117727774A (zh) 半导体结构元件和用于制造半导体结构元件的方法
JP2024117462A (ja) スイッチング素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant