KR20220083264A - 전력 반도체 소자 및 전력 반도체 칩 - Google Patents

전력 반도체 소자 및 전력 반도체 칩 Download PDF

Info

Publication number
KR20220083264A
KR20220083264A KR1020200173328A KR20200173328A KR20220083264A KR 20220083264 A KR20220083264 A KR 20220083264A KR 1020200173328 A KR1020200173328 A KR 1020200173328A KR 20200173328 A KR20200173328 A KR 20200173328A KR 20220083264 A KR20220083264 A KR 20220083264A
Authority
KR
South Korea
Prior art keywords
power semiconductor
trench
region
layer
gate electrode
Prior art date
Application number
KR1020200173328A
Other languages
English (en)
Inventor
강민기
윤성환
Original Assignee
현대모비스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대모비스 주식회사 filed Critical 현대모비스 주식회사
Priority to KR1020200173328A priority Critical patent/KR20220083264A/ko
Publication of KR20220083264A publication Critical patent/KR20220083264A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708Emitter or collector electrodes for bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304Base electrodes for bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 일 관점에 의한 전력 반도체 소자는, 반도체층과, 상기 반도체층의 표면으로부터 상기 반도체층 내부로 소정 깊이만큼 리세스 되어 형성되는 적어도 하나의 트렌치와, 수직 전하 이동 경로를 제공하도록 상기 적어도 하나의 트렌치 하부로부터 상기 적어도 하나의 트렌치의 일측으로 연결되도록 상기 반도체층에 형성되고, 제 1 도전형을 갖는 드리프트 영역과, 상기 적어도 하나의 트렌치의 일측의 상기 드리프트 영역 상의 상기 반도체층에 형성되고 제 2 도전형을 갖는 웰 영역과 상기 웰 영역 상에 형성되고, 제 1 도전형을 갖는 에미터 영역과, 상기 적어도 하나의 트렌치의 내부 표면 상의 게이트 절연층과, 상기 적어도 하나의 트렌치 내의 상기 게이트 절연층 상에 상기 적어도 하나의 트렌치의 벽면을 따라서 형성되고 제 1 비저항을 갖는 제 1 부분 및 상기 적어도 하나의 트렌치의 안쪽에 상기 적어도 하나의 트렌치를 매립하도록 형성되고 상기 제 1 비저항보다 높은 제 2 비저항을 갖는 제 2 부분을 포함하는 게이트 전극층을 포함한다.

Description

전력 반도체 소자 및 전력 반도체 칩{Power semiconductor device and power semiconductor chip}
본 발명은 반도체 장치에 관한 것으로서, 더 상세하게는 전력 전달을 스위칭하기 위한 전력 반도체 소자 및 전력 반도체 칩에 관한 것이다.
전력 반도체 소자는 고전압과 고전류 환경에서 동작하는 반도체 소자이다. 이러한 전력 반도체 소자는 고전력 스위칭이 필요한 분야, 예컨대 인버터 소자에 이용되고 있다. 예를 들어, 전력 반도체 소자로는 절연 게이트 양극성 트랜지스터(IGBT, Insulated Gate Bipolar Transistor), 전력 모스펫(Power MOSFET) 등을 들 수 있다. 이러한 전력 반도체 소자는 고전압에 대한 내압 특성이 기본적으로 요구되며, 최근에는 부가적으로 고속 스위칭 동작을 요하고 있다.
이러한 반도체 소자는 채널에서 주입되는 전자와 컬렉터에서 주입되는 정공이 흐르면서 동작한다. 하지만, 트렌치 게이트 타입의 전력 반도체 소자에 있어서, 정공이 트렌치 게이트에 과다하게 축적되면, 네거티브 게이트 차징(negative gate charging, NGC) 현상이 발생하면서 게이트 방향으로 변위 전류(displacement current)가 발생하게 된다.
이러한 트렌치 게이트 타입의 전력 반도체 소자는 게이트-컬렉터 간 커패시턴스(Cgc)가 커서 이러한 네거티브 게이트 차징(NGC) 영향을 많이 받게 되어 스위칭 안정성에 이슈가 발생되고 있다. 예를 들어, 도 6에 도시된 바와 같이, 스위칭 시 전압(Vge, Vce) 및 전류(Ice)의 오실레이션이 발생하거나 오버슈팅 또는 언더 슈팅이 발생하여, 소자의 강건성을 하락시킬 수 있다.
대한민국 공개공보 제20140057630호(2014.05.13. 공개)
본 발명은 전술한 문제점을 해결하기 위한 것으로서, 설계 구조를 크게 변화시키지 않고, 네거티브 게이트 차징 영향을 감소시켜 동작 안정성을 높이면서 강건성을 유지할 수 있는 전력 반도체 소자 및 전력 반도체 칩을 제공하는 것을 목적으로 한다.
그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
상기 과제를 해결하기 위한 본 발명의 일 관점에 의한 전력 반도체 소자는, 반도체층과, 상기 반도체층의 표면으로부터 상기 반도체층 내부로 소정 깊이만큼 리세스 되어 형성되는 적어도 하나의 트렌치와, 수직 전하 이동 경로를 제공하도록 상기 적어도 하나의 트렌치 하부로부터 상기 적어도 하나의 트렌치의 일측으로 연결되도록 상기 반도체층에 형성되고, 제 1 도전형을 갖는 드리프트 영역과, 상기 적어도 하나의 트렌치의 일측의 상기 드리프트 영역 상의 상기 반도체층에 형성되고 제 2 도전형을 갖는 웰 영역과 상기 웰 영역 상에 형성되고, 제 1 도전형을 갖는 에미터 영역과, 상기 적어도 하나의 트렌치의 내부 표면 상의 게이트 절연층과, 상기 적어도 하나의 트렌치 내의 상기 게이트 절연층 상에 상기 적어도 하나의 트렌치의 벽면을 따라서 형성되고 제 1 비저항을 갖는 제 1 부분 및 상기 적어도 하나의 트렌치의 안쪽에 상기 적어도 하나의 트렌치를 매립하도록 형성되고 상기 제 1 비저항보다 높은 제 2 비저항을 갖는 제 2 부분을 포함하는 게이트 전극층을 포함한다.
상기 전력 반도체 소자에 따르면, 상기 게이트 전극층의 상기 제 1 부분의 폭은 상기 제 2 부분의 폭보다 작을 수 있다.
상기 전력 반도체 소자에 따르면, 상기 게이트 전극층의 상기 제 1 부분은 제 1 농도의 불순물로 도핑된 폴리실리콘을 포함하고, 상기 제 2 부분은 상기 제 1 농도보다 낮은 제 2 농도의 불순물로 도핑된 폴리실리콘을 포함할 수 있다.
상기 전력 반도체 소자에 따르면, 상기 게이트 전극층은 상기 제 1 부분과 제 2 부분 사이에 상기 제 1 비저항보다 높고 상기 제 2 비저항보다 낮은 제 3 비저항을 갖는 제 3 부분을 더 포함할 수 있다.
상기 전력 반도체 소자에 따르면, 상기 게이트 전극층의 상기 제 1 부분은 제 1 농도의 불순물로 도핑된 폴리실리콘을 포함하고, 상기 제 2 부분은 상기 제 1 농도보다 낮은 제 2 농도의 불순물로 도핑된 폴리실리콘을 포함하고, 상기 제 3 부분은 상기 제 1 농도보다 낮고 상기 제 2 농도보다 높은 제 3 농도의 불순물로 도핑된 폴리실리콘을 포함할 수 있다.
상기 전력 반도체 소자에 따르면, 상기 적어도 하나의 트렌치의 타측의 상기 반도체층에 형성되고, 제 2 도전형을 갖는 플로팅 영역을 더 포함하고, 상기 게이트 전극층의 바닥면은 상기 플로팅 영역에 의해서 둘러싸일 수 있다.
상기 전력 반도체 소자에 따르면, 상기 에미터 영역에 연결된 에미터 전극층을 더 포함할 수 있다.
상기 전력 반도체 소자에 따르면, 상기 드리프트 영역 하부의 상기 반도체층에 형성되고, 제 1 도전형을 갖는 컬렉터 영역을 더 포함할 수 있다.
본 발명의 다른 관점에 따른 전력 반도체 칩은, 메인 셀 영역 및 센서 영역을 포함하는 반도체층과, 상기 메인 셀 영역에 형성되고, 전술한 전력 반도체 소자를 포함하는, 복수의 전력 반도체 트랜지스터들과, 상기 전력 반도체 트랜지스터들의 전류를 모니터링하기 위해, 상기 센서 영역에 형성된 복수의 전류 센서 트랜지스터들과, 상기 복수의 전력 반도체 트랜지스터들의 에미터 전극과 연결되는 에미터 단자와, 상기 복수의 전류 센서 트랜지스터들의 에미터 전극과 연결되는 전류 센서 단자와, 상기 전력 반도체 트랜지스터들의 게이트 전극 및 상기 복수의 전류 센서 트랜지스터들의 게이트 전극과 연결되는 게이트 단자를 포함한다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따른 전력 반도체 소자 및 전력 반도체 칩에 의하면, 네거티브 게이트 차징(NGC) 현상을 억제하여 스위칭 안정성을 높일 수 있다.
물론 이러한 효과는 예시적인 것이고, 이러한 효과에 의해서 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 전력 반도체 칩을 보여주는 개략적인 평면도이다.
도 2는 본 발명의 일 실시예에 따른 전력 반도체 칩을 보여주는 회로도이다.
도 3은 도 2의 전력 반도체 칩의 일부를 보여주는 회로도이다.
도 4는 본 발명의 일 실시예에 따른 전력 반도체 소자를 보여주는 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 전력 반도체 소자를 보여주는 단면도이다.
도 6은 종래 전력 반도체 소자의 동작 특성을 보여주는 그래프이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 적어도 일부의 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 도면에서 동일한 부호는 동일한 요소를 지칭한다.
다르게 정의되지 않는 한, 여기에 사용된 모든 용어들은 해당기술 분야에서 통상의 지식을 가진 자에 의해서 통상적으로 이해되는 것과 같은 의미로 사용된다. 도면에서, 층 및 영역의 크기는 설명을 위해 과장되었고, 따라서 본 발명의 일반적인 구조들을 설명하기 위해 제공된다.
동일한 참조 부호들은 동일한 구성 요소를 나타낸다. 층, 영역, 또는 기판과 같은 한 구성이 다른 구성 상(on)에 있다고 지칭할 때, 그것은 다른 구성의 바로 상부 트렌치에 있거나 또는 그 사이에 다른 개재된 구성이 또한 존재할 수 있는 것으로 이해될 것이다. 반면에, 한 구성이 다른 구성의 “바로 위에(directly on)” 있다라고 지칭할 때는 중간 개재 구성들이 존재하지 않는다고 이해된다.
도 1은 본 발명의 일 실시예에 따른 전력 반도체 칩(50)을 보여주는 개략적인 평면도이고, 도 2는 본 발명의 일 실시예에 따른 전력 반도체 칩(50) 보여주는 회로도이고, 도 3은 도 2의 전력 반도체 칩의 일부를 보여주는 회로도이다.
도 1을 참조하면, 전력 반도체 칩(50)은 메인 셀 영역(MC) 및 센서 영역(SA)을 포함하는 반도체층(105)을 이용하여 형성될 수 있다. 이러한 전력 반도체 칩(50)은 웨이퍼 다이(die) 또는 패키징 구조를 포함할 수 있다.
메인 셀 영역(MC)에는 복수의 전력 반도체 트랜지스터들(power semiconductor transistors, 도 3의 PT)이 형성될 수 있다. 센서 영역(SA)에는 전력 반도체 트랜지스터들(PT)의 전류를 모니터링하기 위해 복수의 전류 센서 트랜지스터들(도 3의 ST)이 형성될 수 있다.
예를 들어, 전력 반도체 트랜지스터들(PT) 및 전류 센서 트랜지스터들(ST)은 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor, IGBT) 또는 전력 모스펫(power MOSFET) 구조를 포함할 수 있다. IGBT는 게이트 전극, 에미터 전극(emitter electrode) 및 컬렉터 전극(collector electrode)을 포함할 수 있다. 도 2 내지 도 3에서는 전력 반도체 트랜지스터들(PT) 및 전류 센서 트랜지스터들(ST)이 IGBT인 경우를 예로 설명한다.
도 1 내지 도 3을 같이 참조하면, 전력 반도체 칩(50)은 외부와 연결을 위한 복수의 단자들을 포함할 수 있다.
예를 들어, 전력 반도체 칩(50)은 전력 반도체 트랜지스터들(PT)의 에미터 전극에 연결되는 에미터 단자(69), 전류를 모니터링하기 위한 전류 센서 트랜지스터들(ST)의 에미터 전극과 연결되는 전류 센서 단자(64), 전력 반도체 트랜지스터들(PT)의 게이트 전극 및 전류 센서 트랜지스터들(ST)의 게이트 전극과 연결되는 게이트 단자(62) 및/또는 전력 반도체 트랜지스터들(PT) 및 전류 센서 트랜지스터들(ST)의 컬렉터 전극과 연결되는 컬렉터 단자(61)를 포함할 수 있다.
전력 반도체 트랜지스터(PT) 및 전류 센서 트랜지스터(ST)의 게이트 전극은 게이트 단자(62)를 통해서 셀 영역(MC)을 둘러싸는 라인으로부터 셀 영역(MC) 내부로 신호 전달을 받을 수 있다.
나아가, 전력 반도체 칩(50)은 전력 반도체 트랜지스터들(PT)의 켈빈 에미터 전극에 연결되는 켈빈 에미터 단자(66) 및 온도를 모니터링하기 위한 온도 센서(TC)와 연결되는 온도 센서 단자들(67, 68)을 더 포함할 수도 있다.
도 2에서 컬렉터 단자(61)는 도 1의 반도체층(105)의 후면 상에 형성되고, 도 2에서 에미터 단자(69)는 도 1의 메인 셀 영역(MC) 상에 형성될 수 있다.
예를 들어, 온도 센서(TC)는 온도 센서 단자들(67, 68)과 연결된 정션 다이오드(junction diode)를 포함할 수 있다. 정션 다이오드는 적어도 하나의 n형 불순물 영역과 적어도 하나의 p형 불순물 영역의 접합 구조, 예컨대 P-N 접합 구조, P-N-P 접합 구조, N-P-N 접합 구조 등을 포함할 수 있다.
본 구조는 전력 반도체 칩(50) 내에 온도 센서(TC)가 내장된 구조를 예시적으로 설명하고 있으나, 이 실시예의 변형된 예에서 온도 센서(TC)가 생략될 수도 있다.
전력 반도체 트랜지스터(PT)는 에미터 단자(69)와 컬렉터 단자(61) 사이에 접속되고, 전류 센서 트랜지스터(ST)는 전류 센서 단자(64)와 컬렉터 단자(61) 사이에 전력 반도체 트랜지스터(PT)와 일부 병렬적으로 접속된다. 전류 센서 트랜지스터(ST)의 게이트 전극과 전력 반도체 트랜지스터(PT)의 게이트 전극은 소정의 저항을 개재하여 게이트 단자(62)에 공유로 연결된다.
전류 센서 트랜지스터(ST)는 전력 반도체 트랜지스터(PT)와 실질적으로 같은 구조로 형성되며, 다만 소정의 비로 축소되어 형성될 수 있다. 이에 따라, 전류 센서 트랜지스터(ST)의 출력 전류를 모니터링함으로써 전력 반도체 트랜지스터(PT)의 출력 전류를 간접적으로 모니터링할 수 있다.
예를 들어, 전력 반도체 트랜지스터(PT) 및/또는 전류 센서 트랜지스터(ST)는 도 4 및 도 5의 전력 반도체 소자들(100, 100a)의 구조를 포함할 수 있다. 일부 실시예에서, 전력 반도체 트랜지스터(PT)와 전력 반도체 소자(100)가 동일한 의미로 사용될 수도 있다.
도 4는 본 발명의 일 실시예에 따른 전력 반도체 소자(100)를 보여주는 단면도이다.
도 4를 참조하면, 반도체층(105)은 하나 또는 복수의 반도체 물질층을 지칭할 수 있으며, 예를 들어, 반도체 기판의 일부 및/또는 하나 또는 다층의 에피택셜층(epitaxial layer)을 지칭할 수도 있다. 반도체 물질로는 실리콘, 게르마늄, 실리콘-게르마늄 등을 포함할 수 있다.
예를 들어, 반도체층(105)은 드리프트 영역(107) 및 웰 영역(110)을 포함할 수 있다. 나아가, 반도체층(105)은 플로팅 영역(125) 및 에미터 영역(112)을 더 포함할 수 있다. 여기에서 에미터 영역(112)은 소오스 영역으로 불릴 수도 있고, 이하에서 에미터 영역(112)은 소오스 영역을 의미할 수도 있다.
드리프트 영역(107)은 제 1 도전형을 가질 수 있고, 반도체층(105)의 일부에 제 1 도전형의 불순물을 주입하여 형성될 수 있다. 드리프트 영역(107)은 전하의 수직 이동 경로를 제공할 수 있다. 예를 들어, 드리프트 영역(107)은 제 1 도전형의 불순물을 반도체층(105)에 도핑하여 형성될 수 있다. 다른 예로, 드리프트 영역(107)은 에피택셜층으로 성장될 수 있고, 성장 과정 중에 제 1 도전형의 불순물이 도핑될 수 있다.
웰 영역(110)은 드리프트 영역(107) 상의 반도체층(105)에 형성되고, 제 2 도전형을 가질 수 있다. 예를 들어, 웰 영역(110)은 반도체층(105)에 드리프트 영역(107)의 적어도 일부에 접하도록 형성될 수 있다. 일부 실시예에서, 웰 영역(110)은 반도체층(105) 또는 드리프트 영역(107) 내에 제 1 도전형의 반대인 제 2 도전형의 불순물을 도핑하여 형성될 수 있다. 한편, 웰 영역(110)은 바이폴라 정션 트랜지스터 구조에서 베이스 영역으로 불릴 수도 있다.
에미터 영역(112)은 웰 영역(110)들 상의 반도체층(105)에 각각 형성되고, 제 1 도전형을 가질 수 있다. 예를 들어, 에미터 영역들(112)은 반도체층(105) 또는 웰 영역(110)에 제 1 도전형의 불순물을 도핑하여 형성될 수 있다. 에미터 영역(112)은 드리프트 영역(107)보다 제 1 도전형의 불순물이 보다 고농도로 도핑되어 형성될 수 있다.
컬렉터 영역(102)은 드리프트 영역(107) 아래에 제공되고, 컬렉터 전극층(150)은 컬렉터 영역(128)에 연결되도록 컬렉터 영역(102) 아래에 제공될 수 있다. 예를 들어, 컬렉터 영역(102)은 제 2 도전형을 가질 수 있다.
일부 실시예에서, 컬렉터 영역(102) 및/도는 컬렉터 전극층(150)은 반도체 기판의 적어도 일부를 구성할 수 있고, 드리프트 영역(107)은 이러한 반도체 기판, 즉 컬렉터 영역(102) 및/또는 컬렉터 전극층(150) 상에 에피??셜층으로 형성될 수 있다.
한편, 전력 반도체 소자(100)가 모스펫 구조를 갖는 경우, 컬렉터 영역(102)은 생략될 수 있다. 이 경우, 컬렉터 전극(150)은 드레인 전극으로 불릴 수 있고, 이러한 드레인 전극이 드리프트 영역(107)과 접하도록 형성될 수 있다.
적어도 하나의 트렌치(116)는 반도체층(105)의 표면으로부터 반도체층(105) 내부로 소정 깊이만큼 리세스되어 형성될 수 있다. 도 4에는 한 쌍의 트렌치들(116)이 도시되었고, 트렌치들(116)의 수는 전력 반도체 소자(100)의 성능에 따라 적절하게 선택될 수 있고 이 실시예의 범위를 제한하지 않는다.
나아가, 트렌치들(116)은 전계가 집중되는 것을 억제하기 위하여 그 모서리, 예컨대 하단 모서리가 라운딩 처리될 수 있다.
게이트 절연층(118)은 트렌치들(116)의 적어도 내부 표면 상에 형성될 수 있다. 게이트 절연층(118)의 두께는 균일하거나 또는 트렌치들(116)의 바닥면 부분의 전계를 낮추기 위하여 트렌치들(116)의 바닥면 상에 형성된 부분이 측벽 상에 형성된 부분보다 두꺼울 수도 있다.
예를 들어, 게이트 절연층(118)은 실리콘 산화물, 실리콘 카바이드의 산화물, 실리콘 질화물, 하프늄 산화물, 지르코늄 산화물, 알루미늄 산화물 등의 절연물을 포함하거나 또는 이들의 적층 구조를 포함할 수 있다.
게이트 전극층(126)은 트렌치들(116) 내 게이트 절연층(118) 상에 형성될 있고, 제 1 부분(120a) 및 제 2 부분(120b)을 포함할 수 있다. 제 1 부분(120a)은 트렌치들(116) 내의 게이트 절연층(118) 상에 트렌치들(116)의 벽면을 따라서 형성되고 제 1 비저항을 가질 수 있다. 제 2 부분(120b)은 트렌치들(116)의 안쪽에 트렌치들(116)을 매립하도록 형성되고 제 1 비저항보다 높은 제 2 비저항을 가질 수 있다.
예를 들어, 제 2 부분(120b)은 트렌치들(116)의 중심부에 형성되고, 제 1 부분(120a)은 제 1 부분(120a)을 둘러싸는 형태로 형성될 수 있다. 나아가, 제 1 부분(120a)은 트렌치들(116)의 벽면을 따라서 얇게 형성될 수 있고, 이에 따라 제 1 부분(120a)의 폭은 제 2 부분(120b)의 폭보다 작을 수 있다. 여기에서, 폭은 트렌치들(116)의 직경 방향을 기준으로 계산될 수 있다.
게이트 전극층(126)은 반도체층(105) 내로 리세스되게 형성될 수 있고, 이러한 의미에서 리세스 타입 또는 트렌치 타입을 갖는 것으로 이해될 수 있다. 예를 들어, 게이트 전극층(126)은 적절한 도전물, 예컨대 폴리실리콘, 금속, 금속 질화물, 금속 실리사이드 등을 포함하거나 또는 이들의 적층 구조를 포함할 수 있다.
일부 실시예들에서, 게이트 전극층(120)은 도핑된 폴리실리콘을 포함할 수 있다. 예를 들어, 제 1 부분(120a)은 제 1 농도의 불순물로 도핑된 폴리실리콘을 포함하고, 제 2 부분(120b)은 제 1 농도보다 낮은 제 2 농도의 불순물로 도핑된 폴리실리콘을 포함할 수 있다. 게이트 전극층(120)에서 블순물의 도핑 농도가 높을수록 비저항이 낮아진다.
일부 실시예들에서, 드리프트 영역(107)은 제 1 트렌치들(116)의 하부로부터 제 1 트렌치들(116)의 일측으로 연결되도록 반도체층(105)에 형성될 수 있다. 웰 영역(110)은 제 1 트렌치들(116)의 일측의 드리프트 영역(107) 상의 반도체층(105)에 형성될 수 있다.
플로팅 영역(125)은 적어도 하나의 제 1 트렌치(116) 타측의 반도체층(105)에 형성되고, 제 2 도전형을 가질 수 있다. 예를 들어, 플로팅 영역(125)은 반도체층(105) 또는 드리프트 영역(107)에 제 2 도전형의 불순물을 주입하여 형성될 수 있다.
일부 실시예들에서, 하나의 트렌치(116)가 반도체층(105)에 배치된 경우, 웰 영역(110)은 트렌치(116)의 일측의 반도체층(105)에 형성되고, 플로팅 영역(125)은 트렌치(116)의 타측의 반도체층(105)에 형성될 수 있다.
일부 실시예들에서, 적어도 한 쌍의 트렌치들(116)이 스트라이프 타입으로 대향되게 배치된 경우, 웰 영역(110) 및 에미터 영역(112)은 트렌치들(116) 사이의 반도체층(105)에 형성되고, 플로팅 영역(125)은 트렌치들(116)의 바깥쪽의 반도체층(105)에 형성될 수 있다. 따라서, 트렌치들(116)에 있어서 그 일측과 타측은 상대적인 개념으로 이해될 수 있다.
나아가, 플로팅 영역(125)은 게이트 전극층(120)의 바닥면에서 전계가 집중되는 것을 완화하기 위하여, 트렌치들(116)의 바닥면을 둘러싸도록 형성될 수 있다. 이에 따라, 게이트 전극층(120)의 바닥면은 플로팅 영역(125)에 의해서 둘러싸일 수 있다.
층간 절연층(130)은 게이트 전극층(126) 상에 형성될 수 있다. 예를 들어, 층간 절연층(130)은 적절한 절연물, 예컨대 산화층, 질화층 또는 이들의 적층 구조를 포함할 수 있다.
에미터 전극층(140)은 에미터 영역(112)에 연결되도록 에미터 영역(112) 상에 배치될 수 있다. 예를 들어, 에미터 전극층(140)은 에미터 영역(112)으로부터 층간 절연층(130) 상으로 신장되도록 배치될 수 있다.
예를 들어, 에미터 전극층(140)은 적절한 도전물, 예컨대 폴리실리콘, 금속, 금속 질화물, 금속 실리사이드 등을 포함하거나 또는 이들의 적층 구조를 포함할 수 있다.
나아가, 에미터 전극층(140)은 웰 영역(110)에 더 연결될 수 있다. 예를 들어, 웰 영역(110)은 일부분에 고농도 도핑 영역을 포함하고, 이러한 고농도 도핑 영역에 에미터 전극층(140)이 연결될 수 있다.
전력 반도체 소자(100)에 있어서, 제 1 도전형 및 제 2 도전형은 서로 반대의 도전형을 가지되 n형 및 p형 중 각각 어느 하나일 수 있다. 예를 들어, 제 1 도전형은 n형이면 제 2 도전형이 p형이고, 그 반대일 수도 있다.
전력 반도체 소자(100)에 있어서, 드리프트 영역(107), 웰 영역(110), 에미터 영역(112)의 불순물 주입 또는 불순물 도핑은 반도체층(105)에 불순물을 이온 주입하거나 또는 에피택셜층의 형성 시 불순물이 혼입되게 수행할 수 있다. 다만, 선택적인 영역에서 불순물 주입은 마스크 패턴을 이용한 이온 주입 방법을 이용할 수 있다. 선택적으로, 이온 주입 후 불순물을 활성화시키거나 확산시키기 위한 열처리 단계가 이어질 수 있다.
또한, 게이트 전극층(120) 및/또는 에미터 전극층(140)의 패터닝 공정은 포토 리소그래피(photo lithography) 및 식각(etching) 공정들을 이용하여 수행할 수 있다. 포토 리소그래피 공정은 사진 공정과 현상 공정을 이용하여 마스크층으로 포토레지스트(photo resist) 패턴을 형성하는 공정을 포함하고, 식각 공정은 이러한 포토레지스트 패턴을 이용하여 하부 구조물을 선택적으로 식각하는 공정을 포함할 수 있다.
전력 반도체 소자(100)에서, 게이트 전극층(120)과 웰 영역(110) 사이에는 게이트-에미터 용량 결합(gate-emitter capacitive coupling)이 형성되고, 게이트 전극층(120)과 플로팅 영역(125) 사이 및 게이트 전극층(120)과 드리프트 영역(107) 사이에는 게이트-컬렉터 용량 결합(gate-collector coupling)이 형성될 수 있다. 게이트-에미터 용량 결합이 많아질수록 게이트-에미터 커패시턴스(Cge)가 증가하고, 게이트-컬렉터 용량 결합이 많아질수록 게이트-컬렉터 커패시턴스(Cgc)가 증가할 수 있다.
전술한 전력 반도체 소자(100)에 따르면, 게이트 전극층(120)의 중심부에 배치된 제 2 부분(120b)의 비저항을 높게 함으로써, 스위칭 시 게이트-컬렉터 용량 결합에 의한 게이트 전극층(120) 내 변위 전류의 크기를 감소시킬 수 있다. 따라서, 설계 구조적인 변경 없이도, 네거티브 게이트 차징 현상을 억제하고, 스위칭 안정성을 높일 수 있다.
나아가, 게이트 전극층(120)의 테두리부에 배치된 제 1 부분(120a)의 비저항을 낮게 함으로써, 게이트 전극층(120) 내 공핍층의 두께를 줄여 게이트-에미터 커패시턴스가 감소하고 동작 정특성이 저하되는 것을 막을 수 있다. 게이트 전극층(120)을 통한 신호 전달의 지연(delay)을 막아, 어레이 셀 구조에서 전류 쏠림 현상을 억제할 수 있다. 따라서, 전력 반도체 소자(100)에 따르면 강건성을 유지하면서, 스위칭 안정성을 향상시킬 수 있다.
도 5는 본 발명의 다른 실시예에 따른 전력 반도체 소자(100a)를 보여주는 단면도이다. 전력 반도체 소자(100a)는 도 4의 전력 반도체 소자(100)에서 일부 구성을 변형한 것이고 서로 참조될 수 있는 바, 실시예들에서 중복된 설명은 생략된다.
도 5를 참조하면, 전력 반도체 소자(100a)에서, 게이트 전극층(126)은 트렌치들(116) 내 게이트 절연층(118) 상에 형성될 있고, 제 1 부분(120a), 제 2 부분(120b) 및 제 3 부분(120c)을 포함할 수 있다.
제 1 부분(120a)은 트렌치들(116) 내의 게이트 절연층(118) 상에 트렌치들(116)의 벽면을 따라서 형성되고 제 1 비저항을 가질 수 있다. 제 2 부분(120b)은 트렌치들(116)의 안쪽에 트렌치들(116)을 매립하도록 형성되고 제 1 비저항보다 높은 제 2 비저항을 가질 수 있다. 제 3 부분(120c)은 제 1 부분(120a)과 제 2 부분(120b) 사이에 상기 제 1 비저항보다 높고 상기 제 2 비저항보다 낮은 제 3 비저항을 갖도록 형성될 수 있다. 이에 따라, 게이트 전극층(120)의 안쪽에서 바깥쪽으로 갈수록 그 비저항이 단계적으로 감소될 수 있다.
예를 들어, 제 1 부분(120a)은 제 1 농도의 불순물로 도핑된 폴리실리콘을 포함하고, 제 2 부분(120b)은 제 1 농도보다 낮은 제 2 농도의 불순물로 도핑된 폴리실리콘을 포함하고, 제 3 부분(120c)은 제 1 농도보다 낮고 제 2 농도보다 높은 제 3 농도의 불순물로 도핑된 폴리실리콘을 포함할 수 있다. 이에 따라, 게이트 전극층(120)의 안쪽에서 바깥쪽으로 갈수록 불순물의 도핑 농도가 단계적으로 높아질 수 있다.
전력 반도체 소자(100a)에 따르면, 게이트 전극층(120) 내 영역별 비저항을 보다 세분화하여 신호 전달의 지연, 변위 전류의 억제, 강건성의 유지 등의 특성을 보다 최적화할 수 있다.
한편, 전력 반도체 소자들(100, 100a)에 있어서, 게이트 전극층(120) 내 비저항 또는 불순물의 도핑 농도가 위치에 따라서 연속적으로 가변될 수도 있다.
도 1 내지 도 3에서 전력 반도체 칩(50)은 도 4 및 도 5의 전력 반도체 소자(100, 100a)를 전력 반도체 트랜지스터(PT) 및/또는 전류 센서 트랜지스터(ST)로 이용할 수 있고, 따라서 전술한 전력 반도체 소자(100)의 특징은 전력 반도체 칩(50)에도 그대로 적용될 수 있다.
예를 들어, 전력 반도체 소자(100)가 전력 반도체 트랜지스터(PT) 및 전류 센서 트랜지스터(ST)로 구현되는 경우, 전력 반도체 소자(100)의 게이트 전극층(126), 에미터 전극층(140) 및 컬렉터 전극층(150)은 전력 반도체 트랜지스터(PT) 및 전류 센서 트랜지스터(ST)의 게이트 전극, 에미터 전극 및 컬렉터 전극에 각각 대응되는 구조로 이해될 수 있다.
따라서, 전술한 전력 반도체 소자(100) 및 전력 반도체 칩(50)에 따르면, 고전압에서 내압을 유지하면서도 네거티브 게이트 차징 현상을 억제하고, 스위칭 안정성을 높일 수 있다.
전술한 설명들은 전력 반도체 소자가 IGBT인 경우를 상정하여 설명하였지만, 전력 모스펫에도 그대로 적용될 수 있다. 다만, 전력 모스펫에서는 컬렉터 영역(102)이 없고 컬렉터 전극층(150) 대신에 드레인 전극이 배치될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
50: 전력 반도체 칩
100: 전력 반도체 소자
102: 컬렉터 영역
105: 반도체층
107: 드리프트 영역
110: 웰 영역
112: 에미터 영역
118: 게이트 절연층
120: 게이트 전극층
125: 플로팅 영역
130: 층간 절연층
140: 에미터 전극층
150: 컬렉터 전극층

Claims (9)

  1. 반도체층;
    상기 반도체층의 표면으로부터 상기 반도체층 내부로 소정 깊이만큼 리세스 되어 형성되는 적어도 하나의 트렌치;
    수직 전하 이동 경로를 제공하도록 상기 적어도 하나의 트렌치 하부로부터 상기 적어도 하나의 트렌치의 일측으로 연결되도록 상기 반도체층에 형성되고, 제 1 도전형을 갖는 드리프트 영역;
    상기 적어도 하나의 트렌치의 일측의 상기 드리프트 영역 상의 상기 반도체층에 형성되고 제 2 도전형을 갖는 웰 영역;
    상기 웰 영역 상에 형성되고, 제 1 도전형을 갖는 에미터 영역;
    상기 적어도 하나의 트렌치의 내부 표면 상의 게이트 절연층; 및
    상기 적어도 하나의 트렌치 내의 상기 게이트 절연층 상에 상기 적어도 하나의 트렌치의 벽면을 따라서 형성되고 제 1 비저항을 갖는 제 1 부분 및 상기 적어도 하나의 트렌치의 안쪽에 상기 적어도 하나의 트렌치를 매립하도록 형성되고 상기 제 1 비저항보다 높은 제 2 비저항을 갖는 제 2 부분을 포함하는 게이트 전극층을 포함하는,
    전력 반도체 소자.
  2. 제 1 항에 있어서,
    상기 게이트 전극층의 상기 제 1 부분의 폭은 상기 제 2 부분의 폭보다 작은,
    전력 반도체 소자.
  3. 제 1 항에 있어서,
    상기 게이트 전극층의 상기 제 1 부분은 제 1 농도의 불순물로 도핑된 폴리실리콘을 포함하고, 상기 제 2 부분은 상기 제 1 농도보다 낮은 제 2 농도의 불순물로 도핑된 폴리실리콘을 포함하는,
    전력 반도체 소자.
  4. 제 1 항에 있어서,
    상기 게이트 전극층은 상기 제 1 부분과 제 2 부분 사이에 상기 제 1 비저항보다 높고 상기 제 2 비저항보다 낮은 제 3 비저항을 갖는 제 3 부분을 더 포함하는,
    전력 반도체 소자.
  5. 제 4 항에 있어서,
    상기 게이트 전극층의 상기 제 1 부분은 제 1 농도의 불순물로 도핑된 폴리실리콘을 포함하고, 상기 제 2 부분은 상기 제 1 농도보다 낮은 제 2 농도의 불순물로 도핑된 폴리실리콘을 포함하고, 상기 제 3 부분은 상기 제 1 농도보다 낮고 상기 제 2 농도보다 높은 제 3 농도의 불순물로 도핑된 폴리실리콘을 포함하는,
    전력 반도체 소자.
  6. 제 1 항에 있어서,
    상기 적어도 하나의 트렌치의 타측의 상기 반도체층에 형성되고, 제 2 도전형을 갖는 플로팅 영역을 더 포함하고,
    상기 게이트 전극층의 바닥면은 상기 플로팅 영역에 의해서 둘러싸인,
  7. 제 1 항에 있어서,
    상기 에미터 영역에 연결된 에미터 전극층을 더 포함하는,
    전력 반도체 소자.
  8. 제 1 항에 있어서,
    상기 드리프트 영역 하부의 상기 반도체층에 형성되고, 제 1 도전형을 갖는 컬렉터 영역을 더 포함하는,
    전력 반도체 소자.
  9. 메인 셀 영역 및 센서 영역을 포함하는 반도체층;
    상기 메인 셀 영역에 형성되고, 제 1 항 내지 제 8 항의 어느 한 항에 따른 전력 반도체 소자를 포함하는, 복수의 전력 반도체 트랜지스터들;
    상기 전력 반도체 트랜지스터들의 전류를 모니터링하기 위해, 상기 센서 영역에 형성된 복수의 전류 센서 트랜지스터들;
    상기 복수의 전력 반도체 트랜지스터들의 에미터 전극과 연결되는 에미터 단자;
    상기 복수의 전류 센서 트랜지스터들의 에미터 전극과 연결되는 전류 센서 단자; 및
    상기 전력 반도체 트랜지스터들의 게이트 전극 및 상기 복수의 전류 센서 트랜지스터들의 게이트 전극과 연결되는 게이트 단자를 포함하는
    전력 반도체 칩.
KR1020200173328A 2020-12-11 2020-12-11 전력 반도체 소자 및 전력 반도체 칩 KR20220083264A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200173328A KR20220083264A (ko) 2020-12-11 2020-12-11 전력 반도체 소자 및 전력 반도체 칩

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200173328A KR20220083264A (ko) 2020-12-11 2020-12-11 전력 반도체 소자 및 전력 반도체 칩

Publications (1)

Publication Number Publication Date
KR20220083264A true KR20220083264A (ko) 2022-06-20

Family

ID=82257687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200173328A KR20220083264A (ko) 2020-12-11 2020-12-11 전력 반도체 소자 및 전력 반도체 칩

Country Status (1)

Country Link
KR (1) KR20220083264A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140057630A (ko) 2011-09-28 2014-05-13 도요타 지도샤(주) Igbt 와 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140057630A (ko) 2011-09-28 2014-05-13 도요타 지도샤(주) Igbt 와 그 제조 방법

Similar Documents

Publication Publication Date Title
US11081575B2 (en) Insulated gate bipolar transistor device and method for manufacturing the same
JP2018152426A (ja) 半導体装置
US11581409B2 (en) Transistor device with a field electrode that includes two layers
EP3474330B1 (en) Lateral insulated-gate bipolar transistor and manufacturing method therefor
CN114497201A (zh) 集成体继流二极管的场效应晶体管、其制备方法及功率器件
US20220216331A1 (en) Semiconductor device and method for designing thereof
KR102369053B1 (ko) 전력 반도체 소자 및 그 제조 방법
KR102437047B1 (ko) 전력 반도체 소자 및 전력 반도체 칩
KR102042834B1 (ko) 전력 반도체 소자 및 그 제조방법
KR20220083264A (ko) 전력 반도체 소자 및 전력 반도체 칩
CN113675265A (zh) 竖向功率半导体器件和制造方法
KR102437048B1 (ko) 전력 반도체 소자 및 전력 반도체 칩
KR20220083265A (ko) 전력 반도체 소자 및 전력 반도체 소자의 제조방법
KR102321272B1 (ko) 전력 반도체 소자 및 그 제조방법
KR102300623B1 (ko) 전력 반도체 소자 및 전력 반도체 칩
US11569360B2 (en) Power semiconductor device and power semiconductor chip
KR102315055B1 (ko) 전력 반도체 소자 및 그 제조 방법
KR20230128846A (ko) 전력 반도체 소자 및 전력 반도체 칩
KR102314769B1 (ko) 전력 반도체 소자 및 그 제조 방법
KR20230128847A (ko) 전력 반도체 소자 및 전력 반도체 칩
KR102398995B1 (ko) 전력 반도체 소자
KR20220079262A (ko) 전력 반도체 소자 및 전력 반도체 칩
KR20220082656A (ko) 전력 반도체 소자 및 전력 반도체 칩
KR102310148B1 (ko) 전력 반도체 소자 및 그 제조 방법
KR20210056147A (ko) 전력 반도체 소자

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E601 Decision to refuse application