JP5679068B2 - Ｉｇｂｔとその製造方法 - Google Patents

Ｉｇｂｔとその製造方法 Download PDF

Info

Publication number
JP5679068B2
JP5679068B2 JP2013535727A JP2013535727A JP5679068B2 JP 5679068 B2 JP5679068 B2 JP 5679068B2 JP 2013535727 A JP2013535727 A JP 2013535727A JP 2013535727 A JP2013535727 A JP 2013535727A JP 5679068 B2 JP5679068 B2 JP 5679068B2
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
type impurity
body region
floating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013535727A
Other languages
English (en)
Other versions
JPWO2013046378A1 (ja
Inventor
賢 妹尾
賢 妹尾
恭輔 宮城
恭輔 宮城
剛 西脇
剛 西脇
順 斎藤
順 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Application granted granted Critical
Publication of JP5679068B2 publication Critical patent/JP5679068B2/ja
Publication of JPWO2013046378A1 publication Critical patent/JPWO2013046378A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本明細書に開示の技術は、ＩＧＢＴに関する。
日本国特許公開公報第２０１０−１０３３２６号（以下、特許文献１という）には、トップボディ領域とフローティング領域とボトムボディ領域を有するＩＧＢＴが開示されている。このＩＧＢＴを製造する際には、トレンチゲート電極を形成した後に、トップボディ領域の深さ範囲内で停止するようにｐ型不純物を注入し、フローティング領域の深さ範囲内で停止するようにｎ型不純物を注入し、ボトムボディ領域の深さ範囲内で停止するようにｐ型不純物を注入する。これによって、トップボディ領域、フローティング領域、及び、ボトムボディ領域を形成する。
特許文献１の製造方法では、トレンチゲート電極を形成した後に各不純物を注入する。このようにトレンチゲート電極の形成後に各領域に不純物を注入すると、トレンチゲート電極の上部に存在する凹部の形状の影響を受けて、トレンチゲート電極の近傍の領域への不純物の注入深さを正確に制御することが困難となる。特許文献１の技術には、凹部の深さを所定値とすることで、トレンチゲート電極の近傍の領域への不純物の注入深さが安定することが説明されている。しかしながら、この方法でも、ある程度の注入深さのばらつきは発生してしまう。この注入深さのばらつきによって、量産されるＩＧＢＴの間で、オン電圧やゲート閾値電圧のばらつきが生じる。
トレンチゲート電極の近傍における不純物の注入深さのばらつきを防止するために、不純物を注入した後に、トレンチゲート電極を形成することも考えられる。しかしながら、特許文献１のように各領域に不純物を直接注入する方法では、高エネルギーによって各不純物を深い位置に注入する必要があるため、半導体基板に対するダメージが大きい。このようにダメージを受けた半導体基板に対してトレンチゲート電極を形成すると、ゲート絶縁膜を形成するための熱処理において、半導体基板中に酸化誘起欠陥（以下、ＯＳＦという）が発生する。ＯＳＦが形成された半導体基板にはリーク電流が生じるため、この方法を採用することは難しい。
したがって、本明細書では、量産されるＩＧＢＴの間でオン電圧とゲート閾値電圧のばらつきを抑制することができる技術を提供する。
本明細書が提供するＩＧＢＴは、半導体基板を備える。ＩＧＢＴは、エミッタ領域、トップボディ領域、フローティング領域、ボトムボディ領域、トレンチ、ゲート絶縁膜、及び、ゲート電極を有する。エミッタ領域は、半導体基板の上面に露出する範囲に形成されているｎ型の領域である。トップボディ領域は、エミッタ領域の下側に形成されているｐ型の領域である。フローティング領域は、トップボディ領域の下側に形成されており、トップボディ領域によってエミッタ領域から分離されているｎ型の領域である。ボトムボディ領域は、フローティング領域の下側に形成されており、フローティング領域によってトップボディ領域から分離されているｐ型の領域である。トレンチは、半導体基板の上面に形成されており、エミッタ領域、トップボディ領域、フローティング領域、及び、ボトムボディ領域を貫通している。ゲート絶縁膜は、トレンチの内面を覆っている。ゲート電極は、トレンチの内部に配置されている。エミッタ領域よりも下側に位置するトップボディ領域とフローティング領域内のｐ型不純物濃度分布を半導体基板の厚み方向に沿って見たときに、ｐ型不純物濃度がエミッタ領域よりも下側に位置するトップボディ領域の上端から下側に向かうに従って減少し、フローティング領域内の第１所定深さで極小値となる。フローティング領域内のｐ型不純物濃度分布を半導体基板の厚み方向に沿って見たときに、第１所定深さよりも下側においては、ｐ型不純物濃度が、第１所定深さからフローティング領域の下端に至るまで下側に向かうに従って上昇する、または、第１所定深さから下側に向かうに従って上昇した第２所定深さで極大値となり、第２所定深さからフローティング領域の下端に至るまで下側に向かうに従って減少する。
なお、トップボディ領域は、エミッタ領域の下側だけでなく、エミッタ領域の側方に形成されていてもよい。また、上記の「半導体基板の上面に露出する範囲」とは、半導体基板上に形成された電極や絶縁膜を除去した場合に、半導体基板の上面に現れる範囲を意味する。したがって、表面が電極や絶縁膜に覆われている領域であっても、「半導体基板の上面に露出する範囲」に該当する場合がある。また、本明細書において半導体基板中の不純物濃度分布に関して説明する際には、振幅が不純物濃度の３０％よりも小さい波形は、測定誤差によるノイズであり、極大値または極小値として扱わない。例えば、図４１のグラフＡに示すようなトップボディ領域及びフローティング領域内のｐ型不純物濃度分布が得られた場合には、プラスピーク値Ａ１及びマイナスピーク値Ａ２は、極大値及び極小値として扱わない。これは、値Ａ１、Ａ２を含む波形の振幅Ａｗ（＝（Ａ１−Ａ２）／２）が、値Ａ１と値Ａ２の平均値Ａ３の３０％より小さいためである。このように小さい波形を無視すると、グラフＡは、グラフＢのように見なすことができる。また、グラフＢのプラスピーク値Ｂ１は極大値として扱い、マイナスピーク値Ｂ２は極小値として扱う。これは、値Ｂ１、値Ｂ２を含む波形の振幅Ｂｗ（＝（Ｂ１−Ｂ２）／２）が、値Ｂ１と値Ｂ２の平均値Ｂ３の３０％より大きいためである。したがって、図４１に示すグラフＡは、「ｐ型不純物濃度がエミッタ領域よりも下側に位置するトップボディ領域の上端から下側に向かうに従って減少し、フローティング領域内の所定深さで極小値となる」との構成を有している。なお、図４１は、説明のために例示されたものであり、請求項を限定するものではない。例えば、プラスピーク値Ｂ１は、ボトムボディ領域内に存在しなくてもよい。
このように、下側に向かうに従って減少するようにｐ型不純物濃度が分布しているトップボディ領域は、半導体基板の上面近傍（エミッタ領域の深さ範囲内）にｐ型不純物を注入し、注入したｐ型不純物を拡散することで形成することができる。この方法では、浅い位置に注入したｐ型不純物を拡散することでトップボディ領域を形成するので、トレンチゲート電極（トレンチ内に配置されたゲート電極とゲート絶縁膜のセット）を形成した後にトップボディ領域を形成しても、トレンチゲート電極の形状によってトップボディ領域内のｐ型不純物濃度分布にほとんど影響が生じない。また、この方法では、トップボディ領域を形成した後にトレンチゲート電極を形成することもできる。この場合でも、トップボディ領域とその周辺にＯＳＦはほとんど生じない。これは、半導体基板の上面近傍にｐ型不純物が注入されるため、トップボディ領域内にｐ型不純物のピークがなく、トップボディ領域にダメージがほとんど加わらないためである。このように、このトップボディ領域は、トレンチゲート電極の形成前でも、トレンチゲート電極の形成後でも、安定して形成することができる。トップボディ領域のｐ型不純物濃度分布は、ＩＧＢＴのゲート閾値電圧に大きく影響する。したがって、このＩＧＢＴを量産した場合には、量産されるＩＧＢＴの間でゲート閾値電圧のばらつきが生じ難い。また、ｐ型不純物濃度の極小値を有するフローティング領域は、フローティング領域よりも下側の領域（例えば、ボトムボディ領域）にｐ型不純物を注入することで実現できる。このようにフローティング領域にｐ型不純物濃度の極小値を設けることで、フローティング領域におけるｎ型不純物とｐ型不純物との濃度差が大きくなるので、フローティング領域を安定して形成することができる。フローティング領域の不純物濃度は、ＩＧＢＴのオン電圧に影響する。したがって、このＩＧＢＴを量産した場合には、量産されるＩＧＢＴの間でオン電圧のばらつきが生じ難い。また、上述したフローティング領域よりも下側の領域へのｐ型不純物の注入は、高エネルギーによる注入になるので、トレンチゲート電極を形成した後に行う必要がある。トレンチゲート電極を形成した後に深い位置へのｐ型不純物の注入を行うと、上述したように、トレンチゲート電極の近傍で不純物の注入深さが安定しない。したがって、フローティング領域よりも下側の領域（例えば、ボトムボディ領域）の不純物濃度の制御が困難となる。しかしながら、本発明者らは、フローティング領域よりも下側のトレンチゲート電極の近傍の不純物濃度分布は、ＩＧＢＴの特性（オン電圧とゲート閾値電圧等）に大きく影響しないことを発見した。したがって、フローティング領域よりも下側の領域の不純物濃度分布のばらつきに起因するＩＧＢＴの特性のばらつきはほとんど生じない。したがって、このＩＧＢＴが量産されたときに、ＩＧＢＴの間でオン電圧とゲート閾値電圧がばらつき難い。
上述したＩＧＢＴは、フローティング領域内のｎ型不純物濃度分布を半導体基板の厚み方向に沿って見たときに、フローティング領域内にｎ型不純物濃度の極大値が存在しないことが好ましい。
このようなフローティング領域は、半導体基板の上面近傍（エミッタ領域の深さ範囲内）にｎ型不純物を注入し、注入したｎ型不純物を拡散することで形成することができる。若しくは、このようなフローティング領域は、エピタキシャル成長により形成することもできる。これらの方法によれば、トレンチゲート電極の形状の影響を受けずにフローティング領域内のｎ型不純物濃度を制御できる。したがって、このＩＧＢＴが量産されたときに、ＩＧＢＴの間でオン電圧のばらつきがさらに生じ難い。
上述したＩＧＢＴは、フローティング領域が、エピタキシャル層により形成されていることが好ましい。
このような構成によれば、フローティング領域内のｎ型不純物濃度をほぼ一定とすることができる。したがって、フローティング領域内のｎ型不純物濃度をより正確に制御することができる。したがって、このＩＧＢＴが量産されたときに、ＩＧＢＴの間でオン電圧のばらつきがさらに生じ難い。
上述したＩＧＢＴは、フローティング領域とボトムボディ領域内のｐ型不純物濃度分布を半導体基板の厚み方向に沿って見たときに、ｐ型不純物濃度が、第１所定深さからフローティング領域の下端に至るまで下側に向かうに従って上昇し、ボトムボディ領域内にｐ型不純物濃度の極大値が存在することが好ましい。
このようにボトムボディ領域内にｐ型不純物濃度の極大値が存在すると、ＩＧＢＴを量産したときに、ＩＧＢＴの間でフローティング領域の下端の位置がばらつき難い。したがって、このＩＧＢＴが量産されたときは、ＩＧＢＴの間でオン電圧のばらつきがさらに生じ難い。
上述したＩＧＢＴは、半導体基板の厚み方向に沿ったフローティング領域の幅が、ゲート絶縁膜から離れた位置よりもゲート絶縁膜に接している位置において広いことが好ましい。
このように、ホールが流れ易いゲート絶縁膜近傍でフローティング領域の幅が広くなっていると、ＩＧＢＴがオンしているときにフローティング領域よりも下側の領域（例えば、ドリフト領域）により多くのホールを蓄積することができる。したがって、この構成によれば、ＩＧＢＴのオン電圧を低減することができる。
上述したＩＧＢＴは、ボトムボディ領域の下端が、ゲート絶縁膜から離れた位置よりもゲート絶縁膜に接している位置において下側に位置していることが好ましい。
このような構成によれば、ＩＧＢＴの帰還容量を低減することができる。
また、本明細書は、新たなＩＧＢＴの製造方法を提供する。この製造方法は、半導体基板の上面に露出する範囲にｎ型のエミッタ領域を形成する工程と、半導体基板の上面にエミッタ領域の深さ範囲内で停止するようにｐ型不純物を注入し、注入したｐ型不純物を拡散させることによって、エミッタ領域の深さ範囲の下側にｐ型のトップボディ領域を形成する工程と、半導体基板の上面にエミッタ領域の深さ範囲内で停止するようにｎ型不純物を注入し、注入したｎ型不純物を拡散させることによって、トップボディ領域の深さ範囲の下側にｎ型のフローティング領域を形成する工程と、半導体基板の上面にトレンチを形成し、トレンチの内面を覆うゲート絶縁膜、及び、トレンチ内に配置されたゲート電極を形成する工程と、トレンチ、ゲート絶縁膜、及び、ゲート電極を形成した後に、半導体基板の上面にフローティング領域の深さ範囲よりも下側の深さで停止するようにｐ型不純物を注入して、フローティング領域の深さ範囲の下側にｐ型のボトムボディ領域を形成する工程を有している。上記各工程の実施後に、トレンチが、エミッタ領域、トップボディ領域、フローティング領域、及び、ボトムボディ領域を貫通するように配置される。
なお、エミッタ領域を形成する工程、トップボディ領域を形成する工程、フローティング領域を形成する工程、トレンチ、ゲート絶縁膜、及び、ゲート電極を形成する工程は、どのような順序で行ってもよい。したがって、上記の「エミッタ領域の深さ範囲」は、既に形成されているエミッタ領域の深さ範囲である場合と、これから形成されるエミッタ領域の深さ範囲である場合とがある。同様に「トップボディ領域の深さ範囲」及び「フローティング領域の深さ範囲」も、既に形成されている領域の深さ範囲である場合と、これから形成される領域の深さ範囲である場合とがある。また、本明細書において、所定の深さ範囲で停止するように不純物を注入するとは、注入する不純物の平均停止位置がその所定の深さ範囲となることを意味する。
この方法によれば、不純物拡散によってトップボディ領域とフローティング領域を安定して形成することができる。また、トレンチゲート電極形成後に深い位置へｐ型不純物を注入することでボトムボディ領域を形成するので、フローティング領域のｐ型不純物をそれほど上昇させることなくボトムボディ領域を形成することができる。したがって、この製造方法によりＩＧＢＴを量産すると、量産されるＩＧＢＴの間でオン電圧とゲート閾値電圧がばらつくことが抑制される。
上述した製造方法は、トレンチ、ゲート絶縁膜、及び、ゲート電極を形成する工程よりも前に、トップボディ領域を形成する工程及びフローティング領域を形成する工程を実施することが好ましい。
この製造方法によれば、ゲート絶縁膜を形成する際に、ゲート絶縁膜近傍のフローティング領域の幅が広がる。したがって、この製造方法によれば、よりオン電圧が低いＩＧＢＴを製造することができる。
上述した製造方法は、ボトムボディ領域を形成する工程で、ゲート電極の上面が半導体基板の上面よりも下側に存在している状態で、半導体基板にｐ型不純物を注入することが好ましい。
この製造方法によれば、ボトムボディ領域を、その下端がゲート絶縁膜から離れた位置よりもゲート絶縁膜に接している位置において下側に位置するように形成することができる。したがって、ＩＧＢＴの帰還容量を低減することができる。
また、本明細書は、他の製造方法を提供する。このＩＧＢＴの製造方法は、基礎基板の上面に、ｎ型半導体からなるエピタキシャル層を成長させる工程と、エピタキシャル層の上面に露出する範囲にｎ型のエミッタ領域を形成する工程と、エピタキシャル層の上面にエミッタ領域の深さ範囲内で停止するようにｐ型不純物を注入し、注入したｐ型不純物を拡散させることによって、エミッタ領域の深さ範囲の下側にｐ型のトップボディ領域を形成する工程と、エピタキシャル層の上面にトレンチを形成し、トレンチの内面を覆うゲート絶縁膜、及び、トレンチ内に配置されたゲート電極を形成する工程と、トレンチ、ゲート絶縁膜、及び、ゲート電極を形成した後に、エピタキシャル層の上面に基礎基板内で停止するようにｐ型不純物を注入して、基礎基板内にｐ型のボトムボディ領域を形成する工程を有している。上記各工程の実施後に、トップボディ領域とボトムボディ領域の間にｎ型のエピタキシャル層が残存してフローティング領域を構成し、トレンチが、エミッタ領域、トップボディ領域、フローティング領域、及び、ボトムボディ領域を貫通するように配置される。
この製造方法によれば、エピタキシャル成長と不純物拡散によって、トップボディ領域とフローティング領域を安定して形成することができる。したがって、この製造方法によりＩＧＢＴを量産すると、ＩＧＢＴの間でオン電圧とゲート閾値電圧がばらつくことが抑制される。また、この製造方法では、フローティング領域がｎ型のエピタキシャル層により構成される。したがって、フローティング領域内のｎ型不純物濃度を略一定とすることができる。したがって、このＩＧＢＴを量産した場合には、ＩＧＢＴの間でオン電圧のばらつきがさらに生じ難い。
エピタキシャル層を成長させる上記製造方法は、トレンチ、ゲート絶縁膜、及び、ゲート電極を形成する工程よりも前に、トップボディ領域を形成する工程を実施することが好ましい。
この製造方法によれば、ゲート絶縁膜を形成する際に、ゲート絶縁膜近傍のｎ型エピタキシャル層（すなわち、フローティング領域）の幅が広がる。したがって、この製造方法によれば、よりオン電圧が低いＩＧＢＴを製造することができる。
エピタキシャル層を成長させる上記製造方法は、ボトムボディ領域を形成する工程では、ゲート電極の上面が半導体基板の上面よりも下側に存在している状態で、半導体基板にｐ型不純物を注入することが好ましい。
この製造方法によれば、ボトムボディ領域を、その下端がゲート絶縁膜から離れた位置よりもゲート絶縁膜に接している位置において下側に位置するように形成することができる。したがって、ＩＧＢＴの帰還容量を低減することができる。
第１実施形態のＩＧＢＴ１０の縦断面図。 エミッタ電極６０、キャップ絶縁膜４６、層間絶縁膜４７の図示を省略したＩＧＢＴ１０の上面図。 図１のＡ−Ａ線における半導体基板内の不純物濃度分布を示すグラフ。 図１のＢ−Ｂ線における半導体基板内の不純物濃度分布を示すグラフ。 ＩＧＢＴ１０の製造方法を示すフローチャート。 図５の製造方法の開始前における半導体基板１００の縦断面図。 ステップＳ２実施後の半導体基板１００の縦断面図。 図７のＣ−Ｃ線における半導体基板１００内の不純物濃度分布を示すグラフ。 ステップＳ４実施後の半導体基板１００の縦断面図。 図９のＤ−Ｄ線における半導体基板１００内の不純物濃度分布を示すグラフ。 ステップＳ６実施後の半導体基板１００の縦断面図。 図１１のＥ−Ｅ線における半導体基板１００内の不純物濃度分布を示すグラフ。 ステップＳ８実施後の半導体基板１００の縦断面図。 ステップＳ１０実施後の半導体基板１００の縦断面図。 ステップＳ１２実施後の半導体基板１００の縦断面図。 図１５のゲート電極４４の上面の拡大図。 ステップＳ１４実施後の半導体基板１００の縦断面図。 ステップＳ１６実施後の半導体基板１００の縦断面図。 フローティング領域２４の幅広部の別の形成方法を説明する縦断面図。 フローティング領域２４の幅広部の別の形成方法を説明する縦断面図。 幅広部２４ｂを有するＩＧＢＴの縦断面図。 第１変形例のＩＧＢＴの図２に対応する上面図。 第２変形例のＩＧＢＴの図２に対応する上面図。 第３変形例のＩＧＢＴの図４に対応する箇所の不純物濃度分布のグラフ。 第４変形例のＩＧＢＴの図３に対応する箇所の不純物濃度分布のグラフ。 第５変形例のＩＧＢＴの図３に対応する箇所の不純物濃度分布のグラフ。 第６変形例のＩＧＢＴの図３に対応する箇所の不純物濃度分布のグラフ。 第７変形例のＩＧＢＴの図３に対応する箇所の不純物濃度分布のグラフ。 第８変形例のＩＧＢＴの図３に対応する箇所の不純物濃度分布のグラフ。 第２実施形態のＩＧＢＴの図３に対応する箇所の不純物濃度分布のグラフ。 第２実施形態のＩＧＢＴの製造方法を示すフローチャート。 ステップＳ３２実施後の半導体基板３００の縦断面図。 図３２のＧ−Ｇ線における半導体基板３００内の不純物濃度分布を示すグラフ。 ステップＳ３４実施後の半導体基板３００の縦断面図。 ステップＳ４２実施後の半導体基板３００の縦断面図。 ステップＳ４４実施後の半導体基板３００の縦断面図。 第８変形例のＩＧＢＴの図３０に対応する箇所の不純物濃度分布のグラフ。 第９変形例のＩＧＢＴの図３０に対応する箇所の不純物濃度分布のグラフ。 第１０変形例のＩＧＢＴの図３０に対応する箇所の不純物濃度分布のグラフ。 第１１変形例のＩＧＢＴの図３０に対応する箇所の不純物濃度分布のグラフ。 不純物濃度分布の極大値、極小値を説明するグラフ。
（第１実施形態）
図１に示すＩＧＢＴ１０は、半導体基板１２と、半導体基板１２の上面及び下面に形成された電極、絶縁膜等により構成されている。
半導体基板１２の上面には、複数のトレンチ４０が形成されている。各トレンチ４０の内面は、ゲート絶縁膜４２に覆われている。各トレンチ４０の内部には、ゲート電極４４が形成されている。ゲート電極４４の上面は、キャップ絶縁膜４６に覆われている。また、キャップ絶縁膜４６上には、層間絶縁膜４７が形成されている。但し、図示しない位置で、ゲート電極４４は外部に接続可能とされている。以下では、トレンチ４０内に形成されたゲート絶縁膜４２とゲート電極４４をまとめて、トレンチゲート電極４８という場合がある。図２に示すように、各トレンチゲート電極４８は、互いに平行に伸びている。
半導体基板１２の内部には、エミッタ領域２０、トップボディ領域２２、フローティング領域２４、ボトムボディ領域２６、ドリフト領域２８、バッファ領域３０、及び、コレクタ領域３２が形成されている。
エミッタ領域２０は、ｎ型領域であり、半導体基板１２の上面に露出する範囲に選択的に形成されている。エミッタ領域２０は、ゲート絶縁膜４２に接している。図２に示すように、エミッタ領域２０は、トレンチゲート電極４８に沿って平行に延びている。
トップボディ領域２２は、ｐ型領域であり、エミッタ領域２０の下側とエミッタ領域２０の側方に形成されている。図１、２に示すように、トップボディ領域２２は、２つのエミッタ領域２０の間において、半導体基板１２の上面に露出している。また、トップボディ領域２２は、エミッタ領域２０の下側において、ゲート絶縁膜４２に接している。
フローティング領域２４は、ｎ型領域であり、トップボディ領域２２の下側に形成されている。フローティング領域２４は、トップボディ領域２２によってエミッタ領域２０から分離されている。フローティング領域２４は、ゲート絶縁膜４２に接している。フローティング領域２４の上側の境界は、ゲート絶縁膜４２に近づくほど上側に変位している。フローティング領域２４の下側の境界は、ゲート絶縁膜４２に近づくほど下側に変位している。したがって、半導体基板１２の厚み方向に沿ったフローティング領域２４の幅は、位置によって変化している。すなわち、ゲート絶縁膜４２に接している位置のフローティング領域２４の幅Ｗ１は、ゲート絶縁膜４２から離れている位置のフローティング領域２４の幅Ｗ２よりも大きい。以下では、幅Ｗ１を有する部分のフローティング領域２４を幅広部２４ａという。
ボトムボディ領域２６は、ｐ型領域であり、フローティング領域２４の下側に形成されている。ボトムボディ領域２６は、フローティング領域２４によってトップボディ領域２２から分離されている。ボトムボディ領域２６は、ゲート絶縁膜４２と接している。ボトムボディ領域２６の下側の境界は、ゲート絶縁膜４２から離れた位置よりもゲート絶縁膜４２に接している位置において下側に位置している。すなわち、ゲート絶縁膜４２に接する部分のボトムボディ領域２６に、ゲート絶縁膜４２に沿って下側に変位している変位部２６ａが形成されている。
ドリフト領域２８は、低濃度のｎ型不純物を含有するｎ型領域である。ドリフト領域２８は、ボトムボディ領域２６の下側に形成されている。ドリフト領域２８は、ボトムボディ領域２６によってフローティング領域２４から分離されている。ドリフト領域２８は、トレンチ４０の下端に位置するゲート絶縁膜４２と接している。
バッファ領域３０は、ドリフト領域２８よりも高い濃度のｎ型不純物を含有するｎ型領域である。バッファ領域３０は、ドリフト領域２８の下側に形成されている。
コレクタ領域３２は、高濃度のｐ型不純物を含有するｐ型領域である。コレクタ領域３２は、半導体基板１２の下面に露出する範囲に形成されている。コレクタ領域３２は、ドリフト領域２８とバッファ領域３０によって、ボトムボディ領域２６から分離されている。
上記のように半導体基板１２の内部に各領域が形成されているので、各トレンチ４０は、エミッタ領域２０、トップボディ領域２２、フローティング領域２４、及び、ボトムボディ領域２６を貫通して、ドリフト領域２８に達するように配置されている。また、ゲート電極４４は、トレンチ４０の側面のゲート絶縁膜４２を介して、エミッタ領域２０、トップボディ領域２２、フローティング領域２４、及び、ボトムボディ領域２６と対向している。
半導体基板１２の上面には、エミッタ電極６０が形成されている。エミッタ電極６０は、エミッタ領域２０とトップボディ領域２２に対してオーミック接続されている。エミッタ電極６０は、キャップ絶縁膜４６、層間絶縁膜４７によってゲート電極４４から絶縁されている。半導体基板１２の下面には、コレクタ電極６２が形成されている。コレクタ電極６２は、コレクタ領域３２に対してオーミック接続されている。
図３は、図１のＡ−Ａ線に沿って見たときの半導体基板１２中のｎ型不純物とｐ型不純物の濃度分布を示しており、図４は、図１のＢ−Ｂ線に沿って見たときの半導体基板１２中のｎ型不純物とｐ型不純物の濃度分布を示している。なお、図３、４、及び、その他の不純物濃度分布を示す図（図４１を除く）では、測定誤差レベルの微小なノイズ波形を除去したグラフを示している。また、これらの図においては、濃度を示す軸として、対数軸を用いている。
図３に示すように、ｐ型不純物濃度は、エミッタ領域２０の上端において最大値である。ｐ型不純物濃度は、エミッタ領域２０の上端から下側に向かうに従って減少し、フローティング領域２４内で極小値ＰＬＬとなる。ｐ型不純物濃度は、その極小値ＰＬＬの位置から下側に向かうに従って増加し、ボトムボディ領域２６内で極大値ＰＬＨとなる。ｐ型不純物濃度は、その極大値ＰＬＨの位置から下側に向かうに従って減少し、ボトムボディ領域２６とドリフト領域２８の境界において略ゼロとなる。
ｎ型不純物濃度は、エミッタ領域２０の上端において最大値である。ｎ型不純物濃度は、エミッタ領域２０の上端から下側に向かうに従って減少する。そのｎ型不純物濃度の減少割合は、トップボディ領域２２内の位置２２ｃで緩やかになる。しかし、位置２２ｃから下側の領域でも、ｎ型不純物濃度は、下側に向かうに従って減少する。ｎ型不純物濃度は、ボトムボディ領域２６内で値ＮＬまで低下し、ドリフト領域２８内ではｎ型不純物濃度が値ＮＬで略一定となる。
また、図４に示すように、Ｂ−Ｂ線においても、ｐ型不純物濃度は、Ａ−Ａ線におけるｐ型不純物濃度と略同様に分布している。また、Ｂ−Ｂ線においては、エミッタ領域２０の深さ範囲で、ｎ型不純物濃度がｐ型不純物濃度より低くなっている。Ｂ−Ｂ線でも、エミッタ領域２０の深さ範囲よりも下側では、ｎ型不純物濃度は、Ａ−Ａ線におけるｎ型不純物濃度と略同様に分布している。
次に、ＩＧＢＴ１０の製造方法について説明する。ＩＧＢＴ１０は、図５に示すフローチャートに従って製造される。ＩＧＢＴ１０は、図６に示す半導体基板１００から製造される。半導体基板１００は、ドリフト領域２８と略同じｎ型不純物濃度ＮＬ（本実施形態では、約１×１０１４ｃｍ３）を有するｎ型のシリコン基板である。半導体基板１００の厚みは約７００μｍである。
ステップＳ２では、図７に示すように、半導体基板１００にフローティング領域２４を形成する。具体的には、まず、半導体基板１００の上面に、ｎ型不純物（本実施形態では、リン）をイオン注入する。ここでは、イオンの加速エネルギーを３０ｋｅＶ〜３００ｋｅＶとし、ドーズ量を１×１０１１〜１×１０１４／ｃｍ２とする。ｎ型不純物の注入は、注入されるｎ型不純物が半導体基板１００の上面近傍の領域（後にエミッタ領域２０が形成される深さ範囲）で停止するように行う。より詳細には、ｎ型不純物の注入は、注入されるｎ型不純物の平均停止位置が半導体基板１００の上面近傍の領域（後にエミッタ領域２０が形成される深さ範囲）となるように行う。次に、半導体基板１００を熱処理する。ここでは、窒素（Ｎ２）または酸素（Ｏ２）雰囲気下で、半導体基板１００を、９００〜１２５０℃の温度に３０〜１２０分間保持する。なお、熱処理の雰囲気は、窒素と酸素の混合雰囲気であってもよいし、酸素、窒素、またはこれらの混合気体に、水素（Ｈ２）が添加された雰囲気であってもよい。熱処理を行うことで、半導体基板１００に注入されたｎ型不純物が拡散し、活性化する。これによって、図７に示すように、半導体基板１００に、フローティング領域２４が形成される。図８に示すように、フローティング領域２４内では、半導体基板１００の上面の位置で最もｎ型不純物濃度が高く、その位置から下側に向かうほど不純物濃度が減少する。このようにｎ型不純物濃度が分布するのは、半導体基板１００の上面近傍で停止するようにｎ型不純物を注入し、そのｎ型不純物を拡散させたためである。
ステップＳ４では、図９に示すように、半導体基板１００にトップボディ領域２２を形成する。具体的には、まず、半導体基板１００の上面に、ｐ型不純物（本実施形態では、ボロン）をイオン注入する。ここでは、イオンの加速エネルギーを３０ｋｅＶ〜１５０ｋｅＶとし、ドーズ量を１×１０１１〜５×１０１４／ｃｍ２とする。ｐ型不純物の注入は、注入されるｐ型不純物が半導体基板１００の上面近傍の領域（後にエミッタ領域２０が形成される深さ範囲）で停止するように行う。より詳細には、ｐ型不純物の注入は、注入されるｐ型不純物の平均停止位置が半導体基板１００の上面近傍の領域（後にエミッタ領域２０が形成される深さ範囲）となるように行う。次に、半導体基板１００を熱処理する。ここでは、窒素、酸素、窒素と酸素の混合気体、または、これらに水素を添加した気体の雰囲気下で、半導体基板１００を、９００〜１２５０℃の温度で３０〜１２０分間保持する。熱処理を行うことで、半導体基板１００に注入したｐ型不純物が拡散し、活性化する。これによって、図９に示すように、半導体基板１００の内部に、トップボディ領域２２が形成される。図１０に示すように、半導体基板１００内のｐ型不純物濃度は、半導体基板１００の上面の位置で最も高く、その位置から下側に向かうほど減少する。このようにｐ型不純物濃度が分布するのは、半導体基板１００の上面近傍で停止するようにｐ型不純物を注入し、そのｐ型不純物を拡散させたためである。
ステップＳ６では、図１１に示すように、半導体基板１００にエミッタ領域２０を形成する。具体的には、まず、半導体基板１００の上面にレジストを形成する。レジストは、エミッタ領域２０を形成しない範囲（図１１においてトップボディ領域２２が半導体基板１００の上面に露出している範囲）を覆うように形成する。次に、半導体基板１００の上面に、ｎ型不純物（本実施形態では、ヒ素）をイオン注入する。ここでは、イオンの加速エネルギーを３０ｋｅＶ〜１５０ｋｅＶとし、ドーズ量を１×１０１３〜１×１０１６／ｃｍ２とする。これによって、レジストに覆われていない範囲の半導体基板１００の上面に、ｎ型不純物を注入する。また、ｎ型不純物の注入は、ｎ型不純物が半導体基板１００の上面近傍の領域で停止するように行う。次に、半導体基板１００を熱処理する。ここでは、窒素、酸素、窒素と酸素の混合気体、または、これらに水素を添加した気体の雰囲気下で、半導体基板１００を、９００〜１２５０℃の温度に２０〜１２０分間保持する。熱処理を行うことで、半導体基板１００に注入したｎ型不純物が拡散し、活性化する。これによって、図１１に示すように、エミッタ領域２０が形成される。図１２に示すように、エミッタ領域２０内のｎ型不純物濃度は、半導体基板１００の上面の位置で最も高く、その位置から下側に向かうほど減少する。このようにｎ型不純物濃度が分布するのは、半導体基板１００の上面近傍で停止するようにｎ型不純物を注入し、そのｎ型不純物を拡散させたためである。
ステップＳ８では、図１３に示すように、半導体基板１００の上面にトレンチ４０を形成する。具体的には、まず、半導体基板１００の上面にエッチングマスクを形成する。エッチングマスクには、トレンチ４０を形成すべき領域に開口部を形成しておく。次に、ＲＩＥ等の異方性エッチングによって、開口部内の半導体基板１００の上面をエッチングする。これによって、半導体基板１００の上面に、トレンチ４０を形成する。トレンチ４０は、図１のドリフト領域２８に相当する深さまで達するように形成する。エッチングマスクは、エッチング後に除去する。
ステップＳ１０では、酸化雰囲気中で半導体基板１００を８００℃〜１１５０℃で熱処理する。これによって、図１４に示すように、半導体基板１００の表面に酸化膜を形成する。このとき、トレンチ４０の内面にも酸化膜が形成される。トレンチ４０の内面に形成された酸化膜は、ゲート絶縁膜４２である。トレンチ４０の内面に酸化膜（ゲート絶縁膜４２）が成長する際に、成長する酸化膜が周囲の領域からｐ型不純物を吸収するとともに、酸化膜自身の中から周囲の領域にｎ型不純物を排出する。この現象は、一般に偏析と呼ばれる。この偏析のため、ゲート絶縁膜４２を形成すると、図１４に示すように、ゲート絶縁膜４２の近傍のフローティング領域２４の幅（半導体基板１００の厚み方向に沿った幅）が広がる。その結果、ゲート絶縁膜４２に接する範囲にフローティング領域２４の幅広部２４ａが形成される。
ステップＳ１２では、半導体基板１００の表面にポリシリコンを成長させる。これによって、トレンチ４０の内部にポリシリコンを充填する。次に、エッチングによって、半導体基板１００の上面に形成されたポリシリコンを除去する。その結果、半導体基板１００が図１５に示す状態となる。図１５に示すように、トレンチ４０の内部に残ったポリシリコンによってゲート電極４４が形成される。なお、ステップＳ１２は、図１６に示すように、ゲート電極４４の上面が半導体基板１００の上面よりも下側に位置するように行う。すなわち、ステップＳ１２の実施後に、ゲート電極４４と半導体基板１００の上面との間に段差Ｈ１が形成される。
ステップＳ１３では、酸化雰囲気中で半導体基板１００を熱処理する。これによって、ゲート電極４４の上面を酸化させて、キャップ絶縁膜４６を形成する。ここでは、厚さが約３０ｎｍのキャップ絶縁膜４６を形成する。
ステップＳ１４では、ボトムボディ領域２６を形成するために、半導体基板１００にｐ型不純物を注入する。具体的には、まず、半導体基板１００の上面に、ｐ型不純物（本実施形態では、ボロン）をイオン注入する。ここでは、イオンの加速エネルギーを３００ｋｅＶ〜３ＭｅＶとし、ドーズ量を１×１０１１〜１×１０１４ｃｍ２とする。このｐ型不純物の注入は、ｐ型不純物がフローティング領域２４の下側の領域（ボトムボディ領域２６を形成すべき深さ範囲）で停止するように行う。より詳細には、このｐ型不純物の注入は、注入されるｐ型不純物の平均停止位置がフローティング領域２４の下側の領域（ボトムボディ領域２６を形成すべき深さ範囲）となるように行う。
ステップＳ１５では、ＣＶＤによって、半導体基板１００上に層間絶縁膜４７を形成する。ここでは、厚さが約１０００ｎｍの層間絶縁膜４７を形成する。
ステップＳ１６では、ボトムボディ領域２６を形成する。具体的には、リフローによって半導体基板１００を熱処理する。この熱処理では、窒素雰囲気（すなわち、非酸化雰囲気）中で、半導体基板１００を９００〜１０００℃の温度に１５〜６０分間維持する。熱処理を行うことで、ステップＳ１４で半導体基板１００に注入されたｐ型不純物が拡散し、活性化する。これによって、図１７に示すように、半導体基板１００にボトムボディ領域２６が形成される。なお、この熱処理は非酸化雰囲気中で行われるので、半導体基板１００中にＯＳＦが発生することが防止される。また、ボトムボディ領域２６の下側のｎ型領域は、ドリフト領域２８である。ステップＳ１４を実施すると、図１７のＦ−Ｆ線に沿った半導体基板１００内の不純物濃度分布が、図３に示す分布となる。ボトムボディ領域２６内にｐ型不純物濃度の極大値ＰＬＨが形成されるのは、ステップＳ１４のイオン注入を、ボトムボディ領域２６を形成すべき範囲内にｐ型不純物が停止するように実施するためである。また、このようにボトムボディ領域２６のｐ型不純物濃度が高くなるので、フローティング領域２４内にｐ型不純物濃度の極小値ＰＬＬが形成される。
なお、上述したように、ステップＳ１４のｐ型不純物の注入時において、ゲート電極４４の上面と半導体基板１００の上面との間に段差Ｈ１が形成されている。このため、段差Ｈ１の形状の影響によって、トレンチゲート電極４８の近傍の領域では、トレンチゲート電極４８から離れた領域よりも、ｐ型不純物の平均停止位置が下側になる。このため、ゲート絶縁膜４２に接する範囲のボトムボディ領域２６に、変位部２６ａが形成される。
ステップＳ１７では、エミッタ領域２０とトップボディ領域２２を覆っている絶縁膜を除去する。次に、図１８に示すように、半導体基板１００の上面にエミッタ電極６０を形成する。
ステップＳ１８では、半導体基板１００の下面に対する加工を行う。具体的には、まず、半導体基板１００の下面を研磨して、半導体基板１００を薄くする。次に、半導体基板１００の下面に対するイオン注入と熱処理によって、半導体基板１００の内部にバッファ領域３０とコレクタ領域３２を形成する。その後、半導体基板１００の下面にコレクタ電極６２を形成する。ステップＳ１８を実施すると、図１に示すＩＧＢＴ１０が完成する。
次に、ＩＧＢＴ１０の動作について説明する。エミッタ電極６０とコレクタ電極６２の間にコレクタ電極６２がプラスとなる電圧を印加した状態で、ゲート電極４４にゲート閾値電圧（ＩＧＢＴ１０をオンさせるのに必要最小限のゲート電圧）以上の電圧を印加すると、ＩＧＢＴ１０がオンする。すなわち、ゲート絶縁膜４２に接している範囲のトップボディ領域２２とボトムボディ領域２６にチャネルが形成され、電子が、エミッタ領域２０からチャネルを通ってコレクタ領域３２へ流れる。同時に、ホールが、コレクタ領域３２からドリフト領域２８に流入する。ドリフト領域２８へのホールの流入によって、ドリフト領域２８で伝導度変調現象が起こり、ドリフト領域２８の電気抵抗が下がる。したがって、電子は、低損失でドリフト領域２８内を流れる。また、ドリフト領域２８に流入したホールは、ドリフト領域２８からトップボディ領域２２に向かって流れる。しかしながら、ドリフト領域２８とトップボディ領域２２の間にはフローティング領域２４が存在しており、このフローティング領域２４が障壁となってホールがトップボディ領域２２に向かって移動することを抑制する。このため、ドリフト領域２８内のホールの濃度が高くなり、ドリフト領域２８の電気抵抗がより低減される。これによって、ＩＧＢＴ１０のオン電圧が低減される。
また、上述した製造方法では、半導体基板１００の上面近傍に注入したｐ型不純物を拡散させることで、トップボディ領域２２を形成した。その結果、トップボディ領域２２内において、ｐ型不純物濃度が上側から下側に向かうに従って減少している。この方法によれば、半導体基板１００にＯＳＦ等の欠陥を形成することなく、かつ、トレンチゲート電極４８の形状の影響を受けることなく、トップボディ領域２２を形成することができる。すなわち、トップボディ領域２２の位置やトップボディ領域２２内のｐ型不純物濃度を正確に制御することができる。このため、第１実施形態のＩＧＢＴ１０を量産すると、量産されるＩＧＢＴ１０の間でゲート閾値電圧がばらつき難い。
また、上述した製造方法では、トレンチゲート電極４８を形成した後にボトムボディ領域２６の深さに直接ｐ型不純物を注入することで、ボトムボディ領域２６を形成した。このため、フローティング領域２４内のｐ型不純物濃度をほとんど上昇させることなく、ボトムボディ領域２６を形成することができる。その結果、フローティング領域２４内にｐ型不純物濃度の極小値ＰＬＬが形成されている。このため、フローティング領域２４内において、ｎ型不純物とｐ型不純物の濃度差が比較的大きい。これによって、フローティング領域２４が安定して形成されやすくなっている。このため、第１実施形態のＩＧＢＴ１０を量産すると、量産されるＩＧＢＴ１０の間では、オン電圧がばらつき難い。
また、このようにトレンチゲート電極４８を形成した後にボトムボディ領域２６の深さにｐ型不純物を注入すると、トレンチゲート電極４８の上部の段差Ｈ１の形状に応じて、トレンチゲート電極４８近傍のｐ型不純物の注入深さが変化する。このため、トレンチゲート電極４８近傍のｐ型不純物の注入深さは、それほど正確に制御することができない。しかしながら、トレンチゲート電極４８近傍のボトムボディ領域２６内のｐ型不純物濃度は、ＩＧＢＴ１０のオン電圧やゲート閾値電圧に与える影響が小さい。したがって、この影響によるオン電圧やゲート閾値電圧のばらつきはほとんど生じない。
また、このようにボトムボディ領域２６を形成すると、ボトムボディ領域２６に変位部２６ａを形成することができる。これにより、以下の利点が得られる。ＩＧＢＴ１０では、ボトムボディ領域２６よりも下側に突出するトレンチゲート電極４８の突出量Ｌ１が比較的大きい。このため、ボトムボディ領域２６の近くのドリフト領域２８内に存在するホールが、突出しているトレンチゲート電極４８に遮られて、ドリフト領域２８内を横方向に移動することが抑制される。このため、ボトムボディ領域２６の近くのドリフト領域２８内に多くのホールが蓄積される。これによって、ＩＧＢＴ１０のオン電圧が低減される。一方、一般的に、トレンチゲート電極の突出量を大きくすると、ゲート絶縁膜とドリフト領域との接触面積が大きくなり、ＩＧＢＴの帰還容量が大きくなる。しかしながら、上述したＩＧＢＴ１０では、変位部２６ａが形成されていることで、ゲート絶縁膜４２とドリフト領域２８との接触面積が少なくなっている。したがって、このＩＧＢＴ１０は、突出量Ｌ１が大きいにも係わらず、帰還容量が小さい。したがって、第１実施形態のＩＧＢＴ１０で生じるスイッチング損失は小さい。
また、ドリフト領域２８からトップボディ領域２２へ移動するホールの多くは、ゲート絶縁膜４２の近く（すなわち、チャネルの近く）のフローティング領域２４を通って移動する。上述したＩＧＢＴ１０では、ゲート絶縁膜４２の近くにフローティング領域２４の幅広部２４ａが形成されている。幅広部２４ａによって、ホールがドリフト領域２８からトップボディ領域２２へ移動することが抑制される。これにより、ＩＧＢＴ１０のオン電圧がより低減される。
なお、上述した第１実施形態では、フローティング領域２４、トップボディ領域２２、エミッタ領域２０の順でこれらを形成したが、これらを形成する順序はどのように変更してもよい。また、フローティング領域２４に幅広部２４ａを形成する必要がない場合には、トレンチゲート電極４８を形成した後に、フローティング領域２４、トップボディ領域２２、及び、エミッタ領域２０を形成してもよい。なお、トレンチゲート電極４８を形成するよりも前にエミッタ領域２０を形成する場合には、上述したように、エミッタ領域２０を形成するためのｎ型不純物としてヒ素を用いることが好ましい。これは、ヒ素は熱拡散し難いため、トレンチゲート電極４８の形成時に熱を受けても目的の領域にヒ素を留めておくことができるためである。エミッタ領域２０を形成するために、ヒ素に代えてリンを使用することもできる。この場合には、リンは熱拡散し易いため、トレンチゲート電極４８を形成した後にエミッタ領域２０を形成した方がよい。また、上述した第１実施形態では、フローティング領域２４を形成するためのｎ型不純物としてリンを用いたが、リン代えてヒ素を用いてもよい。
また、上述した第１実施形態では、フローティング領域２４とトップボディ領域２２を形成した後にゲート絶縁膜４２を形成することで、フローティング領域２４に幅広部２４ａを形成した。しかしながら、以下の方法によって、フローティング領域２４に幅広部を形成してもよい。この方法では、まず、上述したステップＳ２〜４を実施する。次に、図１９に示すように、半導体基板１００の上面に、トレンチ４０が形成される領域に開口部を設けたマスク１０２を形成する。そして、そのマスク１０２越しにフローティング領域２４にｎ型不純物を注入し、注入したｎ型不純物の拡散、活性化させる。これによって、図２０に示すように、幅広部２４ｂを形成する。その後、幅広部２４ｂを貫通するようにトレンチゲート電極４８を形成し、その他の必要な工程を実施することで、図２１に示すＩＧＢＴが完成する。
また、上述した第１実施形態では、半導体基板の上面において、トレンチゲート電極４８、エミッタ領域２０、トップボディ領域２２が図２に示すように配置されていた。しかしながら、これらが、図２２または図２３に示すように配置されていてもよい。
なお、第１実施形態では、図８に示すように半導体基板１００の上端でｎ型不純物濃度が最大となるようにフローティング領域２４を形成したので、図４（図１のＢ−Ｂ線における不純物濃度分布）でも、半導体基板１００の上端でｎ型不純物濃度が最大となっている。しかしながら、上述したｎ型不純物の平均停止位置が第１実施形態よりも少し深くなると、Ｂ−Ｂ線における不純物濃度が図２４のようになる。すなわち、エミッタ領域２０の深さ範囲内に、ｎ型不純物濃度の極大値ＮＬＨが形成される。このように、エミッタ領域２０の深さ範囲内にｎ型不純物濃度の極大値ＮＬＨが形成されても、エミッタ領域２０よりも下側のトップボディ領域２２及びフローティング領域２４にｎ型不純物濃度の極大値がなければ、特に問題はない。これは、エミッタ領域２０の深さ範囲内であれば、ｎ型不純物の注入深さが浅いので、ＯＳＦ等の問題が生じないためである。同様に、図２５に示すように、ｐ型不純物濃度の極大値ＰＬＨ２がエミッタ領域２０の深さ範囲内にあってもよい。
また、図２６に示すように、エミッタ領域２０内に、ｎ型不純物濃度の極大値ＮＬＨ２があってもよい。また、図２７に示すように、ｐ型不純物の極小値ＰＬＬがドリフト領域２８のｎ型不純物濃度ＮＬより高くてもよい。また、図２８は、ステップＳ２、Ｓ４、Ｓ６、Ｓ１４で注入された不純物の濃度分布を、ステップ毎に分けて描いたものである。図２８に示すように、ステップＳ１４で注入されたｐ型不純物の一部が、エミッタ領域２０内に分布していてもよい。例えば、図２８に示すように、ステップＳ１４で注入されたｐ型不純物濃度のグラフとステップＳ６で注入されたｎ型不純物濃度のグラフとの交点Ｃ１におけるｎ型不純物濃度が、ドリフト領域２８のｎ型不純物濃度ＮＬ（元の半導体基板１００のｎ型不純物濃度）より大きくてもよい。
また、図２９に示すように、ステップＳ２で注入、拡散させたｎ型不純物の一部が、ボトムボディ領域２６の下側にまで分布していてもよい。すなわち、ボトムボディ領域２６の下側に、濃度ＮＬよりもｎ型不純物濃度が高い領域２８ａが形成されていてもよい。この構成では、領域２８ａを含むボトムボディ領域よりも下側のｎ型領域全体によって、ドリフト領域２８が形成されている。この構造は、ステップＳ２で注入したｎ型不純物の拡散距離を長くすることで形成することができる。このようにｎ型不純物の拡散距離を長くすることで、フローティング領域２４におけるｎ型不純物濃度分布の傾きが小さくなり、ｎ型不純物濃度分布がフラットに近くなる。このため、フローティング領域２４を安定して形成することが可能となり、オン電圧のばらつきがより低減される。また、このようにｎ型不純物の拡散距離を長くすることで、トップボディ領域２２内のｎ型不純物濃度が低くなり、ゲート閾値電圧のばらつきがより低減される。
（第２実施形態）
次に、第２実施形態のＩＧＢＴについて説明する。第２実施形態のＩＧＢＴは、図１、２に示す第１実施形態のＩＧＢＴ１０と略同様に各部が配置されている。但し、第２実施形態のＩＧＢＴは、不純物濃度分布が、第１実施形態のＩＧＢＴ１０と異なる。図３０に示すように、第２実施形態のＩＧＢＴでは、トップボディ領域２２内及びフローティング領域２４内において、ｎ型不純物濃度が略一定である。
次に、第２実施形態のＩＧＢＴの製造方法について説明する。第２実施形態のＩＧＢＴは、図３１のフローチャートに従って製造される。第２実施形態のＩＧＢＴは、ドリフト領域２８と略同じｎ型不純物濃度ＮＬを有するシリコン基板（以下、基礎基板という）から製造される。
ステップＳ３２では、図３２に示すように、基礎基板２００上に、基礎基板２００よりもｎ型不純物濃度が高いｎ型半導体層２１０をエピタキシャル成長させる。以下では、ｎ型半導体層２１０をエピタキシャル層２１０という。また、エピタキシャル層２１０と基礎基板２００をまとめて、半導体基板３００という。ステップＳ３２を実施すると、半導体基板３００内の不純物濃度が、図３３に示す分布となる。図示するように、エピタキシャル層２１０内のｎ型不純物濃度は、略一定となる。
ステップＳ３４では、図３４に示すように、エピタキシャル層２１０内にトップボディ領域２２を形成する。ここでは、上述したステップＳ４と同様の条件によって、エピタキシャル層２１０の上面にｐ型不純物をイオン注入する。すなわち、注入されるｐ型不純物の平均停止位置がエピタキシャル層２１０の上面近傍の領域（後にエミッタ領域２０が形成される深さ範囲）となるようにｐ型不純物を注入する。次に、上述したステップＳ４と同様の条件によって半導体基板３００を熱処理し、注入したｐ型不純物を拡散、活性化させる。これによって、エピタキシャル層２１０内に、トップボディ領域２２を形成する。ここでは、トップボディ領域２２の下側に、ｎ型のエピタキシャル層２１０が残るようにトップボディ領域２２を形成する。トップボディ領域２２の下側のｎ型のエピタキシャル層２１０は、フローティング領域２４となる。
ステップＳ３６では、上述したステップＳ６と同様にして、エピタキシャル層２１０内にエミッタ領域２０を形成する。ステップＳ３８では、半導体基板３００の上面に、エミッタ領域２０、トップボディ領域２２、フローティング領域２４を貫通して基礎基板２００に達するトレンチ４０を形成する。ステップＳ４０では、上述したステップＳ１０と同様にして、ゲート絶縁膜４２を形成する。このとき、ゲート絶縁膜４２の近傍のフローティング領域２４に幅広部２４ａが形成される。ステップＳ４２では、上述したステップＳ１２と同様にして、ゲート電極４４を形成する。ステップＳ４２の実施後に、半導体基板３００は、図３５に示す状態となる。
ステップＳ４４では、図３６に示すように、基礎基板２００内のフローティング領域２４と接する領域に、ボトムボディ領域２６を形成する。ステップＳ４４では、上述したステップＳ１４と同様の条件で、注入されるｐ型不純物の平均停止位置がフローティング領域２４の下側の領域（形成すべきボトムボディ領域２６の深さ範囲）内となるように、ｐ型不純物を注入する。次に、半導体基板３００を熱処理して、ｐ型不純物を拡散させ、活性化させる。これによって、図３６に示すように、ボトムボディ領域２６が形成される。なお、ゲート電極４４の上面とエピタキシャル層２１０の上面との間の段差の影響により、ボトムボディ領域２６に変位部２６ａが形成される。
ステップＳ４５、４６、４８は、ステップＳ１５、１６、Ｓ１８と同様に実施される。これによって、図１に示す断面構造を有し、図３０に示す不純物濃度分布を有するＩＧＢＴが完成する。
第２実施形態のＩＧＢＴでは、第１実施形態のＩＧＢＴ１０で得られる利益に加えて、以下の利益が得られる。第２実施形態のＩＧＢＴでは、フローティング領域２４が、ｎ型のエピタキシャル層２１０により形成されている。このようにエピタキシャル成長によりフローティング領域２４を形成する場合には、第１実施形態のように拡散によりフローティング領域２４を形成する場合に比べて、フローティング領域２４のｎ型不純物濃度を高くすることができる。これによって、フローティング領域２４をより安定して形成することが可能となり、量産時におけるＩＧＢＴの間のオン電圧のばらつきをさらに低減することができる。
また、第２実施形態のＩＧＢＴでは、図３０に示すように、フローティング領域２４内のｎ型不純物濃度が略一定である。これによっても、オン電圧のばらつきが低減される。すなわち、第１実施形態のＩＧＢＴ１０では、図３に示すように、フローティング領域２４内のｎ型不純物濃度の最大値ＮＦＨが、トップボディ領域２２とフローティング領域２４の境界に存在する。その境界近傍のｐ型不純物濃度が変化すると、最大値ＮＦＨも変化する。最大値ＮＦＨは、ＩＧＢＴのオン電圧に影響する。このため、第１実施形態のＩＧＢＴ１０では、前記境界近傍のｐ型不純物濃度が、ＩＧＢＴ１０のオン電圧を決定する要因の１つとなっている。一方、第２実施形態のＩＧＢＴでは、フローティング領域２４内のｎ型不純物濃度が略一定であるので、前記境界近傍のｐ型不純物濃度が変化しても、フローティング領域２４内のｎ型不純物濃度の最大値が変化しない。このように、第２実施形態のＩＧＢＴではオン電圧を決定する要因が減っているので、量産時にＩＧＢＴの間でオン電圧のばらつきがより生じ難い。
なお、第２実施形態において、ｐ型不純物濃度の極大値ＰＬＨがボトムボディ領域２６内にあった。しかしながら、図３７に示すように、極大値ＰＬＨがフローティング領域２４とボトムボディ領域２６の境界に存在していてもよいし、図３８に示すように、極大値ＰＬＨがフローティング領域２４内に存在していてもよい。また、第２実施形態では、極大値ＰＬＨがフローティング領域２４内のｎ型不純物濃度よりも低かった。しかしながら、図３９に示すように、極大値ＰＬＨがフローティング領域２４内のｎ型不純物濃度と同程度であってもよいし、図４０に示すように、極大値ＰＬＨがフローティング領域２４内のｎ型不純物濃度よりも高くてもよい。また、第２実施形態のＩＧＢＴでも、図２４〜２８に関して上述したように不純物濃度が分布していてもよい。
また、第２実施形態のＩＧＢＴでも、図２２、２３のように各領域が配置されていてもよい。
また、第１実施形態及び第２実施形態では、半導体基板に形成されたＩＧＢＴについて説明したが、半導体基板に他の半導体素子がさらに形成されていてもよい。例えば、半導体基板に、ＩＧＢＴに加えて、ＩＧＢＴとは逆方向に導通するダイオードが形成されていてもよい。
また、第１実施形態及び第２実施形態では、トップボディ領域へ不純物を拡散させるための熱処理と、フローティング領域へ不純物を拡散させるための熱処理を個別に行ったが、１度の熱処理でフローティング領域への不純物拡散とトップボディ領域への不純物拡散を行ってもよい。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (12)

  1. 半導体基板を備えるＩＧＢＴであって、
    半導体基板の上面に露出する範囲に形成されているｎ型のエミッタ領域と、
    エミッタ領域の下側に形成されているｐ型のトップボディ領域と、
    トップボディ領域の下側に形成されており、トップボディ領域によってエミッタ領域から分離されているｎ型のフローティング領域と、
    フローティング領域の下側に形成されており、フローティング領域によってトップボディ領域から分離されているｐ型のボトムボディ領域と、
    半導体基板の上面に形成されており、エミッタ領域、トップボディ領域、フローティング領域、及び、ボトムボディ領域を貫通しているトレンチと、
    トレンチの内面を覆っているゲート絶縁膜と、
    トレンチの内部に配置されているゲート電極、
    を有しており、
    エミッタ領域よりも下側に位置するトップボディ領域とフローティング領域内のｐ型不純物濃度分布を半導体基板の厚み方向に沿って見たときに、ｐ型不純物濃度がエミッタ領域よりも下側に位置するトップボディ領域の上端から下側に向かうに従って減少し、フローティング領域内の第１所定深さで極小値となり、
    フローティング領域内のｐ型不純物濃度分布を半導体基板の厚み方向に沿って見たときに、第１所定深さよりも下側においては、ｐ型不純物濃度が、第１所定深さからフローティング領域の下端に至るまで下側に向かうに従って上昇する、または、第１所定深さから下側に向かうに従って上昇して第２所定深さで極大値となり、第２所定深さからフローティング領域の下端に至るまで下側に向かうに従って減少する、
    ＩＧＢＴ。
  2. フローティング領域内のｎ型不純物濃度分布を半導体基板の厚み方向に沿って見たときに、フローティング領域内にｎ型不純物濃度の極大値が存在しない請求項１に記載のＩＧＢＴ。
  3. フローティング領域が、エピタキシャル層により形成されている請求項１または２に記載のＩＧＢＴ。
  4. フローティング領域とボトムボディ領域内のｐ型不純物濃度分布を半導体基板の厚み方向に沿って見たときに、ｐ型不純物濃度が、第１所定深さからフローティング領域の下端に至るまで下側に向かうに従って上昇し、ボトムボディ領域内にｐ型不純物濃度の極大値が存在する請求項１〜３の何れか一項に記載のＩＧＢＴ。
  5. 半導体基板の厚み方向に沿ったフローティング領域の幅が、ゲート絶縁膜から離れた位置よりもゲート絶縁膜に接している位置において広い請求項１〜４の何れか一項に記載のＩＧＢＴ。
  6. ボトムボディ領域の下端が、ゲート絶縁膜から離れた位置よりもゲート絶縁膜に接している位置において下側に位置している請求項１〜５の何れか一項に記載のＩＧＢＴ。
  7. ＩＧＢＴの製造方法であって、
    半導体基板の上面に露出する範囲にｎ型のエミッタ領域を形成する工程と、
    半導体基板の上面にエミッタ領域の深さ範囲内で停止するようにｐ型不純物を注入し、注入したｐ型不純物を拡散させることによって、エミッタ領域の深さ範囲の下側にｐ型のトップボディ領域を形成する工程と、
    半導体基板の上面にエミッタ領域の深さ範囲内で停止するようにｎ型不純物を注入し、注入したｎ型不純物を拡散させることによって、トップボディ領域の深さ範囲の下側にｎ型のフローティング領域を形成する工程と、
    半導体基板の上面にトレンチを形成し、トレンチの内面を覆うゲート絶縁膜、及び、トレンチ内に配置されたゲート電極を形成する工程と、
    トレンチ、ゲート絶縁膜、及び、ゲート電極を形成した後に、半導体基板の上面にフローティング領域の深さ範囲よりも下側の深さで停止するようにｐ型不純物を注入して、フローティング領域の深さ範囲の下側にｐ型のボトムボディ領域を形成する工程、
    を有しており、
    上記各工程の実施後に、トレンチが、エミッタ領域、トップボディ領域、フローティング領域、及び、ボトムボディ領域を貫通するように配置される、
    製造方法。
  8. トレンチ、ゲート絶縁膜、及び、ゲート電極を形成する工程よりも前に、トップボディ領域を形成する工程及びフローティング領域を形成する工程を実施する請求項７に記載の製造方法。
  9. ボトムボディ領域を形成する工程では、ゲート電極の上面が半導体基板の上面よりも下側に存在している状態で、半導体基板にｐ型不純物を注入する請求項７または８に記載の製造方法。
  10. ＩＧＢＴの製造方法であって、
    基礎基板の上面に、ｎ型半導体からなるエピタキシャル層を成長させる工程と、
    エピタキシャル層の上面に露出する範囲にｎ型のエミッタ領域を形成する工程と、
    エピタキシャル層の上面にエミッタ領域の深さ範囲内で停止するようにｐ型不純物を注入し、注入したｐ型不純物を拡散させることによって、エミッタ領域の深さ範囲の下側にｐ型のトップボディ領域を形成する工程と、
    エピタキシャル層の上面にトレンチを形成し、トレンチの内面を覆うゲート絶縁膜、及び、トレンチ内に配置されたゲート電極を形成する工程と、
    トレンチ、ゲート絶縁膜、及び、ゲート電極を形成した後に、エピタキシャル層の上面に基礎基板内で停止するようにｐ型不純物を注入して、基礎基板内にｐ型のボトムボディ領域を形成する工程、
    を有しており、
    上記各工程の実施後に、トップボディ領域とボトムボディ領域の間にｎ型のエピタキシャル層が残存してフローティング領域を構成し、トレンチが、エミッタ領域、トップボディ領域、フローティング領域、及び、ボトムボディ領域を貫通するように配置される、
    製造方法。
  11. トレンチ、ゲート絶縁膜、及び、ゲート電極を形成する工程よりも前に、トップボディ領域を形成する工程を実施する請求項１０に記載の製造方法。
  12. ボトムボディ領域を形成する工程では、ゲート電極の上面が半導体基板の上面よりも下側に存在している状態で、半導体基板にｐ型不純物を注入する請求項１０または１１に記載の製造方法。
JP2013535727A 2011-09-28 2011-09-28 Ｉｇｂｔとその製造方法 Active JP5679068B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/072274 WO2013046378A1 (ja) 2011-09-28 2011-09-28 Ｉｇｂｔとその製造方法

Publications (2)

Publication Number Publication Date
JP5679068B2 true JP5679068B2 (ja) 2015-03-04
JPWO2013046378A1 JPWO2013046378A1 (ja) 2015-03-26

Family

ID=47994487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013535727A Active JP5679068B2 (ja) 2011-09-28 2011-09-28 Ｉｇｂｔとその製造方法

Country Status (10)

Country Link
US (2) US9190503B2 (ja)
EP (1) EP2763178B1 (ja)
JP (1) JP5679068B2 (ja)
KR (1) KR101642618B1 (ja)
CN (1) CN103843142B (ja)
AU (1) AU2011377785B2 (ja)
BR (1) BR112014007671B1 (ja)
MX (1) MX2014003783A (ja)
RU (1) RU2571175C2 (ja)
WO (1) WO2013046378A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220012772A (ko) * 2020-07-23 2022-02-04 (주)쎄미하우 절연 게이트 양극성 트랜지스터

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5787853B2 (ja) * 2012-09-12 2015-09-30 株式会社東芝 電力用半導体装置
JP2014075483A (ja) * 2012-10-04 2014-04-24 Sanken Electric Co Ltd 半導体装置及び半導体装置の製造方法
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
US9293559B2 (en) * 2013-07-31 2016-03-22 Alpha And Omega Semiconductor Incorporated Dual trench-gate IGBT structure
JP6215647B2 (ja) * 2013-10-22 2017-10-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9123770B2 (en) * 2013-11-18 2015-09-01 Alpha And Omega Semiconductor Incorporated Charge reservoir IGBT top structure
JP5989689B2 (ja) * 2014-01-27 2016-09-07 トヨタ自動車株式会社 半導体装置
JP6385755B2 (ja) * 2014-08-08 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6063915B2 (ja) * 2014-12-12 2017-01-18 株式会社豊田中央研究所 逆導通ｉｇｂｔ
JP6293688B2 (ja) * 2015-03-02 2018-03-14 株式会社豊田中央研究所 ダイオード及びそのダイオードを内蔵する逆導通ｉｇｂｔ
JP6588363B2 (ja) * 2016-03-09 2019-10-09 トヨタ自動車株式会社 スイッチング素子
JP6681238B2 (ja) 2016-03-28 2020-04-15 ローム株式会社 半導体装置および半導体装置の製造方法
KR101870808B1 (ko) * 2016-06-03 2018-06-27 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
KR101870809B1 (ko) 2016-06-21 2018-08-02 현대오트론 주식회사 전력 반도체 소자
KR101870807B1 (ko) * 2016-06-21 2018-06-27 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
KR101907460B1 (ko) * 2016-12-12 2018-10-12 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
DE112018000050T5 (de) * 2017-01-17 2019-02-28 Fuji Electric Co., Ltd. Halbleitervorrichtung
DE102017107174B4 (de) * 2017-04-04 2020-10-08 Infineon Technologies Ag IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
WO2018215727A1 (en) * 2017-05-25 2018-11-29 Dynex Semiconductor Limited A semiconductor device
JP6958093B2 (ja) * 2017-08-09 2021-11-02 富士電機株式会社 半導体装置
JP6825520B2 (ja) * 2017-09-14 2021-02-03 三菱電機株式会社 半導体装置、半導体装置の製造方法、電力変換装置
DE102017124872B4 (de) 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102017124871B4 (de) 2017-10-24 2021-06-17 Infineon Technologies Ag Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
KR101977957B1 (ko) 2017-10-30 2019-05-13 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
CN108122990B (zh) * 2017-12-26 2020-07-17 中国科学院微电子研究所 一种增强抗单粒子能力加固的槽型栅功率器件
JP6973510B2 (ja) * 2018-01-17 2021-12-01 富士電機株式会社 半導体装置
KR102042832B1 (ko) 2018-06-21 2019-11-08 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
JP7271659B2 (ja) 2018-10-18 2023-05-11 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 絶縁ゲートパワー半導体装置、およびそのような装置を製造するための方法
KR102119483B1 (ko) 2018-12-06 2020-06-05 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
KR102110249B1 (ko) 2018-12-07 2020-05-13 현대오트론 주식회사 전력 반도체 칩
WO2020162175A1 (ja) * 2019-02-04 2020-08-13 住友電気工業株式会社 炭化珪素半導体装置
KR102176702B1 (ko) 2019-05-08 2020-11-10 현대오트론 주식회사 전력 반도체 소자
KR102176701B1 (ko) 2019-05-08 2020-11-10 현대오트론 주식회사 전력 반도체 소자
KR102153550B1 (ko) 2019-05-08 2020-09-08 현대오트론 주식회사 전력 반도체 소자
GB2587645B (en) * 2019-10-03 2022-08-03 Mqsemi Ag Semiconductor device having a gate electrode formed in a trench structure
KR20210056147A (ko) 2019-11-08 2021-05-18 현대모비스 주식회사 전력 반도체 소자
KR102321272B1 (ko) 2019-11-27 2021-11-03 현대모비스 주식회사 전력 반도체 소자 및 그 제조방법
KR20210065759A (ko) 2019-11-27 2021-06-04 현대모비스 주식회사 전력 반도체 소자
KR102251759B1 (ko) 2019-12-03 2021-05-14 현대모비스 주식회사 전력 반도체 소자
KR102187903B1 (ko) 2019-12-03 2020-12-07 현대오트론 주식회사 전력 반도체 소자
KR102251760B1 (ko) 2019-12-03 2021-05-14 현대모비스 주식회사 전력 반도체 소자
KR102141845B1 (ko) * 2019-12-10 2020-08-07 주식회사 넥스젠파워 고전력 스위칭용 반도체 소자 및 그 제조방법
KR102300623B1 (ko) 2020-05-15 2021-09-10 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR102315054B1 (ko) 2020-05-15 2021-10-21 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20220079262A (ko) 2020-12-04 2022-06-13 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20220082656A (ko) 2020-12-10 2022-06-17 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR102437048B1 (ko) 2020-12-11 2022-08-26 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20220083264A (ko) 2020-12-11 2022-06-20 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20220083265A (ko) 2020-12-11 2022-06-20 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 소자의 제조방법
KR102460422B1 (ko) 2020-12-11 2022-10-31 현대모비스 주식회사 전력 반도체 칩 및 전력 반도체 시스템
KR102437047B1 (ko) 2020-12-11 2022-08-26 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20230128845A (ko) 2022-02-28 2023-09-05 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20230128846A (ko) 2022-02-28 2023-09-05 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20230128847A (ko) 2022-02-28 2023-09-05 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20230129764A (ko) 2022-03-02 2023-09-11 현대모비스 주식회사 전력 반도체 소자, 이를 포함하는 전력 반도체 칩 및 이의 제조 방법
KR20230150663A (ko) 2022-04-22 2023-10-31 현대모비스 주식회사 전력 반도체 소자, 이를 포함하는 전력 반도체 칩 및 이의 제조 방법
KR20230151276A (ko) 2022-04-25 2023-11-01 현대모비스 주식회사 전력 반도체 소자, 이를 포함하는 전력 반도체 칩 및 이의 제조 방법
KR20230151275A (ko) 2022-04-25 2023-11-01 현대모비스 주식회사 전력 반도체 소자, 이를 포함하는 전력 반도체 칩 및 이의 제조 방법
KR20230155856A (ko) 2022-05-04 2023-11-13 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
KR20240011517A (ko) 2022-07-19 2024-01-26 현대모비스 주식회사 전력 반도체 소자, 이를 포함하는 전력 반도체 칩 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205205A (ja) * 2007-02-20 2008-09-04 Toyota Central R&D Labs Inc 半導体装置とその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2065642C1 (ru) * 1992-12-23 1996-08-20 Борис Михайлович Бубукин Биполярный транзистор с изолированным диэлектриком затвором
US5751024A (en) * 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
JP3288218B2 (ja) 1995-03-14 2002-06-04 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
US6172398B1 (en) * 1997-08-11 2001-01-09 Magepower Semiconductor Corp. Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage
JP3409244B2 (ja) 1998-02-26 2003-05-26 株式会社豊田中央研究所 半導体装置
JP4761011B2 (ja) 1999-05-26 2011-08-31 株式会社豊田中央研究所 サイリスタを有する半導体装置及びその製造方法
RU2230394C1 (ru) * 2002-10-11 2004-06-10 ОАО "ОКБ "Искра" Биполярно-полевой транзистор с комбинированным затвором
JP4723816B2 (ja) * 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
US7423316B2 (en) * 2004-05-12 2008-09-09 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor devices
US7939886B2 (en) * 2005-11-22 2011-05-10 Shindengen Electric Manufacturing Co., Ltd. Trench gate power semiconductor device
JP5036234B2 (ja) * 2006-07-07 2012-09-26 三菱電機株式会社 半導体装置
JP2008177297A (ja) * 2007-01-17 2008-07-31 Toyota Central R&D Labs Inc 半導体装置
JP5089191B2 (ja) 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
US8089134B2 (en) * 2008-02-06 2012-01-03 Fuji Electric Sytems Co., Ltd. Semiconductor device
CN101983431B (zh) * 2008-03-31 2014-02-19 三菱电机株式会社 半导体装置
JP4544360B2 (ja) * 2008-10-24 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔの製造方法
JP5261137B2 (ja) * 2008-11-04 2013-08-14 株式会社豊田中央研究所 バイポーラ型半導体装置
JP2010165978A (ja) * 2009-01-19 2010-07-29 Panasonic Corp 半導体装置およびその製造方法
JP4957840B2 (ja) * 2010-02-05 2012-06-20 株式会社デンソー 絶縁ゲート型半導体装置
JP5594276B2 (ja) * 2010-12-08 2014-09-24 株式会社デンソー 絶縁ゲート型半導体装置
JP5817686B2 (ja) * 2011-11-30 2015-11-18 株式会社デンソー 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205205A (ja) * 2007-02-20 2008-09-04 Toyota Central R&D Labs Inc 半導体装置とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220012772A (ko) * 2020-07-23 2022-02-04 (주)쎄미하우 절연 게이트 양극성 트랜지스터
KR102399959B1 (ko) * 2020-07-23 2022-05-19 (주)쎄미하우 절연 게이트 양극성 트랜지스터

Also Published As

Publication number Publication date
AU2011377785A1 (en) 2014-04-17
RU2014111414A (ru) 2015-11-10
US9190503B2 (en) 2015-11-17
CN103843142A (zh) 2014-06-04
EP2763178A4 (en) 2015-03-18
BR112014007671A2 (pt) 2017-04-18
US20140231866A1 (en) 2014-08-21
MX2014003783A (es) 2014-05-14
CN103843142B (zh) 2016-07-13
AU2011377785B2 (en) 2014-11-06
EP2763178A1 (en) 2014-08-06
RU2571175C2 (ru) 2015-12-20
WO2013046378A1 (ja) 2013-04-04
EP2763178B1 (en) 2021-03-24
US9601592B2 (en) 2017-03-21
KR20140057630A (ko) 2014-05-13
KR101642618B1 (ko) 2016-07-25
BR112014007671B1 (pt) 2021-01-26
US20160035859A1 (en) 2016-02-04
JPWO2013046378A1 (ja) 2015-03-26

Similar Documents

Publication Publication Date Title
JP5679068B2 (ja) Ｉｇｂｔとその製造方法
US11121242B2 (en) Method of operating a semiconductor device having a desaturation channel structure
JP6724993B2 (ja) 半導体装置および半導体装置の製造方法
JP4371521B2 (ja) 電力用半導体素子およびその製造方法
JP4544360B2 (ja) Ｉｇｂｔの製造方法
KR101840903B1 (ko) 절연 게이트 바이폴라 트랜지스터
JP4564510B2 (ja) 電力用半導体素子
JP5895947B2 (ja) Ｉｇｂｔの製造方法
JP2010219361A (ja) 半導体装置及びその製造方法
JPWO2013161116A1 (ja) 半導体装置及びその製造方法
JP7099541B2 (ja) 半導体装置および製造方法
JP5443670B2 (ja) 半導体装置とその製造方法
JP2006294968A (ja) 半導体装置およびその製造方法
JP2014179595A (ja) 半導体装置およびその製造方法
WO2022118976A1 (ja) 超接合半導体装置
US20160049484A1 (en) Semiconductor device
CN117316979A (zh) 一种深槽电荷屏蔽的碳化硅场效应晶体管及其制备方法
JP2023135082A (ja) 半導体装置
CN117276346A (zh) 一种屏蔽栅场效应晶体管及其制备方法
CN106206299A (zh) 一种vdmos器件及其制作方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141222

R151 Written notification of patent or utility model registration

Ref document number: 5679068

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250