CN114582981A - 一种多沟槽型碳化硅jbs器件及其制备方法 - Google Patents
一种多沟槽型碳化硅jbs器件及其制备方法 Download PDFInfo
- Publication number
- CN114582981A CN114582981A CN202210454383.4A CN202210454383A CN114582981A CN 114582981 A CN114582981 A CN 114582981A CN 202210454383 A CN202210454383 A CN 202210454383A CN 114582981 A CN114582981 A CN 114582981A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- groove
- layer
- schottky
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 153
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 153
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 238000002347 injection Methods 0.000 claims abstract description 50
- 239000007924 injection Substances 0.000 claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 219
- 238000005530 etching Methods 0.000 claims description 134
- 238000002513 implantation Methods 0.000 claims description 36
- 150000002500 ions Chemical class 0.000 claims description 28
- 239000011241 protective layer Substances 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 239000007943 implant Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052799 carbon Inorganic materials 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 15
- -1 aluminum ions Chemical class 0.000 description 10
- 230000008569 process Effects 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于功率器件技术领域，提供了一种多沟槽型碳化硅JBS器件及其制备方法，多沟槽型碳化硅JBS器件包括：碳化硅衬底、碳化硅外延层、肖特基沟槽、注入沟槽、PN结注入掺杂区以及金属层，其中，注入沟槽和肖特基沟槽设置于碳化硅外延层上，肖特基沟槽设于相邻的注入沟槽之间，且注入沟槽的深度大于肖特基沟槽的深度；PN结注入掺杂区设于注入沟槽内，金属层在肖特基沟槽内与碳化硅外延层之间形成肖特基接触，该多沟槽型碳化硅JBS器件在横向尺寸不变的情况下提升肖特基结面积，有效提升了电流密度，同时降低了器件的漏电流，解决现有的沟槽结构多沟槽型碳化硅JBS器件存在的稳定性较差的问题。
Description
技术领域
本发明属于功率器件技术领域，尤其涉及一种多沟槽型碳化硅JBS器件及其制备方法。
背景技术
多沟槽型碳化硅结势垒肖特基二极管(Junction Barrier SchottkyDiode，JBS)器件具有高频高功率密度的特点，作为一种功率器件，可以大幅缩减电源的体积，并提升电源的转换效率，因此，具有广阔的应用前景。
多沟槽型碳化硅JBS器件主要有平面和沟槽两种结构，由于平面多沟槽型碳化硅JBS器件的沟道迁移率低，其电流密度低于沟槽多沟槽型碳化硅JBS器件的电流密度，然而，在现有的沟槽结构多沟槽型碳化硅JBS器件中，其沟槽拐角的电场强度较大，容易发生击穿现象，极大影响了沟槽结构多沟槽型碳化硅JBS器件的稳定性。
发明内容
本发明的目的在于提供一种多沟槽型碳化硅JBS器件及其制备方法，旨在解决现有的沟槽结构多沟槽型碳化硅JBS器件存在的稳定性较差的问题。
本发明第一方面提供了一种多沟槽型碳化硅JBS器件，所述多沟槽型碳化硅JBS器件包括：
碳化硅衬底；
碳化硅外延层，设于所述碳化硅衬底上；其中，所述碳化硅外延层与所述碳化硅衬底均掺杂有第一类型掺杂离子；
肖特基沟槽，设置于所述碳化硅外延层上；
注入沟槽，设置于所述碳化硅外延层上，其中，所述肖特基沟槽设于相邻的所述注入沟槽之间，且所述注入沟槽的深度大于所述肖特基沟槽的深度；
PN结注入掺杂区，设于所述注入沟槽内，PN结注入掺杂区掺杂有第二类型掺杂离子；
金属层，设于所述碳化硅外延层上，并在所述肖特基沟槽内与所述碳化硅外延层之间形成肖特基接触。
在一个实施例中，相邻的所述注入沟槽之间的肖特基沟槽的个数为多个。
在一个实施例中，所述PN结注入掺杂区与所述碳化硅外延层的上表面之间的距离大于所述肖特基沟槽的深度。
在一个实施例中，所述肖特基沟槽的宽度为0.1-0.5um。
在一个实施例中，所述肖特基沟槽的宽度小于所述注入沟槽的宽度。
本申请实施例第二方面还提供了一种多沟槽型碳化硅JBS器件的制备方法，所述制备方法包括：
在所述碳化硅衬底上形成碳化硅外延层，其中，所述碳化硅外延层与所述碳化硅衬底均掺杂有第一类型掺杂离子；
在所述碳化硅外延层上形成肖特基沟槽和注入沟槽，其中，所述肖特基沟槽设于相邻的所述注入沟槽之间，且所述注入沟槽的深度大于所述肖特基沟槽的深度；
在所述注入沟槽内形成PN结注入掺杂区，并退火处理；其中，所述PN结注入掺杂区掺杂有第二类型掺杂离子；
在所述碳化硅外延层上沉积金属材料，以形成金属层；其中，所述金属层在所述肖特基沟槽内与所述碳化硅外延层之间形成肖特基接触。
在一个实施例中，所述在所述碳化硅外延层上形成肖特基沟槽和注入沟槽，包括：
在所述碳化硅外延层上形成第一刻蚀保护层；其中，所述第一刻蚀保护层上设有多个第一沟槽；
在所述第一刻蚀保护层上形成预留孔层；
对所述预留孔层进行刻蚀，并保留在所述第一沟槽侧壁形成的预留层，以在每个所述第一沟槽内形成预留孔；
在所述预留孔内沉积第二刻蚀保护层；
清除所述预留层，以在所述第一沟槽内形成第一刻蚀槽；
在所述第一刻蚀保护层以及所述第二刻蚀保护层的遮盖下沿所述第一刻蚀槽对所述碳化硅外延层刻蚀，以在所述碳化硅外延层上形成肖特基沟槽；
沉积光刻胶，使得第一沟槽区域被所述光刻胶覆盖，并露出相邻的所述第一沟槽区域之间的位置；
去除相邻的所述第一沟槽区域之间的所述第一刻蚀保护层，并清除所述光刻胶；
在所述肖特基沟槽内形成沟槽填充层；
在所述碳化硅外延层上形成第三刻蚀保护层，其中，所述第三刻蚀保护层上设有多个第二刻蚀槽，每个所述第二刻蚀槽位于相邻的所述肖特基沟槽之间；
通过所述第二刻蚀槽对所述碳化硅外延层进行刻蚀，以在所述碳化硅外延层上形成注入沟槽；其中，所述注入沟槽的深度大于所述肖特基沟槽的深度。
在一个实施例中，所述在所述注入沟槽内形成PN结注入掺杂区，并退火处理，包括：
沿所述注入沟槽向所述碳化硅外延层注入第二类型掺杂离子，以形成PN结注入掺杂区；
去除所述第三刻蚀保护层、所述第二刻蚀保护层以及所述沟槽填充材料，沉积碳膜后对器件进行退火处理，并在退火后去除所述碳膜。
在一个实施例中，所述在所述肖特基沟槽内形成沟槽填充层，包括：
在相邻的所述第二刻蚀保护层之间填充沟槽填充材料形成填充层，对所述填充层进行刻蚀，并保留所述肖特基沟槽内的所述沟槽填充材料以在所述肖特基沟槽内形成沟槽填充层。
在一个实施例中，所述在所述碳化硅外延层上形成第三刻蚀保护层，包括：
在所述碳化硅外延层上沉积第三刻蚀材料，以形成第三刻蚀保护层，其中，所述第三刻蚀保护层上设有多个第二刻蚀槽，每个所述第二刻蚀槽位于相邻的所述肖特基沟槽之间；
对所述第三刻蚀保护层进行无掩膜刻蚀，直至在所述第二刻蚀槽内露出所述碳化硅外延层。
在一个实施例中，所述沿所述注入沟槽向所述碳化硅外延层注入第二类型掺杂离子，包括：
在所述第三刻蚀保护层和所述第二刻蚀保护层的遮盖下向所述注入沟槽内注入铝离子，以在所述碳化硅外延层形成PN结注入掺杂区。
本发明实施例提供了一种多沟槽型碳化硅JBS器件及其制备方法，多沟槽型碳化硅JBS器件包括：碳化硅衬底、碳化硅外延层、肖特基沟槽、注入沟槽、PN结注入掺杂区以及金属层，其中，注入沟槽和肖特基沟槽设置于碳化硅外延层上，肖特基沟槽设于相邻的注入沟槽之间，且注入沟槽的深度大于肖特基沟槽的深度；PN结注入掺杂区设于注入沟槽内，金属层在肖特基沟槽内与碳化硅外延层之间形成肖特基接触，该多沟槽型碳化硅JBS器件在横向尺寸不变的情况下提升肖特基结面积，有效提升了电流密度，同时降低了器件的漏电流，解决现有的沟槽结构多沟槽型碳化硅JBS器件存在的稳定性较差的问题。
附图说明
图1是本发明实施例提供的多沟槽型碳化硅JBS器件的结构示意图。
图2是本发明实施例提供的一种多沟槽型碳化硅JBS器件的制备方法的流程示意图。
图3是本发明实施例提供的在所述碳化硅外延层上形成肖特基沟槽和注入沟槽的流程示意图。
图4是本发明实施例提供的形成第一刻蚀保护层310的示例图。
图5是本发明实施例提供的形成预留孔层320的示例图。
图6是本发明实施例提供的形成预留层331的示例图。
图7和图8是本发明实施例提供的形成第二刻蚀材料层410的示例图。
图9是本发明实施例提供的形成第一刻蚀槽421的示例图。
图10是本发明实施例提供的形成肖特基沟槽511的示例图。
图11是本发明实施例提供的沉积光刻胶431的示例图。
图12是本发明实施例提供的去除第一刻蚀保护层310、光刻胶431的示例图。
图13是本发明实施例提供的形成填充层441的示例图。
图14是本发明实施例提供的形成沟槽填充层512的示例图。
图15和图16是本发明实施例提供的形成第三刻蚀保护层440的示例图。
图17是本发明实施例提供的形成注入沟槽521的示例图。
图18是本发明实施例提供的形成PN结注入掺杂区531的示例图。
图19是本发明实施例提供的形成金属层450的示例图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
本发明实施例提供了一种多沟槽型碳化硅JBS器件，参见图1所示，所述多沟槽型碳化硅JBS器件包括：碳化硅衬底100、碳化硅外延层200、肖特基沟槽511、注入沟槽521、PN结注入掺杂区531以及金属层450。
具体的，碳化硅外延层200设于碳化硅衬底100上，肖特基沟槽511、注入沟槽521设置于碳化硅外延层200上，其中，肖特基沟槽511设于相邻的注入沟槽521之间，且注入沟槽521的深度大于肖特基沟槽511的深度；PN结注入掺杂区531设于所述注入沟槽521内，PN结注入掺杂区531掺杂有第二类型掺杂离子；金属层450设于碳化硅外延层200上，并在肖特基沟槽511内与碳化硅外延层200之间形成肖特基接触。
通过在较深的注入沟槽之间设置肖特基沟槽511，可以形成由两个PN结注入掺杂区夹多个肖特基沟槽511的元胞，组成结势垒肖特基二极管（JBS器件），由于肖特基沟槽511的设计，在横向尺寸不变的情况下提升了肖特基结面积，同时降低了器件的漏电流，解决现有的沟槽结构多沟槽型碳化硅JBS器件存在的稳定性较差的问题。
在一些实施例中，碳化硅外延层200与碳化硅衬底100均掺杂有第一类型掺杂离子，且碳化硅外延层200的掺杂浓度小于碳化硅衬底100的掺杂浓度。
在一些实施例中，第二类型掺杂离子与第一类型掺杂离子的类型不同，例如，第二类型掺杂离子为P型掺杂，第一类型掺杂离子的类型为N型掺杂，或者，第二类型掺杂离子为N型掺杂，第一类型掺杂离子的类型为P型掺杂。
在一些实施例中，碳化硅外延层200与碳化硅衬底100中掺杂的第一类型掺杂离子可以为N型掺杂离子，例如，铝离子、硼离子等。
在一些实施例中，第二类型掺杂离子可以为P型掺杂离子，例如，磷离子、氮离子等。
在一个实施例中，相邻的所述注入沟槽521之间的肖特基沟槽511的个数为多个。
在一个实施例中，相邻的所述注入沟槽521之间的肖特基沟槽511的个数为2个。
在一个实施例中，所述PN结注入掺杂区531与所述碳化硅外延层200的上表面之间的距离大于所述肖特基沟槽511的深度。
在一个实施例中，所述肖特基沟槽511的宽度为0.1-0.5um。
在一个实施例中，所述肖特基沟槽511的宽度小于所述注入沟槽521的宽度。
在一些具体应用实施例中，注入沟槽521的宽度可以为0.1-0.7um。
在一些具体应用实施例中，PN结注入掺杂区531的宽度与注入沟槽521的宽度相同，其厚度小于相邻的PN结注入掺杂区531之间的距离。
本申请实施例还提供了一种多沟槽型碳化硅JBS器件的制备方法，参见图2所示，该制备方法包括步骤S100至步骤S400。
在步骤S100中，在所述碳化硅衬底上形成碳化硅外延层，其中，所述碳化硅外延层与所述碳化硅衬底均掺杂有第一类型掺杂离子。
在一些实施例中，碳化硅外延层的掺杂浓度小于碳化硅衬底的掺杂浓度。
在步骤S200中，在所述碳化硅外延层上形成肖特基沟槽和注入沟槽。
在本实施例中，所述肖特基沟槽设于相邻的所述注入沟槽之间，且所述注入沟槽的深度大于所述肖特基沟槽的深度，通过在较深的注入沟槽之间设置肖特基沟槽，可以形成由两个PN结注入掺杂区夹多个肖特基沟槽的元胞，组成结势垒肖特基二极管（JBS器件），由于肖特基沟槽的设计，在横向尺寸不变的情况下提升了肖特基结面积，同时降低了器件的漏电流，解决现有的沟槽结构多沟槽型碳化硅JBS器件存在的稳定性较差的问题。
在具体实施例中，参见图3所示，步骤S200可以包括步骤S201至步骤S211。
在步骤S201中，在所述碳化硅外延层上形成第一刻蚀保护层；其中，所述第一刻蚀保护层上设有多个第一沟槽。
结合图4所示，碳化硅外延层200设于碳化硅衬底100上，碳化硅外延层200上形成第一刻蚀保护层310，第一刻蚀保护层310上设有多个第一沟槽301，多个第一沟槽301的深度与第一刻蚀保护层310的深度相同。
在一些实施例中，多个第一沟槽301呈阵列设置。
在一些实施例中，相邻的第一沟槽301之间的距离相等。在步骤S202中，在所述第一刻蚀保护层上形成预留孔层。
结合图5所示，第一刻蚀保护层310上形成预留孔层320，预留孔层320在每个第一沟槽301的位置形成一个微孔321。
在一些实施例中，第一刻蚀保护层310可以为氮化硅层，通过在碳化硅外延层200上沉积氮化硅材料形成氮化硅层后，采用光刻胶作为掩膜，对其进行刻蚀形成图案如图5所示的第一刻蚀保护层310。
在一些实施例中，预留孔层320的厚度小于第一沟槽301的宽度的一半，从而在形成预留孔层320后，每个第一沟槽301的位置形成一个微孔321。
在一些实施例中，预留孔层320的厚度为0.1-0.5um。
在步骤S203中，对所述预留孔层进行刻蚀，并保留在所述第一沟槽侧壁形成的预留层，以在每个所述第一沟槽内形成预留孔。
结合图6所示，对预留孔层320进行刻蚀后，第一沟槽301的侧壁形成预留层331，预留层331的厚度与第一刻蚀保护层310的厚度相同，此时第一沟槽301内由预留层331形成预留孔332。
具体的，对预留孔层320进行无掩膜干法刻蚀，以对第一刻蚀保护层310上的预留孔层320进行减薄处理，直至微孔321内露出第一刻蚀保护层310，此时第一沟槽301内可以由预留层331形成预留孔332。
在步骤S204中，在所述预留孔内沉积第二刻蚀保护层。
结合图7和图8所示，通过沉积第二刻蚀保护材料，在第一刻蚀保护层310上形成第二刻蚀材料层410，如图7所示，然后对其刻蚀保留预留孔332内的第二刻蚀保护材料，以在预留孔332形成第二刻蚀保护层411，如图8所示。
在一些实施例中，第二刻蚀保护材料可以为氮化硅材料，在形成第二刻蚀材料层410后，对其进行无掩膜刻蚀，去除第一刻蚀保护层310上的第二刻蚀材料层410，保留预留孔332的第二刻蚀保护材料，以在预留孔332形成第二刻蚀保护层411。
第二刻蚀保护层411的厚度与预留孔332的深度相等，第二刻蚀保护层411的上表面第一刻蚀保护层310的上表面齐平。
在步骤S205中，清除所述预留层，以在所述第一沟槽内形成第一刻蚀槽。
结合图9所示，清除第一沟槽301内预留层331，从而在预留层331的位置形成第一刻蚀槽421。
具体的，可以采用湿法刻蚀去除第一沟槽301内的预留层331，使其形成暴露的第一刻蚀槽421。
在步骤S206中，在所述第一刻蚀保护层以及所述第二刻蚀保护层的遮盖下沿所述第一刻蚀槽对所述碳化硅外延层刻蚀，以在所述碳化硅外延层上形成肖特基沟槽。
结合图10所示，沿第一刻蚀槽421向碳化硅外延层200继续刻蚀，在碳化硅外延层上形成肖特基沟槽511。
具体的，在第一刻蚀保护层310以及第二刻蚀保护层411的遮盖下沿第一刻蚀槽421对碳化硅外延层200刻蚀形成肖特基沟槽511，增加的肖特基沟槽的侧壁可以形成更多的肖特基结，有效的在横向尺寸不变的情况下，增加肖特基结的占比。
在步骤S207中，沉积光刻胶，使得第一沟槽区域被所述光刻胶覆盖，并露出相邻的所述第一沟槽区域之间的位置。
结合图11所示，沉积光刻胶431填充第一沟槽301的区域，此时露出相邻的第一沟槽301之间的区域。在步骤S208中，去除相邻的所述第一沟槽区域之间的所述第一刻蚀保护层，并清除所述光刻胶。
结合图12所示，在光刻胶431的覆盖下去除相邻的第一沟槽301之间的第一刻蚀保护层310，并去除光刻胶431。
具体的，通过沉积光刻胶431，可以有效保护第二刻蚀保护层411，在具体应用中，通过调整光刻工艺的曝光强度，可以避免肖特基沟槽511内的光刻胶爆开。在光刻胶431的保护下，采用湿法腐蚀工艺清除第一刻蚀保护层310，然后清除光刻胶431。
在步骤S209中，在所述肖特基沟槽内形成沟槽填充层。
具体的，结合图13所示，可以采用沉积或者材料填充等工艺在相邻的第二刻蚀保护层411填充沟槽填充材料形成填充层441。
结合图14所示，对所述填充层441进行刻蚀，并保留所述肖特基沟槽511内的所述沟槽填充材料以在所述肖特基沟槽511内形成沟槽填充层512。
在一个实施例中，沟槽填充层512的厚度与肖特基沟槽511的深度相同，沟槽填充层512的上表面与碳化硅外延层200的上表面齐平。
在一些实施例中，沟槽填充材料可以为硼磷硅玻璃（BPSG玻璃），或者氧化硅，但不可为氮化硅材料，避免后续工艺中对氮化硅刻蚀时会影响沟槽填充层512。
在步骤S210中，在所述碳化硅外延层上形成第三刻蚀保护层。
结合图15和图16所示，第三刻蚀保护层440上设有多个第二刻蚀槽441，该第二刻蚀槽441的位置处于相邻的肖特基沟槽511的位置之间。
具体的，结合图15所示，可以通过在所述碳化硅外延层200上形成第三刻蚀保护层440，第三刻蚀保护层440上设有多个第二刻蚀槽441，该第二刻蚀槽441的位置处于相邻的肖特基沟槽511的位置之间。
结合图16所示，对第三刻蚀保护层440进行无掩膜刻蚀，此时第三刻蚀保护层440的厚度减小，直至第二刻蚀槽441内露出碳化硅外延层200。
第二刻蚀槽441的深度与碳化硅外延层200的厚度相同。
在具体应用实施例中，第三刻蚀保护层440的厚度可以根据元胞尺寸调整，使得其中间的第二刻蚀槽441的位置处于相邻的肖特基沟槽511的位置之间。
在步骤S211中，通过所述第二刻蚀槽对所述碳化硅外延层进行刻蚀，以在所述碳化硅外延层上形成注入沟槽；其中，所述注入沟槽的深度大于所述肖特基沟槽的深度。
结合图17所示，在第三刻蚀保护层440和第二刻蚀保护层411的覆盖下，沿第二刻蚀槽441对碳化硅外延层200进行刻蚀，在碳化硅外延层200上形成注入沟槽521，注入沟槽521的深度大于所述肖特基沟槽511的深度。
在一些具体应用实施例中，第二刻蚀槽441的宽度可以为0.1-0.7um，注入沟槽521的宽度可以为0.1-0.7um。在步骤S300中，在所述注入沟槽内形成PN结注入掺杂区，并退火处理；其中，所述PN结注入掺杂区掺杂有第二类型掺杂离子。
结合图18所示，在第三刻蚀保护层440和第二刻蚀保护层411的覆盖下，沿注入沟槽521向碳化硅外延层200注入第二类型掺杂离子，从而在碳化硅外延层200内形成PN结注入掺杂区531。
在一个具体应用实施例中，可以在第三刻蚀保护层440和第二刻蚀保护层411的覆盖下，向注入沟槽521注入铝离子，铝离子通过注入沟槽521后注入进入碳化硅外延层200，从而在碳化硅外延层200内形成PN结注入掺杂区531。
在一些具体应用实施例中，PN结注入掺杂区531的宽度与注入沟槽521的宽度相同，其厚度小于相邻的PN结注入掺杂区531之间的距离。
在一个实施例中，在碳化硅外延层200内形成PN结注入掺杂区531后，对清除肖特基沟槽511内沟槽填充层512以及第三刻蚀保护层440和第二刻蚀保护层411，然后沉积碳膜后进行退火处理，然后清除碳膜。
通过采用碳膜在退火前覆盖整个器件，在碳膜保护在对器件进行退火处理，可以避免退火过程中存在碳化硅失配导致硅悬挂键。
在步骤S400中，在所述碳化硅外延层上沉积金属材料，以形成金属层。
在本实施例中，所述金属层在所述肖特基沟槽内与所述碳化硅外延层之间形成肖特基接触。
结合图19所示，通过在碳化硅外延层19上沉积金属材料，以形成金属层450，此时，金属材料填充进入注入沟槽521和肖特基沟槽511，金属层450在肖特基沟槽511内与碳化硅外延层200之间形成肖特基接触。
通过上述制备方法可以在小元胞尺寸下形成高肖特基占比的多沟槽型碳化硅JBS器件，实现较低的正向峰值电流（VF），以及较低的漏电流。
本发明提供的一种多沟槽型碳化硅JBS器件及其制备方法，多沟槽型碳化硅JBS器件包括：碳化硅衬底、碳化硅外延层、肖特基沟槽、注入沟槽、PN结注入掺杂区以及金属层，其中，注入沟槽和肖特基沟槽设置于碳化硅外延层上，肖特基沟槽设于相邻的注入沟槽之间，且注入沟槽的深度大于肖特基沟槽的深度；PN结注入掺杂区设于注入沟槽内，金属层在肖特基沟槽内与碳化硅外延层之间形成肖特基接触，该多沟槽型碳化硅JBS器件在横向尺寸不变的情况下提升肖特基结面积，有效提升了电流密度，同时降低了器件的漏电流，解决现有的沟槽结构多沟槽型碳化硅JBS器件存在的稳定性较差的问题。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各掺杂区区的划分进行举例说明，实际应用中，可以根据需要而将上述功能区分配由不同的掺杂区完成，即将所述装置的内部结构划分成不同的掺杂区，以完成以上描述的全部或者部分功能。
实施例中的各掺杂区可以集成在一个功能区中，也可以是各个掺杂区单独物理存在，也可以两个或两个以上掺杂区集成在一个功能区中，上述集成的功能区既可以采用同种掺杂离子实现，也可以采用多种掺杂离子共同实现。另外，各掺杂区的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述器件的制备方法中的中掺杂区的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (10)
1.一种多沟槽型碳化硅JBS器件，其特征在于，所述多沟槽型碳化硅JBS器件包括：
碳化硅衬底；
碳化硅外延层，设于所述碳化硅衬底上；其中，所述碳化硅外延层与所述碳化硅衬底均掺杂有第一类型掺杂离子；
肖特基沟槽，设置于所述碳化硅外延层上；
注入沟槽，设置于所述碳化硅外延层上，其中，所述肖特基沟槽设于相邻的所述注入沟槽之间，且所述注入沟槽的深度大于所述肖特基沟槽的深度；
PN结注入掺杂区，设于所述注入沟槽内，PN结注入掺杂区掺杂有第二类型掺杂离子；
金属层，设于所述碳化硅外延层上，并在所述肖特基沟槽内与所述碳化硅外延层之间形成肖特基接触。
2.如权利要求1所述的多沟槽型碳化硅JBS器件，其特征在于，相邻的所述注入沟槽之间的肖特基沟槽的个数为多个。
3.如权利要求2所述的多沟槽型碳化硅JBS器件，其特征在于，所述PN结注入掺杂区与所述碳化硅外延层的上表面之间的距离大于所述肖特基沟槽的深度。
4.如权利要求2所述的多沟槽型碳化硅JBS器件，其特征在于，所述肖特基沟槽的宽度为0.1-0.5um。
5.如权利要求1所述的多沟槽型碳化硅JBS器件，其特征在于，所述肖特基沟槽的宽度小于所述注入沟槽的宽度。
6.一种多沟槽型碳化硅JBS器件的制备方法，其特征在于，所述制备方法包括：
在碳化硅衬底上形成碳化硅外延层；其中，所述碳化硅外延层与所述碳化硅衬底均掺杂有第一类型掺杂离子；
在所述碳化硅外延层上形成肖特基沟槽和注入沟槽；其中，所述肖特基沟槽设于相邻的所述注入沟槽之间，且所述注入沟槽的深度大于所述肖特基沟槽的深度；
在所述注入沟槽内形成PN结注入掺杂区，并退火处理；其中，所述PN结注入掺杂区掺杂有第二类型掺杂离子；
在所述碳化硅外延层上沉积金属材料，以形成金属层；其中，所述金属层在所述肖特基沟槽内与所述碳化硅外延层之间形成肖特基接触。
7.如权利要求6所述的制备方法，其特征在于，所述在所述碳化硅外延层上形成肖特基沟槽和注入沟槽，包括：
在所述碳化硅外延层上形成第一刻蚀保护层；其中，所述第一刻蚀保护层上设有多个第一沟槽；
在所述第一刻蚀保护层上形成预留孔层；
对所述预留孔层进行刻蚀，并保留在所述第一沟槽侧壁形成的预留层，以在每个所述第一沟槽内形成预留孔；
在所述预留孔内沉积第二刻蚀保护层；
清除所述预留层，以在所述第一沟槽内形成第一刻蚀槽；
在所述第一刻蚀保护层以及所述第二刻蚀保护层的遮盖下沿所述第一刻蚀槽对所述碳化硅外延层刻蚀，以在所述碳化硅外延层上形成肖特基沟槽；
沉积光刻胶，使得第一沟槽区域被所述光刻胶覆盖，并露出相邻的所述第一沟槽区域之间的位置；
去除相邻的所述第一沟槽区域之间的所述第一刻蚀保护层，并清除所述光刻胶；
在所述肖特基沟槽内形成沟槽填充层；
在所述碳化硅外延层上形成第三刻蚀保护层，其中，所述第三刻蚀保护层上设有多个第二刻蚀槽，每个所述第二刻蚀槽位于相邻的所述肖特基沟槽之间；
通过所述第二刻蚀槽对所述碳化硅外延层进行刻蚀，以在所述碳化硅外延层上形成注入沟槽；其中，所述注入沟槽的深度大于所述肖特基沟槽的深度。
8.如权利要求7所述的制备方法，其特征在于，所述在所述注入沟槽内形成PN结注入掺杂区，并退火处理，包括：
沿所述注入沟槽向所述碳化硅外延层注入第二类型掺杂离子，以形成PN结注入掺杂区；
去除所述第三刻蚀保护层、所述第二刻蚀保护层以及所述沟槽填充材料，沉积碳膜后对器件进行退火处理，并在退火后去除所述碳膜。
9.如权利要求7所述的制备方法，其特征在于，所述在所述肖特基沟槽内形成沟槽填充层，包括：
在相邻的所述第二刻蚀保护层之间填充沟槽填充材料形成填充层，对所述填充层进行刻蚀，并保留所述肖特基沟槽内的所述沟槽填充材料以在所述肖特基沟槽内形成沟槽填充层。
10.如权利要求7所述的制备方法，其特征在于，所述在所述碳化硅外延层上形成第三刻蚀保护层，包括：
在所述碳化硅外延层上沉积第三刻蚀材料，以形成第三刻蚀保护层，其中，所述第三刻蚀保护层上设有多个第二刻蚀槽，每个所述第二刻蚀槽位于相邻的所述肖特基沟槽之间；
对所述第三刻蚀保护层进行无掩膜刻蚀，直至在所述第二刻蚀槽内露出所述碳化硅外延层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210454383.4A CN114582981B (zh) | 2022-04-24 | 2022-04-24 | 一种多沟槽型碳化硅jbs器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210454383.4A CN114582981B (zh) | 2022-04-24 | 2022-04-24 | 一种多沟槽型碳化硅jbs器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114582981A true CN114582981A (zh) | 2022-06-03 |
| CN114582981B CN114582981B (zh) | 2022-07-19 |
Family
ID=81778526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210454383.4A Active CN114582981B (zh) | 2022-04-24 | 2022-04-24 | 一种多沟槽型碳化硅jbs器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114582981B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115241062A (zh) * | 2022-09-21 | 2022-10-25 | 深圳芯能半导体技术有限公司 | 一种凸形碳化硅jbs器件及其制备方法、芯片 |
| CN115274435A (zh) * | 2022-09-22 | 2022-11-01 | 深圳芯能半导体技术有限公司 | 一种凸形碳化硅mps器件及其制备方法、芯片 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110037139A1 (en) * | 2008-03-21 | 2011-02-17 | Microsemi Corporation | Schottky barrier diode (sbd) and its off-shoot merged pn/schottky diode or junction barrier schottky (jbs) diode |
| US20180358477A1 (en) * | 2017-06-09 | 2018-12-13 | AZ Power, Inc | Trench type junction barrier schottky diode and manufacturing method thereof |
| US20190027616A1 (en) * | 2016-08-10 | 2019-01-24 | PowerCubeSemi, INC. | Sic wide trench-type junction barrier schottky diode and manufacturing method therefor |
| CN112864255A (zh) * | 2021-03-19 | 2021-05-28 | 光华临港工程应用技术研发(上海)有限公司 | 一种肖特基二极管结构及其制造方法 |
| US20210296512A1 (en) * | 2019-05-29 | 2021-09-23 | Xidian University | Junction barrier schottky diode |
| WO2022007405A1 (zh) * | 2020-07-10 | 2022-01-13 | 长鑫存储技术有限公司 | 自对准双重图形的形成方法及半导体结构 |
| CN114220870A (zh) * | 2021-12-15 | 2022-03-22 | 北京世纪金光半导体有限公司 | 全方位肖特基接触的沟槽型半导体器件及其制造方法 |
| CN114242767A (zh) * | 2021-11-13 | 2022-03-25 | 深圳芯能半导体技术有限公司 | 一种mps二极管的制备方法及mps二极管 |
-
2022
- 2022-04-24 CN CN202210454383.4A patent/CN114582981B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110037139A1 (en) * | 2008-03-21 | 2011-02-17 | Microsemi Corporation | Schottky barrier diode (sbd) and its off-shoot merged pn/schottky diode or junction barrier schottky (jbs) diode |
| US20190027616A1 (en) * | 2016-08-10 | 2019-01-24 | PowerCubeSemi, INC. | Sic wide trench-type junction barrier schottky diode and manufacturing method therefor |
| US20180358477A1 (en) * | 2017-06-09 | 2018-12-13 | AZ Power, Inc | Trench type junction barrier schottky diode and manufacturing method thereof |
| US20210296512A1 (en) * | 2019-05-29 | 2021-09-23 | Xidian University | Junction barrier schottky diode |
| WO2022007405A1 (zh) * | 2020-07-10 | 2022-01-13 | 长鑫存储技术有限公司 | 自对准双重图形的形成方法及半导体结构 |
| CN112864255A (zh) * | 2021-03-19 | 2021-05-28 | 光华临港工程应用技术研发(上海)有限公司 | 一种肖特基二极管结构及其制造方法 |
| CN114242767A (zh) * | 2021-11-13 | 2022-03-25 | 深圳芯能半导体技术有限公司 | 一种mps二极管的制备方法及mps二极管 |
| CN114220870A (zh) * | 2021-12-15 | 2022-03-22 | 北京世纪金光半导体有限公司 | 全方位肖特基接触的沟槽型半导体器件及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115241062A (zh) * | 2022-09-21 | 2022-10-25 | 深圳芯能半导体技术有限公司 | 一种凸形碳化硅jbs器件及其制备方法、芯片 |
| CN115241062B (zh) * | 2022-09-21 | 2022-12-13 | 深圳芯能半导体技术有限公司 | 一种凸形碳化硅jbs器件及其制备方法、芯片 |
| CN115274435A (zh) * | 2022-09-22 | 2022-11-01 | 深圳芯能半导体技术有限公司 | 一种凸形碳化硅mps器件及其制备方法、芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114582981B (zh) | 2022-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114582981B (zh) | 一种多沟槽型碳化硅jbs器件及其制备方法 | |
| US9356132B2 (en) | Integrating Schottky diode into power MOSFET | |
| US6441454B2 (en) | Trenched Schottky rectifiers | |
| US6420225B1 (en) | Method of fabricating power rectifier device | |
| US20020008237A1 (en) | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication | |
| EP1096574A2 (en) | Power MOSFET having a trench gate electrode and method of making the same | |
| US20020125541A1 (en) | Method of fabricating trench junction barrier rectifier | |
| JP2007515079A5 (zh) | ||
| US20190035903A1 (en) | Trench gate power mosfet and manufacturing method thereof | |
| CN114068331B (zh) | 一种提高bv稳定性的sgt终端结构及其制备方法 | |
| CN115274435B (zh) | 一种凸形碳化硅mps器件及其制备方法、芯片 | |
| CN115241062B (zh) | 一种凸形碳化硅jbs器件及其制备方法、芯片 | |
| EP1396015A1 (en) | Two-mask trench schottky diode | |
| JP2004521487A (ja) | トレンチショットキーバリア整流器 | |
| CN111415997B (zh) | 一种mos结构沟槽二极管器件及其制造方法 | |
| CN114899147B (zh) | 一种rc-igbt器件及其制备方法 | |
| CN115223868B (zh) | 一种高压快恢复二极管及其制备方法 | |
| CN115117149B (zh) | 一种基于湿法刻蚀工艺的快恢复二极管及其制备方法 | |
| CN114420745B (zh) | 一种碳化硅mosfet及其制备方法 | |
| CN115332384A (zh) | 单光子探测器及其制作方法 | |
| CN114823343A (zh) | 一种屏蔽栅mosfet器件及制造方法 | |
| CN210403736U (zh) | Sgt器件 | |
| CN210607277U (zh) | 具有肖特基金属结的半导体装置 | |
| CN108470719B (zh) | 一种复合型tmbs器件及其制造方法 | |
| CN112750897A (zh) | 沟槽型场效应晶体管结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |