CN114823343A - 一种屏蔽栅mosfet器件及制造方法 - Google Patents
一种屏蔽栅mosfet器件及制造方法 Download PDFInfo
- Publication number
- CN114823343A CN114823343A CN202210534251.2A CN202210534251A CN114823343A CN 114823343 A CN114823343 A CN 114823343A CN 202210534251 A CN202210534251 A CN 202210534251A CN 114823343 A CN114823343 A CN 114823343A
- Authority
- CN
- China
- Prior art keywords
- type
- trench
- groove
- gate electrode
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 49
- 238000001259 photo etching Methods 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 27
- 238000005468 ion implantation Methods 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 230000005669 field effect Effects 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 11
- 210000000746 body region Anatomy 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 150000002736 metal compounds Chemical class 0.000 claims description 5
- 229920000620 organic polymer Polymers 0.000 claims description 4
- 150000002739 metals Chemical class 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- -1 Al/Cu Chemical class 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种屏蔽栅MOSFET器件的结构及制造方法，本发明涉及于功率半导体器件，为提供一种更好的制造工艺及其结构，该工艺中降低了光刻次数，简化了流程，制作的器件性能也更优化了，具有独特的结构及制造工艺流程，比起传统结构和工艺，能节省数个光刻步骤，有效降低制造成本。
Description
技术领域
本发明涉及于功率半导体器件，特别是屏蔽栅沟槽型场效应管器件的结构及其制造方法。
背景技术
以下将对现有的屏蔽栅沟槽型场效应管的相关技术背景进行说明。需指出的是，本文件中所述的对应位置词如“上”、“下”、“左”、“右”、“前”、“后”、“垂直”、“水平”、“竖直”是对应于参考图示的相对位置。具体实施中并不限制固定方向。需指出，附图中的器件并不一定按具体比例绘画。附图中的掺杂区和沟槽的边界所示的直线，以及由该边界所形成的尖角，在实际应用中一般并非直线和精确的角。
屏蔽栅沟槽型场效应管，作为一种新型的功率器件，具有导通电阻低，开关速度快的特点。但是制造上述结构，按照现有的制造方法，整个工艺流程共需要六到八个光刻步骤，如在定义屏蔽栅电极，隔离介质层区域以及形成P体掺杂区时，均需要利用光刻版进行光刻工艺步骤，该器件的工艺成本较为高昂，因此有必要提供一种减少光刻步骤的制造工艺以节省成本。
发明内容
针对上文中所提到的现有屏蔽栅沟槽型场效应管器件的问题，本发明提出一种工艺简单而且制造成本较低的屏蔽栅沟槽型场效应管结构及工艺流程。
一种屏蔽栅沟槽型场效应管器件的制造方法，所述的制造方法包括如下步骤：
第一步:提供第一导电型衬底，并在其上形成第一导电型外延层；
第二步:在第一导电型外延层的上表面形成硬掩膜和一系列的沟槽，分别为第一类沟槽、第二类沟槽和第三类沟槽，第三类沟槽的宽度要大于第一类沟槽、第二类沟槽的宽度；
其中第一类沟槽和第二类沟槽在同一段沟槽内，第三类沟槽位于器件最外围并且包围第一类沟槽和第二类沟槽；
硬掩膜最少包含一层刻蚀速率不同于氧化物的抗刻蚀材料；
第三步：在沟槽内形成沟槽绝缘层和屏蔽栅电极，再沉积氧化物，使第一、二类沟槽完全填满，并使第三类沟槽部分填满；
第四步：形成填充材料，将第三类沟槽填满，所述的填充材料为多晶硅、有机聚合物、氮化物或金属化合物；
第五步：去除硬掩模上方的氧化物和填充材料，暴露硬掩模，再在第二类沟槽和第三类沟槽及其外围的上表面形成光刻胶；
第六步：回刻氧化物，在第一类沟槽内形成极间隔离层；
第七步：在光刻胶的保护下刻蚀硬掩膜；
第八步:去除光刻胶和沉积在第三类沟槽内的填充材料；
第九步:在上部的沟槽侧壁上形成栅氧化层，再形成栅电极；
第十步:以硬掩膜作为离子注入的掩模，进行离子注入；
离子注入时，位于沟槽外围的掩模介质层，将离子注入后形成的第二导电型掺杂体区限定在系列沟槽内部；
第十一步:在半导体上表面形成氧化物介质层，然后在氧化物介质层上形成接触孔；
第一类接触孔位于第二类沟槽的正上方，并深入到沟槽内的屏蔽栅电极中；第二类接触孔位于第一类沟槽或第三类沟槽的正上方，深入到沟槽内的栅电极中；第三类接触孔位于沟槽与沟槽之间，并深入半导体中，与第二导电型掺杂区域和第一导电型掺杂源区接触；
第十二步：形成上表面金属和下表面金属，形成器件。
进一步的，所述的方法进一步还包括有：
第九步：形成栅电极并使栅电极到半导体上表面的深度在0.3到2um之间；
第十一步：形成氧化物介质层后，去除上表面氧化物介质层并暴露半导体上表面；再刻蚀半导体，形成接触孔；
第十二步：利用光刻，在第二类沟槽和第三类沟槽上形成第二类接触孔，一部分的接触孔位于第二类沟槽的正上方，并深入到沟槽内的屏蔽栅电极中；第一类接触孔位于第一类沟槽或第三类沟槽的正上方，深入到沟槽内的栅电极中；然后，形成上下表面金属，并最终形成器件。
进一步的，第一步中的抗刻蚀材料层是半导体氮化物。
进一步的，第五步中,去除硬掩模上方的氧化物和填充材料的方法为化学机械平坦化工艺，并以硬掩模作为研磨停止层。
进一步的，第四步中，所述的填充材料为多晶硅、有机聚合物、氮化物或金属化合物。
进一步的，第三类沟槽还包括有多段往外延伸段沟槽，该延伸段沟槽垂直于该段第三类沟槽。
进一步的，接触孔通过氧化物介质层深入到延伸段沟槽内的栅电极中，将栅电极与上表面金属相连接。
本发明的另一个目的还在于提供一种上述屏蔽栅沟槽型场效应管器件的制造方法制作的器件。
本发明提出的屏蔽栅沟槽型场效应管器件，具有独特的结构及制造工艺流程，比起传统结构和工艺，能节省数个光刻步骤，有效降低制造成本。
附图说明
图1本发明的一个实施例的制造工艺第二步的剖面示意图。
图2为本发明的一个实施例的制造工艺第二步的沟槽结构的部分顶示图。
图3为本发明的一个实施例的制造工艺第三步的剖面示意图。
图4为本发明的一个实施例的制造工艺第四步的剖面示意图。
图5为本发明的一个实施例的制造工艺第五步的剖面示意图。
图6为本发明的一个实施例的制造工艺第六步的剖面示意图。
图7为本发明的一个实施例的制造工艺第七步的剖面示意图。
图8为本发明的一个实施例的制造工艺第八步的剖面示意图。
图9为本发明的一个实施例的制造工艺第九步的剖面示意图。
图10为本发明的一个实施例的制造工艺第十步的剖面示意图。
图11为本发明的一个实施例的制造工艺第十一步的剖面示意图。
图12为本发明的一个实施例的制造工艺第十一步的剖面示意图。
图13A为本发明的一个实施例的部分顶示图。其中切线A-A’的剖面结构如图12。
图13B为图13A的顶示图中切线B-B’的剖面结构。
图13C为图13A的顶示图中切线C-C’的剖面结构。
图14A为图13C的结构在制造工艺中第六步的剖面示意图。
图14B为图13C的结构在制造工艺中第八步的剖面示意图。
图15A为本发明的另一个实施例的制造工艺第九步的剖面示意图。
图15B为本发明的另一个实施例的制造工艺第十步的剖面示意图。
图15C为本发明的另一个实施例的制造工艺第十一步的剖面示意图。
图15D为本发明的另一个实施例的制造工艺第十二步的剖面示意图。
图15E为本发明的另一个实施例的制造工艺第十三步的剖面示意图。
具体实施方式
以下结合附图和实施例，对本发明进行详细说明。需要指出的是，在以下对本发明的屏蔽栅沟槽型场效应管器件及其制造方法的说明中，屏蔽栅沟槽型场效应管器件的半导体衬底被认为由硅(Si)材料构成。但是，该衬底亦可由其他任何适合屏蔽栅沟槽型场效应管制造的材料构成，如氮化镓(GaN)，碳化硅(SiC)等。在以下说明中，半导体区的导电类型被分为P型(第二导电型)与N型(第一导电型),一个P型导电类型的半导体区可以通过向原始半导体区掺入一种或几种杂质构成，这些杂质可以是但并不局限于：硼(B)、铝(Al)、镓(Ga)等。一个N型导电的半导体区亦可通过向原始半导体区掺入一种或几种杂质构成，这些杂质可以是但并不局限于：磷(P)、砷(As)、碲(Sb)、硒(Se)、质子(H+)等。在以下说明中，重度掺杂的P型导电的半导体区被标记为P+区，重度掺杂的N型导电的半导体区被标记为N+区。例如，在硅材料衬底中，若无特别指出，一个重度掺杂的区域的杂质浓度一般在1×1019cm-3至1×1021cm-3之间。本技术领域人员应该知道，本发明所述的P型(第二导电型)与N型(第一导电型)可以互换。
以下说明本发明的屏蔽栅沟槽型场效应管器件的制造工艺步骤：
第一步，请参照图1，提供N+型衬底200，并在其上形成N型外延层201。其中，N+衬底200可能为红磷或者砷掺杂，N型外延层201可能为磷掺杂，其厚度在0.5-10μm之间。N型外延层201的掺杂浓度可能固定不变，也可能随着深度的不同具有不同的掺杂浓度。在一个具体实施例中，N型外延层201为磷掺杂，掺杂浓度为1e18cm-3到1e16cm-3之间，厚度在1-6μm之间。在另一个具体实施例中，掺杂浓度在N型外延层内呈非均匀的分布，其中包括位于上方的掺杂浓度在5e17cm-3到1e15cm-3之间较淡区域，以及位于下方的掺杂浓度在1e17cm-3到1e18cm-3之间的较浓区域；N型外延层上方掺杂浓度较低，有利于之后步骤中形成P型体区时更好地控制P型体区的深度，下方掺杂浓度较高是为了导通电阻更低，因此分界接近P型体区的深度。
第二步，在外延层的上表面形成硬掩膜301和位于硬掩膜301之间的一系列沟槽，分别为第一类沟槽250、第二类沟槽251和第三类沟槽252，如图1和图3所示，其中，第一类沟槽250用于形成导通区域；第二类沟槽251用于连接屏蔽栅电极和上表面金属层；第三类沟槽252的宽度要大于第一、二类沟槽(250，251)，用于保证器件外围的击穿电压，并且用于连接栅电极和表层金属。
图2展示了器件制作工艺中一种可能的系列沟槽的顶视图。图1的剖面结构对应图2中器件A-A’切线位置。请参照图2，其中第一类沟槽250和第二类沟槽251在同一段沟槽内，第三类沟槽252位于最外围并且包围第一类沟槽250和第二类沟槽251。其中，第三类沟槽252还可能包括多段往外延伸部分，该延伸部分垂直于该段第三类沟槽252，作用是连接栅电极205和上表面金属208，参考图13A和13B。
硬掩膜301最少包含一层刻蚀速率不同于氧化物的抗刻蚀材料，其中抗刻蚀材料层可能是半导体氮化物。
沟槽的形成方法可能包括但不限于干法刻蚀。在一个实施例中，沟槽可能由热离子刻蚀形成。刻蚀后的沟槽可能呈上大下小的形状。在另一个具体的实施例中，沟槽上表面的宽度为0.2-0.5um，深度为1.2-3μm。在再另一个具体的实施例中，沟槽上表面的宽度为0.5-1.5um，深度为3-6μm。
在一个实施例中，首先在外延层的上表面首先形成介质组合层：氧化硅(100-1000A)，硬掩膜材料(1000-4000A)，氧化硅(2000-3000A)；然后通过光刻，形成图形化的介质组合层；之后刻蚀半导体，在图形化介质层组合层之间形成沟槽；在沟槽形成后，对硬掩膜材料进行湿法刻蚀，使其收缩到半导体上表面平台上，由于硬掩膜材料上表面被上方氧化层(氧化硅)保护，使刻蚀只发生在水平方向上，因此硬掩膜材料的左右边界最终刻蚀到半导体上表面平台之内；最后，再除去位于硬掩膜材料上方的氧化层，形成硬掩膜301。
第三步，在沟槽内形成沟槽绝缘层202和屏蔽栅电极203；再沉积氧化物211，使第一、二类沟槽(250，251)完全填满，并使第三类沟槽252部分填满，如图3所示。
沟槽绝缘层202可能为氧化物层，也可能是氧化物层和氮化物层的组合层。
屏蔽栅电极203通常为多晶硅构成，也可能由金属、金属-半导体化合物(例如Al,Ti,W等)，以及它们的组合构成。
在一个具体的实施例中，沟槽绝缘层202为氧化物，先通过热氧化或者化学气相沉积在沟槽(250，251，252)的侧壁覆盖氧化物层，之后沉积屏蔽栅电极材料，再回刻屏蔽栅电极材料到沟槽下部，形成屏蔽栅电极203。屏蔽栅电极203材料为多晶硅，采用湿法或者干法刻蚀进行回刻，回刻后的屏蔽栅电极203的上表面高度到半导体外延层201的上表面距离为0.4-2.0μm。回刻完屏蔽栅电极203之后再次沉积氧化物，沉积方法可能包括几个淀积步骤，其中可能包括一步高密度等离子体化学气相淀积(HDP CVD)工艺。由于第三类沟槽252宽度较第一、二类沟槽(250，251)大，通过调节沉积工艺，可以使第一、二类沟槽被完全填满而第三类沟槽不被完全填满。
该步骤中，相比传统工艺，在形成屏蔽栅电极203时，配合相应的版图改进，可以免去对屏蔽栅电极进行区域定义的光刻工艺，因此缩短了工艺流程，降低了制造成本。
第四步，形成填充材料401，将第三类沟槽252填满，如图4所示。
在一个具体的实施例中，填充材料401可能为多晶硅，形成方法为化学气相沉积。此外，填充材料401也可能为有机聚合物，氮化物，金属化合物等。
第五步，去除硬掩模301上方的氧化物211和填充材料401，暴露硬掩模301，再在第二类沟槽251和第三类沟槽252及其外围的上表面形成光刻胶402，如图5所示。
去除氧化物211和填充材料401的方法可能为刻蚀或者化学机械平坦化工艺。
在一个具体实施例中，首先刻蚀填充材料401使其高度低于硬掩模301；接着再刻蚀氧化物211使其高度低于硬掩模301。
在另一个具体实施例中，通过化学机械平坦化工艺，将外延层201表面多余的氧化物211和填充材料401除去，并以硬掩模301作为研磨停止层，最终暴露半导体上表面的硬掩模301。上述化学机械平坦化工艺有利于晶圆表面较为平整，有利于后续的光刻和刻蚀等工艺的控制。
第六步，回刻氧化物211，在第一类沟槽250内形成极间隔离层204，如图6所示。
刻蚀后形成的极间隔离层204厚度为500-5000A。在一个具体实施例中，使用湿法刻蚀工艺。
在刻蚀极间隔离层204过程中，在光刻胶402和硬掩膜301起到防止侧向刻蚀，保护第二类沟槽251和第三类沟槽252中氧化物的作用。
第七步，在光刻胶402的保护下刻蚀硬掩膜301，直到第一类沟槽250和第二类沟槽251上的硬掩模301被全部刻蚀掉。位于第三类沟槽252外围的硬掩模301，由于受到光刻胶402的保护，则保留在半导体上方。如图7所示。
刻蚀硬掩膜301的方法可能是湿法刻蚀。在一个具体的实施例中，硬掩膜301为氮化硅，刻蚀方法为热磷酸环境下的湿法刻蚀。
第八步，去除光刻胶402和沉积在第三类沟槽252内的填充材料401，如图8所示。
第九步，在上部的沟槽侧壁上形成栅氧化层210，再形成栅电极205，分别如图9所示，终端沟槽252内的栅电极205宽度可以小于其下方的屏蔽栅电极203。
栅氧化层210厚度为200-1000A。形成栅氧化层210的方法可能是热氧化或者是淀积，又或者是两者的组合。在一个实施例中，形成栅氧化层210的方法为湿热氧化，温度为900-1300度。
在一个实施例中，栅电极205形成方法为填充栅电极材料并回刻。其中，栅电极材料通常为多晶硅。回刻的方法可能包括化学平坦化和/或干法刻蚀。
第十步，以硬掩膜301作为离子注入的掩模，进行离子注入,如图10所示。
该离子注入最少包括一步P型离子注入，注入能量为10keV-200keV,离子注入的掺杂物质可能为硼，剂量在1e12-5e14cm-3之间。该P型离子注入后，可能接着进行一步热扩散工艺。在一个实施例中，该热扩散温度为1000-1150C，时间为10-300分钟。
P型离子注入后还可能进行一步N+型离子注入，注入能量为5keV-100keV，离子注入的掺杂物质可能为砷，剂量在1e13-5e16cm-3之间。N+型离子注入可能同样采用掩模介质层301作为限定注入区域的掩模，也可能采用额外的光刻步骤，预先形成图形化的光刻胶来限定N+型离子注入的区域。
如图10所示，离子注入时，位于沟槽外围的掩模介质层301阻挡了P型离子，将离子注入后形成的P型掺杂体区216限定在系列沟槽内部，相比传统工艺，在离子注入时最多可以省略P型离子与N+型离子注入两个光刻步骤，在进行离子注入后，硬掩膜301可以继续保留或者被去除。
第十一步，在半导体上表面形成氧化物介质层206，然后在氧化物介质层上形成接触孔207。
氧化物介质层206通常由氧化物组成，厚度为0.3-1.5μm。在一个实施例中，氧化物介质层206包含一层位于下方的厚度为0.05-1.0μm的非掺杂氧化硅，以及一层位于上方的厚度为0.1-1.5μm的硼磷硅玻璃。氧化物介质层206形成方法可能包括氧化物淀积和氧化物平坦化工艺。
一部分的接触孔207位于第二类沟槽251的正上方，并深入到沟槽内的屏蔽栅电极203中，如图11所示，为第一类接触孔。另有一部分的接触孔207位于第一类沟槽251或第三类沟槽252的正上方，深入到沟槽内的栅电极205中，为第二类接触孔(2071)。再有另一部分的接触孔207位于沟槽与沟槽之间，并深入半导体中，与P型掺杂区域216和N+型掺杂源区接触，为第三类接触孔。
在一个具体的实施例中，形成接触孔207的方法是：进行光刻，利用光刻胶定义接触孔的位置，再進行干法刻蚀。每一种接触孔的作用都是为了连接到上表面金属208。
在刻蚀接触孔207后，有可能进行一步或多步P+型离子注入，在P型掺杂体区216中形成P+型掺杂接触区。
第十二步，形成上表面金属208和下表面金属209，形成器件，如图12所示。
半导体上表面金属208通常为Al或Al化合物，例如，Al/Cu,Al/Si/Cu等，厚度为3-5μm。上表面金属208形成前，有可能首先在接触孔207中填充扩散阻隔金属。其中，扩散阻隔金属的组成材料可能是Ti，W等金属，或者其金属化合物例如TiSi,TiN等。
半导体下表面金属220通常为Ag或Ag化合物，厚度为0.1-2μm。在半导体衬底200下方形成漏极金属209前，可能会先对半导体衬底200进行减薄，使半导体衬底200的厚度减薄至30-200μm。
图13A展示了本发明器件的一个可能的实施例的顶视图。其中A-A’切线对应图12中的器件剖面结构。如图13A中，系列沟槽最外围的第三类沟槽252包括最少一段往外延伸的部分，该延伸部分垂直于该段第三沟槽252。延伸部分的剖面结构如图13B所示(对应图13A中B-B’切线)，如图可见，接触孔207通过氧化物介质层206深入到栅电极205中，将栅电极205与上表面金属208相连接。
在一个实施例中，包围并垂直于第一、第二类沟槽(250，251)的第三类沟槽252，其结构可能如13C所示(对应图13A中C-C’切线)。该第三类沟槽252的内围侧壁为栅氧化层210，外围侧壁为氧化物层211，并且氧化物层211厚度厚于栅氧化层210。栅氧化层210氧化物层211把半导体外延层201和第三类沟槽内的栅电极205相互隔离。栅电极205在靠近栅氧化层210一侧有一个稍高的台阶，图14A和图14B展示上述结构的关键形成步骤。
其中图14A对应工艺第六步。如图13A中所示沟槽结构，由于第三类沟槽252内围与第一类沟槽250相连，工艺第六步中刻蚀第一类沟槽250中的氧化物211时，第三类沟槽(252)中的氧化层211会从侧面被部分刻蚀，形成如图14A所示结构，该刻蚀深度不会超过填充材料401的深度。接着，经过第七步去除硬掩模301和第八步去除填充材料401，该结构如图14B所示，形成内高外低的氧化物层的台阶。在此之后，依次形成栅氧化层210和栅电极205并最终形成图13C中的结构。
图15A到图15E展示了本发明的另一个的实施例的工艺流程的关键步骤。在这个实施例中，前八步工艺步骤和上述第一个实施例一致，且接下来步骤如下：第九步，在上部的沟槽侧壁上形成栅氧化层210，再形成栅电极205，并使栅电极205到半导体上表面的深度在0.3到2um之间，如图15A所示。
第十步中，以硬掩膜301作为离子注入的掩模，进行离子注入，如图15B所示。
第十一步，在半导体上表面形成氧化物介质层206，如图15C所示。其中，氧化物介质层206厚度为0.3-1.5μm。氧化物介质层206为非掺杂氧化硅或/和硼磷硅玻璃。氧化物介质层206形成方法可能为氧化物淀积，也可能首先进行热氧化，再进行氧化物淀积。
第十二步，去除上表面氧化物介质层206并暴露半导体上表面，如图15D所示。其中，可能先进行氧化层平坦化，再进行氧化物刻蚀。
在一个具体实施例中，去除上表面氧化物介质层206的方法为：以硬掩模301作为研磨停止层进行化学机械平坦化工艺,接着再进行氧化物刻蚀，直至暴露半导体上表面。
第十三步，刻蚀半导体，形成接触孔230，如图15E所示。
其中，接触孔(230)可能呈上大下小的形状。接触孔(230)的底部到相邻沟槽侧壁之间的距离在0.05um到0.3um之间。在刻蚀半导体过程中，半导体上方的硬掩模301能保护系列沟槽外围区域，防止该区域被刻蚀。
在刻蚀接触孔230后，有可能进行一步或多步P+型离子注入，在P型掺杂体区216中形成P+型掺杂接触区。
第十四步，利用光刻，在第二类沟槽251和第三类沟槽252上形成接触孔207。一部分的接触孔207位于第二类沟槽251的正上方，并深入到沟槽内的屏蔽栅电极203中。另有一部分的接触孔207位于第一类沟槽251或第三类沟槽252的正上方，深入到沟槽内的栅电极205中。
第十五步，形成上下表面金属(208，209)，并最终形成器件。
本发明阐述的屏蔽栅沟槽型场效应管，具有独特的制造工艺流程，结构以及版图，相比传统工艺，可以减少了光刻步骤的次数，能降低制造成本。需要指出，上述实施例中相关工艺步骤，均可以适当增减达到同样的效果，相关技术领域人员应该认识到，上述所描述的本发明的实施例非限定性而是实例性的，本发明可以实现在比上述实施例更宽的范围内。
Claims (8)
1.一种屏蔽栅沟槽型场效应管器件的制造方法，其特征在于，所述的制造方法包括如下步骤：
第一步:提供第一导电型衬底(200)，并在其上形成第一导电型外延层(201)；
第二步:在第一导电型外延层(201)的上表面形成硬掩膜(301)和一系列的沟槽，分别为第一类沟槽(250)、第二类沟槽(251)和第三类沟槽(252)，第三类沟槽(252)的宽度要大于第一类沟槽(250)、第二类沟槽(251)的宽度；其中第一类沟槽(250)和第二类沟槽(251)在同一段沟槽内，第三类沟槽(252)位于器件最外围并且包围第一类沟槽(250)和第二类沟槽(251)；硬掩膜(301)最少包含一层刻蚀速率不同于氧化物的抗刻蚀材料；
第三步：在沟槽内形成沟槽绝缘层(202)和屏蔽栅电极(203)，再沉积氧化物(211)，使第一、二类沟槽(250，251)完全填满，并使第三类沟槽(252)部分填满；
第四步：形成填充材料(401)，将第三类沟槽(252)填满；
第五步：去除硬掩模(301)上方的氧化物(211)和填充材料(401)，暴露硬掩模(301)，再在第二类沟槽(251)和第三类沟槽(252)及其外围的上表面形成光刻胶(402)；
第六步：回刻氧化物(211)，在第一类沟槽(250)内形成极间隔离层(204)；
第七步：在光刻胶(402)的保护下刻蚀硬掩膜(301)；
第八步:去除光刻胶(402)和沉积在第三类沟槽(252)内的填充材料(401)；
第九步:在上部的沟槽侧壁上形成栅氧化层(210)，再形成栅电极(205)；
第十步:以硬掩膜(301)作为离子注入的掩模，进行离子注入；
离子注入时，位于沟槽外围的掩模介质层(301)，将离子注入后形成的第二导电型掺杂体区(216)限定在系列沟槽内部；
第十一步:在半导体上表面形成氧化物介质层(206)，然后在氧化物介质层上形成接触孔(207)；
第一类接触孔(207)位于第二类沟槽(251)的正上方，并深入到沟槽内的屏蔽栅电极(203)中；第二类接触孔(207)位于第一类沟槽(251)或第三类沟槽(252)的正上方，深入到沟槽内的栅电极(205)中；第三类接触孔(207)位于沟槽与沟槽之间，并深入半导体中，与第二导电型掺杂区域(216)和第一导电型掺杂源区接触；
第十二步：形成上表面金属(208)和下表面金属(209)，形成器件。
2.如权利要求1所述的屏蔽栅沟槽型场效应管器件的制造方法，其特征在于，所述的方法进一步包括有：
第九步：形成栅电极(205)并使栅电极(205)到半导体上表面的深度在0.3到2um之间；
第十一步：形成氧化物介质层(206)后，去除上表面氧化物介质层并暴露半导体上表面；再刻蚀半导体，形成接触孔(230)；
第十二步：利用光刻，在第二类沟槽(251)和第三类沟槽(252)上形成第二类接触孔(207)，一部分的接触孔(207)位于第二类沟槽(251)的正上方，并深入到沟槽内的屏蔽栅电极(203)中；第一类接触孔(207)位于第一类沟槽(251)或第三类沟槽(252)的正上方，深入到沟槽内的栅电极(205)中；然后，形成上下表面金属(208，209)，并最终形成器件。
3.如权利要求1或权利要求2任一权利要求所述的屏蔽栅沟槽型场效应管器件的制造方法，其特征在于，第一步中的抗刻蚀材料层是半导体氮化物。
4.如权利要求1或权利要求2任一权利要求所述的屏蔽栅沟槽型场效应管器件的制造方法，其特征在于，第五步中,去除硬掩模(301)上方的氧化物(211)和填充材料的方法为化学机械平坦化工艺，并以硬掩模(301)作为研磨停止层。
5.如权利要求1或权利要求2任一权利要求所述的屏蔽栅沟槽型场效应管器件的制造方法，其特征在于，第四步中，所述的填充材料(401)为多晶硅、有机聚合物、氮化物或金属化合物。
6.如权利要求1或权利要求2任一权利要求所述的屏蔽栅沟槽型场效应管器件的制造方法，其特征在于，第三类沟槽(252)还包括有多段往外延伸段沟槽(2521)，该延伸段沟槽(2521)垂直于该段第三类沟槽(252)。
7.如权利要求6所述的屏蔽栅沟槽型场效应管器件的制造方法，其特征在于，接触孔(207)通过氧化物介质层(206)深入到延伸段沟槽(2521)内的栅电极(205)中，将栅电极(205)与上表面金属(208)相连接。
8.采用如权利要求1-7任一权利要求所述的屏蔽栅沟槽型场效应管器件的制造方法制作的器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210534251.2A CN114823343A (zh) | 2022-05-17 | 2022-05-17 | 一种屏蔽栅mosfet器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210534251.2A CN114823343A (zh) | 2022-05-17 | 2022-05-17 | 一种屏蔽栅mosfet器件及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114823343A true CN114823343A (zh) | 2022-07-29 |
Family
ID=82515449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210534251.2A Pending CN114823343A (zh) | 2022-05-17 | 2022-05-17 | 一种屏蔽栅mosfet器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114823343A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117253783A (zh) * | 2023-11-14 | 2023-12-19 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
-
2022
- 2022-05-17 CN CN202210534251.2A patent/CN114823343A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117253783A (zh) * | 2023-11-14 | 2023-12-19 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
| CN117253783B (zh) * | 2023-11-14 | 2024-01-30 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6420225B1 (en) | Method of fabricating power rectifier device | |
| US9356132B2 (en) | Integrating Schottky diode into power MOSFET | |
| US6489204B1 (en) | Save MOS device | |
| US6765264B1 (en) | Method of fabricating power rectifier device to vary operating parameters and resulting device | |
| CN111415992B (zh) | 一种屏蔽栅mosfet器件及其制备方法 | |
| JP4171268B2 (ja) | 半導体装置およびその製造方法 | |
| US6238981B1 (en) | Process for forming MOS-gated devices having self-aligned trenches | |
| CN112133759B (zh) | 具有屏蔽栅沟槽结构的半导体器件及其制造方法 | |
| CN111509035B (zh) | 低成本高性能沟槽型功率半导体器件及其制备方法 | |
| CN113594039B (zh) | 半导体结构及其形成方法 | |
| CN113921607B (zh) | 一种阶梯沟槽横向绝缘栅双极型晶体管结构及制造方法 | |
| CN111312824B (zh) | 沟槽型功率半导体器件及其制备方法 | |
| CN114823343A (zh) | 一种屏蔽栅mosfet器件及制造方法 | |
| CN113990755B (zh) | 一种屏蔽栅mosfet器件的制造方法 | |
| CN217641348U (zh) | 一种屏蔽栅mosfet器件 | |
| US6130121A (en) | Method for fabricating a transistor | |
| CN115498026A (zh) | 自对准双槽igbt结构及其制造方法 | |
| KR102435160B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN115020240A (zh) | 一种低压超结沟槽mos器件的制备方法及结构 | |
| CN113270321A (zh) | 一种高密度屏蔽栅沟槽型场效应管器件的制造方法 | |
| US11239315B2 (en) | Dual trench isolation structures | |
| CN114078947A (zh) | 沟槽金氧半晶体管器件及其制造方法 | |
| CN114512403A (zh) | 半导体器件的制造方法 | |
| CN220672589U (zh) | 一种半导体场效应管器件 | |
| CN113284953B (zh) | 一种屏蔽栅沟槽型mosfet结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |