CN114242767A - 一种mps二极管的制备方法及mps二极管 - Google Patents

一种mps二极管的制备方法及mps二极管 Download PDF

Info

Publication number
CN114242767A
CN114242767A CN202111343383.9A CN202111343383A CN114242767A CN 114242767 A CN114242767 A CN 114242767A CN 202111343383 A CN202111343383 A CN 202111343383A CN 114242767 A CN114242767 A CN 114242767A
Authority
CN
China
Prior art keywords
epitaxial layer
layer
doping
drift
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111343383.9A
Other languages
English (en)
Inventor
张益鸣
刘杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xiner Semiconductor Technology Co Ltd
Original Assignee
Shenzhen Xiner Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xiner Semiconductor Technology Co Ltd filed Critical Shenzhen Xiner Semiconductor Technology Co Ltd
Priority to CN202111343383.9A priority Critical patent/CN114242767A/zh
Publication of CN114242767A publication Critical patent/CN114242767A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于半导体领域,提供了一种MPS二极管的制备方法及MPS二极管,包括以下步骤:在第一外延层的上表面形成出第二外延层;在第二外延层的上表面形成第三外延层,其中,第三外延层的掺杂浓度小于第二外延层的掺杂浓度,第二外延层的掺杂浓度大于第一外延层的掺杂浓度;在第三外延层中形成漂移掺杂区,其中,漂移掺杂区的深度大于第三外延层的厚度;在第三外延层和漂移掺杂区上表面形成阳极金属层,在第一外延层的下表面形成阴极金属层。在MPS二极管正向开启时,MPS二极管电阻率低,当反向开启时,第二外延层和第三外延层呈现高电阻状态,可降低阳极金属层下方的表面电场强度分布,解决了MPS的漏电流较大的问题。

Description

一种MPS二极管的制备方法及MPS二极管
技术领域
本申请属于半导体技术领域,尤其涉及一种MPS二极管的制备方法及MPS二极管。
背景技术
随着功率半导体器件开关速度的提高,对于主功率开关器件并联起,箝位或缓冲作用的快速二极管提出了较高的要求,要求二极管在具有超快和超软恢复特性的同时,又要具有尽量低的正向导通损耗,以减少芯片的自身发热量实现节能,也能有效提高芯片的高温工作特性,融合PIN/肖特基即MPS结构能有效解决普通二极管软度不够的问题,MPS二极管(混合PIN/肖特基二极管)是由普通的PIN二极管和增加的肖特基区域组成的快速恢复二极管,在MPS二极管结构中,由于引入了肖特基结构,降低了阳极的注入效率即注入的空穴浓度,在反向恢复过程中需要抽出的空穴较少,因此MPS二极管的软度较高。
但由于肖特基区域不耐高电压,而肖特基区域在MPS二极管开启时会处于电场强度较大的区域,因此导致了MPS二极管的漏电流较大,功耗高的问题。
发明内容
为了解决MPS二极管漏电流较大,功耗高的问题,本申请提供了一种MPS二极管的制备方法及MPS二极管。
在一个实施例中,所述制备方法包括:
在第一外延层的上表面形成第二外延层;
在所述第二外延层的上表面形成第三外延层;其中,所述第三外延层的掺杂浓度小于所述第二外延层的掺杂浓度,所述第二外延层的掺杂浓度小于所述第一外延层的掺杂浓度;
在所述第三外延层中形成漂移掺杂区;其中,所述漂移掺杂区的深度大于所述第三外延层的厚度;
在所述第三外延层和所述漂移掺杂区的上表面形成阳极金属层,在所述第一外延层的下表面形成阴极金属层。
在一个实施例中,所述在所述第一外延层上形成所述第二外延层,包括:
采用磷源作为掺杂剂在所述第一外延层的上表面进行外延生长形成所述第二外延层。
在一个实施例中,所述磷源为磷烷或三氯化磷。
在一个实施例中,所述在所述第二外延层上形成所述第三外延层,包括:
采用砷源作为掺杂剂在所述第二外延层的上表面进行外延生长形成所述第三外延层。
在一个实施例中,所述第一外延层的表面电阻率为0.003-0.005Ω*cm^2。
在一个实施例中,在所述第三外延层形成所述漂移掺杂区,包括:
在所述第三外延层的上表面形成第一氧化层;
对所述第一氧化层进行刻蚀,以露出所述漂移掺杂区的掺杂位置;
在所述掺杂位置的上表面形成第二氧化层;
通过所述第二氧化层在所述掺杂位置注入P型掺杂离子,以形成漂移掺杂区;其中,所述漂移掺杂区埋入所述第二外延层内。
在一个实施例中,通过所述第二氧化层在所述掺杂位置注入P型掺杂离子,以形成漂移掺杂区,包括:
采用硼源作为掺杂源通过所述第二氧化层在所述在所述掺杂位置注入硼离子;其中,所述第二氧化层的厚度为0.1-0.5um;
对注入硼离子的器件进行退火处理,以形成漂移掺杂区。
在一个实施例中,所述硼源为乙硼烷或三氯化硼。
在一个实施例中,所述第三外延层的厚度为1-5um。
在一个实施例中,所述MPS二极管由如权利要求1-9任一项所述的制备方法所制备。
本发明提供了一种MPS二极管的制备方法,包括以下步骤:在第一外延层的上表面形成出第二外延层;在第二外延层的上表面形成第三外延层,其中,第三外延层的掺杂浓度小于第二外延层的掺杂浓度,第二外延层的掺杂浓度大于第一外延层的掺杂浓度;在第三外延层中形成漂移掺杂区,其中,漂移掺杂区的深度大于第三外延层的厚度;在第三外延层和漂移掺杂区上表面形成阳极金属层,在第一外延层的下表面形成阴极金属层。在MPS二极管正向开启时,MPS二极管电阻率低,当反向开启时,第二外延层和第三外延层呈现高电阻状态,可降低阳极金属层下方的表面电场强度分布,解决了MPS的漏电流较大的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实施例提供的一种MPS二极管的制备方法框图;
图2为本实施例提供的一种MPS二极管的制备方法的步骤S10示意图;
图3为本实施例提供的一种MPS二极管的制备方法的步骤S20示意图;
图4为本实施例提供的一种MPS二极管的制备方法的步骤S30示意图;
图5为本实施例提供的一种MPS二极管的结构图;
图6为本实施例提供的形成漂移掺杂区的制备方法框图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚地描述,显然,所描述的实施例是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“包括”以及它们任何变形,意图在于覆盖不排他的包含。例如包含一系列步骤或单元的过程、方法或系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外,术语“第一”、“第二”和“第三”等是用于区别不同对象,而非用于描述特定顺序。
在功率系统中,PIN二极管和肖特基二极管是最常用的两种功率整流器,肖特基二极管的内部结构是以N型半导体为衬底,在上面形成以砷作掺杂元素的N-外延层,而阳极用铝制成阻挡层,当肖特基二极管正向导通时,肖特基势垒层变窄,内阻变小,当肖特基二极管反向导通时,肖特基势垒变宽,内阻变大,肖特基二极管仅使用电子输送电荷,在势垒外侧无过剩少数载流子的积累,因此肖特基二极管比普通的二极管有更快的开关速度,然而肖特基二极管的击穿电压低,并不适合功率系统在高压时的应用;PIN二极管在正向导通时储存在漂移区的大量电荷会引起PIN二极管较长的反向恢复时间,导致PIN二极管的软度低,不利于功率系统的快速开关状态,可以通过减少漂移区的少数载流子的寿命来提高PIN二极管的软度,但会造成正向压降和反向漏电流的增加。
为了解决二极管软度低和反向击穿电压低的问题,将PN结集成在肖特基结构中形成MPS(混合PIN/肖特基)二极管,融合了肖特基二极管和PIN二极管的优点,在MPS二极管从正向导通变为反向导通时,反向电压将少子空穴输入到肖特基接触区域,并从金属中注入大量电子进入到肖特基接触区域与空穴复合,为少数载流子的复合消失提供快速通道,因此MPS二极管的特性具有较快的恢复时间也就是软度,另外,与普通的二极管相比,MPS二极管的储存少子数量大量减少,使得复合时间缩短,提高了MPS二极管的软度。但一般的MPS二极管在肖特基接触区域的电场强度较大,导致MPS二极管具有不耐高压,漏电流大的问题。
为了解决上述技术问题,本实施例提供了一种MPS二极管的制备方法,参见图1所示,该制备方法包括步骤S10、S20、S30、S40。
在步骤S10中,在第一外延层100的上表面形成第二外延层200。
结合图2所示,第二外延层200形成于第一外延层100的上表面,其中,第一外延层100与第二外延层200的掺杂类型相同,第二外延层200的掺杂浓度小于第一外延层100的掺杂浓度,例如,第一外延层100为N型掺杂,第二外延层200也为N型掺杂,在掺杂工艺中,第二外延层200中的N型离子掺杂浓度小于第一外延层100中的N型离子掺杂浓度。
在步骤S20中,结合图3所示,在所述第二外延层200上表面形成第三外延层300。
在本实施例中,第三外延层300的掺杂浓度小于第二外延层200的掺杂浓度,其中,第三外延层300作为作为为N-外延层,其掺杂浓度小于第二外延层200的掺杂浓度,第二外延层200的掺杂浓度小于第一外延层100的掺杂浓度。
在步骤S30中,结合图4所示,在第三外延层300中形成漂移掺杂区400。
在本实施例中,漂移掺杂区400的深度大于第三外延层300的厚度,即在向第三外延层300中注入P型掺杂离子时,其注入深度大于第三外延层300的厚度且小于第二外延层200的厚度,此时,注入P型掺杂离子所形成的漂移掺杂区400埋入第二外延层200中,第三外延层300作为薄层n-漂移区。
在步骤S40中,结合图4所示在第三外延层300和漂移掺杂区400上表面形成阳极金属层500,在第一外延层100的下表面形成阴极金属层600。
在本实施例中,漂移掺杂区400与阳极金属层500之间形成肖特基接触,通过上述步骤制备的MPS二极管,在正向大注入时,由于n-漂移区较薄,对顺向电压(正向VF)影响较小;当器件反向承受大电压时,n-薄层漂移区电阻较大,可以分化肖特基区处的电场强度,从而降低肖特基区的漏电流,因此可以很好的改善MPS漏电流较大的问题。
在一个具体的实施例中,第一外延层100可以作为N+型衬底,该N+型衬底与阴极金属层600之间形成欧姆接触区。
在一个具体的实施例中,可以采用磷源在N+型衬底上生长出掺杂磷离子的第二外延层200,第二外延层200的掺杂类型与第一外延层100的掺杂类型相同,均为N型外延层,此时,第二外延层200作为N型漂移区。
在具体应用实施例中,若第三外延层300的掺杂离子类型与第二外延层200不同,则吹扫掺杂腔体,并更换掺杂源气体,在N型外延层的上表面生长形成第三外延层300,此时第三外延层300的掺杂气体可以为具有砷元素的气体,第三外延层300作为为N-外延层,其掺杂浓度小于第二外延层200的掺杂浓度。
在本实施例中,继续结合图4所示,第二外延层200设置于第一外延层100与第三外延层300之间,第一外延层100的掺杂浓度大于第二外延层200的掺杂浓度,第二外延层200掺杂浓度大于第三外延层300的掺杂浓度;第三外延层300与阳极金属层500接触,第一外延层100的下表面与阴极金属层600接触。
在具体应用中,阳极金属层500和阴极金属层600使用钼或铝材料制成,漂移掺杂区400与第三外延层300形成耗尽层,当耗尽层两端加上正向电压即阳极金属层500连接电源正极,阴极金属层600连接电源负极时,漂移掺杂区400和第一外延层100向第三外延层300和第二外延层200注入少数载流子,第三外延层300和第二外延层200中的未复合载流子变多,从而达到耗尽层变窄,内阻变小的目的,此时MPS二极管呈导通状态,当耗尽层两端加上负向电压时,少数载流子被调离第二外延层200和第三外延层300,由于第三外延层300中缺少载流子,导致耗尽层变宽,MPS二极管内阻变大,此时MPS二极管呈关断状态。第一外延层100与阴极金属层600的接触区域形成欧姆接触层,欧姆接触层可降低阴极的接触电阻。
MPS二极管受到正向施加的电压时,由于第三外延层300被注入漂移掺杂区400中的少数载流子,耗尽层变窄,因此第三外延层300对MPS二极管正向导通时压降的影响较小,而当MPS二极管在反向施加电压时,由于第三外延层300的少数载流子被抽走,因此第三外延层300与阳极金属层500之间的耗尽层变宽,势垒升高,肖特基接触层下方的表面电场强度将有效降低,从而改善MPS二极管在不耐高压和反向漏电流较大的问题,此处的肖特基接触层是指阳极金属层500与第三外延层300相接触的区域。
在一个实施例中,结合图5所示,在第一外延层100上形成第二外延层200包括:采用磷源作为掺杂剂在第一外延层100的上表面进行外延层生长形成第二外延层200。
在一个具体的实施例中,掺杂方式采用气相外延工艺,将第一外延层100放入反应室内,将带有磷元素的气体和含硅元素的气体作为掺杂源注入到反应室,带磷元素的气体在高温的反应室内进行化学反应,使含硅元素的气体和含磷元素的气体在第一外延层100上进行外延生长形成第二外延层200。
在本实施例中,通过采用磷源作为掺杂剂在第一外延层100的上表面进行外延层生长形成第二外延层200能控制第二外延层200的类型为N型外延层,在MPS二极管接通正向电压时,第二外延层200接收到从第一外延层100和MPS二极管中的漂移掺杂区400中输出的少数载流子,第二外延层200与第一外延层100之间的耗尽层、第二外延层200与漂移掺杂区400之间的耗尽层的宽度减小,MPS二极管导通,MPS二极管接反向电压时,由于第二外延层200中的少数载流子的流出,第二外延层200与第一外延层100之间的耗尽层、第二外延层200漂移掺杂区400之间的耗尽层的宽度增大,从而导致MPS二极管关断。
在一个实施例中,磷源为磷烷或二氯化磷。
在本实施例中,结合图5所示,磷烷或二氯化磷可在高温下分解出含磷原子的气体,从而与反应室内的含硅原子的气体沉积到第一外延层100的表面形成第二外延层200。
在一个实施例中,继续结合图5所示,在第二外延层200上形成第三外延层300包括:采用砷源作为掺杂剂在所述第二外延层200的上表面进行外延生长形成第三外延层300。
在一个具体的实施例中,掺杂方式采用气相外延工艺,将第二外延层200放入反应室内,将带有砷元素的气体和含硅元素的气体作为掺杂源注入到反应室,带磷元素的气体在高温的反应室内进行化学反应,使含硅元素的气体和含砷元素的气体在第二外延层200上进行外延生长形成第三外延层300。
在本实施例中,第三外延层300掺杂有砷元素,在掺杂过程中,砷元素的原子比磷原子的体积大,在掺杂过程中,砷原子在半导体中不容易进行扩散,形成低掺杂的第三外延层300,第三外延层300为N-型半导体,在MPS二极管接通正向电压时,第三外延层300也会被注入少数载流子,因此不会对MPS二极管的导通产生影响,当MPS二极管接通正向电压时,第三外延层300和第二外延层200都会被抽离出少数载流子,但第三外延层300的掺杂浓度小于第二外延层200的掺杂浓度,因此第三外延层300与漂移掺杂区400之间的耗尽层宽度大于第二外延层200与漂移掺杂区400之间的耗尽层宽度,电阻率比第二外延层200大,因此能降低肖特基接触层下方的电场强度分布,减少MPS二极管的漏电流。
在一个实施例中,阳极金属层和阴极金属层为镍元素、金元素、铂元素、铝元素、铌元素或铊元素中的任意一种。
在一个实施例中,结合图5所示,第一外延层100的表面电阻率为0.003-0.005Ω*cm^2。
在一个具体的实施例中,第一外延层100的表面电阻率为0.005Ω*cm^2,第一外延层100具有较低的表面电阻率,能减少MPS二极管在受到正向施加的电压时由于MPS二极管电阻过大而受到的压降的影响。
在一个实施例中,继续结合图5所示,第三外延层300的厚度为1-5um。
例如,在一个具体实施例中,第三外延层300的厚度为2um,MPS二极管受到正向电压时,第三外延层300由于是薄层外延层,当漂移掺杂区400流入少数载流子时,第三外延层300的耗尽层将会在极少的少数载流子的情况下导通,因此薄层的第三外延层300能减小对MPS二极管压降的影响。
在一个实施例中,形成第二外延层的厚度和掺杂浓度根据所述MPS二极管的耐压需求决定,MPS二极管的所需耐压需求越高,所述第二外延层的厚度及掺杂浓度就越高。
在本实施例中,第二外延层的厚度与MPS二极管的耐压性成正相关,在MPS二极管受到反向电压时,漂移掺杂区与第二外延层之间的耗尽层会随着反向电压的增大而扩宽,当耗尽层的宽度大于或等于第二外延层的厚度时,MPS二极管被击穿,因此,第二外延层越厚,MPS二极管的耐压性越好;第二外延层中的掺杂浓度与MPS二极管的耐压性成正相关,在MPS二极管受到反向电压时,第二外延层中的载流子会进一步减少,载流子的减少会造成耗尽层变宽,从而使MPS二级管的耐压性变差,因此第二外延层中的掺杂浓度越高,MPS二极管的耐压性越好。
在一个实施例中,参见图5所示,第三外延层300的厚度小于第二外延层200的厚度。
具体的,在本实施例中,漂移掺杂区400埋入第二外延层200的深度大于第三外延层300的厚度,此时漂移掺杂区400与第二外延层200和第三外延层300进行接触,当MPS二极管受到正向施加的电压时,漂移掺杂区400的少数载流子将流向第二外延层200与第三外延层300,漂移掺杂区400与第二外延层200、第三外延层300之间的耗尽层将变窄,此时MPS二极管呈导通状态,当MPS二极管受到反向施加的电压时,少数载流子流向电源正极,此时漂移掺杂区400与第二外延层200、第三外延层300之间的耗尽层将变宽,势垒变高,阻止MPS二极管的导通,此时MPS二极管呈关断状态。
在本实施例中,第二外延层200和第三外延层300都参与到MPS二极管的导通与关断过程中,漂移掺杂区400同时与第二外延层200和第三外延层300接触,可同时对第二外延层200和第三外延层300之间的耗尽层进行调控以达到MPS二极管的开关特性。
在一个实施例中,参见图6所示,步骤S30包括步骤S31、步骤S32、步骤S33和步骤S34,其中:
步骤S31为在第三外延层的上表面形成第一氧化层。
步骤S32为对第一氧化层进行蚀刻,以露出漂移掺杂区的掺杂位置。
步骤S33为在掺杂位置的上表面形成第二氧化层。
步骤S34为通过第二氧化层在掺杂位置注入P型掺杂离子,以形成漂移掺杂区;其中漂移掺杂区埋入第二外延层内。
具体的,在步骤S31中,先将预制备的外延片进行清洗,祛除外延片表面氧化形成的二氧化硅,清洗完毕厚放入炉管中进行氧生长从而形成第一氧化层。在步骤S32中,将具有间隔镂空图形的掩膜设置于氧化层之上,此间隔镂空图形的位置与设置的漂移掺杂区的位置相同,对镂空图形区域进行化学腐蚀从而祛除设置漂移掺杂区的位置的第一氧化层。在步骤S33中,对掩膜进行祛除后将外延片放置在炉管中生长出第二氧化层。在步骤S34中,在外延片中第一氧化层祛除的位置向阴极金属层的方向形成漂移掺杂区,从而使漂移掺杂区埋入第二外延层内。
在本实施例中第一氧化层在S34中的作用为阻挡注入到漂移掺杂区的原子由于扩散进入到其它区域,第一氧化层在形成漂移掺杂区后继续保留可提高MPS二极管的耐压特性。在步骤S33中第二氧化层可对原子的注入进行缓冲,可防止原子注入时对外延片中的晶格的损伤,在形成漂移掺杂区之后由漂移掺杂区需要外接电极,因此需对第二氧化层进行祛除。在步骤S34中,在外延片中第一氧化层祛除的位置向阴极金属层的方向形成漂移掺杂区后需经过退火进而激活漂移掺杂区。
在一个实施例中,第一氧化层的祛除采用掩膜法和湿化学法。
具体的,掩膜法是将具有间隔镂空图形的掩膜设置于氧化层之上,此间隔镂空图形的位置与设置的漂移掺杂区的位置相同,湿化学法是对镂空图形区域进行化学腐蚀从而祛除设置漂移掺杂区的位置的第一氧化层。
MPS二极管的制备方法包括以下步骤:在第一外延层上生长出第二外延层;在第二外延层上形成第三外延层,其中,第三外延层的掺杂浓度小于第二外延层的掺杂浓度,第二外延层的掺杂浓度大于第一外延层的掺杂浓度;在第三外延层中形成漂移掺杂区,其中,漂移掺杂区的深度大于第三外延层的厚度;在第三外延层和漂移掺杂区上表面形成阳极金属层,在第一外延层的下表面形成阴极金属层。在MPS二极管正向开启时,MPS二极管电阻率低,当反向开启时,第二外延层和第三外延层呈现高电阻状态,可降低阳极金属层下方的表面电场强度分布,解决了MPS的漏电流较大的问题。
在一个实施例中,通过第二氧化层在掺杂位置注入P型掺杂离子,以形成漂移掺杂区,包括:采用硼源作为掺杂源通过第二氧化层在掺杂位置注入硼离子;对注入硼离子的器件进行退火处理,以形成漂移掺杂区。
在本实施例中,结合图5所示,对注入硼离子的器件进行退火能消除漂移掺杂区400的晶格缺陷。漂移掺杂区400掺杂有硼离子从而形成P+型半导体,而漂移掺杂区400与第二外延层200、第一外延层100形成PIN二极管,PIN二极管受正向电压时,PIN二极管的阳极注入空穴到漂移掺杂区400和第二外延层200构成的P+N结,PIN二极管的阴极注入电子到第二外延层200与第一外延层100构成的NN+结,电子和空穴在N型半导体内进行复合,当电子和空穴流入达到相等时,流过PIN二极管的电流达到平衡,而N型半导体内具有大量的载流子,因此N型半导体内的电阻变低,从而使得MPS半导体的灵敏度变高。
在本实施例中,硼源为乙硼烷或三氯化硼。
在一个实施例中,第一氧化层的厚度为1-1.4um,所述第二氧化层的厚度为0.1-0.5um。
在一个具体的实施例中,第一氧化层的厚度为1um,第二氧化层的厚度为0.5um,第一氧化层的厚度大于第二氧化层的厚度,在漂移掺杂区的原子注入时,可防止注入的原子进入到其它区域从而造成MPS二极管的结构问题,第二氧化层覆盖于待注入的区域,可对掺杂区域进行保护,防止注入的原子损伤外延片中的晶格结构。
本申请还提供一种MPS二极管,MPS二极管由上述任一项所述的制备方法所制备。
在本实施例中,参见图5所示,MPS二极管中的第三外延层300的掺杂浓度小于第二外延层200的掺杂浓度,因此在MPS二极管受到反向电压时,第三外延层300与漂移掺杂区400之间的耗尽层宽度大于第二外延层200与漂移掺杂区400之间的耗尽层宽度,电阻率比第二外延层200大,因此能降低肖特基接触层下方的电场强度分布,减少MPS二极管的漏电流。
一种MPS二极管的制备方法,包括以下步骤:在第一外延层的上表面形成出第二外延层;在第二外延层的上表面形成第三外延层,其中,第三外延层的掺杂浓度小于第二外延层的掺杂浓度,第二外延层的掺杂浓度大于第一外延层的掺杂浓度;在第三外延层中形成漂移掺杂区,其中,漂移掺杂区的深度大于第三外延层的厚度;在第三外延层和漂移掺杂区上表面形成阳极金属层,在第一外延层的下表面形成阴极金属层。在MPS二极管正向开启时,MPS二极管电阻率低,当反向开启时,第二外延层和第三外延层呈现高电阻状态,可降低阳极金属层下方的表面电场强度分布,解决了MPS的漏电流较大的问题。
所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,仅以上述各功能单元、模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能单元、模块完成,即将所述装置的内部结构划分成不同的功能单元或模块,以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中,上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。另外,各功能单元、模块的具体名称也只是为了便于相互区分,并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述或记载的部分,可以参见其它实施例的相关描述。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。

Claims (10)

1.一种MPS二极管的制备方法,其特征在于,包括:
在第一外延层的上表面形成第二外延层;
在所述第二外延层的上表面形成第三外延层;其中,所述第三外延层的掺杂浓度小于所述第二外延层的掺杂浓度,所述第二外延层的掺杂浓度小于所述第一外延层的掺杂浓度;
在所述第三外延层中形成漂移掺杂区;其中,所述漂移掺杂区的深度大于所述第三外延层的厚度;
在所述第三外延层和所述漂移掺杂区的上表面形成阳极金属层,在所述第一外延层的下表面形成阴极金属层。
2.如权利要求1所述的MPS二极管的制备方法,其特征在于,所述在所述第一外延层上形成所述第二外延层,包括:
采用磷源作为掺杂剂在所述第一外延层的上表面进行外延生长形成所述第二外延层。
3.如权利要求2所述的MPS二极管的制备方法,其特征在于,所述磷源为磷烷或三氯化磷。
4.如权利要求1所述的MPS二极管的制备方法,其特征在于,所述在所述第二外延层上形成所述第三外延层,包括:
采用砷源作为掺杂剂在所述第二外延层的上表面进行外延生长形成所述第三外延层。
5.如权利要求1所述的MPS二极管的制备方法,其特征在于,所述第一外延层的表面电阻率为0.003-0.005Ω*cm^2。
6.如权利要求1所述的MPS二极管的制备方法,其特征在于,在所述第三外延层形成所述漂移掺杂区,包括:
在所述第三外延层的上表面形成第一氧化层;
对所述第一氧化层进行刻蚀,以露出所述漂移掺杂区的掺杂位置;
在所述掺杂位置的上表面形成第二氧化层;
通过所述第二氧化层在所述掺杂位置注入P型掺杂离子,以形成漂移掺杂区;其中,所述漂移掺杂区埋入所述第二外延层内。
7.如权利要求6所述的MPS二极管的制备方法,其特征在于,通过所述第二氧化层在所述掺杂位置注入P型掺杂离子,以形成漂移掺杂区,包括:
采用硼源作为掺杂源通过所述第二氧化层在所述在所述掺杂位置注入硼离子;其中,所述第二氧化层的厚度为0.1-0.5um;
对注入硼离子的器件进行退火处理,以形成漂移掺杂区。
8.如权利要求7所述的MPS二极管的制备方法,其特征在于,所述硼源为乙硼烷或三氯化硼。
9.如权利要求1所述的MPS二极管的制备方法,其特征在于,所述第三外延层的厚度为1-5um。
10.一种MPS二极管,其特征在于,所述MPS二极管由如权利要求1-9任一项所述的制备方法所制备。
CN202111343383.9A 2021-11-13 2021-11-13 一种mps二极管的制备方法及mps二极管 Pending CN114242767A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111343383.9A CN114242767A (zh) 2021-11-13 2021-11-13 一种mps二极管的制备方法及mps二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111343383.9A CN114242767A (zh) 2021-11-13 2021-11-13 一种mps二极管的制备方法及mps二极管

Publications (1)

Publication Number Publication Date
CN114242767A true CN114242767A (zh) 2022-03-25

Family

ID=80749312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111343383.9A Pending CN114242767A (zh) 2021-11-13 2021-11-13 一种mps二极管的制备方法及mps二极管

Country Status (1)

Country Link
CN (1) CN114242767A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114420745A (zh) * 2022-03-30 2022-04-29 深圳芯能半导体技术有限公司 一种碳化硅mosfet及其制备方法
CN114582981A (zh) * 2022-04-24 2022-06-03 深圳芯能半导体技术有限公司 一种多沟槽型碳化硅jbs器件及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114420745A (zh) * 2022-03-30 2022-04-29 深圳芯能半导体技术有限公司 一种碳化硅mosfet及其制备方法
CN114582981A (zh) * 2022-04-24 2022-06-03 深圳芯能半导体技术有限公司 一种多沟槽型碳化硅jbs器件及其制备方法

Similar Documents

Publication Publication Date Title
KR100937276B1 (ko) 반도체 디바이스 및 그 제조 방법
KR0124495B1 (ko) 반도체 장치
CN101533859B (zh) 二极管
CN114242767A (zh) 一种mps二极管的制备方法及mps二极管
CN110896098B (zh) 一种基于碳化硅基的反向开关晶体管及其制备方法
KR20130049916A (ko) 실리콘 카바이드 쇼트키 베리어 다이오드 및 이의 제조방법
CN109461768A (zh) 一种SiC结势垒肖特基二极管及其制造方法
CN113972261A (zh) 碳化硅半导体器件及制备方法
CN111261724A (zh) 一种SiC JBS器件的布局方法
US20160276497A1 (en) Semiconductor device and manufacturing method thereof
CN114628499A (zh) 一种带有沟槽的碳化硅二极管及其制备方法
CN114093928B (zh) 一种快恢复二极管的铂掺杂方法
CN111081758B (zh) 降低导通电阻的SiC MPS结构及制备方法
JP2023110083A (ja) グリッドを製造するための方法
CN114093929A (zh) 一种应用于mps二极管的外延片结构及mps二极管
CN110581180A (zh) 半导体器件及其制造方法
US9236433B2 (en) Semiconductor devices in SiC using vias through N-type substrate for backside contact to P-type layer
CN102456570A (zh) 一种肖特基二极管的制造方法
CN109216472A (zh) 快恢复二极管及其制备方法
CN111799336B (zh) 一种SiC MPS二极管器件及其制备方法
CN216928597U (zh) 一种应用于mps二极管的外延片结构及mps二极管
CN109285774B (zh) 一种基于氮化镓的结势垒肖特基二极管及其形成方法
CN108598153B (zh) 软恢复功率半导体二极管及其制备方法
CN110739349A (zh) 一种碳化硅横向jfet器件及其制备方法
JP3951677B2 (ja) 半導体素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination