JP2008098269A - 半導体装置の製造方法 - Google Patents

Abstract

【目的】直径６インチ以上のウエハを用いた場合でも、オン電圧のばらつきを小さくすることができ、オン電圧に関する良品率を向上させることのできる半導体装置の製造方法を提供すること。
【構成】半導体基板１の一方の主面に第一半導体機能領域２を形成する工程、他方の主面を削って耐圧に必要な厚さに加工する基板薄化工程、他方の主面側に第二半導体機能領域５を形成する工程、ポリイミド樹脂膜６パッシベーション処理工程、ライフタイム制御のための荷電粒子照射およびアニール処理工程を備える半導体装置の製造方法において、前記半導体基板の一方の主面に第一半導体機能領域２を形成する工程の後であって、前記基板薄化工程の前に、前記ポリイミド樹脂膜６パッシベーション処理工程とライフタイム制御のための荷電粒子照射およびアニール工程とを順に行う半導体装置の製造方法とする。
【選択図】 図１

Description

本発明は、製造プロセスとして、ポリイミドパッシベーション工程と半導体基板の裏面側を削って薄く加工する工程を備える半導体装置の製造方法に関する。特には、そのような製造方法により作製された半導体装置の順方向電圧降下特性のばらつきを少なくする製造方法に関する。

パワー半導体素子の低コスト化を図るため、例えば代表的なパワー半導体素子であるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌｏｒ Ｔｒａｎｓｉｓｔｏｒ）では高価なエピタキシャルウエハを用いた構造から、安価なＦＺシリコンウエハ（半導体基板）用いたノンパンチスルー型ＩＧＢＴ、さらに、そのようなＦＺシリコンウエハ（半導体基板）を薄型にして特性改善を図るフィールドストップ型ＩＧＢＴへと改善が進められている。

一方、前記ＩＧＢＴなどと組み合わせて、電力変換回路などでフリーホイーリングダイオードとして用いられるパワーダイオードにおいても、安価なＦＺシリコンウエハ（半導体基板）を用い、裏面研削により薄化されたデバイスが適用されている。前述のＩＧＢＴと組み合わせて用いられる前記フリーホイーリングダイオードは、両者共に低オン電圧だけでなく、低スイッチング損失なデバイスであることも求められる。そのために、それらの製造プロセスにおいては、電子線照射とその後のアニール処理による少数キャリアのライフタイム制御が行われる。既に知られているように電子線照射によるライフタイム制御は、半導体基板に主要なｐｎ接合構造を形成した後、電子線照射して基板中に、少数キャリアの再結合中心となる結晶欠陥を一様に誘起して一旦ライフタイムを小さくし、アニール処理による熱履歴により前記結晶欠陥を所要量だけ回復させて、所要のライフタイム値に調整する方法である。アニール温度を高くすると結晶欠陥の回復割合が高くなるので、ライフタイムは大きくなり、オン電圧は小さくなるが、スイッチング損失は大きくなる。アニール温度を低くすれば逆になる。従って、両特性を鑑みて要求されるデバイス特性に最適なライフタイムとなるように調整する必要がある。電子線照射については、たとえば、加速電圧を４．８ＭｅＶで、線量を１００ｋＧｙとして半導体基板に結晶欠陥を導入した。電子線照射後、３３０℃〜３５０℃で１時間程度のアニール処理によれば、オン電圧とスイッチング損失について、好ましい特性が得られる。

図３は、そのようなｎ型ＦＺシリコン半導体基板を用いたダイオードの製造プロセスのフロー図である。また、図３は、複数個の素子構造（チップ）が整列配置されて製造されるウエハ（半導体基板）の、一チップ部分を拡大して示す断面図を用いた製造プロセスフロー図である。
まず、ｎ型ＦＺシリコン半導体基板１１の一方の表面に、アノードｐ^＋層１２、ガードリング構造などの周辺耐圧構造部１３、アルミニウム系のアノード金属電極膜１４等を形成する（図３（ａ））。次に裏面バックグラインド工程によるシリコン半導体基板の裏面側の研削、研磨およびエッチングを経てＦＺシリコン半導体基板１１を耐圧によって決まる所要の厚さにまで薄くする（図３（ｂ））。次に、裏面にカソードｎ^＋層１５を形成するために、リン、砒素などのイオン注入による不純物導入工程とその活性化工程を行う（図３（ｃ））。その後、表面側にポリイミド膜１６を塗布し、パターニングすることにより、周辺耐圧構造部１３の上に選択的にパッシベーション膜を形成する（図３（ｄ））。次に電子線照射とアニール処理を行い、前述したように設計素子特性にとって最適となるようにダイオードのライフタイムを調整する（図３（ｅ））。最後に裏面のカソードｎ^＋層１５表面にＴｉ／Ｎｉ／Ａｕなどのカソード金属電極膜１７を形成し、ウエハプロセスが完了する（図３（ｆ））。この後、高速回転ダイアモンドブレードによるダイシングによりウエハからチップを切断し個別化してパッケージに組み立てる。前記図３に示されるダイオードウエハの製造工程では、ノンパンチスルーやフィールドストップ型ＩＧＢＴの製造工程でも既に採用されているのと同様のバックグラインド技術による薄ウエハ加工技術とポリイミドパッシベーション技術を用いることを特徴としている。

一方、前記図３に示されるダイオードウエハの製造工程に含まれるポリイミドパッシベーション膜形成工程とオン電圧の大きさを調整する電子線照射工程を含む製造プロセスを備えるダイオードの製造方法については、既に特許文献が公開されており、さらに、同文献に同ダイオードの製造プロセスにおいて、オン電圧とポリイミド膜形成の際のキュア温度と電子線照射のアニール温度との関係についても明らかにされている（特許文献１）。
特開平８−２７４３１４号公報

しかしながら、前述のダイオードなど半導体装置の重要な半導体特性の一つに順方向電圧降下（以後オン電圧とよぶ）があるが、前述の従来半導体装置の製造方法、特に、ウエハの製造プロセスにバックグラインド工程により、耐圧に必要な厚さ程度にウエハの裏面を削るウエハ薄化工程とウエハの表面側にポリイミド樹脂膜パッシベーション工程と荷電子粒子照射によるライフタイム制御工程とを備える半導体装置の製造方法では、ウエハ（半導体基板）径を大きくすると、特に直径６インチ以上のウエハでは、ウエハ内における複数チップ間のオン電圧のばらつきが大きくなり、オン電圧不良のチップを発生しやすいという問題がある。このウエハ内オン電圧のばらつきの分布状態は、たとえば、ウエハ内の中央部分のチップのオン電圧が高く、中央部から周辺部にかけてのチップのオン電圧が次第に低くなる分布状態を示す。特にウエハ径が６インチ以上になると、ウエハ中央部のチップがオン電圧の良品範囲から外れる程、大きくなり易いということである。このようなオン電圧のばらつきは、当然ながら、小さいことが良品率の向上に繋がるので、望ましい。

本発明は、以上述べた点に鑑みてなされたものであり、本発明の目的は、直径６インチ以上のウエハを用いた場合でも、オン電圧のばらつきを小さくすることができ、オン電圧に関する良品率を向上させることのできる半導体装置の製造方法を提供することである。

特許請求の範囲の請求項１記載の発明によれば、半導体基板の一方の主面に第一半導体機能領域を形成する工程、他方の主面を削る基板薄化工程、他方の主面側に第二半導体機能領域を形成する工程、ポリイミド樹脂膜パッシベーション処理工程、ライフタイム制御のための荷電粒子照射およびアニール処理工程を備える半導体装置の製造方法において、前記半導体基板の一方の主面に第一半導体機能領域を形成する工程の後であって、前記基板薄化工程の前に、前記ポリイミド樹脂膜パッシベーション処理工程とライフタイム制御のための荷電粒子照射およびアニール工程とを順に行う半導体装置の製造方法とすることにより、前記目的は達成される。

特許請求の範囲の請求項２記載の発明によれば、前記ポリイミド樹脂パッシベーション処理工程にかかる前記ポリイミド樹脂膜の硬化温度が３７０℃以上であり、前記ライフタイム制御のための荷電粒子照射およびアニール処理における処理温度が３００℃乃至３６０℃のいずれかの温度であることを特徴とする請求項１記載の半導体装置の製造方法とすることが好ましい。

特許請求の範囲の請求項３記載の発明によれば、半導体装置がダイオードである特許請求の範囲の請求項１または２に記載の半導体装置とすることがより好ましい。
特許請求の範囲の請求項４記載の発明によれば、ｎ型半導体基板の一方の主面にｐ型の第一半導体機能領域が形成される工程を備える特許請求の範囲の請求項１乃至３のいずれか一項に記載の半導体装置の製造方法とすることが望ましい。

特許請求の範囲の請求項５記載の発明によれば、荷電粒子照射が電子線照射、プロトン照射、ヘリウム照射のいずれかである特許請求の範囲の請求項１乃至４のいずれか一項に記載の半導体装置の製造方法とすることがより好ましい。
要するに、本発明は、ダイオードなどの半導体装置のオン電圧ばらつきを抑制するために、ウエハの厚い状態でポリイミド塗布、パターニング工程を適用する。その後、電子線照射およびアニール処理工程、バックグラインド工程、裏面研削およびシリコンエッチング工程を経て、裏面ｎ^＋カソード層形成工程、裏面電極形成工程を行う半導体装置の製造方法とするものである。

本発明によれば、オン電圧のウエハ内ばらつきを抑え、高いオン電圧の良品率で半導体装置の製造方法を提供することが可能となる。

図１は、本発明の実施例１にかかるダイオードの製造方法を示す半導体基板の要部断面図である。図２は、本発明と従来の製造方法により作製された、それぞれのダイオードの半導体基板内オン電圧分布図である。図３は、従来のダイオードの製造方法を示す半導体基板の要部断面図である。

以下、本発明にかかる半導体装置の製造方法について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
図１に本発明の半導体装置の製造方法にかかる実施例１を、主要な半導体基板の製造工程ごとに並べた半導体基板（ウエハ）の断面図を参照して説明する。実際には、この図１の断面構造がウエハ全体に複数個整列した状態で配置されている。

たとえば、耐圧６００Ｖ、１２００のダイオードを製作するには、それぞれ３０Ωｃｍ程度、６０Ωｃｍ程度の比抵抗と５００から６００μｍ程度の厚さで、たとえば、６インチ径のｎ型ＦＺシリコン半導体基板１の一方の主面（表面）に、第一半導体機能層として、ボロンのイオン注入により、表面不純物濃度が５×１０^１６ｃｍ^３，深さ３μｍのアノードｐ^＋層２、このアノードｐ^＋層の形成と同時に選択的に形成されるガードリングなどの周辺耐圧構造３、周辺耐圧構造の一つとして、その表面に形成されるフィールド酸化膜（図示せず）の形成、アノード層にオーム性接触するアノード金属電極膜４をアルミニウム系の金属膜などにより形成する（図１（ａ））。

次に、前述した、プロセスへの投入当初の厚いシリコン半導体基板１の状態で表面パッシベーション膜としてポリイミド樹脂膜６を、主として周辺耐圧構造３の表面に塗布されるようにパターニングし、樹脂のガラス転移温度よりは高い３８０℃程度で硬化させる（図１（ｂ））。
次にダイオードの少数キャリアのライフタイムを制御するため、電子線照射およびアニール処理を行う（図１（ｃ））。電子線については、加速電圧を４．８ＭｅＶで、線量を１００ｋＧｙで照射することによって、半導体基板に結晶欠陥を基板内に一様に導入する。電子線照射後、３００℃〜３６０℃の範囲のいずれかの温度で１時間程度のアニール処理をすることにより、ライフタイムを所要の値に調整する。

前記図３で説明したように、従来は、ポリイミド樹脂膜パッシベーション処理工程（図３（ｄ））はシリコン半導体基板の裏面研削による基板薄化工程（図３（ｂ））と裏面にカソードｎ^＋層の形成工程（図３（ｃ））の後に行われており、また、直径６インチ以上の大径ウエハウエハ厚さが、６００Ｖ耐圧で８０μｍ程度、１２００Ｖ耐圧で１５０μｍのように薄くされているので、ポリイミド膜塗布の影響によりウエハ反りが非常に大きく、電子線照射による結晶欠陥も反りの影響で一様ではないため、オン電圧にウエハ内ばらつきが大きくなると思われるという問題があった。これに対して、本発明の実施例１の場合は、ウエハ厚が投入当初の５００μｍ〜６００μｍ程度の厚いウエハにポリイミド膜が形成されるので、ウエハ反りが少ない。この本発明の実施例１ではウエハ反りが前述のように少なくなるため、６インチ以上の大径ウエハを使った場合でも、ウエハの歪が小さくなり、電子線照射をした場合の結晶欠陥がウエハ内で比較的一様な分布となり、オン電圧のばらつきが少なくなって、オン電圧良品率が向上したと思われる。

前記ポリイミド工程と、電子線照射、アニール処理工程の工程順は以下の理由から決定している。ポリイミド硬化温度は３８０℃前後で行われるため、電子線照射後のアニール温度３００℃〜３６０℃より高くなること。また、ポリイミド樹脂の硬化処理のためには、電子線照射後のアニール処理に求められる高精度な温度制御よりはるかに低精度の通常のベーク炉を用いるのが一般的であり、電子線照射後のアニール処理には適さないこと。さらに特にポリイミド樹脂の硬化温度が電子線照射後に必要なアニール温度より高いので、ポリイミド処理を、電子線照射、アニール工程前に行っておくことにより、後工程のアニール処理により調整されたライフタイムを、さらにその後の工程で変動させないようにすることなどから決定される。次にシリコン半導体基板の裏面側をバックグラインド（裏面薄化）工程により、耐圧で決まる所定の厚さまで薄くする（図１（ｄ））。

例えば耐圧６００Ｖではシリコン基板厚さ８０μｍ程度、１２００Ｖの素子耐圧では、１５０μｍ程度の厚さにまで薄く加工する。次に、裏面に第二半導体機能層としてリン、砒素などのイオン注入と活性化工程を行うことにより、不純物濃度１×１０^１９ｃｍ^３、深さ１μｍ以下程度のカソードｎ^＋層５を形成する（図１（ｅ））。
前述の電子線照射工程と半導体基板の裏面側バックグラインド工程との工程順は以下の理由から決定している。一つは、バックグラインド工程後の薄く加工された半導体基板の状態でプロセスを流すことは、割れ、かけといった不良を発生する要因となりやすいこと。二つ目は、前述のようにバックグラインド工程後の薄く加工され、ウエハ反りがある半導体基板の状態で電子線照射することがオン電圧のばらつき増大の原因になっていることが測定結果から推測されることなどから決定している。そのため、薄く加工された半導体基板での工程フローを極力短くし、かつ厚い状態の半導体基板に対して電子線照射するために、バックグラインド工程を電子線照射工程の後の工程にしたのである。最後にカソードｎ^＋層表面に、Ｔｉ／Ｎｉ／Ａｕなどのカソード金属電極膜７を形成すると、ダイオードのウエハプロセスが完了する（図１（ｆ））。

図２は、実施例１の効果を示すオン電圧のウエハ内ばらつきを示すために、横軸に６インチウエハ面の左右および上下方向を採り、縦軸にオン電圧（順方向電圧降下）を採ったダイオードのオン電圧分布図である。（ａ）、（ｂ）はそれぞれ、従来と本発明にかかる半導体装置の製造方法による効果を示すダイオードのオン電圧分布図である。先に、半導体基板の裏面側バックグラインド工程を行って薄いウエハに加工してからポリイミド工程を適用し、その後に電子線照射を行う一連の従来の製造方法にかかる図２（ａ）に対し、実施例１に示した本発明にかかる製造工程順によるダイオードでは、半導体基板内のオン電圧分布のばらつきが大幅に改善されることが明らかである。

前述の実施例１の説明では、ライフタイム制御に利用される荷電子粒子照射として、電子線照射を用いたが、その他に、プロトン照射、ヘリウム照射等も利用することができる。
表面保護膜にポリイミドを用い、荷電子粒子照射によりライフタイムをコントロールする工程を備えるＭＯＳＦＥＴ、ＩＧＢＴといった他の半導体装置の製造方法においても、同様の半導体基板の薄化工程を経る場合には同様の効果があるのはもちろんのことである。

本発明の実施例１にかかるダイオードの製造方法を示す半導体基板の要部断面図である。 本発明と従来の製造方法により作製された、各ダイオードの半導体基板内オン電圧分布図である。 従来のダイオードの製造方法を示す半導体基板の要部断面図である。

符号の説明

１、… ウエハ、半導体基板、シリコン半導体基板
２、… アノードｐ^＋層、第一半導体機能層
３、… 周辺耐圧構造、ガードリング
４、… アノード金属電極膜
５、… ｎ^＋カソード層、第二半導体機能層
６、… ポリイミド樹脂膜
７、… カソード金属電極膜

Claims (5)

1. 半導体基板の一方の主面に第一半導体機能領域を形成する工程、他方の主面を削る基板薄化工程、他方の主面側に第二半導体機能領域を形成する工程、ポリイミド樹脂膜パッシベーション処理工程、ライフタイム制御のための荷電粒子照射およびアニール工程を備える半導体装置の製造方法において、前記半導体基板の一方の主面に第一半導体機能領域を形成する工程の後であって、前記基板薄化工程の前に、前記ポリイミド樹脂パッシベーション処理工程とライフタイム制御のための荷電粒子照射およびアニール処理工程とを順に行うことを特徴とする半導体装置の製造方法。
2. 前記ポリイミド樹脂パッシベーション処理工程にかかる前記ポリイミド樹脂膜の硬化温度が３７０℃以上であり、前記ライフタイム制御のための荷電粒子照射およびアニール処理における処理温度が３００℃乃至３６０℃のいずれかの温度であることを特徴とする請求項１記載の半導体装置の製造方法。
3. 半導体装置がダイオードであることを特徴とする請求項１または２に記載の半導体装置の製造方法。
4. ｎ型半導体基板の一方の主面にｐ型の第一半導体機能領域が形成される工程を備えることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
5. 荷電粒子照射が電子線照射、プロトン照射、ヘリウム照射のいずれかであることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。

Images