JP5815254B2 - 厚膜金属電極の形成方法、及び厚膜レジストの形成方法 - Google Patents
厚膜金属電極の形成方法、及び厚膜レジストの形成方法 Download PDFInfo
- Publication number
- JP5815254B2 JP5815254B2 JP2011055243A JP2011055243A JP5815254B2 JP 5815254 B2 JP5815254 B2 JP 5815254B2 JP 2011055243 A JP2011055243 A JP 2011055243A JP 2011055243 A JP2011055243 A JP 2011055243A JP 5815254 B2 JP5815254 B2 JP 5815254B2
- Authority
- JP
- Japan
- Prior art keywords
- positive
- resist
- negative
- forming
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 91
- 229910052751 metal Inorganic materials 0.000 title claims description 90
- 239000002184 metal Substances 0.000 title claims description 90
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 49
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 46
- 239000007788 liquid Substances 0.000 claims description 33
- 230000015572 biosynthetic process Effects 0.000 claims description 25
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 7
- 238000007740 vapor deposition Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 description 18
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002209 hydrophobic effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- SWXVUIWOUIDPGS-UHFFFAOYSA-N diacetone alcohol Natural products CC(=O)CC(C)(C)O SWXVUIWOUIDPGS-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009210 therapy by ultrasound Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000008213 purified water Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
上記電極パッドは、微細な形状とされている。そこで、従来、微細な金属パターンを形成することの可能なリフトオフ法により、電極パッドを形成することが行なわれている。
このような方法により、電極パッドを形成する場合、開口部の断面形状を逆テーパーにする必要がある。そのため、リフトオフ法に用いるレジストとしては、ポジ−ネガ反転型レジストを使用することが好ましい。
また、パワーデバイスを構成するパッド電極には、大電流が流されるため、パワーデバイスが発熱しやすくい。このため、パワーデバイスの熱を、電極パッドを介して、放熱する必要がある(言い換えれば、電極パッドを放熱部材として機能させる必要がある。)。
上記2つの理由により、炭化珪素基板を備えた炭化珪素デバイスでは、電極パッドの厚さを6μm以上にする必要があった。
そのため、従来の方法では、厚さが6μm以上の電極パッドを形成することができないという問題があった。
つまり、炭化珪素基板の面内において、厚さが6μm以上とされた電極パッドを良好な形状(エッジ部(外周縁)にバリが無い形状)に形成することができないという問題があった。
(1) 炭化珪素基板に形成された回路素子層の上面に、厚さが6μm以上の厚膜金属電極を形成する厚膜金属電極の形成方法であって、前記回路素子層の上面をHMDS処理する工程と、前記HMDS処理された前記回路素子層の上面に、第1の粘性値を有した第1のポジ−ネガ反転型レジストを形成する工程と、前記第1のポジ−ネガ反転型レジスト上に、前記第1及び第2のポジ−ネガ反転型レジストの合計の厚さが7μm以上となるように、前記第1の粘性値よりも大きい第2の粘性値を有した第2のポジ−ネガ反転型レジストを形成する工程と、前記回路素子層の上面のうち、前記厚膜金属電極が形成される電極形成面と対向する遮光部を有した露光用マスクを介して、前記第1及び第2のポジ−ネガ反転型レジストを露光する工程と、前記露光後に、前記第1及び第2のポジ−ネガ反転型レジストをベーク処理することで、前記第1及び第2のポジ−ネガ反転型レジストの特性をポジからネガに反転させる工程と、前記ベーク処理後に、前記第1及び第2のポジ−ネガ反転型レジストを全面露光する工程と、前記全面露光後に、前記第1及び第2のポジ−ネガ反転型レジストを現像処理することにより、前記第1及び第2のポジ−ネガ反転型レジストに、逆テーパー形状とされ、かつ前記電極形成面を露出する開口部を形成する工程と、前記開口部を形成後に、前記第1及び第2のポジ−ネガ反転型レジストをポストベークする工程と、前記ポストベーク後に、前記第2のポジ−ネガ反転型レジストの上面側から、蒸着法により、前記厚膜金属電極の母材となり、かつ厚さが6μm以上とされた金属膜を成膜する工程と、前記第1及び第2のポジ−ネガ反転型レジストをリフトオフする工程と、を含むことを特徴とする厚膜金属電極の形成方法。
(2) 前記第1の粘性値は、30cp以下であり、前記第2の粘性値は、80cp以上であることを特徴とする前項(1)記載の厚膜金属電極の形成方法。
(3) 前記厚膜金属電極は、ワイヤボンディング法により、金属ワイヤが接続される外部接続用の電極であることを特徴とする前項(1)または(2)記載の厚膜金属電極の形成方法。
(4) 前記回路素子層には、パワーデバイス素子が形成されており、前記パワーデバイス素子は、前記厚膜金属電極と電気的に接続されていることを特徴とする前項(1)ないし(3)のうち、いずれか1項記載の厚膜金属電極の形成方法。
(5) 前記第1のポジ−ネガ反転型レジストを形成する工程は、前記HMDS処理された前記回路素子層の上面に、液状とされた前記第1のポジ−ネガ反転型レジストを形成する工程と、プリベークにより、液状とされた前記第1のポジ−ネガ反転型レジストを硬化させる工程と、を含むことを特徴とする前項(1)ないし(4)のうち、いずれか1項記載の厚膜金属電極の形成方法。
(6) 前記第1のポジ−ネガ反転型レジストを形成する工程では、硬化した前記第1のポジ−ネガ反転型レジストの厚さを5μm以下に形成することを特徴とする前項(5)記載の厚膜金属電極の形成方法。
(7) 前記第2のポジ−ネガ反転型レジストを形成する工程は、硬化した前記第1のポジ−ネガ反転型レジストの上面に、液状とされた前記第2のポジ−ネガ反転型レジストを形成する工程と、プリベークにより、液状とされた前記第2のポジ−ネガ反転型レジストを硬化させる工程と、を含むことを特徴とする前項(1)ないし(6)のうち、いずれか1項記載の厚膜金属電極の形成方法。
(8)前記第2のポジ−ネガ反転型レジストを形成する工程では、硬化した前記第2のポジ−ネガ反転型レジストの厚さを3μm以上に形成することを特徴とする前項(7)記載の厚膜金属電極の形成方法。
(9)炭化珪素基板に形成された回路素子層の上面に、厚さが7μm以上の厚膜レジストを形成する厚膜レジストの形成方法であって、前記回路素子層の上面をHMDS処理する工程と、前記HMDS処理された前記回路素子層の上面に、第1の粘性値を有した第1のポジ−ネガ反転型レジストを形成する工程と、前記第1のポジ−ネガ反転型レジスト上に、前記第1及び第2のポジ−ネガ反転型レジストの合計の厚さが7μm以上となるように、前記第1の粘性値よりも大きい第2の粘性値を有した第2のポジ−ネガ反転型レジストを形成する工程と、を含むことを特徴とする厚膜レジストの形成方法。
(10)前記第1の粘性値は、30cp以下であり、前記第2の粘性値は、80cp以上であることを特徴とする前項(9)記載の厚膜レジストの形成方法。
(11)遮光部を有した露光用マスクを介して、前記第1及び第2のポジ−ネガ反転型レジストを露光する工程と、前記露光後に、前記第1及び第2のポジ−ネガ反転型レジストをベーク処理することで、前記第1及び第2のポジ−ネガ反転型レジストの特性をポジからネガに反転させる工程と、前記ベーク処理後に、前記第1及び第2のポジ−ネガ反転型レジストを全面露光する工程と、前記全面露光後に、前記第1及び第2のポジ−ネガ反転型レジストを現像処理する工程と、を含むことを特徴とする前項(9)または(10)記載の厚膜レジストの形成方法。
(12)前記第1のポジ−ネガ反転型レジストを形成する工程は、前記HMDS処理された前記回路素子層の上面に、液状とされた前記第1のポジ−ネガ反転型レジストを形成する工程と、プリベークにより、液状とされた前記第1のポジ−ネガ反転型レジストを硬化させる工程と、を含むことを特徴とする前項(9)ないし(11)のうち、いずれか1項記載の厚膜レジストの形成方法。
(13)前記第1のポジ−ネガ反転型レジストを形成する工程では、硬化した前記第1のポジ−ネガ反転型レジストの厚さを5μm以下に形成することを特徴とする前項(12)記載の厚膜レジストの形成方法。
(14)前記第2のポジ−ネガ反転型レジストを形成する工程は、硬化した前記第1のポジ−ネガ反転型レジストの上面に、液状とされた前記第2のポジ−ネガ反転型レジストを形成する工程と、プリベークにより、液状とされた前記第2のポジ−ネガ反転型レジストを硬化させる工程と、を含むことを特徴とする前項(9)ないし(13)のうち、いずれか1項記載の厚膜レジストの形成方法。
(15)前記第2のポジ−ネガ反転型レジストを形成する工程では、硬化した前記第2のポジ−ネガ反転型レジストの厚さを3μm以上に形成することを特徴とする前項(14)記載の厚膜レジストの形成方法。
これにより、第1及び第2のポジ−ネガ反転型レジストよりなり、かつ厚さが7μm以上とされたポジ−ネガ反転型レジスト(厚膜レジスト)の面内バラツキ(不均一性)を、所望の範囲内(炭化珪素基板の直径が3インチ、エッジカットが5mmの場合、例えば、5%以内)にすることができる。
図1〜図16は、本発明の実施の形態に係る厚膜金属電極の形成工程を示す断面図である。また、図1〜図14は、本実施の形態に係る厚さが7μm以上の厚膜レジスト27(図6〜図14参照)の形成方法を説明するための図である。
始めに、図1に示す工程では、炭化珪素基板11の表面11aに回路素子層12が形成された構造体14を準備する。炭化珪素基板11としては、例えば、直径が3インチのものを用いることが可能である。本実施の形態では、一例として、直径が3インチの炭化珪素基板11を用いた場合を例に挙げて以下の説明を行う。
回路素子層12の上面12aは、図16に示す厚膜金属電極13が形成される電極形成面12bを有する。電極形成面12bは、パワーデバイス素子(図示せず)と電気的に接続された図示していない導体(図16に示す厚膜金属電極13と接続される導体)の上面を露出している。
これにより、回路素子層12の上面12aを疎水性にすることができる。なお、後述する図3に示す液状とされた第1のポジ−ネガ反転型レジスト21−1は、疎水性で、かつ第1の粘性値(小さい粘性値)を有したレジスト液である。第1の粘性値は、例えば、30cp以下にすることが好ましい。
これにより、後述する図3に示す工程において、回路素子層12の上面12aに、液状とされた第1のポジ−ネガ反転型レジスト21を均一な厚さで形成できる。
このとき、第1のポジ−ネガ反転型レジスト21−1の厚さT1は、後述する図4に示す工程で行なうプリベークにより、硬化した第1のポジ−ネガ反転型レジスト21−2の厚さT2が5μm以下となるように設定する。
そのため、第1のポジ−ネガ反転型レジスト21−1の滴下、及び回転を複数回繰り返したとしても、図4に示す第1のポジ−ネガ反転型レジスト21−2の厚さT2が5μmを超えるように、第1のポジ−ネガ反転型レジスト21−2を形成することは非常に困難である。
具体的には、例えば、加熱温度が100℃、加熱時間が60秒の条件で、液状とされた第1のポジ−ネガ反転型レジスト21−1をプリベーク処理する。
液状とされた第2のポジ−ネガ反転型レジスト26−1は、第2のポジ−ネガ反転型レジスト26−1を滴下後に構造体14を回転させた際に、粘性値の小さい第1のポジ−ネガ反転型レジスト26−1と比較して、構造体14の外側に流れにくいレジストである。第1の粘性値が30cp以下の場合、第2の粘性値は、例えば、80cp以上にするとよい。
このとき、第2のポジ−ネガ反転型レジスト26−1の厚さT3は、後述する図6に示す工程で行なうプリベークにより、硬化した第2のポジ−ネガ反転型レジスト26−2の厚さT4が3μm以上となるように設定する。
具体的には、例えば、加熱温度が100℃、加熱時間が90秒の条件で、液状とされた第2のポジ−ネガ反転型レジスト26−1をプリベーク処理する。
また、以下の説明では、硬化した第1及び第2のポジ−ネガ反転型レジスト21−2,26−2よりなるポジ−ネガ反転型レジストを厚膜レジスト27という。
次いで、透明基板28(例えば、ガラス基板)、及び透明基板28に形成され、かつ電極形成面12bと対向する遮光部29(例えば、クロムマスク)を有した露光用マスク31を介して、厚膜レジスト27を露光する。
厚膜レジスト27の厚さT5(第1及び第2のポジ−ネガ反転型レジスト21−2,26−2の合計の厚さ)が7.5μmの場合、図7に示す工程での露光量は、例えば、55mJ/cm2とすることができる。
具体的には、例えば、加熱温度が115℃、加熱時間が120秒の条件で、厚膜レジスト27をベーク処理する。
次いで、遮光部が形成されていない露光用マスク33を介して、第1及び第2のポジ−ネガ反転型レジスト21−2,26−2を全面露光する。このときの露光量は、図7に示す工程での露光量の10倍程度とするとよい。
厚膜レジスト27の厚さT5が7.5μmの場合、図9に示す工程での露光量は、例えば、4000mJ/cm2とすることができる。
具体的には、例えば、加熱温度が105℃、加熱時間が60秒の条件で、厚膜レジスト27をポストベーク処理する。
これにより、第2のポジ−ネガ反転型レジスト26−2の上面26−2a、及び電極形成面12bに金属膜45が成膜される。このとき、開口部42の断面形状が逆テーパー形状になっているため、第2のポジ−ネガ反転型レジスト26−2の上面26−2aに形成された金属膜45と電極形成面12bに形成された金属膜45とは、完全に分離されており、接触していない。
厚膜金属電極10は、ワイヤボンディング法により、金属ワイヤ(図示せず)が接続される外部接続用のパッド電極である。また、回路素子層12には、パワーデバイス素子(図示せず)が形成されている。該パワーデバイス素子は、厚膜金属電極13と電気的に接続されている。
これにより、第1及び第2のポジ−ネガ反転型レジストよりなり、かつ厚さが7μm以上とされた厚膜レジスト27の面内バラツキ(不均一性)を、所望の範囲内(炭化珪素基板11の直径が3インチ、エッジカットが5mmの場合、例えば、5%以内)にすることができる。
この場合、本実施の形態の厚膜金属電極の形成方法及び厚膜レジストの形成方法と同様な効果を得ることができる。
始めに、図1に示す構造体14として、パワーデバイスを備えた回路素子層12が形成された直径が3インチの炭化珪素基板11を準備した。
次いで、図2に示す工程では、回路素子層12の上面12aをHMDS処理した。次いで、図3に示す工程では、HMDS処理された回路素子層12の上面12aに、第1の粘性値が29cpとされた液状の第1のポジ−ネガ反転型レジスト21−1を滴下させ、構造体14を1200rpmの速度で回転させることで、均一な厚さとされた第1のポジ−ネガ反転型レジスト21−1を形成した。
第1のポジ−ネガ反転型レジスト21−2の厚さT2は、5μmであった。
また、エッジカットが5mmの条件で厚膜レジスト27の面内の膜厚を測定し、厚膜レジスト27の面内バラツキ(不均一性)を測定した結果、目標値である5%よりも小さい4.8%であった。
次いで、図8に示す工程では、ヒーター23により、厚膜レジスト27をベーク処理(加熱温度115℃、加熱時間120秒)することで、厚膜レジスト27を構成する第1及び第2のポジ−ネガ反転型レジスト21−2,26−2の特性をポジからネガに反転させることで、図10に示す現像液41により溶解され、かつ逆テーパー形状とされた領域Cを形成した。
次いで、図12に示す工程では、純水44により、開口部42が形成された厚膜レジスト27を備えた構造体14に付着した現像液41を洗い流した。
次いで、図14に示す工程では、ヒーター23により、開口部42が形成された厚膜レジスト27のポストベーク処理(加熱温度105℃、加熱時間60秒)を行なう。このとき、開口部42の上端の幅は、縦1450μm×横1450μmであった。
次いで、図16に示す工程では、有機溶剤(例えば、アセトンやイソプロピルアルコール(IPA))に図15に示す構造体を浸漬させた状態で、超音波処理することで、金属膜45が形成された厚膜レジスト27をリフトオフさせることで、電極形成面12bに、厚さT6が6μmとされた厚膜金属電極13(パッド電極)を形成した。
また、炭化珪素基板11の中央部に形成された開口部42の逆テーパー形状と、炭化珪素基板11の外周部に形成された開口部42の逆テーパー形状との間に、形状の差はほとんどみられなかった。つまり、炭化珪素基板11の面内における開口部42の形状ばらつきが小さいことが確認できた。
図19を参照するに、厚膜金属電極13のエッジ部(外周縁)にバリは確認できなかった。つまり、厚膜金属電極13が良好な形状に形成されたことが確認できた。
12a…上面、12b…電極形成面、13…厚膜金属電極、14…構造体、15…HMDS液、16,35…回転軸、17,36…ステージ、18,25,38,43…ディスペンサー、21−1…液状とされた第1のポジ−ネガ反転型レジスト、21−2…第1のポジ−ネガ反転型レジスト、21−2a,26−2a…上面、23…ヒーター、26−1…液状とされた第2のポジ−ネガ反転型レジスト、26−2…第2のポジ−ネガ反転型レジスト、27…厚膜レジスト、28…透明基板、29…遮光部、31…露光用マスク、41…現像液、42…開口部、44…純水、45…金属膜、A,B,C,D…領域、T1,T2,T3,T4,T5…厚さ
Claims (5)
- 炭化珪素基板に形成された回路素子層の上面に、厚さが6μm以上の厚膜金属電極を形成する厚膜金属電極の形成方法であって、
前記回路素子層の上面をHMDS処理する工程と、
前記HMDS処理された前記回路素子層の上面に、30cp以下である第1の粘性値を有した第1のポジ−ネガ反転型レジストを形成する工程と、
前記第1のポジ−ネガ反転型レジスト上に、前記第1及び第2のポジ−ネガ反転型レジストの合計の厚さが7μm以上となるように、前記第1の粘性値よりも大きく、80cp以上である第2の粘性値を有した第2のポジ−ネガ反転型レジストを形成する工程と、
前記回路素子層の上面のうち、前記厚膜金属電極が形成される電極形成面と対向する遮光部を有した露光用マスクを介して、前記第1及び第2のポジ−ネガ反転型レジストを露光する工程と、
前記露光後に、前記第1及び第2のポジ−ネガ反転型レジストをベーク処理することで、前記第1及び第2のポジ−ネガ反転型レジストの特性をポジからネガに反転させる工程と、
前記ベーク処理後に、前記第1及び第2のポジ−ネガ反転型レジストを全面露光する工程と、
前記全面露光後に、前記第1及び第2のポジ−ネガ反転型レジストを現像処理することにより、前記第1及び第2のポジ−ネガ反転型レジストに、逆テーパー形状とされ、かつ前記電極形成面を露出する開口部を形成する工程と、
前記開口部を形成後に、前記第1及び第2のポジ−ネガ反転型レジストをポストベークする工程と、
前記ポストベーク後に、前記第2のポジ−ネガ反転型レジストの上面側から、蒸着法により、前記厚膜金属電極の母材となり、かつ厚さが6μm以上とされた金属膜を成膜する工程と、
前記第1及び第2のポジ−ネガ反転型レジストをリフトオフする工程と、
を含み、
前記第1のポジ−ネガ反転型レジストを形成する工程は、前記HMDS処理された前記回路素子層の上面に、液状とされた前記第1のポジ−ネガ反転型レジストを形成する工程と、プリベークにより、液状とされた前記第1のポジ−ネガ反転型レジストを硬化させる工程と、を含み、硬化した前記第1のポジ−ネガ反転型レジストの厚さを5μm以下に形成し、
前記第2のポジ−ネガ反転型レジストを形成する工程は、硬化した前記第1のポジ−ネガ反転型レジストの上面に、液状とされた前記第2のポジ−ネガ反転型レジストを形成する工程と、プリベークにより、液状とされた前記第2のポジ−ネガ反転型レジストを硬化させる工程と、を含み、硬化した前記第2のポジ−ネガ反転型レジストの厚さを3μm以上に形成することを特徴とする厚膜金属電極の形成方法。 - 前記厚膜金属電極は、ワイヤボンディング法により、金属ワイヤが接続される外部接続用の電極であることを特徴とする請求項1記載の厚膜金属電極の形成方法。
- 前記回路素子層には、パワーデバイス素子が形成されており、
前記パワーデバイス素子は、前記厚膜金属電極と電気的に接続されていることを特徴とする請求項1または2記載の厚膜金属電極の形成方法。 - 炭化珪素基板に形成された回路素子層の上面に、厚さが7μm以上の厚膜レジストを形成する厚膜レジストの形成方法であって、
前記回路素子層の上面をHMDS処理する工程と、
前記HMDS処理された前記回路素子層の上面に、30cp以下である第1の粘性値を有した第1のポジ−ネガ反転型レジストを形成する工程と、
前記第1のポジ−ネガ反転型レジスト上に、前記第1及び第2のポジ−ネガ反転型レジストの合計の厚さが7μm以上となるように、前記第1の粘性値よりも大きく、80cp以上である第2の粘性値を有した第2のポジ−ネガ反転型レジストを形成する工程と、
を含み、
前記第1のポジ−ネガ反転型レジストを形成する工程は、前記HMDS処理された前記回路素子層の上面に、液状とされた前記第1のポジ−ネガ反転型レジストを形成する工程と、プリベークにより、液状とされた前記第1のポジ−ネガ反転型レジストを硬化させる工程と、を含み、硬化した前記第1のポジ−ネガ反転型レジストの厚さを5μm以下に形成し、
前記第2のポジ−ネガ反転型レジストを形成する工程は、硬化した前記第1のポジ−ネガ反転型レジストの上面に、液状とされた前記第2のポジ−ネガ反転型レジストを形成する工程と、プリベークにより、液状とされた前記第2のポジ−ネガ反転型レジストを硬化させる工程と、を含み、硬化した前記第2のポジ−ネガ反転型レジストの厚さを3μm以上に形成することを特徴とする厚膜レジストの形成方法。 - 遮光部を有した露光用マスクを介して、前記第1及び第2のポジ−ネガ反転型レジストを露光する工程と、
前記露光後に、前記第1及び第2のポジ−ネガ反転型レジストをベーク処理することで、前記第1及び第2のポジ−ネガ反転型レジストの特性をポジからネガに反転させる工程と、
前記ベーク処理後に、前記第1及び第2のポジ−ネガ反転型レジストを全面露光する工程と、
前記全面露光後に、前記第1及び第2のポジ−ネガ反転型レジストを現像処理する工程と、
を含むことを特徴とする請求項4記載の厚膜レジストの形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011055243A JP5815254B2 (ja) | 2011-03-14 | 2011-03-14 | 厚膜金属電極の形成方法、及び厚膜レジストの形成方法 |
US13/416,207 US8652965B2 (en) | 2011-03-14 | 2012-03-09 | Production method for thick film metal electrode and production method for thick film resist |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011055243A JP5815254B2 (ja) | 2011-03-14 | 2011-03-14 | 厚膜金属電極の形成方法、及び厚膜レジストの形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012191111A JP2012191111A (ja) | 2012-10-04 |
JP5815254B2 true JP5815254B2 (ja) | 2015-11-17 |
Family
ID=46828803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011055243A Expired - Fee Related JP5815254B2 (ja) | 2011-03-14 | 2011-03-14 | 厚膜金属電極の形成方法、及び厚膜レジストの形成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8652965B2 (ja) |
JP (1) | JP5815254B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7325167B2 (ja) * | 2017-03-16 | 2023-08-14 | 富士電機株式会社 | 半導体装置の製造方法 |
SG11202004975VA (en) * | 2017-12-28 | 2020-07-29 | Merck Patent Gmbh | A negative tone lift off resist composition comprising an alkali soluble resin and cross linkers and a method for manufacturing metal film patterns on a substrate |
CN111710605B (zh) * | 2020-06-19 | 2021-02-19 | 扬州国宇电子有限公司 | 一种半导体台面金属剥离方法 |
EP3958291A1 (en) * | 2020-08-21 | 2022-02-23 | Ams Ag | Method for forming a lift-off mask structure |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63181478A (ja) * | 1987-01-23 | 1988-07-26 | Matsushita Electronics Corp | 半導体装置の製造方法 |
DE3838154A1 (de) * | 1988-11-10 | 1990-05-17 | Nordischer Maschinenbau | Verfahren und einrichtung zum wenden und strecken von fischfilets |
JPH03211732A (ja) * | 1990-01-12 | 1991-09-17 | Sumitomo Electric Ind Ltd | 配線の形成方法 |
JP2544006B2 (ja) * | 1990-06-14 | 1996-10-16 | 株式会社東芝 | 半導体装置の製造方法 |
JPH0563099A (ja) * | 1991-09-02 | 1993-03-12 | Sharp Corp | 半導体装置の配線構造 |
JPH06204162A (ja) * | 1992-12-28 | 1994-07-22 | Mitsubishi Electric Corp | 半導体装置の製造方法および該方法に用いられるレジスト組成物 |
JPH06296012A (ja) * | 1993-04-08 | 1994-10-21 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
JPH0729846A (ja) * | 1993-07-15 | 1995-01-31 | Honda Motor Co Ltd | 半導体装置の電極形成方法 |
US6200725B1 (en) * | 1995-06-28 | 2001-03-13 | Fujitsu Limited | Chemically amplified resist compositions and process for the formation of resist patterns |
JP2001056570A (ja) * | 1999-08-20 | 2001-02-27 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
JP2001168096A (ja) * | 1999-12-07 | 2001-06-22 | Hitachi Cable Ltd | 配線パターン形成方法 |
JP3871607B2 (ja) | 2001-12-14 | 2007-01-24 | 松下電器産業株式会社 | 半導体素子およびその製造方法 |
KR100643422B1 (ko) * | 2004-06-01 | 2006-11-10 | 엘지전자 주식회사 | 리소그래피 장치 및 이를 이용한 패턴 형성 방법 |
EP2020617A3 (en) * | 2007-08-03 | 2009-04-29 | FUJIFILM Corporation | Resist composition containing a sulfonium compound, pattern-forming method using the resist composition, and sulfonium compound |
KR101524571B1 (ko) * | 2007-08-10 | 2015-06-01 | 후지필름 가부시키가이샤 | 포지티브형 레지스트 조성물, 그 조성물을 사용한 패턴 형성 방법 및 그 조성물에 사용되는 화합물 |
JP2011035322A (ja) * | 2009-08-05 | 2011-02-17 | Panasonic Corp | 半導体装置およびその製造方法 |
JP5851688B2 (ja) * | 2009-12-31 | 2016-02-03 | ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC | 感光性組成物 |
-
2011
- 2011-03-14 JP JP2011055243A patent/JP5815254B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-09 US US13/416,207 patent/US8652965B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8652965B2 (en) | 2014-02-18 |
US20120238090A1 (en) | 2012-09-20 |
JP2012191111A (ja) | 2012-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5815254B2 (ja) | 厚膜金属電極の形成方法、及び厚膜レジストの形成方法 | |
TW200532155A (en) | Method and system for drying a substrate | |
TW201001618A (en) | Semiconductor structure and method for manufacturing the same | |
WO2015055054A1 (zh) | 阵列基板及其制作方法和显示装置 | |
US12040188B2 (en) | Photoresist structure, patterned deposition layer, semiconductor chip and manufacturing method thereof | |
CN101276778A (zh) | 一种利用光敏胶层制作空气桥的方法 | |
JP2009062565A (ja) | マスク、マスクの製造方法、電気光学装置の製造方法 | |
JP2011244425A (ja) | 電気機械変換装置及びその作製方法 | |
WO2012059004A1 (zh) | 芯片封装方法 | |
JP5836021B2 (ja) | 厚膜レジストの現像方法、及び半導体デバイスの製造方法 | |
KR100475737B1 (ko) | 반도체 제조를 위한 베이크 장치 | |
JP2010182991A (ja) | 半導体装置及びその製造方法 | |
JP2009157145A (ja) | 液晶レンズ装置 | |
WO2017016236A1 (en) | Orangic thin film transistor, display substrate and display apparatus having the same, and fabricating method thereof | |
US20120125213A1 (en) | Cliche and manufacturing method for the same | |
JP6955637B2 (ja) | 熱膨張係数を用いた薄膜電極分離方法 | |
TW201107887A (en) | Resist coating method and resist pattern forming method | |
JP4348320B2 (ja) | 配線構造の製造方法 | |
US10707263B2 (en) | Method of manufacturing solid-state image sensor | |
CN116643453B (zh) | 一种基于半导体器件的光刻方法 | |
JP5966808B2 (ja) | 半導体装置の製造方法 | |
JP6375586B2 (ja) | 半導体デバイスの製造方法 | |
JP3705334B2 (ja) | 配線構造の製造方法 | |
JP2004342864A (ja) | 薄膜インダクタ素子及びその製造方法 | |
JP5625378B2 (ja) | 樹脂膜パターンの形成方法及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150924 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5815254 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |