JP5836021B2 - 厚膜レジストの現像方法、及び半導体デバイスの製造方法 - Google Patents
厚膜レジストの現像方法、及び半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP5836021B2 JP5836021B2 JP2011191699A JP2011191699A JP5836021B2 JP 5836021 B2 JP5836021 B2 JP 5836021B2 JP 2011191699 A JP2011191699 A JP 2011191699A JP 2011191699 A JP2011191699 A JP 2011191699A JP 5836021 B2 JP5836021 B2 JP 5836021B2
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- resist
- film resist
- developing
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Materials For Photolithography (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
また、従来、電極パッドは、回路素子層の上面に逆テーパー形状とされた開口部を有するレジストを形成し、次いで、該レジストの上方から金属膜を蒸着し、その後、該レジストを除去するリフトオフ法により形成される。
また、一般的に、レジストの厚さが厚くなると基板の外周部の厚さが他の部分の厚さと比較して厚くなる。そのため、厚さが7μm以上の厚膜レジストを現像する場合、炭化珪素基板の外周部にレジスト残渣が発生することなく、十分に現像することが、パワーデバイスの歩留まりの観点から重要となる。
しかしながら、100〜400rpmという回転速度で基板を回転させ、基板表面に現像液を供給した場合、基板の回転速度が速すぎるため、基板の外周部を十分に現像する前に、基板の外周縁から現像液が飛散してしまう。
上記レジスト残渣の問題は、厚膜レジストを粘性の高いレジストを用いて形成する場合に顕著となる。
これにより、半導体ウエハの外周部に位置する厚膜レジストを十分に現像することが困難となり、半導体ウエハの外周部にレジスト残渣が発生してしまうという問題があった。
(1) 基板上に設けられた層の上面に形成された厚膜レジストを露光後に現像する厚膜レジストの現像方法であって、前記層の上面に、前記厚膜レジストを形成する工程と、前記厚膜レジストを露光する工程と、前記露光後に、30〜50rpmの範囲内の一定の回転速度で前記基板を回転させながら、前記厚膜レジストの上方から現像液を供給することで、前記厚膜レジストの上面に前記現像液よりなるパドルを形成し、該パドルにより前記厚膜レジストを現像して、前記厚膜レジストに前記層の上面を露出する開口部を形成する工程と、を含むことを特徴とする厚膜レジストの現像方法。
(2) 前記厚膜レジストの現像が完了するまで、前記現像液を連続して供給することを特徴とする前項(1)記載の厚膜レジストの現像方法。
(3) 前記厚膜レジストを現像する工程の最初或いは途中で、前記基板の回転を停止させ、その後、前記基板を回転させることを特徴とする前項(1)または(2)記載の厚膜レジストの現像方法。
(4) 前記厚膜レジストは、7μm以上の厚さとなるように形成することを特徴とする前項(1)ないし(3)のうち、いずれか1項記載の厚膜レジストの現像方法。
(5) 前記層及び現像された前記厚膜レジストに付着した前記現像液を除去する工程と、前記現像液を除去後に、現像された前記厚膜レジストをポストベークする工程と、を含むことを特徴とする前項(1)ないし(4)のうち、いずれか1項記載の厚膜レジストの現像方法。
(6) 前記厚膜レジストを形成する工程では、ポジ−ネガ反転型レジストを形成することを特徴とする前項(1)ないし(5)のうち、いずれか1項記載の厚膜レジストの現像方法。
(7) 前記厚膜レジストを形成する工程は、前記層の上面をHMDS処理する段階と、前記HMDS処理された前記層の上面に、第1の粘性値を有した第1のポジ−ネガ反転型レジストを形成する段階と、前記第1のポジ−ネガ反転型レジスト上に、前記第1の粘性値よりも大きい第2の粘性値を有した第2のポジ−ネガ反転型レジストを形成する段階と、を有することを特徴とする前項(1)ないし(6)のうち、いずれか1項記載の厚膜レジストの現像方法。
(8) 前記厚膜レジストを露光する工程は、前記層の上面のうち、前記開口部が形成される面に照射される光を遮断する遮光部を有した露光用マスクを介して、前記厚膜レジストを露光する第1の露光段階と、前記第1の露光段階後に、前記厚膜レジスト膜をベーク処理することで、前記厚膜レジストの特性をポジからネガに反転させる段階と、前記ベーク処理後、前記厚膜レジストを全面露光する段階と、を含むことを特徴とする前項(7)記載の厚膜レジストの現像方法。
(9) 前項(1)ないし(8)のうち、いずれか1項記載の厚膜レジストの現像方法により、前記開口部を有した前記厚膜レジストを形成する工程と、前記厚膜レジストの上面側から、蒸着法により、厚膜とされた金属膜を成膜する工程と、前記金属膜を成膜後、前記厚膜レジストをリフトオフすることで、前記層の上面に前記金属膜よりなる厚膜金属電極を形成する工程と、を含むことを特徴とする半導体デバイスの製造方法。
(10) 前記金属膜は、厚さが6μm以上となるように形成することを特徴とする前項(9)記載の半導体デバイスの製造方法。
(11) 前記基板として、炭化珪素基板を用いることを特徴とする前項(9)または(10)記載の半導体デバイスの製造方法。
(12)前記層として、パワーデバイス素子を有する回路素子層を形成することを特徴とする前項(9)または(11)のうち、いずれか1項記載の半導体デバイスの製造方法。
(13) 前記厚膜金属電極は、外部接続用電極として機能する電極パッドであり、ワイヤボンディング法により金属ワイヤが接続されることを特徴とする前項(9)ないし(12)のうち、いずれか1項記載の半導体デバイスの製造方法。
図1〜図16は、本発明の実施の形態に係る半導体デバイスの製造工程を示す断面図である。また、図11は、本実施の形態に係る厚膜レジスト27(厚さが7μm以上とされたレジスト)の現像方法を説明するための図である。
炭化珪素基板11としては、例えば、直径が3インチのものを用いることが可能である。図1〜図16では、一例として、直径が3インチの炭化珪素基板11を用いる場合を例に挙げて説明する。
回路素子層12の上面12aは、厚膜金属電極13(後述する図16参照)が形成される電極形成面12bを有する。電極形成面12bは、パワーデバイス素子(図示せず)と電気的に接続された図示していない導体(図15に示す厚膜金属電極13と接続される導体)の上面を露出している。
これにより、回路素子層12の上面12aを疎水性にすることができる。なお、後述する図3に示す液状とされた第1のポジ−ネガ反転型レジスト21−1は、疎水性で、かつ第1の粘性値(小さい粘性値)を有したレジスト液である。第1の粘性値は、例えば、30cp以下にすることが好ましい。
これにより、後述する図3に示す工程において、回路素子層12の上面12aに、液状とされた第1のポジ−ネガ反転型レジスト21−1を均一な厚さで形成できる。
このとき、第1のポジ−ネガ反転型レジスト21−1の厚さT1は、後述する図4に示す工程で行なうプリベークにより、硬化した第1のポジ−ネガ反転型レジスト21−2の厚さT2が5μm以下となるように設定する。
そのため、第1のポジ−ネガ反転型レジスト21−1の滴下、及び回転を複数回繰り返したとしても、図4に示す第1のポジ−ネガ反転型レジスト21−2の厚さT2が5μmを超えるように、第1のポジ−ネガ反転型レジスト21−2を形成することは非常に困難である。
具体的には、例えば、加熱温度が100℃、加熱時間が60秒の条件で、液状とされた第1のポジ−ネガ反転型レジスト21−1をプリベーク処理する。
このとき、第2のポジ−ネガ反転型レジスト26−1の厚さT3は、後述する図6に示す工程で行なうプリベーク処理により、硬化した第2のポジ−ネガ反転型レジスト26−2の厚さT4が3μm以上となるように設定する。
具体的には、例えば、加熱温度が100℃、加熱時間が90秒の条件で、液状とされた第2のポジ−ネガ反転型レジスト26−1をプリベーク処理する。
また、以下の説明では、硬化した第1及び第2のポジ−ネガ反転型レジスト21−2,26−2よりなるポジ−ネガ反転型レジストを厚膜レジスト27という。
次いで、透明基板28(例えば、ガラス基板)、及び透明基板28に形成され、かつ電極形成面12bと対向する遮光部29(例えば、クロムマスク)を有した露光用マスク31を介して、厚膜レジスト27を露光する。遮光部29は、後述する図11に示す開口部42に露出される電極形成面12bに照射される光を遮断する。
具体的には、例えば、加熱温度が115℃、加熱時間が120秒の条件で、厚膜レジスト27をベーク処理する。
次いで、遮光部が形成されていない露光用マスク33を介して、第1及び第2のポジ−ネガ反転型レジスト21−2,26−2を全面露光する。このときの露光量は、図7に示す工程での露光量の10倍程度とするとよい。
厚膜レジスト27の厚さT5が7.5μmの場合、図9に示す工程での露光量は、例えば、4000mJ/cm2とすることができる。
このように、厚膜レジスト27の現像処理が完了するまでの間、連続して現像液39を供給することで、厚膜レジスト27の上面27a全体に、常に新しい現像液39が供給されるため、さらに短時間で厚膜レジスト27の現像を行うことができると共に、現像後の開口部42にゴミ(例えば、溶解したレジスト屑)が付着することがさらに抑制することができる。
具体的には、例えば、加熱温度が105℃、加熱時間が60秒の条件で、厚膜レジスト27をポストベーク処理する。
その後、厚膜レジスト27をリフトオフすることで、炭化珪素基板11の面内に、厚さT6が6μm以上とされ、かつ良好な形状(エッジ部にバリがない形状)とされた厚膜金属電極13を形成できる。
始めに、図1に示す構造体14として、パワーデバイスを備えた回路素子層12が形成された直径が3インチの炭化珪素基板11を準備した。
次いで、図2に示す工程では、回路素子層12の上面12aをHMDS処理した。次いで、図3に示す工程では、HMDS処理された回路素子層12の上面12aに、第1の粘性値が29cpとされた液状の第1のポジ−ネガ反転型レジスト21−1を滴下させ、構造体14を1200rpmの速度で回転させることで、均一な厚さとされた第1のポジ−ネガ反転型レジスト21−1を形成した。第1のポジ−ネガ反転型レジスト21−1を塗布後のエッジリンス処理として、リンス液により炭化珪素基板11の最外周から0.5mmのエリアの第1のポジ−ネガ反転型レジスト21−1を除去した。
また、エッジカットが5mmの条件で厚膜レジスト27の面内の膜厚を測定し、厚膜レジスト27の面内バラツキ(不均一性)を測定した結果、目標値である5%よりも小さい4.8%であった。
次いで、図8に示す工程では、ヒーター23により、厚膜レジスト27をベーク処理(加熱温度115℃、加熱時間120秒)することで、厚膜レジスト27を構成する第1及び第2のポジ−ネガ反転型レジスト21−2,26−2の特性をポジからネガに反転させることで、図10に示す現像液41により溶解され、かつ逆テーパー形状とされた領域Cを形成した。
次いで、図10及び図11に示す工程では、AZ300MIFデベロッパー(AZエレクトロニックマテリアルズ社製)を現像液39として用いてパドル41を形成し、30rpmの回転速度で炭化珪素基板11を回転させた状態で、AZ300MIFデベロッパー(AZエレクトロニックマテリアルズ社製)を供給し続けながら、パドル41により厚膜レジスト27の現像処理を行うことで、厚膜レジスト27に開口部42を形成した。また、現像液39の供給量は、100sccmとした。
次いで、図12に示す工程では、純水44により、開口部42が形成された厚膜レジスト27を備えた構造体14に付着した現像液41を洗い流した。
図10及び図11に示す厚膜レジスト27の現像工程における炭化珪素基板11の回転数を50rpmに変更した以外は、実施例1と同様な手法により、実施例2のサンプルを作成した。
図10及び図11に示す厚膜レジスト27の現像工程における炭化珪素基板11の回転数を0rpmに変更した(言い換えれば、炭化珪素基板11を停止させた)以外は、実施例1と同様な手法により、比較例1のサンプルを作成した。
図10及び図11に示す厚膜レジスト27の現像工程における炭化珪素基板11の回転数を10rpmに変更した以外は、実施例1と同様な手法により、比較例2のサンプルを作成した。
図10及び図11に示す厚膜レジスト27の現像工程における炭化珪素基板11の回転数を80rpmに変更した以外は、実施例1と同様な手法により、比較例3のサンプルを作成した。
図10及び図11に示す厚膜レジスト27の現像工程における炭化珪素基板11の回転数を100rpmに変更した以外は、実施例1と同様な手法により、比較例4のサンプルを作成した。
図10及び図11に示す厚膜レジスト27の現像工程における炭化珪素基板11の回転数を20rpmに変更した以外は、実施例1と同様な手法により、比較例5のサンプルを作成した。
図10及び図11に示す厚膜レジスト27の現像工程における炭化珪素基板11の回転数を60rpmに変更した以外は、実施例1と同様な手法により、比較例6のサンプルを作成した。
図23及び図26を参照するに、比較例1,2,5のサンプルの写真データから、炭化珪素基板11の回転数が0〜20rpmの範囲内では、回転数が早くなるにつれて、レジスト残渣が減少することが確認できた。
また、炭化珪素基板11の回転数が10rpmの比較例2のサンプルでは、レジスト残渣が少量あり、未だレジストが完全に除去できていなかった。また、回転数が20rpmの比較例5のサンプルでは、レジスト残渣無しが確認できた。これにより、回転数20rpmの条件は、レジスト残渣有り無しの境目に値すると思われる。
これは、現像液39が炭化珪素基板11の外周部に留まることなく、遠心力により炭化珪素基板11の外周縁から飛び出してしまうことが原因であると考えられる。
Claims (11)
- 基板上に設けられた層の上面に形成された厚膜レジストを露光後に現像する厚膜レジストの現像方法であって、
前記層の上面に、前記厚膜レジストを形成する工程と、
前記厚膜レジストを露光する工程と、
前記露光後に、30〜50rpmの範囲内の一定の回転速度で前記基板を回転させながら、前記厚膜レジストの上方から現像液を供給することで、前記厚膜レジストの上面に前記現像液よりなるパドルを形成し、該パドルにより前記厚膜レジストを現像して、前記厚膜レジストに前記層の上面を露出する開口部を形成する工程と、
を含み、
前記厚膜レジストを形成する工程は、前記層の上面をHMDS処理する段階と、前記HMDS処理された前記層の上面に、第1の粘性値を有した第1のポジ−ネガ反転型レジストを形成する段階と、 前記第1のポジ−ネガ反転型レジスト上に、前記第1の粘性値よりも大きい第2の粘性値を有した第2のポジ−ネガ反転型レジストを形成する段階と、を有するものであり、
前記厚膜レジストを露光する工程は、前記層の上面のうち、前記開口部が形成される面に照射される光を遮断する遮光部を有した露光用マスクを介して、前記厚膜レジストを露光する第1の露光段階と、前記第1の露光段階後に、前記厚膜レジスト膜をベーク処理することで、前記厚膜レジストの特性をポジからネガに反転させる段階と、前記ベーク処理後、前記厚膜レジストを全面露光する段階と、を含むものであることを特徴とする厚膜レジストの現像方法。 - 前記厚膜レジストの現像が完了するまで、前記現像液を連続して供給することを特徴とする請求項1記載の厚膜レジストの現像方法。
- 前記厚膜レジストを現像する工程の最初或いは途中で、前記基板の回転を停止させ、その後、前記基板を回転させることを特徴とする請求項1または2記載の厚膜レジストの現像方法。
- 前記厚膜レジストは、7μm以上の厚さとなるように形成することを特徴とする請求項1ないし3のうち、いずれか1項記載の厚膜レジストの現像方法。
- 前記層及び現像された前記厚膜レジストに付着した前記現像液を除去する工程と、
前記現像液を除去後に、現像された前記厚膜レジストをポストベークする工程と、
を含むことを特徴とする請求項1ないし4のうち、いずれか1項記載の厚膜レジストの現像方法。 - 前記厚膜レジストを形成する工程では、ポジ−ネガ反転型レジストを形成することを特徴とする請求項1ないし5のうち、いずれか1項記載の厚膜レジストの現像方法。
- 請求項1ないし6のうち、いずれか1項記載の厚膜レジストの現像方法により、前記開口部を有した前記厚膜レジストを形成する工程と、
前記厚膜レジストの上面側から、蒸着法により、厚膜とされた金属膜を成膜する工程と、
前記金属膜を成膜後、前記厚膜レジストをリフトオフすることで、前記層の上面に前記金属膜よりなる厚膜金属電極を形成する工程と、
を含むことを特徴とする半導体デバイスの製造方法。 - 前記金属膜は、厚さが6μm以上となるように形成することを特徴とする請求項7記載の半導体デバイスの製造方法。
- 前記基板として、炭化珪素基板を用いることを特徴とする請求項7または8記載の半導体デバイスの製造方法。
- 前記層として、パワーデバイス素子を有する回路素子層を形成することを特徴とする請求項7ないし9のうち、いずれか1項記載の半導体デバイスの製造方法。
- 前記厚膜金属電極は、外部接続用電極として機能する電極パッドであり、ワイヤボンディング法により金属ワイヤが接続されることを特徴とする請求項7ないし10のうち、いずれか1項記載の半導体デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011191699A JP5836021B2 (ja) | 2011-09-02 | 2011-09-02 | 厚膜レジストの現像方法、及び半導体デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011191699A JP5836021B2 (ja) | 2011-09-02 | 2011-09-02 | 厚膜レジストの現像方法、及び半導体デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013055192A JP2013055192A (ja) | 2013-03-21 |
JP5836021B2 true JP5836021B2 (ja) | 2015-12-24 |
Family
ID=48131923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011191699A Expired - Fee Related JP5836021B2 (ja) | 2011-09-02 | 2011-09-02 | 厚膜レジストの現像方法、及び半導体デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5836021B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6107450B2 (ja) | 2013-06-12 | 2017-04-05 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
JP5940022B2 (ja) | 2013-06-13 | 2016-06-29 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP6057842B2 (ja) * | 2013-06-20 | 2017-01-11 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP7011163B2 (ja) * | 2018-02-22 | 2022-02-10 | 日亜化学工業株式会社 | 半導体素子の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5656414A (en) * | 1993-04-23 | 1997-08-12 | Fujitsu Limited | Methods of forming tall, high-aspect ratio vias and trenches in photo-imageable materials, photoresist materials, and the like |
JPH0729846A (ja) * | 1993-07-15 | 1995-01-31 | Honda Motor Co Ltd | 半導体装置の電極形成方法 |
JP2001056570A (ja) * | 1999-08-20 | 2001-02-27 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
JP2004228107A (ja) * | 2003-01-20 | 2004-08-12 | Canon Inc | 現像方法 |
-
2011
- 2011-09-02 JP JP2011191699A patent/JP5836021B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013055192A (ja) | 2013-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2017011931A1 (zh) | 利用光刻胶沉积金属构形的方法 | |
JP5836021B2 (ja) | 厚膜レジストの現像方法、及び半導体デバイスの製造方法 | |
WO2012059004A1 (zh) | 芯片封装方法 | |
CN101276778A (zh) | 一种利用光敏胶层制作空气桥的方法 | |
US20220037148A1 (en) | Photoresist structure, patterned deposition layer, semiconductor chip and manufacturing method thereof | |
JP5815254B2 (ja) | 厚膜金属電極の形成方法、及び厚膜レジストの形成方法 | |
CN101561628B (zh) | 一种制作空气桥的方法 | |
JP6955637B2 (ja) | 熱膨張係数を用いた薄膜電極分離方法 | |
CN106444293A (zh) | 一种金属图形的制备方法 | |
JP2007157755A (ja) | 配線膜の形成方法 | |
JP2004363555A (ja) | フォトレジスト除去液及びこれを利用した半導体素子のバンプ形成方法 | |
JP2007311507A (ja) | 半導体装置の製造方法 | |
JP7040146B2 (ja) | 半導体装置の製造方法 | |
JP5664526B2 (ja) | 半導体装置の製造方法と半導体装置 | |
WO2013024767A1 (ja) | 配線パターンの製造方法及びめっき用部材 | |
JP3602164B2 (ja) | 現像方法 | |
JP3234594U (ja) | 金属リフトオフプロセスを用いた半導体素子 | |
JP5940022B2 (ja) | 半導体装置の製造方法 | |
JP2015000356A (ja) | 塗布膜の形成方法 | |
JP2000223457A (ja) | 半導体装置の洗浄方法及び洗浄装置、及び半導体装置の製造方法 | |
JP2003059798A (ja) | 電子部品の製造方法および製造装置 | |
TW451301B (en) | Method for forming under bump metal | |
JP2019220682A (ja) | 固体撮像素子の製造方法 | |
JP2008258439A (ja) | 半導体装置の製造方法 | |
JPH02106752A (ja) | レジスト処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5836021 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |