JPH02106752A - レジスト処理方法 - Google Patents
レジスト処理方法Info
- Publication number
- JPH02106752A JPH02106752A JP25974488A JP25974488A JPH02106752A JP H02106752 A JPH02106752 A JP H02106752A JP 25974488 A JP25974488 A JP 25974488A JP 25974488 A JP25974488 A JP 25974488A JP H02106752 A JPH02106752 A JP H02106752A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- substrate
- speed
- pattern
- periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000007788 liquid Substances 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 abstract description 12
- 230000007547 defect Effects 0.000 abstract description 9
- 239000000428 dust Substances 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 17
- 239000003595 mist Substances 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- DKPFZGUDAPQIHT-UHFFFAOYSA-N butyl acetate Chemical compound CCCCOC(C)=O DKPFZGUDAPQIHT-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008961 swelling Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003749 cleanliness Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- SVONRAPFKPVNKG-UHFFFAOYSA-N 2-ethoxyethyl acetate Chemical compound CCOCCOC(C)=O SVONRAPFKPVNKG-UHFFFAOYSA-N 0.000 description 1
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造工程におけるレジスト処理
方法に関するものである。
方法に関するものである。
半導体装置の進歩は目覚ましく、高集積化・微細化が急
速に進んでいる。これに伴い、製造工程における異物発
生等に起因し、製造歩留りが低下する傾向を示す。すな
わち、写真製版工程におけるパターン形成の際、第9図
に示すように基板(υに塗布されたレジスト(3)は周
辺部の膜厚が大きくなる。この状態でパターン形成をす
ると、周辺部における脆くなったレジストが製造装置内
あるいは製造装置間の搬送や移管・搬送時に用いるカセ
ットへの出入れの際に基板より欠落してしまう。
速に進んでいる。これに伴い、製造工程における異物発
生等に起因し、製造歩留りが低下する傾向を示す。すな
わち、写真製版工程におけるパターン形成の際、第9図
に示すように基板(υに塗布されたレジスト(3)は周
辺部の膜厚が大きくなる。この状態でパターン形成をす
ると、周辺部における脆くなったレジストが製造装置内
あるいは製造装置間の搬送や移管・搬送時に用いるカセ
ットへの出入れの際に基板より欠落してしまう。
また、現像後にレジスト膜の強度向上のために紫外線照
射を行った際に、窒素ガスが発泡し易く、このような発
泡がレジスト層外に飛び出すと発塵を起こす。これら欠
落物が直接基板(υ上に付着したり、又は上記カセット
等に付着したものが間接的に上記基板上に付着して異物
となり、パターン欠陥を発生させてしまうことになる。
射を行った際に、窒素ガスが発泡し易く、このような発
泡がレジスト層外に飛び出すと発塵を起こす。これら欠
落物が直接基板(υ上に付着したり、又は上記カセット
等に付着したものが間接的に上記基板上に付着して異物
となり、パターン欠陥を発生させてしまうことになる。
以下、従来のパターン形成方法を第8図に基いて説明す
る。まず、第8図(alに示すように、シリコン単結晶
等よりなる基板(1]上に熱酸化法等により例えばシリ
コン酸化膜(2]を形成し、塗布前ベーク等の塗布前処
理を行った後、スピンナー法等でレジスト(3)、この
場合ポジ型のレジストを塗布する。次に、第8図(b)
に示すように、所定パターンが形成されたフォトマスク
(41を通して紫外線(5)を照射してレジスト(3)
にパターンを転写する。次に、第8図(clに示すよう
に、現像処理することによって露光さねた部分のレジス
ト(3)を除去し、レジストパターンを形成する。しか
る後、このレジストパターンを、強度向上を図る遠紫外
線照射による処理を施す。
る。まず、第8図(alに示すように、シリコン単結晶
等よりなる基板(1]上に熱酸化法等により例えばシリ
コン酸化膜(2]を形成し、塗布前ベーク等の塗布前処
理を行った後、スピンナー法等でレジスト(3)、この
場合ポジ型のレジストを塗布する。次に、第8図(b)
に示すように、所定パターンが形成されたフォトマスク
(41を通して紫外線(5)を照射してレジスト(3)
にパターンを転写する。次に、第8図(clに示すよう
に、現像処理することによって露光さねた部分のレジス
ト(3)を除去し、レジストパターンを形成する。しか
る後、このレジストパターンを、強度向上を図る遠紫外
線照射による処理を施す。
次に第8図(dlに示すように、例えば、反応性イオウ
エツチング等によって露出しているシリコン酸化膜(2
)を選択的に除去する。これによりレジストパターンが
下地側に転写される。なお、この後レジストパターンは
アッシング等により除去される。
エツチング等によって露出しているシリコン酸化膜(2
)を選択的に除去する。これによりレジストパターンが
下地側に転写される。なお、この後レジストパターンは
アッシング等により除去される。
ところで、第9図に示されているようにレジスト(3)
膜厚が基板(1]周辺部で大きくなると上述のパターン
欠陥を発生させるので、これを防止するために、通常、
基板(1)周辺部のレジスト(3)を除去するためのエ
ツジリンス処理がレジスト塗布後に行われる。この処理
におけるリンス液としては、酢酸n−ブチル、エチルセ
ロソルブアセテート、キシレン等が用いらjる。
膜厚が基板(1]周辺部で大きくなると上述のパターン
欠陥を発生させるので、これを防止するために、通常、
基板(1)周辺部のレジスト(3)を除去するためのエ
ツジリンス処理がレジスト塗布後に行われる。この処理
におけるリンス液としては、酢酸n−ブチル、エチルセ
ロソルブアセテート、キシレン等が用いらjる。
ここで、これら処理工程を第3図に基づいて説明する。
第3図はレジスト塗布、エツジリンス処理のシーケンス
図である。A部ではレジスト+31塗布処理、B部はレ
ジスト(3)膜が基板(1〕上で均一になるようにさせ
る高速回転処理、F部ではエツジリンス処理(このとき
、基板裏面に付着したレジストも発塵の原因となり得る
ため除去するためのバックリンス処理が同時に行われる
。)、E部では余分なレジストを飛ばしてレジストのき
ねを良くするためになされる高速回転処理である。
図である。A部ではレジスト+31塗布処理、B部はレ
ジスト(3)膜が基板(1〕上で均一になるようにさせ
る高速回転処理、F部ではエツジリンス処理(このとき
、基板裏面に付着したレジストも発塵の原因となり得る
ため除去するためのバックリンス処理が同時に行われる
。)、E部では余分なレジストを飛ばしてレジストのき
ねを良くするためになされる高速回転処理である。
ここで、レジストのきれについて説明すると、レジスト
(3)を塗布してエツジリンス処理を行った後の基板(
1]周辺部において、第11図(alに示すように、レ
ジスト(3)が長く尾をひいている状態をレジスト(3
)のきれが悪いといい、第11図(blに示すように、
レジスト(3)がほぼ垂直に除去されている状態をレジ
スト(3)のきれが良いという。
(3)を塗布してエツジリンス処理を行った後の基板(
1]周辺部において、第11図(alに示すように、レ
ジスト(3)が長く尾をひいている状態をレジスト(3
)のきれが悪いといい、第11図(blに示すように、
レジスト(3)がほぼ垂直に除去されている状態をレジ
スト(3)のきれが良いという。
以下、一連の処理方法について具体的に説明する。まず
、レジストを滴下させて基板(υを90Orpmで1.
2秒間回転させるCA部)。次いで、レジスト(3)が
基板(υ上で均一な膜となるように300゜rpmで2
0秒間回転させる(B部)。次に、エツジリンス処理へ
と続<(F部)。この処理では第4図から第7図に示す
特性となる。すなわち、第4図および第5図はエツジリ
ンス処理時における回転数に対するレジストの盛り上り
量およびミスト数の関係を示す図、第6図および第7図
はリンス液の吐出量に対するレジストの盛り上り量およ
びミスト数の関係を示す図である。ミスト数は基板周辺
部以外の内部に飛散したリンス液の数を表わしている。
、レジストを滴下させて基板(υを90Orpmで1.
2秒間回転させるCA部)。次いで、レジスト(3)が
基板(υ上で均一な膜となるように300゜rpmで2
0秒間回転させる(B部)。次に、エツジリンス処理へ
と続<(F部)。この処理では第4図から第7図に示す
特性となる。すなわち、第4図および第5図はエツジリ
ンス処理時における回転数に対するレジストの盛り上り
量およびミスト数の関係を示す図、第6図および第7図
はリンス液の吐出量に対するレジストの盛り上り量およ
びミスト数の関係を示す図である。ミスト数は基板周辺
部以外の内部に飛散したリンス液の数を表わしている。
こねらの図より、回転数が大きくなる程盛り上り量は減
るが、ミスト数は多くなる傾向があり、また、吐出量が
多くなる程、盛り上り量は減るが、ミスト数は多くなる
傾向があることが判る。従って、回転数・吐出量共に最
適な条件を選ぶ必要がある。設定される条件は、回転数
は1000〜1500rpm でリンス液の吐出量は
4co/minで5秒間の処理を行った。なお、リンス
液は酢酸n−フチルを使用した。次に、リンス吐出後に
余分なレジスト(3)を飛ばしてレジスト(3)のきね
を良くするための処理が行われ、ここでは3000 r
pm以下の範囲で基板(υを5秒間高速回転させる。こ
こまでが、エツジリンス処理(F部)である。この後、
基板(1]はレジスト(3)膜の溶媒を蒸発させて密着
性を向上させるための処理として約90〜100℃でプ
リベークを行った後、マスク合せ露光工程へと続く。
るが、ミスト数は多くなる傾向があり、また、吐出量が
多くなる程、盛り上り量は減るが、ミスト数は多くなる
傾向があることが判る。従って、回転数・吐出量共に最
適な条件を選ぶ必要がある。設定される条件は、回転数
は1000〜1500rpm でリンス液の吐出量は
4co/minで5秒間の処理を行った。なお、リンス
液は酢酸n−フチルを使用した。次に、リンス吐出後に
余分なレジスト(3)を飛ばしてレジスト(3)のきね
を良くするための処理が行われ、ここでは3000 r
pm以下の範囲で基板(υを5秒間高速回転させる。こ
こまでが、エツジリンス処理(F部)である。この後、
基板(1]はレジスト(3)膜の溶媒を蒸発させて密着
性を向上させるための処理として約90〜100℃でプ
リベークを行った後、マスク合せ露光工程へと続く。
〔発明が解決しようとする課題〕・
従来のレジスト処理方法は以上のとおりであり、リンス
液の吐出後の基板(1)の回転数は一定であり、この条
件は、低速で回転させる程、レジスト(3)のきれは良
いが、周辺部のレジストの盛り上り量が多く、高速で回
転させる程、周辺部の盛り上り量は少ないがレジスト(
3)のきれは悪くなるので、レジスト盛り上り量としレ
ジスト(3)のきれとの観点から適当な回転数に設定さ
れていた。しかし、基板(υの周辺部におけるレジスト
(3)を所望状態に除去することができなかった。これ
を防止するために、エツジリンス処理時間を長くすると
ミスト数が増えてしまう。残存するレジスト(3)の盛
り上り量が多い場合、現像後にレジスト膜の強度向上の
ため紫外線照射処理を行ったときに、窒素ガスが発泡し
易く、このような発泡がレジスト層外に飛び出すと発塵
を起こす。またレジストのきれが悪くなって、剥離され
るレジスト面積が多くなるにつれて発塵を起こし易い。
液の吐出後の基板(1)の回転数は一定であり、この条
件は、低速で回転させる程、レジスト(3)のきれは良
いが、周辺部のレジストの盛り上り量が多く、高速で回
転させる程、周辺部の盛り上り量は少ないがレジスト(
3)のきれは悪くなるので、レジスト盛り上り量としレ
ジスト(3)のきれとの観点から適当な回転数に設定さ
れていた。しかし、基板(υの周辺部におけるレジスト
(3)を所望状態に除去することができなかった。これ
を防止するために、エツジリンス処理時間を長くすると
ミスト数が増えてしまう。残存するレジスト(3)の盛
り上り量が多い場合、現像後にレジスト膜の強度向上の
ため紫外線照射処理を行ったときに、窒素ガスが発泡し
易く、このような発泡がレジスト層外に飛び出すと発塵
を起こす。またレジストのきれが悪くなって、剥離され
るレジスト面積が多くなるにつれて発塵を起こし易い。
このような発塵によってパターン欠陥を発生させてしま
う。第10図はパターン欠陥の発生過程を示す図であり
、この図は第9図X部を部分的に示したものである。第
10図(a)のように形成されたレジストパターンの端
部の一部が欠けて、第10図(blに示すように隣接の
パターン部に付着(7)する。これをマスクにエツチン
グ処理すると、第】0図(01のように、本来パターン
となるべき部分(8a)が欠けていたり、本来パターン
となるべき部分に余分な部分(8b)が出来てしまう。
う。第10図はパターン欠陥の発生過程を示す図であり
、この図は第9図X部を部分的に示したものである。第
10図(a)のように形成されたレジストパターンの端
部の一部が欠けて、第10図(blに示すように隣接の
パターン部に付着(7)する。これをマスクにエツチン
グ処理すると、第】0図(01のように、本来パターン
となるべき部分(8a)が欠けていたり、本来パターン
となるべき部分に余分な部分(8b)が出来てしまう。
コノヨウニ、パターン欠陥(8)を生じて正常なパター
ン形状のものが形成できないという問題点があった。
ン形状のものが形成できないという問題点があった。
大発明は以上のような問題点を解消するためになされた
もので、基板周辺部におけるレジストを所望状態に処理
さね、正常なパターン形成が行えるレジスト処理方法を
得ることを目的とする。
もので、基板周辺部におけるレジストを所望状態に処理
さね、正常なパターン形成が行えるレジスト処理方法を
得ることを目的とする。
大発明に係るレジスト処理方法はレジスト塗布後の基板
に、この基板周辺部に塗布さねたレジストを除去するエ
ツジリンス処理を行なう際に基板回転数を2段階に加速
変化させる手段を備えたものである。
に、この基板周辺部に塗布さねたレジストを除去するエ
ツジリンス処理を行なう際に基板回転数を2段階に加速
変化させる手段を備えたものである。
基板上にレジストを塗布し、上記基板周辺部のレジスト
を、上記レジストを除去しうる液を供給することによっ
て除去する方法であって、上記レジストが塗布された後
、上記レジストを除去しうる液を供給しながら、上記基
板を所定回転速度で回転させて処理し、続いて、上記回
転速度より大きい回転速度で回転させて処理するように
なしたものである。
を、上記レジストを除去しうる液を供給することによっ
て除去する方法であって、上記レジストが塗布された後
、上記レジストを除去しうる液を供給しながら、上記基
板を所定回転速度で回転させて処理し、続いて、上記回
転速度より大きい回転速度で回転させて処理するように
なしたものである。
大発明におけるレジスト塗布後の回転速度の変化は、基
板周辺部のレジストを除去する際に、低速と高速の各々
の条件における長所をいかして基板周辺部の盛り上り量
が少なく、がっレジストのきれを良くさせる作用がある
。
板周辺部のレジストを除去する際に、低速と高速の各々
の条件における長所をいかして基板周辺部の盛り上り量
が少なく、がっレジストのきれを良くさせる作用がある
。
以下、大発明を一実施例に基づいて説明する。
第】図は大発明の一実施例によるレジスト塗布、エツジ
リンス処理を示すシーケンス図である。A部はレジスト
塗布処理、B部はレジスト(3)膜が基板tIJ上で均
一になるようにさせる高速空回転処理、6部は前段のエ
ツジリンス処理(このときバックリンス処理も同時に行
なわれる)、D部は前段より回転速度を大きくした後段
のエツジリンス処理(このときバックリンス処理も同時
に行なわれる)、E部は余分なレジストを飛ばしてレジ
スト(3)のきれを良<するための高速空回転処理であ
る。
リンス処理を示すシーケンス図である。A部はレジスト
塗布処理、B部はレジスト(3)膜が基板tIJ上で均
一になるようにさせる高速空回転処理、6部は前段のエ
ツジリンス処理(このときバックリンス処理も同時に行
なわれる)、D部は前段より回転速度を大きくした後段
のエツジリンス処理(このときバックリンス処理も同時
に行なわれる)、E部は余分なレジストを飛ばしてレジ
スト(3)のきれを良<するための高速空回転処理であ
る。
次に、具体的に上記シーケンスについて説明する。まず
、レジスト塗布処理では、基板(υを900rplnで
1.2秒間回転させるCA部)。次いで、このレジスト
(3)が基板fIJ上で均一な膜となるように3000
rpmで20秒間回転させる18部)。次に、レジスト
(3)の盛り上り量がわずかあるが、レジストのきれが
良い11000rpで2秒間エツジリンス処理が行わね
る(6部)。基板(1)周辺部のレジスト(3)の盛り
上り量が少なく、かっミスト数が少ない1500rpm
で3秒間、エツジリンス処理が行われるCD部)。
、レジスト塗布処理では、基板(υを900rplnで
1.2秒間回転させるCA部)。次いで、このレジスト
(3)が基板fIJ上で均一な膜となるように3000
rpmで20秒間回転させる18部)。次に、レジスト
(3)の盛り上り量がわずかあるが、レジストのきれが
良い11000rpで2秒間エツジリンス処理が行わね
る(6部)。基板(1)周辺部のレジスト(3)の盛り
上り量が少なく、かっミスト数が少ない1500rpm
で3秒間、エツジリンス処理が行われるCD部)。
ここで、リンス液は酢酸n−ブチルを使用し、吐出量は
基板(1)周辺部のレジスト(3)の盛り上り量が少な
く、かつ、ミスト数の少ない条件である4co/min
で行f、tう。以上のようにしてエツジリンス吐出後、
余分なレジスト(3)を飛ばしてエツジカットを良くす
るために、レジスト(3)の膜厚を均一にさせる高速空
回転処理である回転数、この場合3000rpmより低
い回転数で基板(11を5秒間高速回転させるcE部)
。このシーケンスによって処理さねたものを第3図に示
す。この後、基板(υは約90〜100℃でプリベーク
された後、マスク合せ露光工程へと続く。以上のような
エツジリンス条件である処理をすることにより、基板(
17周辺部におけるレジスト(3)を所望状態に除去さ
れるため、レジスト塗布後の発塵が低減されることによ
り゛、パターン欠陥の発生が抑制されて正常なパターン
形成が行なえるものである。
基板(1)周辺部のレジスト(3)の盛り上り量が少な
く、かつ、ミスト数の少ない条件である4co/min
で行f、tう。以上のようにしてエツジリンス吐出後、
余分なレジスト(3)を飛ばしてエツジカットを良くす
るために、レジスト(3)の膜厚を均一にさせる高速空
回転処理である回転数、この場合3000rpmより低
い回転数で基板(11を5秒間高速回転させるcE部)
。このシーケンスによって処理さねたものを第3図に示
す。この後、基板(υは約90〜100℃でプリベーク
された後、マスク合せ露光工程へと続く。以上のような
エツジリンス条件である処理をすることにより、基板(
17周辺部におけるレジスト(3)を所望状態に除去さ
れるため、レジスト塗布後の発塵が低減されることによ
り゛、パターン欠陥の発生が抑制されて正常なパターン
形成が行なえるものである。
本発明によれば、レジスト塗布′後の基板周辺部におけ
るレジストを除去する処理を行なう際に、基板の回転数
を2段階に変化させるようにしたので、発塵の発生が抑
制されレジストの除去が所望状態となされ、パターン欠
陥が低減されて歩留り向上が図られる効果がある。
るレジストを除去する処理を行なう際に、基板の回転数
を2段階に変化させるようにしたので、発塵の発生が抑
制されレジストの除去が所望状態となされ、パターン欠
陥が低減されて歩留り向上が図られる効果がある。
第1図は本発明の一実施例であるレジスト塗布、エツジ
リンス処理のシーケンス図を示す図、第2図は第1図に
示すシーケンスによって処理されたものの断面を示す図
、第3図は従来のレジスト塗布、エツジリンス処理のシ
ーケンスを示す図、第4図はエツジリンス塗布時におけ
る基板の回転数、!: 基板a辺部のレジストの盛り上
り量との関係を示す図、第5図はエツジリンス塗布時に
おける基板の回転数とミスト数との関係を示す図、第6
図はエツジリンス液の吐出量と基板周辺部のレジスト盛
り上り量との関係を示す図、第7図はエツジリンス液の
吐出量とミスト数との関係を示す図、第8図(al〜(
dlはパターン形成工程を説明する図、第9図は従来の
方法によるレジスト塗布時の膜厚の状態を示す図、第1
0図は第9図のx部におけるパターン欠陥の発生過程を
説明する図、第11図は従来の塗布されたレジストの基
板周辺部における状態を説明するために拡大して示す図
である。 図において、(υは基板、(3)はレジスト、(c)は
前段のエツジリンス処理、(D)は後段のエツジリンス
処理である。 なお、各図中、同一符号は同一、又は相当部分を示す。
リンス処理のシーケンス図を示す図、第2図は第1図に
示すシーケンスによって処理されたものの断面を示す図
、第3図は従来のレジスト塗布、エツジリンス処理のシ
ーケンスを示す図、第4図はエツジリンス塗布時におけ
る基板の回転数、!: 基板a辺部のレジストの盛り上
り量との関係を示す図、第5図はエツジリンス塗布時に
おける基板の回転数とミスト数との関係を示す図、第6
図はエツジリンス液の吐出量と基板周辺部のレジスト盛
り上り量との関係を示す図、第7図はエツジリンス液の
吐出量とミスト数との関係を示す図、第8図(al〜(
dlはパターン形成工程を説明する図、第9図は従来の
方法によるレジスト塗布時の膜厚の状態を示す図、第1
0図は第9図のx部におけるパターン欠陥の発生過程を
説明する図、第11図は従来の塗布されたレジストの基
板周辺部における状態を説明するために拡大して示す図
である。 図において、(υは基板、(3)はレジスト、(c)は
前段のエツジリンス処理、(D)は後段のエツジリンス
処理である。 なお、各図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 半導体基板上にレジストを塗布し、上記基板周辺部のレ
ジストを、上記レジストを除去しうる液を供給すること
によつて除去する方法であつて、上記レジストが塗布さ
れた後、上記レジストを除去しうる液を供給しながら、
上記基板を所定回転速度で回転させて処理し、続いて、
上記回転速度より大きい回転速度で回転させて処理する
ようになしたレジスト処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25974488A JPH02106752A (ja) | 1988-10-14 | 1988-10-14 | レジスト処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25974488A JPH02106752A (ja) | 1988-10-14 | 1988-10-14 | レジスト処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02106752A true JPH02106752A (ja) | 1990-04-18 |
Family
ID=17338347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25974488A Pending JPH02106752A (ja) | 1988-10-14 | 1988-10-14 | レジスト処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02106752A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008006379A (ja) * | 2006-06-29 | 2008-01-17 | Disco Abrasive Syst Ltd | 保護被膜の被覆方法 |
JP2019067894A (ja) * | 2017-09-29 | 2019-04-25 | エイブリック株式会社 | 半導体装置の製造方法 |
-
1988
- 1988-10-14 JP JP25974488A patent/JPH02106752A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008006379A (ja) * | 2006-06-29 | 2008-01-17 | Disco Abrasive Syst Ltd | 保護被膜の被覆方法 |
JP2019067894A (ja) * | 2017-09-29 | 2019-04-25 | エイブリック株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010198032A (ja) | マスクブランクス及び転写用マスク | |
JPH02106752A (ja) | レジスト処理方法 | |
JP2731752B2 (ja) | レジスト膜の処理方法 | |
JP2004128251A (ja) | 塗布機及び塗布方法 | |
JPH1092734A (ja) | レジスト材料の塗布方法 | |
JP2764682B2 (ja) | 半導体基板の製造方法及びその装置 | |
JPH04206626A (ja) | 周辺レジスト除去方法 | |
JPH11333355A (ja) | 膜形成方法および基板処理装置 | |
JPH0645244A (ja) | Ic製造における現像方法 | |
JPS60130830A (ja) | 成膜装置 | |
JPS62142321A (ja) | ウエハ−処理装置 | |
JPH0556847B2 (ja) | ||
JP2001326172A (ja) | 有機膜形成方法 | |
JPH0230132A (ja) | 半導体装置の製造方法 | |
JPH0378777B2 (ja) | ||
WO2021180037A1 (zh) | 改善光阻显影均匀性的方法 | |
JPH0645243A (ja) | Ic製造における現像方法 | |
JP2000223457A (ja) | 半導体装置の洗浄方法及び洗浄装置、及び半導体装置の製造方法 | |
JP2586383B2 (ja) | 反射および干渉防止樹脂膜の形成方法 | |
JPH09115899A (ja) | 保護膜の形成方法 | |
KR100605311B1 (ko) | 두꺼운 감광막 형성 방법 | |
JP2002217080A (ja) | 電極パターンの形成方法 | |
JPS6334925A (ja) | フオトレジスト膜の形成方法 | |
JPH0645245A (ja) | Ic製造における現像方法 | |
JPS61137320A (ja) | ウエハ処理装置 |