KR100605311B1 - 두꺼운 감광막 형성 방법 - Google Patents

두꺼운 감광막 형성 방법

Info

Publication number
KR100605311B1
KR100605311B1 KR1019990032517A KR19990032517A KR100605311B1 KR 100605311 B1 KR100605311 B1 KR 100605311B1 KR 1019990032517 A KR1019990032517 A KR 1019990032517A KR 19990032517 A KR19990032517 A KR 19990032517A KR 100605311 B1 KR100605311 B1 KR 100605311B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
photoresist film
photoresist
film
photosensitive film
Prior art date
Application number
KR1019990032517A
Other languages
English (en)
Other versions
KR20010017145A (ko
Inventor
차용수
이현배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990032517A priority Critical patent/KR100605311B1/ko
Publication of KR20010017145A publication Critical patent/KR20010017145A/ko
Application granted granted Critical
Publication of KR100605311B1 publication Critical patent/KR100605311B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Abstract

본 발명은 반도체 웨이퍼 상에 60㎛ 정도의 두꺼운 감광막을 균일하게 형성할 수 있는 방법에 관한 것으로, 형성될 감광막의 두께의 반정도를 반도체 웨이퍼의 상부면에 일차적으로 제 1 감광막을 코팅 및 소프트 경화 공정을 통하여 형성시키는 단계를 진행한다. 다음으로 반도체 웨이퍼 상부면의 가장자리 부분에 형성된 제 1 감광막의 에지 비드를 신너를 사용하여 제거하는 단계를 진행한다. 마지막으로, 형성하고자 하는 두께의 감광막을 형성할 수 있도록 제 2 감광막을 코팅 및 소프트 경화 공정을 통하여 형성시키는 단계를 진행한다. 이때, 제 2 감광막을 형성할 때 형성되는 에지 비드에 해당되는 감광제는 노출된 반도체 웨이퍼의 가장자리 부분에 충전되어 제 2 감광막의 상부면은 균일한 면으로 형성된다. 즉, 에지 비드의 발생없이 균일한 두께로 두꺼운 감광막을 반도체 웨이퍼 상에 형성할 수 있다.
감광막, 포토레지스트, 웨이퍼, 플립 칩, 도금 범프

Description

두꺼운 감광막 형성 방법{Method for forming thick photoresist film}
도 1은 반도체 웨이퍼 상에 두꺼운 감광막의 종래의 형성 방법을 나타내는 공정 흐름도,
도 2는 도 1의 반도체 웨이퍼 상에 감광막을 코팅하는 단계를 나타내는 그래프,
도 3a는 웨이퍼 상에 두꺼운 감광막이 형성된 상태를 보여주는 평면도,
도 3b는 도 3a의 3b-3b선 단면도,
도 4는 반도체 웨이퍼 상에 두꺼운 감광막의 본 발명에 따른 형성 방법을 나타내는 공정 흐름도,
도 5는 도 4의 반도체 웨이퍼 상에 감광막을 코팅하는 단계를 나타내는 그래프,
도 6 내지 도 8은 도 1의 형성 방법에 따른 각 단계를 보여주는 도면들로서,
도 6은 제 1 감광막이 반도체 웨이퍼 상에 코팅된 상태를 보여주는 단면도,
도 7은 사이드 린스하는 단계를 보여주는 단면도,
도 8은 제 2 감광막이 반도체 웨이퍼 상에 코팅된 상태를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
12, 42 : 반도체 웨이퍼 14, 40 : 감광막
16, 46 : 에지 비드 44 : 제 1 감광막
48 : 제 2 감광막
본 발명은 반도체 웨이퍼 상에 감광막을 형성하는 방법에 관한 것으로, 더욱 상세하게는 60㎛ 정도로 두꺼운 감광막을 반도체 웨이퍼 상에 균일하게 형성할 수 있는 두꺼운 감광막 형성 방법에 관한 것이다.
반도체 웨이퍼(semiconductor wafer) 상에 집적 회로를 형성하는 데 있어서, 반도체 웨이퍼 위에 정해진 영역 내에만 불순물을 주입한다든지, 박막층을 형성한다든지 하여 임의의 요소를 얻기 위하여, 감광막(photoresist film)을 이용한 사진 공정이 활용되고 있다. 사진 공정은 반도체 웨이퍼 상에 감광막을 얇게 코팅하는 단계와, 코팅된 감광막을 마스크를 이용하여 노광시킨 다음 현상하는 단계를 진행한다. 그리고, 감광막 사이로 개방된 부분을 통하여 불순물을 주입하거나, 박막층을 형성하는 공정을 진행한 이후에, 감광막을 벗겨내는 단계를 포함한다.
통상적으로 감광막은 반도체 웨이퍼 상부면의 중심 부분에 소정 양의 감광제를 도포한 이후에, 반도체 웨이퍼를 회전시켜 도포된 감광제를 반도체 웨이퍼 상부면의 전면에 일정한 두께로 형성할 수 있는 스핀 코팅 방법(spin coating method)이 사용되고 있다.
이때, 불순물을 주입하거나, 박막층을 형성하는 공정에서 수㎛ 두께의 감광막을 형성하는 것은 어렵지 않지만, 수십㎛ 두께로 두껍게 감광막을 형성하는 것은 쉽지 않다. 왜냐하면, 감광막을 형성하는 감광제(photoresist) 자체가 소정의 점도를 가지고 있고, 스핀 코팅 방법으로 반도체 웨이퍼 상부면에 형성해야 하기 때문이다.
한편, 60㎛ 두께의 두꺼운 감광막을 형성하는 공정은 반도체 칩 상에 도금 범프(plating bump)를 형성할 때 주로 활용되며, 특히 플립 칩(flip chip)에 도금 범프를 형성할 때 필요한 공정이다.
도 1은 반도체 웨이퍼 상에 두꺼운 감광막의 종래의 형성 방법을 나타내는 공정 흐름도(20)이다. 도 2는 도 1의 반도체 웨이퍼 상에 감광막을 코팅하는 단계를 나타내는 속도-시간 그래프이다. 도 3a 및 도 3b는 반도체 웨이퍼(12) 상에 두꺼운 감광막(14)이 형성된 상태를 나타내는 평면도 및 단면도이다. 도 1 내지 도 3b를 참조하여 두꺼운 감광막(14)을 형성하는 방법을 설명하겠다.
먼저 실리콘 재질의 반도체 웨이퍼(12)를 준비(21)한 상태에서 60㎛ 두께로 두껍게 감광막(14)을 코팅(23)하고, 코팅된 감광막(14)을 경화(25)시킴으로써 두꺼운 감광막(14)의 형성 공정은 완료하게 된다.
두꺼운 감광막(14)을 코팅하는 단계를 표 1 및 도 2를 참조하여 상세하게 설명하면 다음과 같다. 한편, 표 1은 도 2에 도시된 사항을 표로 나타낸 것이다.
감광막 코팅 프로그램
단계 속도(rpm) 시간 화학물질 비고
31 3000 3
33 50 20 감광제 감광제 디스펜스
35 2000 1 신너 백 린스
37 200 40 신너
39 1200 5
먼저 두꺼운 감광막이 형성될 반도체 웨이퍼(12) 상부면을 세정하는 단계(31)를 진행한다. 즉, 3000rpm의 속도로 3초동안 반도체 웨이퍼(12)를 회전시켜 반도체 웨이퍼(12) 상부면을 세정한다.
다음으로 감광제를 반도체 웨이퍼(12) 상부면의 중심부분에 도포하는 단계(33)를 진행한다. 즉, 50rpm의 속도로 20초동안 반도체 웨이퍼(12)를 회전시키면서 반도체 웨이퍼(12) 상부면의 중심부분에 디스펜서(dispenser)를 이용하여 60㎛ 두께로 감광막(14)을 형성할 수 있는 양의 감광제를 도포한다.
다음으로 반도체 웨이퍼(12) 상부면의 중심부분에 도포된 감광제를 반도체 웨이퍼(12) 상부면의 전면에 균일한 두께로 도포될 수 있도록, 두 단계의 속도로 반도체 웨이퍼(12)를 회전시키는 단계(35, 37)를 진행한다. 이때, 처음 단계(35)의 속도를 처음속도라 하고, 처음속도 다음 단계(37)의 속도를 주속도(main velocity)라 하자. 반도체 웨이퍼(12)를 2000rpm의 처음속도로 1초동안 회전시키는 단계(35) 이후에 다시 200rpm으로 40초동안 주속도로 회전시켜 반도체 웨이퍼(12) 상부면의 전면에 감광제를 도포하는 단계(37)를 진행한다. 즉 처음에는 고속도로 짧은 시간 회전시켰다가 다음에는 저속으로 긴 시간 회전시켜 감광제를 일정한 두께로 반도체 웨이퍼(12) 상부면에 형성된다.
마지막으로 감광제를 건조시키는 단계(39)를 진행한다. 즉, 1200rpm으로 5 초동안 반도체 웨이퍼(12)를 회전시켜 감광제를 건조시킴으로써, 감광막(14)을 반도체 웨이퍼(12) 상부면에 코팅된다.
그리고, 코팅된 감광막(14)에 대한 경화 공정은 100℃에서 8분정도 소프트 경화(soft bake) 공정(25)으로 진행됨으로써. 약 60㎛ 두께의 감광막(14)을 형성하는 공정이 완료된다.
그런데, 반도체 웨이퍼(12) 상에 60㎛ 두께로 감광막(14)을 형성할 때, 반도체 웨이퍼(12)의 중심 부분의 감광막(14)은 60㎛ 두께(a)로 형성되는 반하여, 가장자리 부분의 감광막(16)은 두껍게 형성되는 것을 확인할 수 있다. 이때, 반도체 웨이퍼(12)의 가장자리 부분에 감광막(16)이 다른 부분에 비하여 두껍게 형성되는 이유는, 주속도가 200rpm의 낮은 속도로 회전하기 때문이다. 여기서, 반도체 웨이퍼(12) 가장자리의 감광막(16)이 두껍게 형성된 부분을 에지 비드(edge bead)라 하며, 전술된 공정으로 진행할 경우에, 반도체 웨이퍼(12)의 가장자리에서 안쪽으로 약 7mm의 폭(c)으로 120㎛ 두께(b)의 에지 비드(16)가 발생하게 된다.
따라서, 본 발명의 목적은 에지 비드의 발생을 억제하면서 60㎛ 두께의 두꺼운 감광막을 균일하게 형성할 수 있는 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 반도체 웨이퍼의 상부면에 두꺼운 감광막을 형성하는 방법으로, (a) 반도체 웨이퍼를 준비하는 단계와; (b) 상기 반도체 웨이퍼 상부면에 형성될 두꺼운 감광막의 두께의 1/2 두께로 제 1 감광막을 스핀 코팅으로 상기 반도체 웨이퍼 상부면의 전면에 형성하는 단계와; (c) 상기 제 1 감광막 형성때 상기 반도체 웨이퍼 상부면의 가장자리 둘레에 형성되는 제 1 감광막의 에지 비드 부분을 제거하는 단계; 및 (d) 상기 제 1 감광막이 형성된 반도체 웨이퍼 상부면의 전면에 상기 제 1 감광막의 두께와 동일한 두께로 제 2 감광막을 스핀 코팅으로 형성하는 단계;를 포함하며, 상기 제 2 감광막의 형성때 발생되는 에지 비드 부분이 상기 제 1 감광막이 제거된 부분에 충전되어 상기 반도체 웨이퍼 상의 제 2 감광막의 상부면은 균일한 면으로 형성된 것을 특징으로 하는 두꺼운 감광막 형성 방법을 제공한다.
본 발명의 형성 방법에 따른 (a) 및 (d) 단계에서 감광막을 형성하는 단계는, 약 3000rpm의 속도로 상기 반도체 웨이퍼를 약 3초동안 회전시키면서 상기 감광막이 형성될 상기 반도체 웨이퍼 상부면을 세정하는 단계와; 약 50rpm의 속도로 상기 반도체 웨이퍼를 약 20초동안 회전시키면서 상기 감광제를 상기 반도체 웨이퍼 상의 중심부분에 도포하는 단계와; 에지 비드의 발생을 억제하기 위하여 약 2500rpm의 고속도로 상기 반도체 웨이퍼를 약 1초동안 회전시켜 상기 감광제를 상기 반도체 웨이퍼 상의 전면에 형성하는 단계와; 상기 반도체 웨이퍼 상에 감광제를 균일하게 코팅하여 감광막을 형성하기 위하여 약 1200rpm의 속도로 상기 반도체 웨이퍼를 약 40초동안 회전시키는 단계; 및 약 1200rpm의 속도로 상기 반도체 웨이퍼를 회전시키면서 상기 감광막을 건조하는 단계;를 포함하며, 형성된 상기 감광막의 두께는 약 30㎛이다.
그리고, 본 발명의 형성 방법에 따른 (b) 및 (d) 단계 이후에 경화하는 단계 를 진행한다. 즉, (b) 단계 이후에 제 1 감광막을 약 100℃에서 약 2분간 경화하여 약 30㎛ 두께로 제 1 감광막을 형성하는 단계를 진행하고, (d) 단계 이후에 제 1 및 제 2 감광막을 약 110℃에서 약 8분간 경화하여 약 60㎛ 두께로 감광막을 형성하는 단계를 진행한다.
본 발명의 실시예를 도면을 참조로하여 설명하기 전에, 본 발명에 따른 두꺼운 감광막의 형성 방법을 채택하기 까지의 실험 과정을 설명하면 다음과 같다.
먼저, 이와 같은 에지 비드의 발생을 최소화하기 위해서, 처음속도와 주속도를 올리는 방안을 고려하게 되었다. 그러나, 표 2에 나타난 바와 같이, 에지 비드의 발생은 줄어들었지만 반대로 감광막의 두께가 감소하는 불량이 발생됨을 확인할 수 있다.
처음속도(rpm) 500 1000 1500 2000 2500 비고
감광막 두께(㎛) 66.36 64.94 60.42 58.36 49.93 주속도 300rpm
에지 비드 폭(mm) 8 8 7 7 5
주속도(rpm) 300 400 500 600 700
감광막 두께(㎛) 58.3 48.6 43.6 38.3 34.2 처음속도 2000rpm
에지 비드 폭(mm) 7 7 6 6 5
다음으로, 1회 감광제를 도포하는 방식에서 2회, 3회 감광제를 도포하는 방식을 고려하게 되었다. 이때, 처음속도를 2000rpm, 주속도 1200rpm를 유지하였다. 이 경우, 감광막의 두께는 약 40㎛ 수준으로 낮게 형성되며, 에지 비드 또한 개선되지 않음을 확인할 수 있다. 즉, 복수회 감광막을 도포하는 방식에 있어서, 경화 공정 없이 감광제만을 복수회 도포했기 때문에, 소정의 점도를 갖는 감광제가 쌓이지 않고 흘러 두껍게 형성되지 못했음을 알게 되었다.
즉, 본 실험에서는 2회 도포된 감광제를 1회 도포된 감광제 상에 쌓기 위해서는, 1회 감광제를 반도체 웨이퍼 상부면의 전면에 도포한 이후에 경화 공정이 필요함을 알게 되었다.
다음에는, 코팅 공정과 경화 공정을 반복적으로 두 번 진행하는 공정을 진행하였다. 두 번 공정을 진행한 결과가 표 3에 개시되어 있다.
처음속도(rpm) 2500 2500 2500
주속도(rpm) 1200 1500 2000
에지 비드 폭(mm) 3 2 1.8
감광막 두께(㎛) 63.4 53.3 43.4
이 경우, 처음속도 2500rpm, 주속도 1200rpm으로 코팅 공정을 진행한 경우에, 감광막의 두께는 60㎛, 에지 비드는 3mm 수준으로 다소 개선되고, 1회 코팅된 감광막의 두께가 약 30㎛임을 확인할 수 있었다. 물론 제 1 감광막을 형성하는 공정에서도 에지 비드가 발생됨을 확인할 수 있었다. 즉, 완전하게 에지 비드의 발생을 억제할 수 없었다.
본 실험에서는 두 번의 공정으로 감광막을 형성할 때, 60㎛ 두께로 형성할 수 있는 최적의 처음속도(2500rpm)와 주속도(1200rpm)를 파악할 수 있었다.
따라서, 본 발명에서는 전술된 실험에서 확인된 사항 중에서 코팅 공정과 경화 공정을 반복적으로 두 번 진행하는 공정을 채택하면서, 에지 비드의 발생 양상을 역으로 이용할 수 있는 방안을 생각하게 되었다. 좀더 상세히 설명하면, 제 1 감광막을 형성하는 공정에서 발생된 에지 비드를 제거하고, 제 2 감광막을 코팅하는 공정을 진행하게 되면, 제 2 감광막을 코팅하는 공정에서 에지 비드를 형성하는 제 2 감광제가 제 1 감광막의 에지 비드가 제거된 부분에 충전되어 제 2 감광막의 상부면은 평평하게 형성될 것으로 판단하였다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하겠다.
도 4는 반도체 웨이퍼 상에 두꺼운 감광막의 본 발명에 따른 형성 방법을 나타내는 공정 흐름도(50)이다. 도 5는 도 4의 반도체 웨이퍼 상에 감광막을 코팅하는 단계를 나타내는 속도-시간 그래프이다. 그리고, 도 6 내지 도 8은 도 1의 형성 방법에 따른 각 단계를 보여주는 도면들이다. 도 4 내지 도 8을 참조하여 본 발명에 따른 두꺼운 감광막(44)의 형성 방법의 실시예를 설명하겠다. 한편, 도면을 통틀어 동일한 도면부호는 동일한 구성요소를 가리킨다.
먼저 실리콘 재질의 반도체 웨이퍼(42)를 준비하는 단계(51)로부터 출발한다. 여기서, 반도체 웨이퍼(42)는 반도체 제조 공정이 완료된 것으로, 반도체 웨이퍼(42)의 상부면에 집적회로가 형성되어 복수개의 반도체 소자가 격자 배열된 형상을 하고 있다. 한편, 본 발명에 따른 감광막(40)의 형성 방법에 있어서, 반도체 웨이퍼(42)에 형성되는 집적회로 및 복수개의 반도체 소자는 본 발명을 이해하는 데 반드시 필요한 것은 아니기 때문에, 도시하지 않았다.
다음으로, 감광제를 도포하여 약 30㎛ 두께로 반도체 웨이퍼(42) 상부면에 제 1 감광막(44)을 코팅하는 단계(52)가 진행된다. 제 1 감광막(52)을 코팅하는 단계를 도 5 및 표 4를 참조하여 상세히 설명하면 다음과 같다. 한편, 표 4는 도 5에 도시된 사항을 표로 나타낸 것이다.
본 발명에 따른 감광막 코팅 프로그램
단계 속도(rpm) 시간 화학물질 비고
61 3000 3
63 50 20 감광제 감광제 디스펜스
65 2000 1 신너 백 린스
67 200 40 신너
69 1200 5
먼저 감광막이 형성될 반도체 웨이퍼(42) 상부면을 세정하는 단계(61)를 진행한다. 즉, 3000rpm의 속도로 3초동안 반도체 웨이퍼(42)를 회전시켜 반도체 웨이퍼(42) 상부면을 세정한다.
다음으로 감광제를 반도체 웨이퍼(42) 상부면의 중심부분에 도포하는 단계(63)를 진행한다. 즉, 50rpm의 속도로 20초동안 반도체 웨이퍼(42)를 회전시키면서 반도체 웨이퍼(42) 상부면의 중심부분에 디스펜서를 이용하여 약 30㎛ 두께로 감광막을 형성할 수 있는 양의 감광제를 도포한다.
다음으로 반도체 웨이퍼(42) 상부면의 중심부분에 도포된 감광제를 반도체 웨이퍼(42) 상부면의 전면에 균일한 두께로 형성될 수 있도록, 두 단계의 속도로 반도체 웨이퍼(42)를 회전시키는 단계(65, 67)가 진행된다. 먼저 처음속도 약 2500rpm으로 약 1초동안 반도체 웨이퍼(42)를 회전시키는 단계(65) 이후에, 주속도 약 1200rpm으로 약 40초동안 반도체 웨이퍼(42)를 회전시켜 반도체 웨이퍼(42) 상부면의 전면에 감광제가 소정의 두께로 형성되는 단계(67)를 진행한다.
한편, 처음속도로 짧은 시간 반도체 웨이퍼(42)를 회전시킨 다음, 그리고 주속도로 긴 시간 반도체 웨이퍼(42)를 회전시킨 다음 반도체 웨이퍼의 후면에 묻어 있는 감광제를 제거하는 백 린스(back rinse) 공정을 진행하는 것이 바람직하다.
마지막으로 감광제를 건조시키는 단계(69)를 진행한다. 즉, 약 1200rpm으로 약 5초동안 반도체 웨이퍼(42)를 회전시켜 감광제를 건조시킴으로써, 제 1 감광막(44)을 반도체 웨이퍼(42) 상부면에 형성하게 된다. 이때, 반도체 웨이퍼(42)의 가장자리 부분에 제 1 감광막(44)의 에지 비드(46)가 소정의 폭으로 형성됨을 확인할 수 있다.
다음으로, 코팅된 제 1 감광막(44)을 약 100℃에서 2분정도 소프트 경화(53; 제 1 경화)시킴으로써, 약 30㎛ 두께의 제 1 감광막(44)이 형성된다. 제 1 경화 공정을 진행하는 이유는, 제 1 감광막(44) 상에 소정의 두께를 갖는 제 2 감광막(44)을 형성하고, 다음 공정인 사이드 린스(side rinse) 공정을 안정적으로 진행하기 위해서이다. 즉, 제 1 감광막(44)이 소프트 경화되지 않은 상태에서 다시 감광제를 도포할 경우에, 감광제의 점성에 의해 두껍게 형성되지 못하고 반도체 웨이퍼의 가장자리를 따라서 흘러내려 원하는 두께로 감광막을 형성할 수 없고, 이후에 진행되는 사이드 린스가 제대로 되지 않는 불량이 발생될 수 있기 때문이다.
다음으로, 본 발명에서는 제 1 감광막의 에지 비드(46)를 제거하는 사이드 린스 공정을 진행한다(54). 반도체 웨이퍼(42) 상부면의 가장자리 부분에 형성된 에지 비드(46)에 감광막을 제거할 때 사용되는 신너(thinner)를 도포하여 에지 비드(46)를 제거하여, 반도체 웨이퍼(42) 상부면의 가장자리 부분(43)을 외부에 노출시킨다. 즉, 신너를 도포하는 방법은 디스펜서를 이용하며, 반도체 웨이퍼(42)를 소정의 속도로 회전시킨 상태에서, 에지 비드(46)가 형성된 반도체 웨이퍼(42)의 가장자리 부분에 디스펜서를 이용하여 신너를 소정 양 도포하여 에지 비드(46)를 제거한다.
다음으로, 약 30㎛의 두께로 제 2 감광막(48)이 형성될 수 있도록 감광제를 도포하여 제 1 감광막(44)이 형성된 반도체 웨이퍼(42) 상부면에 제 2 감광막(48)을 코팅하는 단계를 진행한다(55). 이때, 제 2 감광막(48)을 형성하는 단계는 제 1 감광막(44)을 형성하는 단계와 동일하게 진행되며, 처음속도로 반도체 웨이퍼(42)를 회전시킨 다음, 그리고 주속도로 반도체 웨이퍼(42)를 회전시킨 다음 반도체 웨이퍼(42)의 후면에 묻어 있는 제 2 감광막(48)을 형성하는 감광제를 제거하는 백 린스 공정을 진행하는 것이 바람직하다.
마지막으로 코팅된 제 2 감광막(48)을 약 110℃에서 8분정도 소프트 경화(제 2 경화; 56)시킴으로써 60㎛ 두께의 감광막(40)을 반도체 웨이퍼(42) 상부면에 형성하는 공정을 완료하게 된다.
이때, 만약 제 1 감광막의 에지 비드를 제거하지 않았을 경우에, 제 1 감광막의 에지 비드 상에 제 2 감광막의 에지 비드가 형성되었을 것이다. 하지만, 본 발명에서는 제 1 감광막(44)의 에지 비드를 제거했기 때문에, 반도체 웨이퍼(42) 상부면의 가장자리 부분(43)이 제 2 감광막(48)의 에지 비드를 형성하는 감광제(47)로 충전되어 반도체 웨이퍼(42) 상부면에 형성된 제 2 감광막(48)의 상부면은 균일한 면으로 형성된다. 즉, 본 발명은 제 2 감광막(48)의 에지 비드의 발생을 역으로 이용하여 반도체 웨이퍼(42) 상에 60㎛ 두께의 감광막(40)을 균일한 두께로 형성할 수 있다.
한편, 본 발명의 형성 방법에 따른 실시예에서는 60㎛ 두께의 두꺼운 감광막 을 형성하는 방법을 개시하였지만, 60㎛ 이외의 다른 두께의 두꺼운 감광막을 형성할 때 2차로 나누어 감광막을 형성하고, 1차로 형성된 감광막의 에지 비드를 시이드 린스 공정으로 제거한 이후에 2차로 감광막을 형성하여 두꺼운 감광막을 형성하는 공정 단계를 포함한다면 본 발명의 기술적 사상의 범위에 속한다.
따라서, 본 발명의 형성 방법을 따르면, 제 1 감광막을 코팅하고, 제 2 감광막을 코팅하는 공정 사이에 제 1 감광막의 에지 비드를 제거하는 사이드 린스 공정과 감광막을 경화시키는 소프트 경화 공정을 추가함으로써 60㎛의 균일한 두께의 감광막을 반도체 웨이퍼 상부면에 형성할 수 있다.

Claims (3)

  1. 반도체 웨이퍼의 상부면에 두꺼운 감광막을 형성하는 방법으로,
    (a) 반도체 웨이퍼를 준비하는 단계와;
    (b) 상기 반도체 웨이퍼 상부면에 형성될 두꺼운 감광막의 두께의 1/2 두께로 제 1 감광막을 스핀 코팅으로 상기 반도체 웨이퍼 상부면의 전면에 형성하는 단계와;
    (c) 상기 제 1 감광막 형성때 상기 반도체 웨이퍼 상부면의 가장자리 둘레에 형성되는 제 1 감광막의 에지 비드 부분을 제거하는 단계; 및
    (d) 상기 제 1 감광막이 형성된 반도체 웨이퍼 상부면의 전면에 상기 제 1 감광막의 두께와 동일한 두께로 제 2 감광막을 스핀 코팅으로 형성하는 단계;를 포함하며,
    상기 제 2 감광막의 형성때 발생되는 에지 비드 부분이 상기 제 1 감광막이 제거된 부분에 충전되어 상기 반도체 웨이퍼 상의 제 2 감광막의 상부면은 균일한 면으로 형성된 것을 특징으로 하는 두꺼운 감광막 형성 방법.
  2. 제 1항에 있어서, (a) 및 (d) 단계에서 감광막을 형성하는 단계는,
    3000rpm의 속도로 상기 반도체 웨이퍼를 3초동안 회전시키면서 상기 감광막이 형성될 상기 반도체 웨이퍼 상부면을 세정하는 단계와;
    50rpm의 속도로 상기 반도체 웨이퍼를 20초동안 회전시키면서 상기 감광제를 상기 반도체 웨이퍼 상의 중심부분에 도포하는 단계와;
    에지 비드의 발생을 억제하기 위하여 2500rpm의 고속도로 상기 반도체 웨이퍼를 1초동안 회전시켜 상기 감광제를 상기 반도체 웨이퍼 상의 전면에 형성하는 단계와;
    상기 반도체 웨이퍼 상에 감광제를 균일하게 코팅하여 감광막을 형성하기 위하여 1200rpm의 속도로 상기 반도체 웨이퍼를 40초동안 회전시키는 단계; 및
    1200rpm의 속도로 상기 반도체 웨이퍼를 회전시키면서 상기 감광막을 건조하는 단계;를 포함하며, 형성된 상기 감광막의 두께는 30㎛인 것을 특징으로 하는 두꺼운 감광막 형성 방법.
  3. 제 2항에 있어서, 상기 (b) 및 (d) 단계 이후에 경화하는 단계를 진행하며,
    상기 (b) 단계 이후에 상기 제 1 감광막을 100℃에서 2분간 경화하여 30㎛ 두께로 제 1 감광막을 형성하는 단계를 진행하고, 상기 (d) 단계 이후에 상기 제 1 및 제 2 감광막을 110℃에서 8분간 경화하여 60㎛ 두께로 감광막을 형성하는 단계를 진행하는 것을 특징으로 하는 두꺼운 감광막 형성 방법.
KR1019990032517A 1999-08-09 1999-08-09 두꺼운 감광막 형성 방법 KR100605311B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990032517A KR100605311B1 (ko) 1999-08-09 1999-08-09 두꺼운 감광막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990032517A KR100605311B1 (ko) 1999-08-09 1999-08-09 두꺼운 감광막 형성 방법

Publications (2)

Publication Number Publication Date
KR20010017145A KR20010017145A (ko) 2001-03-05
KR100605311B1 true KR100605311B1 (ko) 2006-07-28

Family

ID=19606537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990032517A KR100605311B1 (ko) 1999-08-09 1999-08-09 두꺼운 감광막 형성 방법

Country Status (1)

Country Link
KR (1) KR100605311B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008525996A (ja) 2004-12-10 2008-07-17 エルジー・ケム・リミテッド スピンコーティング装置及びこのスピンコーティングを使用して調製された基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618380A (en) * 1995-12-18 1997-04-08 Vlsi Technology, Inc. Wafer edge sealing
US5723385A (en) * 1996-12-16 1998-03-03 Taiwan Semiconductor Manufacturing Company, Ltd Wafer edge seal ring structure
JPH1116804A (ja) * 1997-06-19 1999-01-22 Sony Corp 液処理方法
JPH1197346A (ja) * 1997-07-10 1999-04-09 Lucent Technol Inc 半導体ウエハの製造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618380A (en) * 1995-12-18 1997-04-08 Vlsi Technology, Inc. Wafer edge sealing
US5723385A (en) * 1996-12-16 1998-03-03 Taiwan Semiconductor Manufacturing Company, Ltd Wafer edge seal ring structure
JPH1116804A (ja) * 1997-06-19 1999-01-22 Sony Corp 液処理方法
JPH1197346A (ja) * 1997-07-10 1999-04-09 Lucent Technol Inc 半導体ウエハの製造

Also Published As

Publication number Publication date
KR20010017145A (ko) 2001-03-05

Similar Documents

Publication Publication Date Title
US5897982A (en) Resist develop process having a post develop dispense step
TWI260044B (en) Multi-step EBR process for liquid photosensitive material removal
CN113608415A (zh) 一种光刻方法
KR100605311B1 (ko) 두꺼운 감광막 형성 방법
JP2731752B2 (ja) レジスト膜の処理方法
KR100269318B1 (ko) 웨이퍼상에형성된감광막의현상방법
KR100591156B1 (ko) 스핀 코터 및 이를 이용한 반도체 소자의 제조방법
KR100641538B1 (ko) 반도체 제조용 현상 방법
KR100384877B1 (ko) 포토레지스트 도포 방법
CN115685697A (zh) 一种改善晶圆背面水印的显影方法
KR20030032294A (ko) 스핀코팅에 의한 박막 제조방법
KR100611417B1 (ko) 포토리소그라피공정에서 ｌｄ 노즐이 구비된 현상장비의현상방법
CN116344330A (zh) 一种半导体器件的形成方法
JPH09115899A (ja) 保護膜の形成方法
KR100441708B1 (ko) 포토리소그래피 공정에서의 현상방법
KR20060135984A (ko) 스핀 코팅 방법
KR20070091423A (ko) 웨이퍼 사이드 린스장치 및 그를 구비한 스피너 설비
JPS63134076A (ja) 塗布方法及び塗布装置
JPH08330211A (ja) フォトレジスト現像装置、およびそれを用いた半導体集積回路装置の製造装置、ならびに現像処理方法
KR100640944B1 (ko) 반도체 제조용 포토 장치 및 방법
CN116825617A (zh) 5纳米芯片制造的反图双重曝光方法
JPH02295107A (ja) 半導体装置の製造方法
KR20070041903A (ko) 포토레지스트 패턴 형성 방법
JP2011077120A (ja) レジスト膜現像方法
JPH03125154A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee