CN114551557A - 一种阵列基板及其制备方法、显示面板 - Google Patents

一种阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN114551557A
CN114551557A CN202210179878.0A CN202210179878A CN114551557A CN 114551557 A CN114551557 A CN 114551557A CN 202210179878 A CN202210179878 A CN 202210179878A CN 114551557 A CN114551557 A CN 114551557A
Authority
CN
China
Prior art keywords
substrate
layer
conductive
buffer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210179878.0A
Other languages
English (en)
Inventor
曾朝军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210179878.0A priority Critical patent/CN114551557A/zh
Publication of CN114551557A publication Critical patent/CN114551557A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/17Passive-matrix OLED displays
    • H10K59/179Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示技术领域,公开了一种阵列基板及其制备方法、显示面板,该阵列基板包括:衬底,以及依次层叠设置的第一导电层、绝缘层和第二导电层,其中,绝缘层中形成有缓冲槽,缓冲槽周侧中的至少一侧的侧壁形成沿缓冲槽的径向向外倾斜的斜坡结构,斜坡结构的表面朝向斜坡结构背离衬底的方向,斜坡结构的表面自绝缘层的顶面顺接至缓冲槽的底部;第二导电层在衬底上的正投影与第一导电层在衬底上的正投影具有交叠区域,缓冲槽在衬底上正投影与交叠区域具有交叠,第二导电层中的一部分通过斜坡结构延伸至缓冲槽的底部。该阵列基板中,缓冲槽的侧壁中具有斜坡结构,起到缓冲作用,使得在缓冲槽内的导电层连续性较好,保证导电层信号传输的可靠性。

Description

一种阵列基板及其制备方法、显示面板
技术领域
本发明涉及显示技术领域,特别涉及一种阵列基板及其制备方法、显示面板。
背景技术
在OLED背板制造技术中,为了对应多器件堆叠,Mask数量增多,会频繁出现深孔搭接现象,金属膜层作为搭接线,在深孔中成膜形成搭接线,因金属成膜时相同成膜区域的成膜量相同,而深孔内表面积更大,且深孔侧壁坡度比较大,因此,在深孔内的金属膜层会更薄,在台阶或转角弯折处容易出现膜层不连续的现象,容易导致金属线断裂或膜层空洞、开裂等问题,容易导致金属线的深孔搭接出现断开风险,影响金属线的信号传输功能。
发明内容
本发明公开了一种阵列基板及其制备方法、显示面板,该阵列基板中,缓冲槽的侧壁中具有斜坡结构,斜坡结构具有一定的倾斜度,可以使得缓冲槽内的导电层自斜坡结构的表面延伸至缓冲槽的底部,起到缓冲作用,使得在缓冲槽内的导电层连续性较好,保证缓冲槽内的导电层的信号传输的可靠性。
为达到上述目的,本发明提供以下技术方案:
一种阵列基板,包括:
衬底;
位于所述衬底上的第一导电层;
位于所述第一导电层上的绝缘层,所述绝缘层中形成有缓冲槽,所述缓冲槽周侧中的至少一侧的侧壁形成沿所述缓冲槽的径向向外倾斜的斜坡结构,所述斜坡结构的表面朝向所述斜坡结构背离所述衬底的方向,所述缓冲槽周侧中除所述斜坡结构之外的侧壁与所述衬底大致垂直,所述斜坡结构的表面自所述绝缘层的顶面顺接至所述缓冲槽的底部;
位于所述绝缘层背离所述衬底一侧的第二导电层,所述第二导电层在所述衬底上的正投影与所述第一导电层在所述衬底上的正投影具有交叠区域,且所述缓冲槽在所述衬底上正投影与所述交叠区域具有交叠,所述第二导电层中的一部分通过所述斜坡结构延伸至所述缓冲槽的底部。
因此,上述阵列基板中,缓冲槽至少一侧具有斜坡结构,斜坡结构具有一定的倾斜度,可以使得缓冲槽内的导电层自斜坡结构的表面延伸至缓冲槽的底部,起到缓冲作用,使得在缓冲槽内的导电层连续性较好,保证缓冲槽内的导电层的信号传输的可靠性。
可选地,所述第一导电层包括电极结构,所述绝缘层中与所述电极结构相对的部位设置有所述缓冲槽,与所述电极结构相对的缓冲槽为第一缓冲槽,所述第一缓冲槽贯穿所述绝缘层以裸露部分所述电极结构,所述第二导电层包括导电连接线,所述导电连接线通过所述斜坡结构延伸至所述第一缓冲槽的底部以与所述电极结构连接。
可选地,所述斜坡结构在所述第一导电层上的正投影的面积与所述第一缓冲槽底部所裸露的第一导电层的面积的比值为0.6~2。
可选地,所述第一缓冲槽底部所裸露的第一导电层的面积为2-15平方微米。
可选地,所述第一导电层包括第一导电走线,所述第二导电层包括第二导电走线,且所述第一导电走线在所述衬底上的正投影与所述第二导电走线在所述衬底上的正投影相交,所述绝缘层中与所述第一导电走线和所述第二导电走线相交的区域相对的部位设置有所述缓冲槽,且与所述第一导电走线和所述第二导电走线相交的区域相对的缓冲槽为第二缓冲槽,所述第二缓冲槽不贯穿所述绝缘层,所述第二缓冲槽的周侧具有两个所述斜坡结构,且两个所述斜坡结构位于所述第二缓冲槽周侧中相对的两侧,两个所述斜坡结构的分布方向与所述第二导电走线的延伸方向相同。
可选地,所述缓冲槽中沿着所述导电连接线的延伸方向设置有所述斜坡结构。
可选地,所述衬底为第一柔性衬底,所述绝缘层包括依次层叠的第二柔性衬底和绝缘介质层,所述绝缘介质层位于所述第二柔性衬底背离所述第一柔性衬底的一侧,且所述第一导电层位于所述第一柔性衬底和所述第二柔性衬底之间。
可选地,所述斜坡结构的表面与所述衬底的夹角小于或等于70°。
可选地,所述缓冲槽沿垂直于所述衬底的方向的深度尺寸为大于或等于3μm。
可选地,所述第一导电层为金属层;和/或,所述第二导电层为金属层。
可选地,所述衬底的非显示区内具有走线,所述走线朝向所述衬底一侧具有层间绝缘层,所述层间绝缘层的边缘部形成楔形结构,所述楔形结构背离所述衬底的表面为斜面,所述斜面与所述衬底的夹角小于或等于70°,所述走线通过所述楔形结构跨过所述层间绝缘层的边缘。
可选地,所述衬底的非显示区内具有导电膜层,所述导电膜层的边缘部形成楔形结构,所述楔形结构背离所述衬底的表面为斜面,所述斜面与所述衬底的夹角小于或等于70°;所述导电膜层背离所述衬底的一侧设有层间介质层,所述层间介质层覆盖所述导电膜层,且所述层间介质层通过所述楔形结构跨过所述导电膜层的边缘。
本发明还提供了一种显示面板,包括如上述技术方案中提供的任意一种阵列基板。
基于相同的发明构思,本发明还提供了一种阵列基板的制备方法,包括:
形成衬底;
在衬底上形成第一导电层;
在所述第一导电层上形成绝缘层,所述绝缘层中形成有缓冲槽,所述缓冲槽周侧中的至少一侧的侧壁形成沿所述缓冲槽的径向向外倾斜的斜坡结构,所述斜坡结构的表面朝向所述斜坡结构背离所述衬底的方向,所述缓冲槽周侧中除所述斜坡结构之外的侧壁与所述衬底大致垂直,所述斜坡结构的表面自所述绝缘层的顶面顺接至所述缓冲槽的底部;
在所述绝缘层上形成第二导电层,所述第二导电层在所述衬底上的正投影与所述第一导电层在所述衬底上的正投影具有交叠区域,且所述缓冲槽在所述衬底上正投影与所述交叠区域具有交叠,所述第二导电层中的一部分通过所述斜坡结构延伸至所述缓冲槽的底部。
可选地,所述在所述衬底上形成绝缘层,具体包括:
采用一道刻蚀工艺形成所述缓冲槽。
可选地,所述在所述衬底上形成绝缘层,具体包括:
先采用第一刻蚀工艺在所述绝缘层中形成凹槽;
然后采用第二刻蚀工艺在所述凹槽的周侧形成所述斜坡结构以形成所述缓冲槽。
附图说明
图1为本发明实施例提供的一种阵列基板的制备过程中的膜层结构示意图;
图2为图1中局部膜层结构俯视图;
图3为本发明实施例提供的一种阵列基板的制备过程中的膜层结构示意图;
图4为图3中局部膜层结构俯视图;
图5为本发明实施例提供的一种阵列基板的局部膜层结构示意图;
图6为图5中局部膜层结构俯视图;
图7为本发明实施例提供的一种阵列基板的局部膜层结构示意图;
图8为本发明实施例提供的一种阵列基板的非显示区的膜层结构实体图;
图9为本发明实施例提供的一种阵列基板的非显示区的膜层结构实体图;
图10为本发明实施例提供的一种阵列基板的制备方法流程示意图;
图标:1-衬底;2-第一导电层;3-绝缘层;4-第二导电层;5-缓冲槽;6-缓冲层;7-走线;8-层间绝缘层;9-导电膜层;10-层间介质层;31-第二柔性衬底;32-绝缘介质层;51-凹槽;52-斜坡结构。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图5和图6所示,本发明实施例提供了一种阵列基板,该阵列基板包括:衬底1,衬底1上设置有第一导电层2,第一导电层2背离衬底的一侧设置有绝缘层3,其中,在该绝缘层3中形成有缓冲槽5,缓冲槽5周侧中的至少一侧的侧壁形成沿缓冲槽5的径向向外倾斜的斜坡结构52,斜坡结构52的表面朝向斜坡结构52背离衬底的方向,且斜坡结构52的表面与衬底之间的夹角称为斜坡结构52的坡度角,缓冲槽5周侧中除斜坡结构52之外的侧壁与衬底大致垂直,斜坡结构52的坡度角要小于缓冲槽5中其它部位的侧壁,具体地,斜坡结构52的坡度角可以设置为小于或等于70°,且斜坡结构52的表面自绝缘层3的顶面顺接至缓冲槽5的底部;在绝缘层3背离衬底的一侧设置有第二导电层4,第二导电层4在衬底上的正投影与第一导电层2在衬底上的正投影具有交叠区域,缓冲槽5在衬底上正投影与交叠区域具有交叠,具体地,缓冲槽5在衬底上的正投影至少有部分位于第一导电层2和第二导电层4的交叠区域内,第二导电层4中的一部分通过斜坡结构52延伸至缓冲槽5的底部,为便于说明,第二导电层4中伸入缓冲槽5内的部分可以称为搭接部,由于斜坡结构52的具有一定的倾斜度,减小了缓冲槽5侧壁的坡度,形成一个缓坡,有效缓解了在膜层制备过程中较深的开孔坡度角大而导致开孔内导电层断裂的问题,在第二导电层4制备过程中,斜坡结构52的表面可以形成均一性、连续性较好的膜层,可以使得自斜坡结构52至缓冲槽5底部形成的搭接部厚度均一,连续性较好,避免电阻过大,且有效保证第二导电层4搭接部成膜连续性,保证第二导电层4的信号传输的可靠性。
因此,上述阵列基板中,缓冲槽5的侧壁中具有斜坡结构52,斜坡结构52具有一定的倾斜度,可以使得缓冲槽5内的导电层自斜坡结构52的表面延伸至缓冲槽5的底部,起到缓冲作用,使得在缓冲槽5内的导电层连续性较好,保证缓冲槽5内的导电层的信号传输的可靠性。
具体地,对绝缘层中的缓冲槽的数量设置,缓冲槽的数量可以为一个,也可以为多个,可以根据绝缘层上下的导电层之间的交叠区域的数量设置,本实施例不做局限。
其中,在一种可能的实施方式中,结合图3,如图5所示,第一导电层中包括电极结构,绝缘层3中与电极结构相对的部位设置有缓冲槽5,与电极结构相对的缓冲槽5可以作为第一缓冲槽,其中,第一缓冲槽在衬底上的正投影可以在电极结构在衬底上的正投影内,且第一缓冲槽贯穿绝缘层,可以裸露部分电极结构,第二导电层4包括导电连接线,导电连接线的一部分在衬底上的正投影与电极结构在衬底上的正投影交叠,且导电连接线的该部分在衬底上的正投影覆盖第一缓冲槽在衬底上的正投影,导电连接线的一部分可以沿着斜坡结构52的表面延伸至第一缓冲槽的底部,并且与电极结构连接,也就是,导电连接线通过斜坡结构52延伸至第一缓冲槽的底部以与电极结构连接,可以使得导电连接线在缓冲槽5内的连续性较好,保证导电连接线的连续性,保证导电连接线与电极结构之间电连接信赖性较好。
具体实施时,可以设置斜坡结构在第一导电层上正投影的面积与第一缓冲槽底部所裸露的第一导电层的面积的比值为0.6~2,也就是设置斜坡结构在第一导电层上正投影的面积与第一缓冲槽底部开口的面积比值在0.6~2之间,使得斜坡结构表面与第一缓冲槽底部开口具有合理的比例,能够保证斜坡结构表面可以形成厚度均一的导电层,保证导电连线的连续性,并且在第一缓冲槽底部具有与第一导电层具有合适的接触面积,保证导电连接线与第一导电层的连接稳定性;优选地,斜坡结构在第一导电层上正投影的面积与第一缓冲槽底部所裸露的第一导电层的面积的比值为0.8-1.8、或1-1.5。
更具体地,设置第一缓冲槽底部所裸露的第一导电层的面积为2-15平方微米,可以使得第一缓冲槽底部开口能够裸露足够的第一导电层与第一缓冲槽内的导电连接线接触连接,保证连接稳性,且优选地,第一缓冲槽底部所裸露的第一导电层的面积可以具体设置为3-13平方微米、4-13平方微米、4-5平方微米或7-12平方微米。
在具体实施时,如图5和图6所示,上述第一缓冲槽中可以沿着导电连接线的延伸方向设置有斜坡结构52。使得斜坡结构52位于导电连接线的延伸方向,使得导电连接线沿着延伸方向顺直延伸至缓冲槽5内与电极结构连接,便于制备,且节省导电连接线占用面积,节省制备空间。
另外,上述阵列基板中,如图5所示,衬底1可以为柔性衬底,并且衬底称为第一柔性衬底,并且绝缘层包括依次层叠的第二柔性衬底31和绝缘介质层32,绝缘介质层32位于第二柔性衬底31背离第一柔性衬底的一侧,且第一导电层2位于第一柔性衬底和第二柔性衬底31之间,第一柔性衬底和第二柔性衬底31形成双层柔性衬底,增强衬底基板的结构性,并且将第一导电层2设置在两个柔性衬底之间,减少衬底之上的一层导电层的设置,增强阵列基板整体膜层结构性;除此之外,在第一柔性衬底和第二柔性衬底31之间还设置有与第一导电层2同层设置的缓冲层6。
在另一种可能的是实施方式中,如图7所示,第一导电层2包括第一导电走线,第二导电层4包括第二导电走线,且第一导电走线在衬底上的正投影与第二导电走线在衬底上的正投影相交,绝缘层中与第一导电走线和第二导电走线相交的区域相对的部位设置有缓冲槽5,且与第一导电走线和第二导电走线相交的区域相对的缓冲槽5为第二缓冲槽,第二缓冲槽不贯穿绝缘层,并且第二缓冲槽在衬底上的正投影在第一导电走线和第二导电走线的相交区域内,并且,第二缓冲槽的周侧具有两个斜坡结构52,且两个斜坡结构52位于第二缓冲槽周侧中相对的两侧,两个斜坡结构52的分布方向与第二导电走线的延伸方向相同,沿着第二导电走线的延伸方向在缓冲槽5的两侧分别设置斜坡结构52,第二导电走线可以沿着一个斜坡结构52延伸到缓冲槽5的底部,然后再沿着另一个斜坡结构52延伸出缓冲槽5,在缓冲槽5内,第二导电走线向下凹陷一部分,可以使得第一导电走线和第二导电走线相交的位置的膜层叠层厚度降低一些,使得该部位与其他部位的膜层叠层的厚度差异减小,有利于改善在上下导电走线相交区域的平坦度,提升显示效果。
更进一步地,在第二导电层上还可以设置有层间介质层,在层间介质层中设置有第三导电层,第三导电层中包括有第三导线走线,第三导线走线在衬底上正投影与第二导电走线在衬底上的正投影也有相交区域,则,在绝缘层中,与第三导电走线和第二导电走线的相交区域相对的部位也可以设置缓冲槽,且可以称为第三缓冲槽,且第三缓冲槽的周侧具有两个斜坡结构,且两个斜坡结构位于第三缓冲槽周侧中相对的两侧,两个斜坡结构的分布方向与第二导电走线的延伸方向相同,沿着第二导电走线的延伸方向在缓冲槽的两侧分别设置斜坡结构,第二导电走线可以沿着一个斜坡结构延伸到缓冲槽的底部,然后再沿着另一个斜坡结构延伸出缓冲槽,在缓冲槽内,第二导电走线向下凹陷一部分,可以使得第三导电走线和第二导电走线相交的位置的膜层叠层厚度降低一些,使得该部位与其他部位的膜层叠层的厚度差异减小,有利于改善在上下导电走线相交区域的平坦度,提升显示效果。
在一种具体的实施方式中,斜坡结构的表面与衬底的夹角可以为大于或等于30°且小于或等于60°,具体可以为40°、45°、50°或者其它角度,可以根据缓冲槽的位置和深度选择斜坡结构的坡度角,本实施例不做局限。
具体地,上述阵列基板中,缓冲槽沿垂直于衬底的方向的深度尺寸为大于或等于3μm,优选地,缓冲槽深度尺寸可以为大于或等于3μm且小于或等于20μm。
另外,对于缓冲槽周围设置斜坡结构的数量,可以在缓冲槽周侧设置缓冲槽的数量可以为一个、两个或者三个,或者其它数量,可以根据缓冲槽的设置位置具体选择,本实施例不做局限。
更具体地,上述阵列基板整,第一导电层可以为金属层;或,第二导电层为金属层,或者,第一导电层和第二导电层均设置为金属层。
在一种可能的实施方式中,在衬底的非显示区内会有很多布线,其中,如图8所示,衬底1的非显示区内具有导电的走线7,在走线7朝向衬底一侧具有层间绝缘层8,层间绝缘层8的边缘部设置为楔形结构,楔形结构背离衬底的表面为斜面,斜面朝向远离衬底的一侧,走线通过楔形结构跨过层间绝缘层8的边缘,并且斜面与衬底的夹角小于或等于70°,具体的,斜面与衬底的夹角可以在30°至60°之间选取,且具体可以选为40°、45°、50°或者其它角度,走线通过楔形结构跨过下方层间绝缘层的边缘,避免在层间绝缘层边缘形成台阶转角处膜层断裂,可以有效保证走线的连续性,保证走线的信号传输的可靠性。
具体地,在另一种可能的实施方式中,如图9所示,衬底1的非显示区内具有导电膜层9,导电膜层9的边缘部形成楔形结构,楔形结构背离衬底的表面为斜面,导电膜层9背离衬底的一侧设有层间介质层10,层间介质层10覆盖导电膜层9,且层间介质层10通过楔形结构跨过导电膜层9的边缘,斜面与衬底的小于或等于70°,具体的,斜面与衬底的夹角可以在30°至60°之间选取,且具体可以选为40°、45°、50°或者其它角度,层间介质层通过楔形结构跨过下方导电膜层的边缘,保证层间介质层的连续性,使得层间介质层的隔绝作用良好,避免在导电膜层边缘形成台阶转角处膜层断裂,避免层间介质层断裂导致上下的导电膜层之间连接短路。
本实施例还提供了一种显示面板,包括如上述实施例提供的任意一种阵列基板。
基于相同的发明构思,如图1至图6,以及图10所示,本实施例还提供了一种阵列基板的制备方法,包括:
步骤S101,形成衬底;
步骤S102,在衬底上形成图案化的第一导电层2;
步骤S103,在第一导电层2上形成绝缘层,绝缘层中形成有缓冲槽5,缓冲槽5周侧中的至少一侧的侧壁形成沿缓冲槽5的径向向外倾斜的斜坡结构52,斜坡结构52的表面朝向斜坡结构52背离衬底的方向,缓冲槽5周侧中除斜坡结构52之外的侧壁与衬底大致垂直,斜坡结构52的表面自绝缘层的顶面顺接至缓冲槽5的底部;
步骤S104,在绝缘层上形成第二导电层4,第二导电层4在衬底上的正投影与第一导电层2在衬底上的正投影具有交叠区域,且缓冲槽5在衬底上正投影与交叠区域具有交叠,第二导电层4中的一部分通过斜坡结构52延伸至缓冲槽5的底部。
在一种可能的实施方式中,对于绝缘层中缓冲槽的制备,可以具体为:
采用一道刻蚀工艺形成缓冲槽,其中,采用一道制备工艺直接制备出带有斜坡结构的缓冲槽,节省制备工序。
在一种可能的实施方式中,对于绝缘层中缓冲槽的制备,如图1至图4所示,可以具体为:
如图1和图2所示,首先采用第一刻蚀工艺在绝缘层中形成凹槽51;然后,如图3和图4所示,采用第二刻蚀工艺在凹槽51的周侧形成斜坡结构52以形成缓冲槽5。分两道制备工艺制备缓冲槽,使得斜槽结构更准确,结构性更好。
显然,本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (16)

1.一种阵列基板,其特征在于,包括:
衬底;
位于所述衬底上的第一导电层;
位于所述第一导电层上的绝缘层,所述绝缘层中形成有缓冲槽,所述缓冲槽周侧中的至少一侧的侧壁形成沿所述缓冲槽的径向向外倾斜的斜坡结构,所述斜坡结构的表面朝向所述斜坡结构背离所述衬底的方向,所述缓冲槽周侧中除所述斜坡结构之外的侧壁与所述衬底大致垂直,所述斜坡结构的表面自所述绝缘层的顶面顺接至所述缓冲槽的底部;
位于所述绝缘层背离所述衬底一侧的第二导电层,所述第二导电层在所述衬底上的正投影与所述第一导电层在所述衬底上的正投影具有交叠区域,且所述缓冲槽在所述衬底上正投影与所述交叠区域具有交叠,所述第二导电层中的一部分通过所述斜坡结构延伸至所述缓冲槽的底部。
2.根据权利要求1所述的阵列基板,其特征在于,所述第一导电层包括电极结构,所述绝缘层中与所述电极结构相对的部位设置有所述缓冲槽,与所述电极结构相对的缓冲槽为第一缓冲槽,所述第一缓冲槽贯穿所述绝缘层以裸露部分所述电极结构,所述第二导电层包括导电连接线,所述导电连接线通过所述斜坡结构延伸至所述第一缓冲槽的底部以与所述电极结构连接。
3.根据权利要求2所述的阵列基板,其特征在于,所述斜坡结构在所述第一导电层上的正投影的面积与所述第一缓冲槽底部所裸露的第一导电层的面积的比值为0.6~2。
4.根据权利要求3所述的阵列基板,其特征在于,所述第一缓冲槽底部所裸露的第一导电层的面积为2-15平方微米。
5.根据权利要求1-4任一项所述的阵列基板,其特征在于,所述第一导电层包括第一导电走线,所述第二导电层包括第二导电走线,且所述第一导电走线在所述衬底上的正投影与所述第二导电走线在所述衬底上的正投影相交,所述绝缘层中与所述第一导电走线和所述第二导电走线相交的区域相对的部位设置有所述缓冲槽,且与所述第一导电走线和所述第二导电走线相交的区域相对的缓冲槽为第二缓冲槽,所述第二缓冲槽不贯穿所述绝缘层,所述第二缓冲槽的周侧具有两个所述斜坡结构,且两个所述斜坡结构位于所述第二缓冲槽周侧中相对的两侧,两个所述斜坡结构的分布方向与所述第二导电走线的延伸方向相同。
6.根据权利要求2-4任一项所述的阵列基板,其特征在于,所述缓冲槽中沿着所述导电连接线的延伸方向设置有所述斜坡结构。
7.根据权利要求2-4任一项所述的阵列基板,其特征在于,所述衬底为第一柔性衬底,所述绝缘层包括依次层叠的第二柔性衬底和绝缘介质层,所述绝缘介质层位于所述第二柔性衬底背离所述第一柔性衬底的一侧,且所述第一导电层位于所述第一柔性衬底和所述第二柔性衬底之间。
8.根据权利要求1所述的阵列基板,其特征在于,所述斜坡结构的表面与所述衬底的夹角小于或等于70°。
9.根据权利要求1所述的阵列基板,其特征在于,所述缓冲槽沿垂直于所述衬底的方向的深度尺寸为大于或等于3μm。
10.根据权利要求1所述的阵列基板,其特征在于,所述第一导电层为金属层;和/或,所述第二导电层为金属层。
11.根据权利要求1所述的阵列基板,其特征在于,所述衬底的非显示区内具有走线,所述走线朝向所述衬底一侧具有层间绝缘层,所述层间绝缘层的边缘部形成楔形结构,所述楔形结构背离所述衬底的表面为斜面,所述斜面与所述衬底的夹角小于或等于70°,所述走线通过所述楔形结构跨过所述层间绝缘层的边缘。
12.根据权利要求1所述的阵列基板,其特征在于,所述衬底的非显示区内具有导电膜层,所述导电膜层的边缘部形成楔形结构,所述楔形结构背离所述衬底的表面为斜面,所述斜面与所述衬底的夹角小于或等于70°;所述导电膜层背离所述衬底的一侧设有层间介质层,所述层间介质层覆盖所述导电膜层,且所述层间介质层通过所述楔形结构跨过所述导电膜层的边缘。
13.一种显示面板,其特征在于,包括如权利要求1-12任一项所述的阵列基板。
14.一种阵列基板的制备方法,其特征在于,包括:
形成衬底;
在衬底上形成第一导电层;
在所述第一导电层上形成绝缘层,所述绝缘层中形成有缓冲槽,所述缓冲槽周侧中的至少一侧的侧壁形成沿所述缓冲槽的径向向外倾斜的斜坡结构,所述斜坡结构的表面朝向所述斜坡结构背离所述衬底的方向,所述缓冲槽周侧中除所述斜坡结构之外的侧壁与所述衬底大致垂直,所述斜坡结构的表面自所述绝缘层的顶面顺接至所述缓冲槽的底部;
在所述绝缘层上形成第二导电层,所述第二导电层在所述衬底上的正投影与所述第一导电层在所述衬底上的正投影具有交叠区域,且所述缓冲槽在所述衬底上正投影与所述交叠区域具有交叠,所述第二导电层中的一部分通过所述斜坡结构延伸至所述缓冲槽的底部。
15.根据权利要求14所述的制备方法,其特征在于,所述在所述衬底上形成绝缘层,具体包括:
采用一道刻蚀工艺形成所述缓冲槽。
16.根据权利要求14所述的制备方法,其特征在于,所述在所述衬底上形成绝缘层,具体包括:
先采用第一刻蚀工艺在所述绝缘层中形成凹槽;
然后采用第二刻蚀工艺在所述凹槽的周侧形成所述斜坡结构以形成所述缓冲槽。
CN202210179878.0A 2022-02-25 2022-02-25 一种阵列基板及其制备方法、显示面板 Pending CN114551557A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210179878.0A CN114551557A (zh) 2022-02-25 2022-02-25 一种阵列基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210179878.0A CN114551557A (zh) 2022-02-25 2022-02-25 一种阵列基板及其制备方法、显示面板

Publications (1)

Publication Number Publication Date
CN114551557A true CN114551557A (zh) 2022-05-27

Family

ID=81678855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210179878.0A Pending CN114551557A (zh) 2022-02-25 2022-02-25 一种阵列基板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN114551557A (zh)

Similar Documents

Publication Publication Date Title
US11923382B2 (en) Method of fabricating array substrate, array substrate and display device
JP3987847B2 (ja) Mim構造抵抗体を搭載した半導体装置
TWI512582B (zh) 觸控面板與觸控顯示面板
WO2021023175A1 (zh) 触控基板及其制造方法以及显示装置
CN110518024B (zh) 一种阵列基板、显示面板及显示装置
JP2010219332A (ja) 多層配線層の電源配線構造およびその製造方法
CN113782546B (zh) 显示面板和显示装置
JP5040222B2 (ja) 表示装置
WO2021170083A1 (zh) 显示基板、显示面板及显示装置
WO2020173053A1 (zh) 阵列基板、其制备方法及显示屏
US11086460B2 (en) Touch substrate, method for manufacturing same, and touch device
CN114551557A (zh) 一种阵列基板及其制备方法、显示面板
CN112992937B (zh) 显示基板、显示装置、显示基板以及显示装置制备方法
WO2022017499A1 (zh) 一种显示面板和显示装置
JPH1065101A (ja) 半導体装置
CN106653698A (zh) 阵列基板及其制备方法、显示装置
TWI793691B (zh) 電容結構及其製造方法
CN219352274U (zh) 阵列基板及显示面板
CN112951096B (zh) 显示面板及其制备方法
WO2023225905A1 (zh) 滤波器及其制作方法、电子设备
CN221352767U (zh) 显示面板及显示装置
JP2005215003A (ja) 表示装置および表示装置の製造方法
KR101196484B1 (ko) 저장 구조체의 주변에 충진 패턴을 가지는 반도체 장치 및그의 형성방법
JP2003131258A (ja) 液晶表示装置
US7432598B2 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination