CN116544178A - 一种tsv转接板结构的制作方法 - Google Patents
一种tsv转接板结构的制作方法 Download PDFInfo
- Publication number
- CN116544178A CN116544178A CN202310533200.2A CN202310533200A CN116544178A CN 116544178 A CN116544178 A CN 116544178A CN 202310533200 A CN202310533200 A CN 202310533200A CN 116544178 A CN116544178 A CN 116544178A
- Authority
- CN
- China
- Prior art keywords
- substrate
- carrier
- layer
- insulating layer
- blind holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 229910052710 silicon Inorganic materials 0.000 title description 7
- 239000010703 silicon Substances 0.000 title description 7
- 239000000758 substrate Substances 0.000 claims abstract description 133
- 238000000034 method Methods 0.000 claims abstract description 75
- 230000008569 process Effects 0.000 claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 14
- 238000009713 electroplating Methods 0.000 claims description 13
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 151
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000012536 packaging technology Methods 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 241000724291 Tobacco streak virus Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Abstract
本发明提供一种TSV转接板结构的制作方法，包括以下步骤：提供基材、第一载体及第二载体，形成多个在水平方向上间隔排列的自基材正面开口的第一盲孔于基材中，进行第一次键合以将第一载体键合于基材形成有第一盲孔的正面上方，形成多个第二盲孔于基材中，多个第二盲孔与多个第一盲孔一一对应且上下连通以形成多个通孔，进行第二次键合以将第二载体键合于基材形成有第二盲孔的背面上；去除第一载体以显露通孔在基材正面的开口；进行导电材料填充以形成多个通孔导电柱。该制作方法能够制作得到高深宽比的TSV转接板结构，且在对其中的通孔进行导电材料填充时能够避免传统PVD工艺对通孔侧壁覆盖性差的问题，提高产品良率和性能。
Description
技术领域
本发明属于半导体技术领域，涉及一种TSV转接板结构的制作方法。
背景技术
随着电子产品向小型化、高性能、高可靠性等方向发展，系统集成度也日益提高，在此情况下，单纯依靠进一步缩小集成电路的特征尺寸和互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制，随着摩尔定律慢慢走到尽头，半导体的微型化越来越依赖于集成电路的先进封装技术，以硅通孔(Through Silicon Via，简称TSV)为核心的2.5D/3D高密度集成封装技术由于具有更好的电性能、更低的功耗、更宽的带宽、更高的密度等，已经成为电路小型化、高密度及多功能化的主导封装技术。
目前，在2.5D或3D先进封装中经常会使用到转接板(Interposer)用来作为芯片的导通和支撑结构，传统的Interposer中TSV的深宽比一般在10:1左右，很难进一步提高刻蚀的深宽比，即使可以做到大于10:1的TSV，在后续的PVD和ECP站点也具有很大的技术挑战，但随着3D封装技术的不断发展，不同功能芯片的叠加互联，请参阅图1，显示为TSV转接板应用于不同功能芯片叠加时的剖面结构示意图，图1中101所示为芯片，102所示为TSV转接板，以及一些特殊需求的封装结构对高深宽比TSV转接板提出了需求。
因此，如何提供一种TSV转接板结构的制作方法，以实现转接板中高深宽比TSV制作以及高良率填充，拓展TSV转接板的应用领域，成为本领域技术人员亟待解决的一个重要技术问题。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种TSV转接板结构的制作方法，用于解决现有技术中难以进一步提高刻蚀的深宽比以制作高深宽比TSV转接板的问题。
为实现上述目的及其他相关目的，本发明提供一种TSV转接板结构的制作方法，包括以下步骤：
提供基材、第一载体及第二载体，所述基材包括相对设置的正面及背面；
形成多个在水平方向上间隔排列的第一盲孔于所述基材中，所述第一盲孔自所述基材的正面开口并往所述基材的背面方向延伸；
进行第一次键合以将所述第一载体键合于所述基材的正面，所述第一载体遮盖多个所述第一盲孔；
形成多个第二盲孔于所述基材中，所述第二盲孔自所述基材的背面开口往所述基材的正面方向延伸，多个所述第二盲孔的位置与多个所述第一盲孔的位置一一对应且上下连通以形成多个通孔；
进行第二次键合以将所述第二载体键合于所述基材的背面，所述第二载体遮盖多个所述通孔；
去除所述第一载体以显露所述通孔在所述基材正面的开口；
对多个所述通孔进行导电材料填充以形成多个通孔导电柱。
可选地，所述通孔的深宽比大于10:1。
可选地，还包括形成第一绝缘层、第二绝缘层及第三绝缘层的步骤，第一绝缘层位于所述基材的正面，所述第二绝缘层位于所述第一载体的表面，在所述第一次键合过程中将所述第一载体具有所述第二绝缘层的一面面向所述基材正面以使所述第二绝缘层与所述第一绝缘层键合；所述第三绝缘层位于所述基材的背面，在所述第二次键合过程中将所述第二载体面向所述基材正面以使所述第二载体与所述第三绝缘层键合。
可选地，所述第一绝缘层的材料包括SiO2、SiON及SiN中的至少一种，所述第二绝缘层的材料包括SiO2、SiON及SiN中的至少一种，所述第三绝缘层的材料包括SiO2、SiON及SiN中的至少一种。
可选地，在进行所述第二次键合前还包括于所述通孔的内壁形成阻挡层的步骤。
可选地，所述第二载体的表面设有导电层，在所述第二次键合过程中将所述第二载体具有所述导电层的一面与所述基材的背面键合；对多个所述通孔进行导电材料填充以形成多个通孔导电柱包括以下步骤：
基于所述基材的正面进行电镀以形成金属层，所述金属层自多个所述通孔的底部自下而上沉积至填满多个所述通孔以形成多个所述通孔导电柱；
平坦化所述金属层以使所述金属层远离所述第二载体的一面与所述第一绝缘层远离所述基材的一面平齐。
可选地，所述导电层的材料包括TaN、Ta及Cu中的至少一种。
可选地，在进行所述第一次键合后还包括以下步骤：减薄所述基材的背面、减薄所述第一载体远离所述基材的一面；在进行所述第二次键合后还包括减薄所述第二载体远离所述基材的一面的步骤。
可选地，还包括于所述基材的背面形成多个对准标记的步骤，多个所述对准标记的位置与多个所述第一盲孔的位置一一对应。
可选地，还包括于所述基材的至少一面形成大马士革层的步骤，所述大马士革层包括介质层及位于所述介质层中的金属互连层，所述金属互连层与所述通孔导电柱电连接。
如上所述，本发明的TSV转接板结构及其制作方法，能够制作得到高深宽比的TSV转接板结构，且在对其中的通孔进行导电材料填充时能够避免传统PVD工艺对通孔侧壁覆盖性差的问题，提高了产品良率和性能，使得TSV转接板的应用领域得到有效拓展。
附图说明
图1显示为TSV转接板应用于不同功能芯片叠加时的剖面结构示意图。
图2显示为本发明的TSV转接板结构的制作方法的步骤流程图。
图3显示为本发明的TSV转接板结构的制作方法中基材的剖面示意图。
图4显示为本发明的TSV转接板结构的制作方法中于基材的正面形成第一绝缘层后所得结构的剖面示意图。
图5显示为本发明的TSV转接板结构的制作方法中形成第一刻蚀窗口后所得结构的剖面示意图。
图6显示为本发明的TSV转接板结构的制作方法中形成多个第一盲孔后所得剖面示意图。
图7显示为本发明的TSV转接板结构的制作方法中去除第一光刻胶层后所得结构的剖面示意图。
图8显示为本发明的TSV转接板结构的制作方法中于第一载体的一面形成第二绝缘层后所得结构的剖面示意图。
图9显示为本发明的TSV转接板结构的制作方法中进行第一次键合后所得结构的剖面示意图。
图10显示为本发明的TSV转接板结构的制作方法中对第一载体及基材进行减薄后所得结构的剖面示意图。
图11显示为本发明的TSV转接板结构的制作方法中于基材的背面形成第三绝缘层后所得结构的剖面示意图。
图12显示为本发明的TSV转接板结构的制作方法中形成第二刻蚀窗口后所得结构的剖面示意图。
图13显示为本发明的TSV转接板结构的制作方法中形成多个第二盲孔后所得剖面示意图。
图14显示为本发明的TSV转接板结构的制作方法中去除第二光刻胶层后所得结构的剖面示意图。
图15显示为本发明的TSV转接板结构的制作方法中于通孔中形成阻挡层后所得结构的剖面示意图。
图16显示为本发明的TSV转接板结构的制作方法中于第二载体的一面形成导电层后所得结构的剖面示意图。
图17显示为本发明的TSV转接板结构的制作方法中进行第二次键合后所得结构的剖面示意图。
图18显示为本发明的TSV转接板结构的制作方法中对第二载体进行减薄后所得结构的剖面示意图。
图19显示为本发明的TSV转接板结构的制作方法中去除第一载体后所得结构的剖面示意图。
图20显示为本发明的TSV转接板结构的制作方法中形成金属层后所得结构的剖面示意图。
图21显示为本发明的TSV转接板结构的制作方法中平坦化金属层所得结构的剖面示意图。
图22显示为本发明的TSV转接板结构的制作方法中形成第一大马士革层后所得结构的剖面示意图。
图23显示为本发明的TSV转接板结构的制作方法中进行第三次键合后所得结构的剖面示意图。
图24显示为本发明的TSV转接板结构的制作方法中将第三次键合后的结构翻转后所得结构的剖面示意图。
图25显示为本发明的TSV转接板结构的制作方法中去除第二载体后所得结构的剖面示意图。
图26显示为发明的TSV转接板结构的制作方法制作得到的TSV转接板结构的剖面结构示意图。
元件标号说明
101 芯片
102 TSV转接板
1 基材
11 第一绝缘层
12 第一光刻胶层
121 第一刻蚀窗口
13 第三绝缘层
14 第二光刻胶层
141 第二刻蚀窗口
2 第一载体
21 第二绝缘层
3 第二载体
31 导电层
4 通孔
41 第一盲孔
42 第二盲孔
5 金属层
51 通孔导电柱
6 阻挡层
7 大马士革层
71 介质层
72 金属互连层
8 第三载体
S1～S7 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图26。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本实施例提供一种TSV转接板结构的制作方法，请参阅图2，显示为该制作方法的步骤流程图，包括以下步骤：
S1：提供基材、第一载体及第二载体，所述基材包括相对设置的正面及背面；
S2：形成多个在水平方向上间隔排列的第一盲孔于所述基材中，所述第一盲孔自所述基材的正面开口并往所述基材的背面方向延伸；
S3：进行第一次键合以将所述第一载体键合于所述基材的正面，所述第一载体遮盖多个所述第一盲孔；
S4：形成多个第二盲孔于所述基材中，所述第二盲孔自所述基材的背面开口往所述基材的正面方向延伸，多个所述第二盲孔的位置与多个所述第一盲孔的位置一一对应且上下连通以形成多个通孔；
S5：进行第二次键合以将所述第二载体键合于所述基材的背面，所述第二载体遮盖多个所述通孔；
S6：去除所述第一载体以显露所述通孔在所述基材正面的开口；
S7：对多个所述通孔进行导电材料填充以形成多个通孔导电柱。
首先，请参阅图3，执行步骤S1，提供基材1、第一载体2及第二载体3(图3中未显示第一载体2及第二载体3，可结合参阅图8及图16)，所述基材1包括相对设置的正面及背面，所述基材1的材料包括但不限于硅或玻璃，本实施例中所述基材1为硅片。
作为示例，请参阅图4，本实施例中还包括于所述基材1的正面形成第一绝缘层11的步骤，所述第一绝缘层11的材料包括SiO2、SiON及SiN中的至少一种，本实施例中所述第一绝缘层11为采用化学气相沉积法形成的SiO2层，优选为采用PECVD法沉积TEOS生成的SiO2。形成第一绝缘层11的作用是便于后续键合第一载体2，能够提高键合效果并同时防止直接通过基材1进行键合可能对基材1结构或特性造成的不利影响，此外，所述第一绝缘层11还可充当后续形成所述第一盲孔41的硬掩膜层使用，由于为了形成高深宽比的通孔4，所述第一盲孔41的深度相对于普通半导体结构中的盲孔结构而言可能深度更深，在采用光刻胶层图形化以定义第一盲孔41的位置后采用干法刻蚀形成第一盲孔41的过程中可能会导致非盲孔区域的光刻胶层结构破损而对光刻胶层下方区域的结构造成破坏，因此，所述第一绝缘层11同时充当硬掩膜层使用。
请参阅图5至图7，执行步骤S2，形成多个在水平方向上间隔排列的第一盲孔41于所述基材1中，所述第一盲孔41自所述基材1的正面开口并往所述基材1的背面方向延伸，本实施例中，由于所述基材1的正面形成有所述第一绝缘层11，所述第一盲孔41即贯穿所述第一绝缘层11并延伸至所述基材1中，所述第一盲孔41的孔径及深度视实际需求和工艺设备的功能而定。
作为示例，形成所述第一盲孔41的方法包括激光钻孔及干法刻蚀中的至少一种，本实施例中采用干法刻蚀以形成所述第一盲孔41。
作为示例，形成多个在水平方向上间隔排列的第一盲孔41于所述基材1中包括以下步骤：
如图5所示，于所述第一绝缘层11远离所述基材1的一面形成第一光刻胶层12并图形化所述第一光刻胶层12以形成多个在水平方向上间隔排列的第一刻蚀窗口121；
如图6所示，基于多个所述第一刻蚀窗口121进行刻蚀以得到多个所述第一盲孔41；
如图7所示，去除图形化后的所述第一光刻胶层12并对所述第一盲孔41进行清洁和表面处理，其中清洁和表面改性处理为后续键合作准备以保证较好的键合效果。
作为示例，请参阅图8，本实施例中还包括于所述第一载体2的一面形成第二绝缘层21的步骤，所述第二绝缘层21位于所述第一载体2后续与所述基材1键合的表面上，所述第二绝缘层21的材料包括SiO2、SiON及SiN中的至少一种，优选地，所述第二绝缘层21的材质与所述第一绝缘层11的材质保持一致，能够达到较好的键合效果。
请参阅图9，执行步骤S3，进行第一次键合以将所述第一载体2键合于所述基材1的正面，所述第一载体2遮盖多个所述第一盲孔41，即将所述第一载体2具有所述第二绝缘层21的一面面向所述基材1正面以使所述第二绝缘层21与所述第一绝缘层11键合。在形成所述第一盲孔41后的所述基材1的一面键合所述第一载体2的目的是使所述第一载体2为所述基材1提供支撑作用，由于所述基材1中形成有多个第一盲孔41，若不为所述基材1提供一个支撑保护作用，直接基于所述基材1的背面形成多个与第一盲孔41连通的第二盲孔42，由于基材1的材质相对较脆，可能会由于所述基材1的材质特性导致基材1发生碎裂导致报废的风险。也就是所述第一次键合的方式为面对面键合(face to face，简称F2F)，通过在一定温度和压力下分子运动扩散进行键合。
作为示例，请参阅图10，进行第一次键合后还包括将执行步骤S3后所得结构翻转过来并对所述第一载体2、所述基材1进行减薄的步骤，对所述第一载体2的减薄基于所述第一载体2远离所述基材1的一面(未键合有所述第二绝缘层21的一面)进行，对所述基材1的减薄基于所述基材1的背面进行。将执行步骤S3后所得结构翻转过来是为了使键合于所述基材1正面的所述第一载体2位于所述基材1的下方以起支撑作用，并将所述基材1的背面暴露出来便于减薄处理和后续操作；对所述第一载体2进行减薄是在保证所述第一载体2能够为所述基材1提供支撑作用的前提下，提高操作的便捷性以提高制作效率；对所述基材1进行减薄的是为了保证最终制作完成的TSV转接板结构的总体厚度在可控范围之内，减薄后的所述基材1的整体厚度＜200μm，能够满足基本应用场合需求，当然，还可对所述基材1减薄的程度需要视TSV转接板的应用场合进行调整。
作为示例，请参阅图11，该制作方法还包括于所述基材1的背面形成第三绝缘层13的步骤，所述第三绝缘层13的材料包括SiO2、SiON及SiN中的至少一种，同理，所述第三绝缘层13的材质与所述第一绝缘层11的材质保持一致。本实施例中，所述第三绝缘层13位于减薄后的所述基材1的背面上方，所述第三绝缘层13的作用与所述第一绝缘层11的作用相同，即除了方便键合之外，还充当后续第二盲孔42形成过程中的硬掩膜层。
请参阅图12至图14，执行步骤S4，形成多个第二盲孔42于所述基材1中，所述第二盲孔42自所述基材1的背面开口并延伸至所述基材1中，多个所述第二盲孔42的位置与多个所述第一盲孔41的位置一一对应且上下连通以形成多个通孔4。本实施例中由于形成有所述第三绝缘层13，所述第二盲孔42即贯穿所述第三绝缘层13并延伸至所述基材1中且与所述第一盲孔41连通。
作为示例，形成所述第二盲孔42的方法包括激光钻孔及干法刻蚀中的至少一种，优选地，形成所述第二盲孔42的方法与形成所述第一盲孔41的方法保持一致，使得所述第一盲孔41及所述第二盲孔42的尺寸和孔壁形貌保持最大程度一致性，从而保证能够后续形成于所述通孔4中的通孔导电柱51的性能一致性。因此，本实施例中采用干法刻蚀形成所述第二盲孔42。
作为示例，所述第一盲孔41与所述第二盲孔42的孔径相同且所述第一盲孔41与所述第二盲孔42上下对准，从而使得所述通孔的侧壁不存在台阶，保证后续导电材料填充后的电学性能稳定性。
作为示例，所述通孔的深宽比大于10:1，包括但不限制于15:1、20:1、25:1，能够满足TSV板中高深宽比通孔结构的需求。
作为示例，该制作方法还包括于所述基材1的背面形成多个对准标记的步骤，该步骤基于减薄后的衬底背面进行，多个所述对准标记的位置与多个所述第一盲孔41的位置一一对应，以便于采用干法刻蚀形成第二盲孔42时，通过曝光机台的背部抓Mark方式对准从而保证形成的所述第二盲孔42与所述第一盲孔41完全对准。
作为示例，形成多个第二盲孔42于所述基材1中包括以下步骤：
如图12所示，于所述第三绝缘层13远离所述基材1的一面形成第二光刻胶层14并图形化所述第二光刻胶层14以形成多个在水平方向上间隔排列的第二刻蚀窗口141；
如图13所示，基于多个所述第二刻蚀窗口141进行刻蚀以得到多个所述第二盲孔42，所述第二盲孔42与所述第一盲孔41上下连通；
如图14所示，去除图形化后的所述第二光刻胶层14并对所述第二盲孔42进行清洁和表面处理，其中清洁和表面改性处理为后续键合作准备以保证较好的键合效果。
作为示例，请参阅图15，还还包括于所述通孔4的内壁形成阻挡层6的步骤(仅图15中显示有所述阻挡层6的剖面形貌，由于所述阻挡层6的厚度相对较薄，后续的图16～图25中省略了所述阻挡层6的结构)，所述阻挡层6的材料包括SiO2、SiON及SiN中的至少一种，所述阻挡层6的形成方法包括但不限于原子层沉积法。所述阻挡层6能够隔离基材1与后续步骤所述通孔4内填充金属层5形成的通孔导电柱51，避免导电柱51中金属离子扩散至基材1内导致电性电性失效等问题。此外，常规的工艺步骤中，待电镀填充的通孔的孔壁形成阻挡层后还需要在阻挡层远离孔壁的表面进一步形成电镀种子层以保证电镀质量，但是，电镀种子层的厚度过大或过小可能可能会产生反面影响，如容易直接封口在填充材料内部留下空洞或形成不连续缺陷影响导电柱的导电稳定性，本实施例中由于后续采用bottom-up电镀方式进行通孔填充，不需要在孔壁的阻挡层表面形成种子层，避免孔壁上形成的种子层影响填充过程并进一步影响所述通孔4的填充质量。
作为示例，请参阅图16，本实施例中还包括于所述第二载体3的表面形成导电层31的步骤，所述导电层31位于所述第二载体3后续与所述基材1键合的一面上，所述导电层31的材料包括TaN、Ta及Cu中的至少一种，本实施例中所述导电层31为TaN层及Cu层构成的复合结构，其中Cu层朝向所述基材1充当种子层以保证通孔填充质量(保证通孔内的填充是自下而上进行的)，TaN层提供导电性以保证所述基材1在电镀过程中一直处于导电状态从而保证电镀填充过程的顺利进行，所述第二载体同样能够起到对所述基材1的支撑保护作用。
请参阅图17，执行步骤S5，进行第二次键合以将所述第二载体3键合于所述基材1的背面，所述第二载体3遮盖多个所述通孔4。即将所述第二载体3具有所述导电层31一面与所述基材1的背面(减薄后的基材1的背面键合)键合，即所述第二次键合方式为背面对正面键合(backside to face，简称B2F)。
作为示例，请参阅图18，进行第二次键合后还包括将执行步骤S5后所得结构翻转过来并对所述第二载体3进行减薄的步骤，对所述第二载体3的减薄基于所述第二载体3远离所述基材1的一面(未设有所述导电层31的表面)进行。
请参阅图19，执行步骤S6，去除所述第一载体2以显露所述通孔4在所述基材1正面的开口，由于本实施例中形成有所述第二绝缘层21，去除所述第一载体2后还需去除所述第二绝缘层21，本实施例中去除所述第一载体2的方法包括研磨，即通过研磨逐渐去除所述第一载体2及所述第二绝缘层21直至显露出所述通孔4在所述基材1正面的开口时为止。
请参阅图20～21，执行步骤S7，对多个所述通孔4进行导电材料填充以形成多个通孔导电柱51。
作为示例，对多个所述通孔4进行导电材料填充以形成多个通孔导电柱51包括以下步骤：
如图20所示，基于所述基材1的正面进行电镀以形成金属层5，所述金属层5自多个所述通孔4的底部自下而上沉积至填满多个所述通孔4以形成多个所述通孔导电柱51；
如图21所示，平坦化所述金属层5以使所述金属层5远离所述第二载体3的一面与所述第一绝缘层11远离所述基材1的一面平齐。即本实施例中采用bottom up方式进行导电材料的电镀填充，一方面能够在所述导电层31中的Cu层的作用下，实现超填充(即所述通孔4中的填充由下而上进行)，防止由于所述通孔4的高深宽比结构特性导致的在采用传统电镀方法进行填充时通孔4提前封口情况的发生，有效避免通孔导电柱51内部存在空洞或空隙等缺陷，从而保证TSV转接板的电学性能；另一方面，采用该方式进行导电材料填充能够在一步电镀工艺中即完成具有高深宽比特性的所述通孔4的完整填充，能够保证形成的通孔导电柱51内部结构一致性和完整性(不存在间隙)，从而保证通孔导电柱51的优良电学性能，还能够有效节约工艺步骤。此外，采用bottom up方式填充所述通孔4后，超出所述通孔4的位于所述基材1正面开口的部分的导电材料厚度较薄，进行CMP平坦化时能够减少工艺时间并保证平坦化效果。
作为示例，请参阅图22至图26，该制作方法还包括于所述基材1的至少一面形成大马士革层7的步骤，所述大马士革层7包括介质层71及位于所述介质层中的金属互连层72，所述金属互连层72与所述通孔导电柱51电连接。所述大马士革层7的作用是对TSV转接板内部的导电通道进行重新分配以便于使用不同的应用需求，本实施例中在所述基材1的正面及背面均形成一层大马士革层7，当然在其他实施例中也可以不设置大马士革层7或仅在所述基材1的其中一面设置大马士革层7，根据实际需要进行选择，具体包括以下步骤：
如图22所示，形成第一大马士革层于所述基材1的正面，所述第一大马士革层中的金属互连层与多个所述通孔导电柱51的上端连接；
如图23所示，提供第三载体8并进行第三次键合以将所述第三载体8键合于所述第一大马士革层上。进行第三次键合的方法包括临时键合，所述第三载体8的材质包括玻璃、硅等，此外，如图24所示，进行第三次键合后还包括把键合有所述第三载体8的结构翻转的步骤。
如图25所示，去除所述第二载体3以显露出所述通孔导电柱51朝向所述第二载体3的一端(即所述通孔导电柱51的下端)；
如图26所示，于所述基材1的背面形成第二大马士革层，所述第二大马士革层中的金属互连层与多个所述通孔导电柱51的下端连接，并去除所述第三载体8以得到TSV转接板。
作为示例，进行第三次键合的方法包括临时键合法，所谓的临时键合是指所述第三载体8与所述第一大马士革层之间的键合力度适中，并可以采取相对较为温和的解键合方法进行解键合以移除所述第三载体8，例如，在所述第三载体8的一面形成依次形成解键合层和临时键合胶层，将所述第一大马士革层远离所述基材的一面临时键合于所述第三载体上，后续通过激光穿过所述第三载体的背面作用于解键合层上使解键合层与临时键合胶层分离从而移除所述第八载体8，后续通过去胶液去除所述临时键合胶层，从而保证所述第一大马士革层的结构和性能完整性，防止去除所述第三载体8的过程中对所述第一大马士革层的结构造成损坏，影响所述TSV转接板的使用性能。
本实施例的TSV转接板结构的制作方法，能够制作得到高深宽比的TSV转接板结构，且在对其中的通孔进行导电材料填充时能够避免传统PVD工艺对通孔侧壁覆盖性差的问题，提高产品良率和性能。
综上所述，本发明的TSV转接板结构的制作方法，能够制作得到高深宽比的TSV转接板结构，且在对其中的通孔进行导电材料填充时能够避免传统PVD工艺对通孔侧壁覆盖性差的问题，提高产品良率和性能，能够满足特殊需求的封装结构的应用需求，有效拓展了TSV转接板的应用领域，所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种TSV转接板结构的制作方法，其特征在于，包括以下步骤：
提供基材、第一载体及第二载体，所述基材包括相对设置的正面及背面；
形成多个在水平方向上间隔排列的第一盲孔于所述基材中，所述第一盲孔自所述基材的正面开口并往所述基材的背面方向延伸；
进行第一次键合以将所述第一载体键合于所述基材的正面，所述第一载体遮盖多个所述第一盲孔；
形成多个第二盲孔于所述基材中，所述第二盲孔自所述基材的背面开口往所述基材的正面方向延伸，多个所述第二盲孔的位置与多个所述第一盲孔的位置一一对应且上下连通以形成多个通孔；
进行第二次键合以将所述第二载体键合于所述基材的背面，所述第二载体遮盖多个所述通孔；
去除所述第一载体以显露所述通孔在所述基材正面的开口；
对多个所述通孔进行导电材料填充以形成多个通孔导电柱。
2.根据权利要求1所述的TSV转接板结构的制作方法，其特征在于：所述通孔的深宽比大于10:1。
3.根据权利要求1所述的TSV转接板结构的制作方法，其特征在于：还包括形成第一绝缘层、第二绝缘层及第三绝缘层的步骤，第一绝缘层位于所述基材的正面，所述第二绝缘层位于所述第一载体的表面，在所述第一次键合过程中将所述第一载体具有所述第二绝缘层的一面面向所述基材正面以使所述第二绝缘层与所述第一绝缘层键合；所述第三绝缘层位于所述基材的背面，在所述第二次键合过程中将所述第二载体面向所述基材正面以使所述第二载体与所述第三绝缘层键合。
4.根据权利要求3所述的TSV转接板结构的制作方法，其特征在于：所述第一绝缘层的材料包括SiO2、SiON及SiN中的至少一种，所述第二绝缘层的材料包括SiO2、SiON及SiN中的至少一种，所述第三绝缘层的材料包括SiO2、SiON及SiN中的至少一种。
5.根据权利要求1所述的TSV转接板结构的制作方法，其特征在于：在进行所述第二次键合前还包括于所述通孔的内壁形成阻挡层的步骤。
6.根据权利要求1所述的TSV转接板结构的制作方法，其特征在于，所述第二载体的表面设有导电层，在所述第二次键合过程中将所述第二载体具有所述导电层的一面与所述基材的背面键合；对多个所述通孔进行导电材料填充以形成多个通孔导电柱包括以下步骤：
基于所述基材的正面进行电镀以形成金属层，所述金属层自多个所述通孔的底部自下而上沉积至填满多个所述通孔以形成多个所述通孔导电柱；
平坦化所述金属层以使所述金属层远离所述第二载体的一面与所述第一绝缘层远离所述基材的一面平齐。
7.根据权利要求6所述的TSV转接板结构的制作方法，其特征在于：所述导电层的材料包括TaN、Ta及Cu中的至少一种。
8.根据权利要求1所述的TSV转接板结构的制作方法，其特征在于，在进行所述第一次键合后还包括以下步骤：减薄所述基材的背面、减薄所述第一载体远离所述基材的一面；在进行所述第二次键合后还包括减薄所述第二载体远离所述基材的一面的步骤。
9.根据权利要求1所述的TSV转接板结构的制作方法，其特征在于：还包括于所述基材的背面形成多个对准标记的步骤，多个所述对准标记的位置与多个所述第一盲孔的位置一一对应。
10.根据权利要求1所述的TSV转接板结构的制作方法，其特征在于，还包括于所述基材的至少一面形成大马士革层的步骤，所述大马士革层包括介质层及位于所述介质层中的金属互连层，所述金属互连层与所述通孔导电柱电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310533200.2A CN116544178A (zh) | 2023-05-11 | 2023-05-11 | 一种tsv转接板结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310533200.2A CN116544178A (zh) | 2023-05-11 | 2023-05-11 | 一种tsv转接板结构的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116544178A true CN116544178A (zh) | 2023-08-04 |
Family
ID=87457443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310533200.2A Pending CN116544178A (zh) | 2023-05-11 | 2023-05-11 | 一种tsv转接板结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116544178A (zh) |
-
2023
- 2023-05-11 CN CN202310533200.2A patent/CN116544178A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105023917B (zh) | 晶圆上芯片封装件及其形成方法 | |
| US8519461B2 (en) | Device with post-contact back end of line through-hole via integration | |
| EP2194574B1 (en) | Method for producing interconnect structures for integrated circuits | |
| CN100570846C (zh) | 高深宽比三维垂直互连及三维集成电路的实现方法 | |
| US9202752B2 (en) | Semiconductor device with first and second semiconductor substrates | |
| KR101137624B1 (ko) | 비아 구조 및 그것을 형성하는 비아에칭 방법 | |
| US8836085B2 (en) | Cost-effective TSV formation | |
| US9633929B2 (en) | TSV formation | |
| US20170084489A1 (en) | Device with Through-Substrate Via Structure and Method for Forming the Same | |
| EP2826066B1 (en) | Semiconductor devices with close-packed via structures having in-plane routing and method of making same | |
| SE537874C2 (sv) | CTE-anpassad interposer och metod att tillverka en sådan | |
| CN102484095B (zh) | 半导体衬底中的通孔及导电布线层 | |
| CN101847597A (zh) | 集成电路结构 | |
| US20130249047A1 (en) | Through silicon via structure and method for fabricating the same | |
| CN103346120A (zh) | 一种利用化学刻蚀露出tsv头部的方法及相应器件 | |
| CN111968953A (zh) | 硅通孔结构及其制备方法 | |
| CN112397445B (zh) | Tsv导电结构、半导体结构及制备方法 | |
| US20060267190A1 (en) | Semiconductor device, laminated semiconductor device, and method for producing semiconductor device | |
| US11315904B2 (en) | Semiconductor assembly and method of manufacturing the same | |
| CN116544178A (zh) | 一种tsv转接板结构的制作方法 | |
| CN112420645B (zh) | 半导体器件及其制作方法 | |
| TW202232660A (zh) | 半導體裝置、半導體結構及其製造方法 | |
| KR100363696B1 (ko) | 반도체장치의 다층 금속배선 형성방법 | |
| CN111081676A (zh) | 一种防漏电tsv背面露头结构及其制造方法 | |
| US20220415670A1 (en) | Adapter board for packaging and method manufacturing the same, and semiconductor packaging structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |