CN101924094B - 半导体器件和制造半导体器件的方法 - Google Patents

半导体器件和制造半导体器件的方法 Download PDF

Info

Publication number
CN101924094B
CN101924094B CN201010166522.0A CN201010166522A CN101924094B CN 101924094 B CN101924094 B CN 101924094B CN 201010166522 A CN201010166522 A CN 201010166522A CN 101924094 B CN101924094 B CN 101924094B
Authority
CN
China
Prior art keywords
insulating barrier
interconnection
film
semiconductor device
air gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010166522.0A
Other languages
English (en)
Other versions
CN101924094A (zh
Inventor
宇佐美达矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101924094A publication Critical patent/CN101924094A/zh
Application granted granted Critical
Publication of CN101924094B publication Critical patent/CN101924094B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及半导体器件和制造半导体器件的方法。互连被提供在第一绝缘层中并且互连的上表面比第一绝缘层的上表面高。气隙被布置在互连和第一绝缘层之间。第二绝缘层至少形成在第一绝缘层和气隙的上方。第二绝缘层没有覆盖互连。蚀刻停止膜至少形成在第二绝缘层的上方。蚀刻停止膜被形成在第二绝缘层和互连的上方。第三绝缘层形成在蚀刻停止膜的上方。通孔被提供在第三绝缘层中以被连接至互连。

Description

半导体器件和制造半导体器件的方法
本申请基于日本专利申请No.2009-106389，其内容在此通过引用并入。
技术领域
本发明涉及气隙被提供在其中提供有互连的绝缘膜和互连之间的半导体器件和制造半导体器件的方法。
背景技术
随着半导体器件的尺寸的减少，互连之间的间隙已经被减少。当互连之间的间隙被减少时，互连之间的电容增加，这导致信号延迟。作为用于减少互连之间的电容的技术的示例，气隙被提供在互连和其中提供有互连的绝缘膜之间。
美国专利申请公开No.2008/0076258公布了下述结构，其中，当其中提供互连的沟槽形成在绝缘膜中时，在沟槽的侧壁上形成损坏层，并且在形成互连之后移除损坏层，从而在互连和绝缘膜之间形成气隙。
日本未经审查的专利公开No.2008-300652公布下述结构，其中，催化特性膜形成在其中提供互连的沟槽的侧面和底面上，用作互连的Cu膜形成在催化特性膜上，并且移除沟槽侧面上的催化特性膜，从而在互连和绝缘膜之间形成气隙。
日本未经审查的专利公开No.2008-205458公布了下述结构，其中金属帽形成在互连的上方，损坏其中提供有互连的绝缘膜的表面，并且移除被损坏的表面，这不是用于形成气隙的技术。
发明人发现下述问题。如图14A中所示，当通孔421和互连沟槽422被形成在被提供在其中形成有气隙402的互连层400上的互连层420中时，出现互连层400的互连404和通孔421之间的位置偏差。根据位置偏差的程度在通孔421的底部上形成被连接至气隙402的上部的开口区域424。在其中形成开口区域424的结构中，如图14B中所示，当扩散阻挡金属膜430和种子膜432被形成在通孔421和互连沟槽422中时，扩散阻挡金属膜430和种子膜432没有被形成在开口区域424中和开口区域424的周围。结果，在互连434中形成空洞426。因此，需要的是，即使当出现互连404和通孔421之间的位置偏差时，防止被连接至气隙402的区域被形成在通孔421的底部上。
发明内容
在本发明的一个实施例中，提供了一种半导体器件，包括：第一绝缘层；互连，该互连被提供在第一绝缘层中并且具有比第一绝缘层的上表面高的上表面；气隙，该气隙被提供在互连和第一绝缘层之间；第二绝缘层，该第二绝缘层至少被形成在第一绝缘层和气隙的上方；蚀刻停止膜，该蚀刻停止膜被至少形成在第二绝缘层的上方；第三绝缘层，该第三绝缘层被形成在蚀刻停止膜的上方；以及通孔，该通孔至少被提供在第三绝缘层中并且被连接至互连。
当通孔形成在第三绝缘层中时，第三绝缘层被蚀刻以形成连接孔并且被布置在连接孔的底部的蚀刻停止膜被蚀刻。在上述实施例中，互连的上表面比第一绝缘层的上表面高。因此，互连的上表面比气隙的上端高，并且在厚度方向上蚀刻停止膜与气隙分离。第二绝缘层被布置在蚀刻停止膜和气隙之间。因此，即使当用作通孔的连接孔被形成在第三绝缘层中并且在平面图中连接孔重叠气隙时出现通孔和互连之间的位置偏差，当被布置在连接孔的底部上的蚀刻停止膜被移除时第二绝缘层用作蚀刻停止层。结果，能够防止气隙和连接孔之间的连接。
在本发明的另一实施例中，提供了一种制造半导体器件的方法。该方法包括：形成第一绝缘层；在第一绝缘层中形成沟槽；在沟槽中形成互连；在第一绝缘层和互连之间形成间隔并且将互连的上表面布置在比第一绝缘层的上表面高的位置处；在间隔中形成气隙并且至少在第一绝缘层和互连的上方形成第二绝缘层；至少在第二绝缘层的上方形成蚀刻停止膜；在蚀刻停止膜的上方形成第三绝缘层，以及至少在第三绝缘层中形成通孔以被布置在互连的上方。
根据本发明的上述示例性实施例，即使当用作通孔的连接孔被形成在第三绝缘层中时出现通孔和互连之间的位置偏差，也能够防止气隙和通孔之间的连接。
附图说明
结合附图，根据某些优选实施例的以下描述，本发明以上和其它方面、优点和特征将更加明显，其中：
图1是示出根据本发明的第一实施例的半导体器件的结构的横截面图；
图2A和图2B是示出制造图1中所示的半导体器件的方法的横截面图；
图3A和图3B是示出图2A和图2B的接下来的工艺的横截面图；
图4A和图4B是示出图3A和图3B的接下来的工艺的横截面图；
图5A和图5B是示出图4A和图4B的接下来的工艺的横截面图；
图6A和图6B是示出图5A和图5B的接下来的工艺的横截面图；
图7是示出根据本发明的第二实施例的半导体器件的结构的横截面图；
图8A和图8B是示出根据本发明的第三实施例的半导体器件的制造方法的横截面图；
图9A和图9B是示出图8A和图8B的接下来的工艺的横截面图；
图10是示出图9A和图9B的接下来的工艺的横截面图；
图11A和图11B是根据本发明的第四实施例的半导体器件的制造方法的横截面图；
图12是示出图11A和图11B的接下来的工艺的横截面图；
图13是示出根据本发明的第五实施例的半导体器件的结构的横截面图；以及
图14A和图14B是当连接孔和气隙被相互连接时的问题的横截面图。
具体实施方式
现在在此将参考示例性实施例来描述本发明。本领域的技术人员将会理解能够使用本发明的教导完成许多可替选的实施例并且本发明不限于为解释性目的而示出的实施例。
在下文中，将会参考附图描述本发明的示例性实施例。在附图中，通过相同的附图标记来表示相同的组件并且将不会重复其描述。
(第一示例性实施例)
图1是示出根据本发明的第一实施例的半导体器件的结构的横截面图。半导体器件包括第一绝缘层120、互连162、气隙128、第二绝缘层200、蚀刻停止膜210、第三绝缘层220、以及通孔262。互连162被提供在第一绝缘层120中，并且互连162的上表面比第一绝缘层120的上表面高。气隙128被布置在互连162与第一绝缘层120之间。第二绝缘层200至少形成在第一绝缘层120和气隙128上。在图1中所示的示例中，第二绝缘层200没有覆盖互连162。蚀刻停止膜210至少形成在第二绝缘层200上。在图1中所示的示例中，蚀刻停止膜210形成在第二绝缘层200和互连162上。第三绝缘层220形成在蚀刻停止膜210上。通孔262被提供在第三绝缘层220中并且被连接至互连162。
在图1中所示的示例中，第二绝缘层200的一部分被掩埋在互连162和第一绝缘层120之间。气隙128形成在被布置在互连162和第一绝缘层120之间的第二绝缘层200中。然而，不同于图1中所示的示例，第二绝缘层200可以不被掩埋在互连162和第一绝缘层120之间，而是第二绝缘层200可以形成为覆盖互连162和第一绝缘层120之间的间隔，从而形成气隙128。在图1中所示的示例中，认为有可能实际上形成了此结构。
互连162被提供在形成在第一绝缘层120中的沟槽122中，并且通孔262被提供在形成在第三绝缘层220中的连接孔221中。沟槽222形成在第三绝缘层220中以被布置在连接孔221的上方。被连接至通孔262的互连264被提供在沟槽222中。在图1中所示的示例中，通过相同的工艺形成通孔262和互连264。
通过镀的方法形成互连162、通孔262、以及互连264。具体地，互连162包括种子膜161。扩散阻挡金属膜160形成在种子膜161和沟槽122之间。类似地，通孔262和互连264包括种子膜261。扩散阻挡金属膜260形成在沟槽222和连接孔221，与种子膜261之间。例如，互连162、通孔262、以及互连264是Cu膜。例如，扩散阻挡金属膜160和260中的每一个是按顺序层压的TaN膜和Ta膜的多层膜。
第一绝缘层120、第二绝缘层200、以及第三绝缘层220是低介电常数膜。例如，第一绝缘层120、第二绝缘层200、以及第三绝缘层220中的每一个是SiCOH膜、SiCOHN膜、或者多孔膜并且具有等于或者小于3.5，优选地，等于或者小于2.7的相对介电常数。第一绝缘层120形成在蚀刻停止膜100上。蚀刻停止膜100形成在底层绝缘膜10上。例如，底层绝缘膜10是用于形成被提供在互连162的下方的互连层的绝缘膜。
图2A至图6B是示出制造图1中所示的半导体器件的方法的横截面图。在制造半导体器件的方法中，首先，形成第一绝缘层120。然后，在第一绝缘层120中形成沟槽122。然后，在沟槽122中提供互连162。然后，在第一绝缘层120和互连162之间形成间隔并且互连162的上表面被布置在比第一绝缘层120的上表面高的位置处。然后，间隔被填充有绝缘体以形成气隙128并且在第一绝缘层120和互连162上形成第二绝缘层200。然后，在第二绝缘层200上形成蚀刻停止膜210，并且在蚀刻停止膜210上形成第三绝缘层220。然后，在第三绝缘层220中形成被布置在互连162的上方的通孔262。
接下来，将会详细地描述制造方法。
首先，如图2A中所示，在底层绝缘膜10上形成蚀刻停止膜100。例如，蚀刻停止膜100是SiCN膜或者SiCNH膜。然而，蚀刻停止膜100可以是SiN膜、SiNH膜，或者SiCOH膜。SiCOH膜的碳浓度比形成第一绝缘层120的SiCOH膜的高。例如，碳浓度等于或者大于20at％并且等于或者小于45at％。然后，在蚀刻停止膜100上形成第一绝缘层120和二氧化硅层140。然后，在二氧化硅层140上形成抗反射膜150。然后，在抗反射膜150上形成光致抗蚀剂膜50，并且曝光并且显影光致抗蚀剂膜50以在光致抗蚀剂膜50中形成开口图案。
然后，如图2B中所示，使用光致抗蚀剂膜50作为掩模对抗反射膜150、二氧化硅层140以及第一绝缘层120执行干法蚀刻。氟碳气体被用作蚀刻用气体。这样，沟槽122被形成在第一绝缘层120中。然后，通过使用包括氧气的气体的等离子灰化移除光致抗蚀剂膜50和抗反射膜150。
然后，如图3A中所示，通过干法蚀刻移除被布置在沟槽122的底部上的蚀刻停止膜100。在此工艺中，二氧化硅层140的一部分被移除。然后，通过用于光致抗蚀剂膜的剥离剂清洁沟槽122。剥离剂是胺基溶液。
在图3A中所示的状态下，在被布置在沟槽122的侧壁上的第一绝缘层120上形成第一损坏层124。第一损坏层124是通过第一绝缘层120的碳浓度的减少产生的低碳层。
然后，如图3B中所示，在沟槽122中提供扩散阻挡金属膜160和互连162。此工艺的详细情况如下。首先，通过例如溅射方法在沟槽122的侧壁和底部上以及二氧化硅层140上形成扩散阻挡金属膜160。然后，例如，通过溅射方法在扩散阻挡金属膜160上形成种子膜161。然后，使用种子膜161作为种子执行镀的工艺以形成导电膜。然后，通过化学机械抛光(CMP)方法移除被布置在二氧化硅层140的上方的导电膜、种子膜161、扩散阻挡金属膜160、以及二氧化硅层140。在此状态下，第一绝缘层120的表面被曝露。
然后，如图4A中所示，在第一绝缘层120的表面上形成第二损坏层126。第二损坏层126是通过第一绝缘层120的碳浓度的减少生成的低碳层并且通过例如利用包括氢气的等离子体处理第一绝缘层120的表面来形成该第二损坏层126。在这样的情况下，例如，氨气被用作等离子体气体的至少一部分。
然后，如图4B中所示，通过湿法蚀刻移除第一损坏层124和第二损坏层126。例如，稀释氟氢酸DHF)被用作蚀刻剂。通过上述工艺在第一绝缘层120中形成布置在互连162和第一绝缘层120之间的间隔125。另外，互连162的上表面比第一绝缘层120的上表面高。通过干法蚀刻可以移除第一损坏层124和第二损坏层126。
然后，如图5A中所示，在第一绝缘层120、间隔125、以及互连162上形成蚀刻停止膜200。例如通过等离子体CVD方法形成第二绝缘膜200。在此状态下，第二绝缘层200的被布置在第一绝缘层120上的部分的上表面高于互连162的上表面。通过此工艺在间隔125中形成气隙128。第二绝缘层200的一部分进入间隔125中。然而，根据用于形成第二绝缘层200的条件第二绝缘层200可以不进入间隔125中。
然后，如图5B中所示，通过化学机械抛光(CMP)方法移除并且抛光第二绝缘层200的外层。在图5B中所示的示例中，由于被布置在互连162上的第二绝缘层200被移除，所以互连162从第二绝缘层200暴露。然而，在气隙128上剩余有第二绝缘层200。
然后，如图6A中所示，在第二绝缘层200和互连162上形成蚀刻停止膜210。例如，蚀刻停止膜210是SiCN膜并且例如通过等离子体CVD方法形成。然后，例如，通过等离子体CVD方法在蚀刻停止膜210上形成第三绝缘层220。例如，第三绝缘层220是SiCOH膜。
然后，如图6B中所示，例如，通过等离子体CVD方法在第三绝缘层220上形成二氧化硅层240。然后，例如，通过双镶嵌方法在第三绝缘层220中形成连接孔221和沟槽222。连接孔221被布置在互连162的上方。
当执行蚀刻以形成互连孔221时，首先，使用蚀刻停止膜210作为阻挡蚀刻第三绝缘层220。这样，在第三绝缘层220中形成连接孔221，但是蚀刻停止膜210保留在连接孔221的底部上。然后，通过蚀刻移除保留在连接孔221的底部上的蚀刻停止膜210。
在此工艺中，如图6B中所示，当在平面图中看到时，出现连接孔221和互连162之间的位置偏差，这使得在平面视图中连接孔221重叠气隙128。然而，在本实施例中，第二绝缘层200被布置在气隙128和蚀刻停止膜210之间。因此，当被布置在连接孔221的底部上的蚀刻停止膜210被移除时，第二绝缘层200用作蚀刻停止层，并且防止了气隙128和连接孔221之间的连接。
然后，如图1中所示，扩散阻挡金属膜260和通孔262被提供在连接孔221中，并且扩散阻挡金属膜260和互连264被提供在沟槽222中。此工艺的详细情况如下。首先，例如，通过溅射方法将扩散阻挡金属膜260形成在连接孔221和沟槽222的侧壁和底部上，以及在二氧化硅层240上(例如，参见图6B)。然后，例如，通过溅射方法将种子膜261形成在扩散阻挡金属膜260上。然后，使用种子膜261作为种子执行镀的工艺以形成导电膜。然后，通过CMP方法移除二氧化硅层240上的导电膜、种子膜261、扩散阻挡金属膜260、以及二氧化硅层240。
接下来，将会描述本实施例的操作和效果。根据本实施例，在形成第二绝缘层200之前，互连162的上表面被布置在比第一绝缘层120的上表面高的位置处。因此，即使当通过CMP方法抛光并且移除第二绝缘层200的外层时，在气隙128上也剩余第二绝缘层200的一部分。因此，即使当出现连接孔221和互连162之间的位置偏差并且在平面图中连接孔221重叠气隙128时，在当被布置在连接孔221的底部上的蚀刻停止膜210被移除时第二绝缘层200用作蚀刻停止层，并且防止气隙128和连接孔221之间的连接。
因此，能够防止其中扩散阻挡金属膜260和种子膜261没有被形成在连接孔221的底部和侧壁中的区域的产生。结果，能够防止在通孔262中形成空间。
在本实施例中，由于通过第二绝缘层200形成气隙128，因此没有必要为了形成气隙128形成另一个膜。因此，能够防止用于制造半导体器件的工艺的数目的增加。
在第一绝缘层120的上表面上形成第二损坏层126，并且第二损坏层126被移除使得互连162的上表面比第一绝缘层120的上表面高。通过与用于移除第一损坏层124和形成用于形成气隙128的间隔125相同的工艺来执行第二损坏层126的移除。因此，能够防止用于制造半导体器件的工艺的数目的增加。
通过包括氢气的等离子体来处理第一绝缘层120以形成第二损坏层126。因此，当形成第二损坏层126时，能够防止损坏层，例如，氧化层被形成在互连162的表面上。
具有低介电常数的第二绝缘层200被布置在通过减少低于互连162的上表面的第一绝缘层120的上表面形成的间隔中，即，互连162的上部之间的间隔中。因此，能够防止互连162之间的电容的增加。
(第二实施例)
图7是示出根据本发明的第二实施例的半导体器件的结构的横截面图。除了下述要点之外半导体器件具有与根据第一实施例的相同的结构。首先，底层绝缘膜10是其中形成被连接至互连162的通孔的绝缘膜。因此，根据第一实施例的蚀刻停止膜100没有被形成在底层绝缘膜10和第一绝缘层120之间。
第三绝缘层220包括层间绝缘层224和互连层绝缘层226。通孔262被提供在层间绝缘层224中，并且互连264被提供在互连层绝缘层226中。气隙320被形成在互连264和互连层绝缘层226之间，并且绝缘层300和蚀刻停止膜310被形成在互连层绝缘层226上。通过绝缘层300形成气隙302。形成气隙302、绝缘层300、以及蚀刻停止膜310的方法与形成气隙128、第二绝缘层200、以及蚀刻停止膜210的相同。互连层绝缘层226的上表面低于互连264的上表面。减少低于互连264的上表面的互连层绝缘层226的上表面的方法与减少低于互连162的上表面的第一绝缘层120的上表面的相同。
在本实施例中，也能够获得与第一实施例相同的效果。另外，由于气隙302也被形成在互连264和互连层绝缘层226之间，所以能够减少被布置在与其中布置互连264的同一层中的互连之间的电容。
(第三实施例)
图8A至图10是示出根据本发明的第三实施例的制造半导体器件的方法的横截面图。如图10中所示，通过该方法制造的半导体器件具有与根据第一实施例的半导体器件相同的结构，不同之处在于金属帽膜164被提供在互连162上。例如，金属帽膜164是CoWP膜。或者，金属帽膜164可以是镀有镍基材料的膜或者CoWB膜。
首先，如图8A中所示，蚀刻停止膜100、第一绝缘层120、沟槽122、第一损坏层124、扩散阻挡金属膜160、种子膜161、以及互连162被形成在底层绝缘膜10上。形成组件的工艺与第一实施例中的相同。
然后，如图8B中所示，通过化学镀方法将金属帽膜164选择性地形成在互连162上。在此工艺中，沉积物165不可避免地形成在第一绝缘层120上。通过选择性CVD方法可以形成金属帽膜164。在这样的情况下，金属帽膜164可以由W或者Co制成。另外，金属帽膜164可以由从Si、Ag、Mg、Be、Zn、Pd、Cd、Au、Hg、Pt、Zr、Ti、Sn、Ni以及Fe选择的至少一个制成。
然后，如图9A中所示，第二损坏层126形成在第一绝缘层120的表面上。形成第二损坏层126的方法与第一实施例中的相同。
然后，如图9B中所示，移除第一损坏层124和第二损坏层126。移除层的方法与第一实施例中的相同。在此工艺中，沉积165和第二损坏层126一起被移除。
然后，如图10中所示，形成第二绝缘层200、蚀刻停止膜210、第三绝缘层220、连接孔221、沟槽222、扩散阻挡金属膜260、种子膜261、通孔262、以及互连264。形成组件的方法与第一实施例中的相同。然而，在本实施例中，扩散阻挡金属膜260不是被按顺序层压的TaN膜和Ta膜的多层膜，而可以是，例如，SiCH膜。
根据本实施例，也能够获得与第一实施例相同的效果。由于在金属帽膜164形成在互连162上之后形成第二绝缘层200，所以第二绝缘层200的被布置在气隙128的上方的部分比根据第一实施例的厚。因此，即使当在平面图中互连孔221重叠气隙128时，也能够防止当被布置在连接孔221的底部上的蚀刻停止膜210被移除时气隙128和连接孔221之间的连接。
由于金属帽膜164被形成在互连162上，所以互连162的抗电迁移性提高了。另外，由于金属帽膜164还用作互连162的扩散阻挡金属膜，因此能够使用具有低介电常数的SiCH膜作为扩散阻挡金属膜260。
在本实施例中，各层的结构与根据第二实施例的相同。
(第四实施例)
图11A、图11B以及图12是示出根据本发明的第四实施例的半导体器件的制造方法的横截面图。根据本实施例的半导体器件的制造方法与根据第一实施例的相类似，不同之处在于，当通过CMP方法移除第二绝缘层200的外层时，第二绝缘层200保留在互连162上。即，在本实施例中制造的半导体器件中，互连162的外表面覆盖有第二绝缘层200并且通孔262的下部被提供在第二绝缘层200中，下面将会详细地加以描述。
首先，如图11A中所示，在底层绝缘膜10上形成蚀刻停止膜100、第一绝缘层120、沟槽122、扩散阻挡金属膜160、种子膜161、互连162、间隔125、气隙128、以及第二绝缘层200。形成组件的方法与第一实施例中的相同。在图11A中所示的状态中，互连162的上表面比第一绝缘层120的上表面高。使互连162的上表面高于第一绝缘层120的上表面的方法与第一实施例中的相同。
然后，如图11B中所示，通过CMP方法移除并且抛光第二绝缘层200的外层。在这样的情况下，第二绝缘层200保留在互连162上。例如，被布置在互连162上的第二绝缘层200的厚度等于或者大于5nm并且等于或者小于50nm，其小于第三绝缘层220的厚度。
然后，如图12中所示，形成蚀刻停止膜210、第三绝缘层220、互连孔221、沟槽222、扩散阻挡金属膜260、种子膜261、通孔262、以及互连264。形成组件的方法与第一实施例中的相同，不同之处在于，在形成连接孔221的工艺中，在蚀刻停止膜210被蚀刻之后，第二绝缘层200被蚀刻以将连接孔221的底部布置在第二绝缘层200中。
在本实施例中，当被布置在连接孔221的底部上的蚀刻停止膜210被移除时，第二绝缘层200用作蚀刻停止层。为了将互连162暴露于连接孔221的底部需要最后移除蚀刻停止膜210。互连162的上表面高于第一绝缘层120的上表面。因此，被布置在气隙128的上方的第二绝缘层200的部分比被布置在互连162的上方的另一部分厚。因此，即使当在平面图中连接孔221重叠气隙128时，能够防止当第二绝缘层200被蚀刻以将互连162暴露于连接孔221的底部时气隙128和连接孔221之间的连接。
另外，由于第二绝缘层200保留在互连162上，在使用CMP方法移除第二绝缘层200的外层的工艺中没有必要考虑互连162和第二绝缘层200之间的选择性。
第二绝缘层200围绕互连162和其上表面。因此，能够进一步减少互连162之间的电容。
在本实施例中，各层的结构与根据第二实施例的相同。
(第五实施例)
图13是示出根据本发明的第五实施例的半导体器件的结构的横截面图。根据本实施例的半导体器件具有与在第四实施例中制造的半导体器件相同的结构，不同之处在于金属帽膜164被提供在互连162上。第二绝缘层200保留在金属帽膜164上。形成金属帽膜164的方法与第三实施例中的相同。
在本实施例中，也能够获得与第四实施例相同的效果。与第四实施例相比较，第二绝缘层200的被布置在气隙128的上方的部分的厚度比被布置在互连162的上方的另一部分的厚度大与金属帽膜164的厚度相对应的值。因此，即使当在平面图中连接孔221重叠气隙128时，能够防止当被布置在连接孔221的底部上的第二绝缘层200被移除时气隙128和连接孔221之间的连接。
由于扩散阻挡金属膜160和金属帽膜164围绕互连162，所以能够防止形成互连162的金属材料扩散到第二绝缘层200。
在本实施例中，各层的结构可以与根据第二实施例的相同。
参考附图已经描述本发明的实施例，但是本发明不限于此。可以使用除了上述之外的各种结构。
显然的是，本发明不限于上述实施例，并且可以在不脱离本发明的范围和精神的情况下进行修改和变化。

Claims (21)

1.一种半导体器件，包括：
第一绝缘层；
互连，所述互连被提供在所述第一绝缘层中并且具有比所述第一绝缘层的上表面高的上表面；
气隙，所述气隙被提供在所述互连和所述第一绝缘层之间；
第二绝缘层，所述第二绝缘层至少被形成在所述第一绝缘层和所述气隙的上方；
蚀刻停止膜，所述蚀刻停止膜至少被形成在所述第二绝缘层的上方；
第三绝缘层，所述第三绝缘层被形成在所述蚀刻停止膜的上方；以及
通孔，所述通孔至少被提供在所述第三绝缘层中并且被连接至所述互连，
其中所述气隙被形成在所述第二绝缘层中。
2.根据权利要求1所述的半导体器件，
其中所述第二绝缘层具有等于或者小于3.5的相对介电常数。
3.根据权利要求1所述的半导体器件，
其中所述互连的所述上表面没有被所述第二绝缘层覆盖，并且
所述蚀刻停止膜形成在所述互连的上方。
4.根据权利要求1所述的半导体器件，
其中所述互连的所述上表面被所述第二绝缘层覆盖，并且
所述通孔的下部被提供在所述第二绝缘层中。
5.根据权利要求1所述的半导体器件，进一步包括：
金属帽膜，所述金属帽膜被提供在所述互连的上方。
6.根据权利要求1所述的半导体器件，
其中通过镀的方法形成所述通孔。
7.根据权利要求1所述的半导体器件，
其中所述第一绝缘层是SiCOH膜或SiCOHN膜。
8.根据权利要求1所述的半导体器件，
其中所述第一绝缘层是SiCOH膜或SiCOHN膜的多孔膜。
9.一种制造半导体器件的方法，包括：
形成第一绝缘层；
在所述第一绝缘层中形成沟槽；
在所述沟槽中形成互连；
在所述第一绝缘层和所述互连之间形成间隔并且将所述互连的上表面布置在比所述第一绝缘层的上表面高的位置处；
在所述间隔中形成气隙并且至少在所述第一绝缘层和所述互连的上方形成第二绝缘层；
至少在所述第二绝缘层的上方形成蚀刻停止膜；
在所述蚀刻停止膜的上方形成第三绝缘层；以及
至少在所述第三绝缘层中形成通孔以使所述通孔布置在所述互连的上方。
10.根据权利要求9所述的制造半导体器件的方法，
其中，在形成所述气隙和所述第二绝缘层的所述步骤中，通过所述第二绝缘层形成所述气隙。
11.根据权利要求10所述的制造半导体器件的方法，
其中形成所述气隙和所述第二绝缘层的所述步骤包括：
在所述间隔、所述第一绝缘层、以及所述互连的上方形成所述第二绝缘层，和
使用CMP方法移除所述第二绝缘层的外层。
12.根据权利要求11所述的制造半导体器件的方法，
其中，在使用所述CMP方法移除所述第二绝缘层的所述外层的所述步骤中，从所述第二绝缘层暴露所述互连。
13.根据权利要求11所述的制造半导体器件的方法，
其中，在使用所述CMP方法移除所述第二绝缘层的所述外层的所述步骤中，所述第二绝缘层保留在所述互连的上方。
14.根据权利要求9所述的制造半导体器件的方法，
其中所述第二绝缘层具有等于或者小于3.5的相对介电常数。
15.根据权利要求9所述的制造半导体器件的方法，进一步包括：
在形成所述互连的所述步骤和形成所述间隔并将所述互连的所述上表面布置在比所述第一绝缘层的所述上表面高的位置处的所述步骤之间，在所述第一绝缘层的外层的上方形成由所述第一绝缘层改变的第二损坏层，
其中，在形成所述沟槽的所述步骤中，由所述第一绝缘层改变的第一损坏层形成在所述沟槽的侧壁的上方，并且
在所述第一绝缘层和所述互连之间形成所述间隔并且将所述互连的所述上表面布置在比所述第一绝缘层的所述上表面高的位置处的所述步骤中，移除所述第一损坏层和所述第二损坏层。
16.根据权利要求15所述的制造半导体器件的方法，
其中所述第一绝缘层是SiCOH膜或SiCOHN膜，并且
所述第一损坏层和所述第二损坏层中的每一个是通过所述第一绝缘层的碳浓度的减少而产生的低碳层。
17.根据权利要求15所述的制造半导体器件的方法，
其中所述第一绝缘层是SiCOH膜或SiCOHN膜的多孔膜，并且
所述第一损坏层和所述第二损坏层中的每一个是通过所述第一绝缘层的碳浓度的减少而产生的低碳层。
18.根据权利要求16或17所述的制造半导体器件的方法，
其中，在形成所述第二损坏层的所述步骤中，通过包括氢气的等离子体处理所述第一绝缘层。
19.根据权利要求9所述的制造半导体器件的方法，
其中形成所述通孔的所述步骤包括：
至少在所述第三绝缘层中形成连接孔；
在所述连接孔的底部和侧壁的上方形成扩散阻挡金属膜；
在所述扩散阻挡金属膜的上方形成种子膜；以及
使用所述种子膜执行镀的工艺以在所述连接孔中形成导电膜。
20.根据权利要求9所述的制造半导体器件的方法，进一步包括：
在形成所述互连的所述步骤之后和形成所述第二绝缘层和所述气隙的所述步骤之前，在所述互连的上方形成金属帽膜。
21.根据权利要求20所述的制造半导体器件的方法，
其中形成所述金属帽膜的所述步骤是化学镀方法或者选择性CVD方法。
CN201010166522.0A 2009-04-24 2010-04-23 半导体器件和制造半导体器件的方法 Expired - Fee Related CN101924094B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-106389 2009-04-24
JP2009106389A JP2010258215A (ja) 2009-04-24 2009-04-24 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101924094A CN101924094A (zh) 2010-12-22
CN101924094B true CN101924094B (zh) 2016-03-09

Family

ID=42991383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010166522.0A Expired - Fee Related CN101924094B (zh) 2009-04-24 2010-04-23 半导体器件和制造半导体器件的方法

Country Status (3)

Country Link
US (1) US8624399B2 (zh)
JP (1) JP2010258215A (zh)
CN (1) CN101924094B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5635301B2 (ja) * 2010-05-12 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
US9490165B2 (en) * 2010-12-30 2016-11-08 Globalfoundries Singapore Pte. Ltd. Reliable interconnect integration scheme
US8754338B2 (en) * 2011-05-28 2014-06-17 Banpil Photonics, Inc. On-chip interconnects with reduced capacitance and method of afbrication
US8643187B1 (en) * 2011-06-01 2014-02-04 Banpil Photonics, Inc. On-chip interconnects VIAS and method of fabrication
US8652962B2 (en) 2012-06-19 2014-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Etch damage and ESL free dual damascene metal interconnect
CN102751237A (zh) * 2012-07-03 2012-10-24 上海华力微电子有限公司 金属互连结构的制作方法
CN102768985A (zh) * 2012-07-04 2012-11-07 上海华力微电子有限公司 一种带有空气间隙的大马士革制造方法
KR102002815B1 (ko) * 2012-09-05 2019-07-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR101916221B1 (ko) * 2012-09-14 2018-11-08 삼성전자 주식회사 반도체 소자 및 그 제조 방법
CN102881638B (zh) * 2012-09-17 2015-04-08 上海华力微电子有限公司 一种带有空气间隙的大马士革工艺
KR102003881B1 (ko) * 2013-02-13 2019-10-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9276057B2 (en) * 2014-01-27 2016-03-01 United Microelectronics Corp. Capacitor structure and method of manufacturing the same
US9496169B2 (en) * 2015-02-12 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure having an air gap and structure thereof
US9449871B1 (en) * 2015-11-18 2016-09-20 International Business Machines Corporation Hybrid airgap structure with oxide liner
KR102449199B1 (ko) * 2015-12-14 2022-09-30 삼성전자주식회사 반도체 소자 및 이의 제조 방법
JP6329199B2 (ja) * 2016-03-30 2018-05-23 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10534273B2 (en) 2016-12-13 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-metal fill with self-aligned patterning and dielectric with voids
US10157841B2 (en) * 2017-04-17 2018-12-18 Micron Technology, Inc. Construction of integrated circuitry and a method of forming an elevationally-extending conductor laterally between a pair of structures
US11037799B2 (en) 2018-09-26 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd Metal heterojunction structure with capping metal layer
US11222811B2 (en) * 2019-12-09 2022-01-11 Nanya Technology Corporation Semiconductor device structure with air gap and method for forming the same
US11251128B2 (en) * 2020-02-11 2022-02-15 Nanya Technology Corporation Semiconductor device structure with air gap for reducing capacitive coupling

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1411049A (zh) * 2001-09-25 2003-04-16 富士通株式会社 包含多孔绝缘材料的半导体器件及其制造方法
JP2006032864A (ja) * 2004-07-21 2006-02-02 Sony Corp 多層配線構造と多層配線構造を有する半導体装置とこれらの製造方法
CN1753164A (zh) * 2004-09-22 2006-03-29 恩益禧电子股份有限公司 半导体器件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2948588B1 (ja) * 1997-11-06 1999-09-13 松下電子工業株式会社 多層配線を有する半導体装置の製造方法
JP2000183158A (ja) * 1998-12-14 2000-06-30 Fujitsu Ltd 半導体集積回路装置及びその製造方法
US6737727B2 (en) * 2001-01-12 2004-05-18 International Business Machines Corporation Electronic structures with reduced capacitance
US20030183905A1 (en) * 2002-02-14 2003-10-02 Fujitsu Limited Interconnection structure and interconnection structure formation method
US7042095B2 (en) 2002-03-29 2006-05-09 Renesas Technology Corp. Semiconductor device including an interconnect having copper as a main component
JP2005079434A (ja) * 2003-09-02 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4379878B2 (ja) * 2003-09-30 2009-12-09 アイメック エアーギャップを選択的に形成する方法及び当該方法により作製された装置
US7649239B2 (en) * 2006-05-04 2010-01-19 Intel Corporation Dielectric spacers for metal interconnects and method to form the same
US7803713B2 (en) 2006-09-21 2010-09-28 Taiwan Semiconductor Manufacturing Co. Ltd. Method for fabricating air gap for semiconductor device
US7745282B2 (en) 2007-02-16 2010-06-29 International Business Machines Corporation Interconnect structure with bi-layer metal cap
JP2008300652A (ja) 2007-05-31 2008-12-11 Toshiba Corp 半導体装置の製造方法
JP4778018B2 (ja) * 2008-04-23 2011-09-21 富士通セミコンダクター株式会社 絶縁膜形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1411049A (zh) * 2001-09-25 2003-04-16 富士通株式会社 包含多孔绝缘材料的半导体器件及其制造方法
JP2006032864A (ja) * 2004-07-21 2006-02-02 Sony Corp 多層配線構造と多層配線構造を有する半導体装置とこれらの製造方法
CN1753164A (zh) * 2004-09-22 2006-03-29 恩益禧电子股份有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
JP2010258215A (ja) 2010-11-11
CN101924094A (zh) 2010-12-22
US20100270677A1 (en) 2010-10-28
US8624399B2 (en) 2014-01-07

Similar Documents

Publication Publication Date Title
CN101924094B (zh) 半导体器件和制造半导体器件的方法
CN101924093B (zh) 半导体器件和制造半导体器件的方法
US11488862B2 (en) Semiconductor device with reduced via resistance
JP5255292B2 (ja) ２層金属キャップを有する相互接続構造体及びその製造方法
US20120032344A1 (en) Semiconductor device and method of manufacturing semiconductor device
US8980745B1 (en) Interconnect structures and methods of forming same
US10276500B2 (en) Enhancing barrier in air gap technology
US20100040982A1 (en) Method for forming an opening
JP2013529859A (ja) 導電性薄層構造、電気的相互接続および電気的相互接続を形成する方法。
US11328994B2 (en) Method for fabricating CU interconnection using graphene
KR100571391B1 (ko) 반도체 소자의 금속 배선 구조의 제조 방법
JP4587604B2 (ja) 半導体装置の製造方法
JP2006019379A (ja) 半導体装置及びその製造方法
US8664743B1 (en) Air-gap formation in interconnect structures
US20110248402A1 (en) Semiconductor device and method for manufacturing the same
US20070032060A1 (en) Method for forming conductive wiring and interconnects
US20110156257A1 (en) Semiconductor device and method for manufacturing the same
KR20100028957A (ko) 반도체 소자의 제조방법
JP2006216818A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160309

Termination date: 20190423