[第1の実施形態]
以下、第1の実施形態を、図3A〜3Gの断面図を参照しながら説明する。
図4Aを参照するに、樹脂、ガラスあるいはシリコンなどよりなる基板21上には樹脂やシリコン酸化膜などの絶縁膜22が形成されており、前記絶縁膜22中には第1の領域Aに、縦/横比が1/5以下の第1の配線溝22Aが、また第2の領域Bには、縦/横比が1/5を超える第2の配線溝22Bが形成されている。
例えば前記第1の配線溝22Aは1μmの深さと10μmの幅を有し、縦/横比が1/10となっている。また前記第2の配線溝22Bは例えば1μmの深さと1μm幅を有し、1μmピッチで繰り返されて前記領域Bにおいてラインアンドスペースパターンを形成している。
図示の例では、前記領域Bの幅(繰り返し方向への長さ)は200μmであり、また配線溝22Aおよび22Bの延在方向への長さは1.5mmとしているが、本発明はこのような特定の構成に限定されるものではない。前記配線溝22Aの縦/横比は1/10であり、1/5以下であるため、また前記配線溝22Bの縦/横比が1/1で1/5を超えるため、このような配線溝を電解メッキによりCuで充填した場合には、先に図2,図3で説明したように領域Aにおいてアンダープレートが、また領域Bにおいてオーバープレートが発生する。
また図4Aの状態では、前記絶縁膜22上には前記配線溝22Aおよび22Bを覆ってTiあるいはTaなどの高融点金属、あるいはTaNやTiNのような導電性窒化膜、あるいはそれらの積層膜よりなるバリアメタル膜23が5nm〜50nmの厚さ(良:5〜20nm)に、典型的にはスパッタ法やCVD法により形成されており、前記バリアメタル膜23上にはCuシード層24が10nm〜200nmの厚さ(良:50〜100nm)に、典型的にはスパッタ法や無電解メッキ法により形成されている。
次に図4Bに示すように、前記図4Aの構造上にレジスト膜R1が前記配線溝22A,22Bを充填するように形成され、さらに前記レジスト膜R1中には、前記領域Aにおいて前記配線溝22Aを露出するレジスト開口部R1Aが形成される。ここで前記レジスト開口部R1Aは、露光マスクの位置ずれを勘案して、前記配線溝22Aの形成領域Aより10%程度大きく形成しておくのが好ましい。
なお図示は省略するが、以後の電解メッキ工程のため、前記Cuシード層24は前記基板21の外周部において通電できるように露出されているのが好ましい。電解メッキ工程において、前記Cuシード層24に、前記レジスト膜R1を貫通して電極がコンタクトする構成を使う場合には、このようなCuシード層24の基板21外周部での露出部の形成は省略できる。
次に図4Cに示すように、前記図4Bの構造をCuメッキ浴に浸漬し、前記Cuシード層24に通電することにより、前記領域Aにおいては、前記レジスト膜R1をマスクに、第1のCu層25Aが前記配線溝22Aを充填して形成される。配線溝22Aは1/5以下の縦/横比を有するため、先に図2,3で説明したように、微細な配線溝を同時に充填するような場合には前記微細な配線溝にオーバープレートが発生しやすいが、図4Cの場合には、微細な配線溝22Bはレジスト膜R1で覆われていて、Cu層の充填は生じないため、かかるオーバープレートの問題は生じない。
図4Cの段階では、前記Cu層25Aはその周辺部25aにおいて絶縁膜22の上面にCu層の堆積が生じるため盛り上がるが、前記配線溝22Aを充填する主部25bにおいては、前記Cu層25Aの上面の高さが、前記絶縁膜25の上面の高さを超えるような厚さに形成されるのが好ましい。
次に図4Dに示すように、前記領域Aはそのままに、領域Bにおいて前記レジスト膜R1中に、前記配線溝22Bを露出するレジスト開口部R1Bを形成する。ここでも露光マスクの位置ずれを勘案して、前記レジスト開口部R1Bは前記領域Bより10%程度大きく形成しておくのが好ましい。
もちろん、前記レジスト開口部R1Bは、個々の微細な配線溝22Bに対応して形成してもよい。しかし、例えば0.7μm幅の微細な配線パタ―ンが0.7μmの微細なピッチで繰り返されるような微細なラインアンドスペースパターンの場合、レジスト開口部R1Bを個々の配線溝22Bに対応させて形成するような構成では、位置合わせが困難になる場合があり、生産性を勘案すると、図4Dのようにレジスト窓R1Bを前記領域B全体にわたって形成した方が好ましい。
さらに図4Eに示すように、前記レジスト膜R1をマスクに再びCuの電解メッキを行い、前記領域Bにおいて前記配線溝22BをCu層25Bにより充填する。
図4Eの電解メッキ工程では、同時に領域Aにおいて前記Cu層25Aの膜厚の増大が発生する。しかし本実施形態の場合、前記配線溝22Bのアスペクト比が約1で、オーバープレートが発生する目安である1/5を大きく上回っているため、このようにして形成されたCu層25Bは、前記Cu層25Aの場合のメッキ速度よりも早いメッキ速度で前記配線溝22Bを充填する。このため図4Eにおける電解メッキ処理のメッキ時間を調整することにより、前記溝部22AにおけるCu層25Aの厚さと前記溝部22BにおけるCu層25Bの厚さとをほぼ等しくすることが可能となる。
次に図4Fに示すようにレジスト膜R1を除去し、さらにこうして得られた図4Fの構造に対して化学機械研磨を、前記絶縁膜22の表面が露出するまで行うことにより、図4Gに示すように配線溝22Aがバリアメタル膜23を介してCu層25Aで充填され、配線溝22Bがバリアメタル膜23を介してCu層25Bで充填され、Cu層25AおよびCu層25Bが、前記絶縁膜22の表面に一致する平坦化面を有する配線構造を得ることができる。
図4Fの構造において例えば前記Cu層25Aは例えば太幅配線や大径ビア、ランド、パッドなど、縦/横比が1/5以下の幅広導電パタ―ンを構成し、前記Cu層25Bは縦/横比が1/5を超える配線パタ―ンを構成する。
本実施形態では、このように異なった縦/横比を有するCu層25AとCu層25Bが同じ絶縁膜中に別々に形成されるため、これらを同時に電解メッキにより形成した場合に生じるオーバ―プレートとアンダープレートの問題を回避することができる。また領域Aにおける配線層25Aにディッシングの問題の発生を除去、抑制あるいは軽減することができる。
また本実施形態ではディッシングの問題を解消できるため、前記Cu層25Aおよび25Bを従来のように厚く形成する必要がなく、このため従来問題であった長時間にわたる化学機械研磨に伴う生産性の低下の問題およびスラリや金属の不必要な消費の問題を解消することができる。
なお図4Fの段階において化学機械研磨は、Cu層25Aの縁に形成された突出部25aから開始され、このような突出部52aは直ちに研磨により除去されるため、このような突出部25aが形成されていても、図4Fにおける化学機械研磨処理には障害とならない。
本実施形態は、同一の絶縁膜22上に幅の異なる三種類以上の配線パタ―ンが形成される場合にも容易に拡張することができる。
例えば前記絶縁膜22上に、前記領域AおよびBの配線溝22A,22Bに加えて、さらに微細な配線溝22Cが領域Cに形成されている場合、図5Aに示すようにまずレジスト開口窓R1AにおいてCu層25Aの電解メッキを行った後、図5Bに示すようにレジスト開口窓R1BにおいてCu層25Bの電解メッキを行い、さらに図5Cに示すように前記領域Cに対応してレジスト開口窓R1Cを形成し、前記配線溝22Cを露出する。さらに前記レジスト開口窓R1CにおいてCu層25Cの電解メッキを行い、前記配線溝22Cを前記Cu層25Cにより充填する。ただし図5A〜図5C中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
このように、同一のレジスト膜を使う場合、配線溝の幅の大きい方、あるいはアスペクト比の小さい方から順々にCu層の電解メッキを行うことにより、先に図2で説明したオーバープレートおよびアンダープレートの問題の発生を回避することが可能となる。
なお本実施形態において、例えば図5A、図5Bおよび図5Cの状態において、それぞれ異なるレジスト膜を使うように構成することも可能である。この場合には、例えば図5Bの状態においてレジスト窓R1Aがレジスト膜中に形成されることがなく、レジスト膜中にはレジスト窓R1Bのみが形成される。また図5Cの状態においてはレジスト窓R1AおよびR1Bがレジスト膜中に形成されることがなく、レジスト膜中にはレジスト窓R1Cのみが形成される。このように異なった配線幅あるいはアスペクト比の配線溝に対し異なったレジスト膜を使う場合には、Cu層の電解メッキは必ずしもアスペクト比の低い方から順々に行う必要ななく、任意の順序でおこなってよい。
[第2の実施形態]
次に第2の実施形態を、図6A〜6Hの断面図を参照しながら説明する。
図6Aを参照するに、樹脂、ガラスあるいはシリコンなどよりなる基板41上には樹脂やシリコン酸化膜などの絶縁膜22が形成されており、前記絶縁膜42中には第1の領域Aに、縦/横比が1/5以下の第1の配線溝42Aが、また第2の領域Bには、縦/横比が1/5を超える第2の配線溝42Bが形成されている。
例えば前記第1の配線溝42Aは1μmの深さと5μmの幅を有し、縦/横比が1/5となっている。また前記第2の配線溝42Bは例えば1μmの深さと2μmの幅を有し、2μmピッチで繰り返されて前記領域Bにおいてラインアンドスペースパターンを形成している。
図示の例では、前記領域Bの幅(繰り返し方向への長さ)は200μmであり、また配線溝42Aおよび42Bの延在方向への長さは1.5mmとしているが、本発明はこのような特定の構成に限定されるものではない。前記配線溝42Aの縦/横比は1/5であり、1/5以下であるため、また前記配線溝42Bの縦/横比が1/1であり、1/5を超えるため、このような配線溝を電解メッキによりCuで充填した場合には、先に図2,図3で説明したように領域Aにおいてアンダープレートが、また領域Bにおいてオーバープレートが発生する。
図6Aの状態では、前記絶縁膜42上に前記配線溝42Aおよび42Bを覆ってTiあるいはTaなどの高融点金属、あるいはTaNやTiNのような導電性窒化膜、あるいはそれらの積層膜よりなるバリアメタル膜43が5nm〜50nmの厚さ(良:10〜25nm)に、典型的にはスパッタ法やCVD法により形成されており、前記バリアメタル膜43上にはCuシード層44が10nm〜200nmの厚さ(良:50〜100nm)に、典型的にはスパッタ法や無電解メッキ法により形成されている。
次に図6Bに示すように、前記図6Aの構造上にレジスト膜R1が前記配線溝42A,42Bを充填するように形成され、さらに前記レジスト膜R1中には、前記領域Aにおいて前記配線溝42Aを露出するレジスト開口部R1Aが形成される。ここで前記レジスト開口部R1Aは、露光マスクの位置ずれを勘案して、前記配線溝42Aの形成領域Aより10%程度大きく形成しておくのが好ましい。
図示は省略するが、本実施形態においても、以後の電解メッキ工程のため、前記Cuシード層44は前記基板41の外周部において通電できるように露出されているのが好ましい。電解メッキ工程において、前記Cuシード層44に、前記レジスト膜R1を貫通して電極がコンタクトする構成を使う場合には、このようなCuシード層44の基板外周部での露出部の形成は省略できる。
次に図6Cに示すように、前記図6Bの構造をCuメッキ浴に浸漬し、前記Cuシード層44に通電することにより、前記領域Aにおいては、前記レジスト膜R1をマスクに、第1のCu層45Aが前記配線溝42Aを充填して形成される。配線溝42Aは1/5以下の縦/横比を有するため、先に図2,3で説明したように、微細な配線溝を同時に充填するような場合には、前記微細な配線溝にオーバープレートが発生しやすいが、図6Cの場合には、微細な配線溝42Bはレジスト膜R1で覆われていて、Cu層の充填は生じないため、このようなオーバープレートの問題は生じない。
図6Cの段階では、前記Cu層45Aはその周辺部45aにおいて絶縁膜42の上面にCu層の堆積が生じるため盛り上がるが、前記配線溝42Aを充填する主部45bにおいては、前記Cu配線パタ―ン45Aの上面が前記絶縁膜45の上面に一致する厚さに形成されるのが好ましい。
次に本実施形態では図6Dに示すように、前記Cu層45A上に、前記レジスト膜R1をマスクに、後で行われる前記Cu層45Aの化学機械研磨の際に前記Cu層45Aに対し選択比がとれるような導電性材料よりなる研磨ストッパ膜46Aを形成する。前記研磨ストッパ膜46Aを無電解メッキで形成する場合には、例えばCoWPやNiP、Au、Agなど前記研磨ストッパ46Aの材料として使うことができる。また前記研磨ストッパ膜46AをCVDで形成する場合には、例えばTi,Ta,Wなどを使うことができる。
前記研磨ストッパ46Aは、例えば10nm〜200nm程度(良:20〜100nm)の膜厚に形成される。
次に図6Eに示すように、前記領域Aはそのままに、領域Bにおいて前記レジスト膜R1中に、前記配線溝42Bを露出するレジスト開口部R1Bを形成する。ここでも露光マスクの位置ずれを勘案して、前記レジスト開口部R1Bは前記領域Bより10%程度大きく形成しておくのが好ましい。
さらに図6Fに示すように、前記レジスト膜R1をマスクに再びCuの電解メッキを行い、前記領域Bにおいて前記配線溝42BをCu層45Bにより充填する。
先にも述べたように本実施形態では前記領域Aにおいて前記Cu層45Aは前記研磨ストッパ46Aにより覆われているが、特に前記研磨ストッパ46AがTiやTa,Wなどよりなる場合には、図6Fの電解メッキ工程において、その上にさらなるCuの堆積が生じることがない。
前記配線溝42Bの縦/横比は約1であり、オーバープレートが発生する目安である1/5を大きく上回っているため、このようにして形成されたCu層45Bは、前記配線溝42Bを速やかに充填する。このため図6Fにおける電解メッキ処理のメッキ時間を調整することにより、前記溝部42AにおけるCu層45Aの厚さと前記溝部42BにおけるCu層45Bの厚さとをほぼ等しくすることが可能となる。
次に図6Gに示すように前記レジスト膜R1を除去し、さらに化学機械研磨を、前記絶縁膜42の表面が露出するまで行うことにより、図6Hに示すように配線溝42Aがバリアメタル膜43を介してCu層45Aで充填され、配線溝42Bがバリアメタル膜43を介してCu層45Bで充填され、Cu層45AおよびCu層45Bが、前記絶縁膜42の表面に一致する平坦化面を有する配線構造を得ることができる。
なお図6Hの構造では、前記Cu層45Aの突出縁部45aが優先的に研磨される結果、前記研磨ストッパ46Aは前記Cu層45Aの縁に残ることはなく、前記Cu層45Aの表面が前記研磨ストッパ46Aの周囲に環状に露出される。
本実施形態でも、前記Cu層45AとCu層45Bが別々に形成されるため、これらを同時に形成した場合に生じるオーバ―プレートとアンダープレートの発生の問題を回避することができ、また前記Cu層45Aの表面に研磨ストッパ46Aが、特に研磨されやすくディッシング発生の原因となりやすい中央部を覆って形成されているため、図6Hの工程において化学機械研磨を行っても領域AにおけるCu層45Aへのディッシングの発生を確実に阻止することができる。
本実施形態ではディッシングの問題を確実に解消できるため、前記Cu層45Aおよび45Bを従来のように厚く形成する必要がなく、このため従来問題であった長時間にわたる化学機械研磨に伴う生産性の低下の問題およびスラリや金属の不必要な消費の問題を解消することができる。
本実施形態においても図6Gの段階において化学機械研磨は、前記Cu層45Aの縁に形成された突出部45aから開始され、このような突出部45aは直ちに研磨により除去されるため、このような突出部45aが形成されていても、図6Gにおける化学機械研磨処理には障害とならない。
[第3の実施形態]
次に第3の実施形態を、図6A〜6Hの断面図を参照しながら説明する。
図7Aを参照するに、樹脂、ガラスあるいはシリコンなどよりなる基板61上には樹脂やシリコン酸化膜などの絶縁膜62が形成されており、前記絶縁膜62中には第1の領域Aに、縦/横比が1/5以下の第1の配線溝62Aが、また第2の領域Bには、縦/横比が1/5を超える第2の配線溝42Bが形成されている。
例えば前記第1の配線溝62Aは1μmの深さと7μmの幅を有し、縦/横比が1/7となっている。また前記第2の配線溝62Bは例えば0.5μmの深さと0.5μmの幅を有し、0.5μmピッチで繰り返されて前記領域Bにおいてラインアンドスペースパターンを形成している。
図示の例では、前記領域Bの幅(繰り返し方向への長さ)は200μmであり、また配線溝62Aおよび62Bの延在方向への長さは1.5mmとしているが、本発明はこのような特定の構成に限定されるものではない。前記配線溝62Aの縦/横比は1/7であり、1/5以下であるため、また前記配線溝62Bの縦/横比が1/1であり、1/5を超えるため、このような配線溝を電解メッキによりCuで充填した場合には、先に図2,図3で説明したように領域Aにおいてアンダープレートが、また領域Bにおいてオーバープレートが発生する。
図7Aの状態では、前記絶縁膜62上に前記配線溝62Aおよび62Bを覆ってTiあるいはTaなどの高融点金属、あるいはTaNやTiNのような導電性窒化膜、あるいはそれらの積層膜よりなるバリアメタル膜63が5nm〜50nmの厚さ(良:10〜25nm)に、典型的にはスパッタ法やCVD法により形成されており、前記バリアメタル膜63上にはCuシード層64が10nm〜200nmの厚さ(良:50〜100nm)に、典型的にはスパッタ法や無電解メッキ法により形成されている。
次に図7Bに示すように、前記図7Aの構造上にレジスト膜R1が前記配線溝62A,62Bを充填するように形成され、さらに前記レジスト膜R1中には、前記領域Aにおいて前記配線溝62Aを露出するレジスト開口部R1Aが形成される。ここで前記レジスト開口部R1Aは、露光マスクの位置ずれを勘案して、前記配線溝62Aの形成領域Aより10%程度大きく形成しておくのが好ましい。
図示は省略するが、本実施形態においても、以後の電解メッキ工程のため、前記Cuシード層64は前記基板61の外周部において通電できるように露出されているのが好ましい。電解メッキ工程において、前記Cuシード層64に、前記レジスト膜R1を貫通して電極がコンタクトする構成を使う場合には、このようなCuシード層64の基板外周部での露出部の形成は省略できる。
次に図7Cに示すように、前記図7Bの構造をCuメッキ浴に浸漬し、前記Cuシード層64に通電することにより、前記領域Aにおいては、前記レジスト膜R1をマスクに、第1のCu層65Aが前記配線溝62Aを充填して形成される。配線溝62Aは1/5以下の縦/横比を有するため、先に図2,3で説明したように、微細な配線溝を同時に充填するような場合には、前記微細な配線溝にオーバープレートが発生しやすいが、図7Cの場合には、微細な配線溝62Bはレジスト膜R1で覆われていて、Cu層の充填は生じないため、このようなオーバープレートの問題は生じない。
図7Cの段階では、前記Cu層65Aはその周辺部65aにおいて絶縁膜62の上面にCu層の堆積が生じるため盛り上がるが、前記配線溝62Aを充填する主部65bにおいては、前記Cu配線パタ―ン65Aの上面が前記絶縁膜65の上面に一致する厚さに形成されるのが好ましい。
次に本実施形態では図7Dに示すように、図7Cの構造状に、前記領域Aにおいては前記Cu層65Aを覆って、また前記レジスト膜R1を覆って、後で行われる前記Cu層45Aの化学機械研磨の際に前記Cu層45Aに対し選択比がとれるような導電性材料よりなる研磨ストッパ膜66を、スパッタ法により形成する。前記研磨ストッパ膜66としては、例えばCoWPやNiP、Au、Agや、Ti,Ta,Wなどを使うことができる。
前記研磨ストッパ膜66は、例えば10nm〜200nm程度(良:20〜100nm)の膜厚に形成される。
図7Dにおいて前記研磨ストッパ膜66はレジスト膜R1を覆ってしまうため、この状態ではレジスト膜R1を露光して領域Bを露出するレジスト開口部を形成することはできない。このため本実施形態では次に図7Eに示すように、前記レジスト膜R1全体を、その上の研磨ストッパ膜66と共にリフトオフし、除去する。その際、先の図7Bの工程において前記レジスト窓R1Aを垂直な側壁面、あるいは逆テーパ構造を形成する側壁面で画定されるように形成しておけば、図7Dの工程においてレジスト窓R1Aの側壁面に形成される研磨ストッパ膜66の膜厚が非常に薄くなり、図7Eの工程で簡単にリフトオフされ、図7Eの構造が得られる。
次に図7Fに示すように、前記図7Eの構造上にCuの電解メッキを行い、前記領域Bにおいて前記配線溝42BをCu層45Bにより充填する。
先にも述べたように本実施形態では前記領域Aにおいて前記Cu層45Aは前記研磨ストッパ46Aにより覆われているが、特に前記研磨ストッパ46AがTiやTa,Wなどよりなる場合には、図7Fの電解メッキ工程において、その上にさらなるCuの堆積が生じることがない。
前記配線溝62Bの縦/横比は1であり、オーバープレートが発生する目安である1/5を大きく上回っているため、このようにして形成されたCu層65Bは、前記配線溝42Bを速やかに充填する。このため図7Fにおける電解メッキ処理のメッキ時間を調整することにより、前記Cu層65Bが配線溝62Bを充填するだけで、前記溝部62B以外の部分にはCu層の実質的な堆積が生じないように、電解メッキ処理を実行することが可能である。
次に図7Gに示すように、前記図7Fの構造に対して化学機械研磨を、前記絶縁膜42の表面が露出するまで行うことにより、配線溝62Aがバリアメタル膜63を介してCu層65Aで充填され、配線溝62Bがバリアメタル膜63を介してCu層65Bで充填され、Cu層65AおよびCu層65Bが、前記絶縁膜62の表面に一致する平坦化面を有する配線構造を得ることができる。
なお図7Gの構造では、前記Cu層65Aの突出縁部65aが優先的に研磨される結果、前記研磨ストッパ膜66は前記Cu層65Aの縁に残ることはなく、前記Cu層65Aの表面が研磨ストッパ膜66の周囲に環状に露出される。
本実施形態でも、前記Cu層65AとCu層65Bが別々に形成されるため、これらを同時に形成した場合に生じるオーバ―プレートとアンダープレートの発生の問題を回避することができ、また前記Cu層65Aの表面に研磨ストッパ膜66が、特に研磨されやすくディッシング発生の原因となりやすい中央部を覆って形成されているため、図7Hの工程において化学機械研磨を行っても領域AにおけるCu層65Aへのディッシングの発生を確実に阻止することができる。
本実施形態においてもディッシングの問題を確実に解消できるため、前記Cu層65Aおよび65Bを従来のように厚く形成する必要がなく、このため従来問題であった長時間にわたる化学機械研磨に伴う生産性の低下の問題およびスラリや金属の不必要な消費の問題を解消することができる。
本実施形態においても図7Gの段階において化学機械研磨は、前記Cu層65Aの縁に形成された突出部65aから開始され、このような突出部65aは直ちに研磨により除去されるため、このような突出部65aが形成されていても、図7Gにおける化学機械研磨処理には障害とならない。
次に、前記第1の実施形態に対応する実施例1、第2の実施形態に対応する実施例2Aおよび2B、第3の実施形態に対応する実施例3、さらに図1A〜1Dのプロセスに対応する比較例について、実際にCu層の電解メッキおよび化学機械研磨を行い、化学機械研磨前におけるフィールド部のCu層膜厚およびアンダープレート量、さらに化学機械研磨後におけるディッシング量について測定した結果について説明する。
ここでフィールド部とは、図8Aに示すように例えば図4A〜4Gの実施形態では絶縁膜22のうち、配線溝22Aと配線溝22Bの間の平坦な部分を意味しており、アンダープレート量は、前記領域Aに形成されたCu層25Aの表面の、前記フィールド部におけるCu層表面に対する凹みの深さを意味している。またディッシング量とは、図8Bに示すように、前記領域Aにおける前記Cu層25Aの、化学機械研磨後の絶縁膜23表面に対する凹みの深さを意味している。なお図8A,図8Bではその各部に、前記図2,図3に対応する参照符号を付しているが、図8A,図8Bの説明は、第2、第3の実施形態についても同様に成立する。すなわち絶縁膜ないし基板10は図4A〜図4Gの基板21、あるいは図6A〜6Hの基板41、あるいは図7A〜図7Hの基板61にも対応し、絶縁膜12は図4A〜図4Gの絶縁膜22、あるいは図6A〜6Hの絶縁膜42、あるいは図7A〜図7Hの絶縁膜62にも対応し、前記領域Aに形成されるCu層15Aは図4A〜図4GのCu層25A、あるいは図6A〜6HのCu層45A、あるいは図7A〜図7HのCu層65Aにも対応し、前記領域Bに形成されるCu層15Bは図4A〜図4GのCu層25B、あるいは図6A〜6HのCu層45B、あるいは図7A〜図7HのCu層65Bにも対応する。また図8A,図8Bでは、絶縁膜12の下に、図1A〜図1Fの従来例に対応して、下層絶縁膜10ないし基板を示している。
以下の実施例1〜3および比較例では、前記絶縁膜12を前記下層絶縁膜10上において1.5μmの厚さに形成し、前記配線溝15A,25A,45A,55Aを1.5μmの深さと10μmの幅で形成し、前記配線溝15B,25B,45B,55Bを1.5μmの深さと10μmの幅で形成している。また前記領域Bは200μmの幅にわたっており、領域Bにおいて前記Cu層25Bは100回繰り返し形成されている。また領域Aおよび領域Bは奥行き方向に1.5mmの長さにわたり形成されている。
表1は、各実施例の実験条件をまとめて示す。
表1において項目(1)の「10μm配線部」は、10μm配線部、すなわち領域AにおいてCuの電解メッキを行う際にレジスト膜を使うか否か、またそのレジスト膜がパターニングがされるか否かを示しており、項目(2)の「フィールド部への電解メッキ」は、図8Aに示すようなフィールド部における電解メッキ膜の厚さを示しており、項目(3)の「10μm配線上へのメタル成膜」は、領域AにおけるCu層上への研磨ストッパとなる金属膜の成膜の有無、および金属膜の種類、さらに成膜方法を示している。さらに項目(4)の「レジスト剥離」は領域AにおけるCuの電解メッキの後、領域Bにおける電解メッキの実行前にレジスト膜の剥離が行われるか否かを示しており、項目(5)の「微細配線部」は、微細配線部、すなわち領域BにおいてCuの電解メッキを行う際にレジストマスクが使われるか否か、またレジストマスクにレジスト窓を形成するパターニングがなされるか否かを示しており、項目(6)の「フィールド部への電解メッキ」は、領域BへのCuの電解メッキの際に、フィールド部で生じる電解メッキ膜の厚さを示しており、項目(7)の「レジスト剥離」は、前記領域BへのCuの電解メッキの後、マスクとして使われたレジスト膜の剥離がなされるか否かを示しており、項目(8)の「フィールド部へのCMP」は、フィールド部における化学機械研磨量を示している。
例えば表1の「比較例」では10μm配線部(領域A)におけるCu電解メッキでも微細配線部(領域B)におけるCu電解メッキでも、レジストマスクは使われることがなく、項目(1)の「レジスト」の欄、および項目(5)の「レジスト」の欄が「無し」になっている。またこれに伴って、レジストのパターニングや剥離などもなく、項目(4)および項目(7)において「レジスト剥離」の欄が「−」(該当なし)となっている。またCu電解メッキがレジストマスクなしに実行されるため、上記「比較例」では項目(2)の「フィールド部への電解メッキ」の欄が「5μm」となっており、フィールド部に厚さが5μmのCuの成膜が生じていることを示している。上記「比較例」では、Cu電解メッキは領域Aにおいても領域Bにおいても一括して実行されるため、項目(6)においては、重複を避けるべく、フィールド部でのCu電解メッキ膜の厚さについては、改めて記載していない。また「比較例」では、項目(8)において「フィールド部のCMP」が「5μm」となっているように、このフィールド部において、厚さが5μmの電解メッキ膜が化学機械研磨により除去される。
一方表1の「実施例1」では、図4B,図4Cに示すように前記領域AにおけるCu層25Aの電解メッキの際にはレジスト膜R1が使われ、かつレジスト膜R1にはレジスト窓R1Aがパターニングされる。このため項目(1)の「レジスト」および「パターニング」の欄は、いずれも「有り」となっている。また「実施例1」では、図4Cの電解メッキ工程においてフィールド部はレジスト膜R1で覆われているため電解メッキがなされることはなく、項目(2)は「0μm」となっている。また「実施例1」では研磨ストッパが形成されることがなく、このため項目「3」において「メタル種」は「無し」に、「成膜方法」は「−」(該当なし)となっている。また「実施例1」では、領域Aにおける電解メッキも領域Bにおける電解メッキも、同じレジスト膜R1を使って行われるので、項目(4)のレジスト剥離は、「−」(該当なし)となっている。さらに「実施例1」では領域BにおけるCuの電解メッキが、レジスト膜R1中のレジスト開口部R1Bにおいて行われるため、項目(5)の「レジスト」の欄は「有り」となっており、「パターニング」の欄も「有り」となっている。また「実施例1」ではフィールド部はレジスト膜R1で覆われるため、フィールド部への電解メッキは生じることがなく、項目(6)は0μmとなっており、領域Bでの電解メッキの後、図4Fの工程でレジスト膜R1が剥離されるので、項目(7)の「レジスト剥離」は「有り」となっている。さらに図4Gの化学機械研磨工程では、フィールド部に100nmの厚さで形成されたCuシード層24が、その下のバリアメタル膜23共々除去されるため、項目(8)は「0.1μm」となっている。このなかには、上記バリアメタル膜の研磨分も含まれている。
表1の「実施例2A」は、先の「実施例1」と同様であるが、図6Dにおいて研磨ストッパ46AとしてCVD法により形成されたTi膜が使われるのに対応して、項目(3)の「メタル種」の欄が「Ti」となっており、「成膜方法」の欄が「CVD」となっている。
また表1の「実施例2B」も、先の「実施例2A」と同様であるが、前記研磨ストッパ46Aとして無電解メッキで形成されたAu膜が使われるのに対応して、項目(3)の「メタル種」の欄が「Au」となっており、「成膜方法」の欄が「無電解メッキ」となっている。
表1の「実施例3」は先の図7A〜図7Hの第3の実施形態に対応しており、図7B,図7Cの工程においてレジスト膜R1をマスクに領域AにおいてCuの電解メッキを行い、Cu層65Aを形成した後、図7Dの工程で研磨ストッパとなる金属膜66をスパッタにより形成し、次いで図7Eの工程において前記レジスト膜R1をその上の金属膜66共々、リフトオフする。さらに図7Fの工程でレジスト膜なしにCuの電解メッキを行って、領域Bにおいて配線溝62BをCu層65Bで充填する。その際、電解メッキは前記配線溝62BがCu層65Bで充填された時点で停止される。最後に図7Hの工程において前記フィールド部のCu層が化学機械研磨により除去され、平坦化された配線構造が得られる。
このため表1において項目(1)の「レジスト」および「パターニング」の欄は、先の実施例1や実施例2A,2Bと同じく「有り」になっており、また項目(3)において「メタル膜」の欄は「Ti」となっており、「成膜方法」の欄は「スパッタ」となっている。さらに実施例3では図7Eの工程でレジスト膜R1がリフトオフされるため項目(4)の「レジスト剥離」が「有り」となっており、一方図7Fにおける領域Bでの電解メッキはレジスト膜なしに行われるため項目(5)の「レジスト」の欄は「無し」、「パターニング」の欄も「無し」となっている。さらに実施例3では領域Bにおいて配線溝62Bを充填する電解メッキがレジストマスクなしで行われるため、フィールド部に多少のCuの堆積が発生し、項目(6)の「フィールド部への電解メッキ」の欄が「0.3μm」となっている。実施例3では、このように領域Bへの電解メッキはレジストマスクなしで行われるため、項目(7)の「レジスト剥離」の欄は「−」(該当なし)である。さらに図7Hの工程ではフィールド領域上に形成されたCu電解メッキ膜が、その下のCuシード層44およびバリアメタル膜とともに除去されるため、研磨量が「0.4μm」となっている。
表2は、このようにして行われた実験についての評価を示す。
表2を参照するに、「比較例」では化学機械研磨前、すなわち図8Aの状態における「フィールド膜厚」が5.10μmでアンダープレート量が−3.00μmであったのに対し、化学機械研磨後、すなわち図8Bの状態では、10μm配線部におけるディッシング量が0.52μmとなっているのがわかる。
これに対し「実施例1」では、化学機械研磨前、すなわち図8Aの状態における「フィールド膜厚」が、図4A〜図4Eの工程におけるレジスト膜R1の使用の結果、Cuシード層44の膜厚に対応する0.10μmの値まで減少し、アンダープレート量も0.30μmに減少しており、化学機械研磨後、すなわち図8Bの状態では、10μm配線部におけるディッシング量が0.18μmまで減少しているのがわかる。
また「実施例2A」では化学機械研磨前、すなわち図8Aの状態における「フィールド膜厚」が、やはり0.10μmに減少し、アンダープレート量も0.30μmに減少しており、化学機械研磨後、すなわち図8Bの状態では、10μm配線部におけるディッシング量が0.01μmまで、すなわちほとんどゼロまで減少しているのがわかる。「実施例2B」も同様である。
さらに「実施例3」では、「フィールド膜厚」が0.40μmでアンダープレート量が0.01μmとなっているが、この場合でもディッシング量は0.01μmまで減少しているのがわかる。
図9は、前記表2の結果を視覚的にまとめたグラフである。図中、縦軸はフィールド膜厚、あるいはアンダープレート量、あるいはディッシング量を示している。
図9を参照するに、「比較例」の場合にはフィールド膜厚、アンダープレート量およびディッシング量のいずれもが大きく、これは、領域Aと領域Bに同時にCuの電解メッキをおこなった場合に現れる典型的な問題点を示している。
これに対し「実施例1」、「実施例2A」、「実施例2B」はいずれもレジスト膜を使い、領域Aと領域Bに別々に最適なCuの電解メッキをおこなっており、フィールド膜厚を、もとからあった厚さが100nmのCuシード層の分だけの寄与にまで抑制でき、また特に研磨ストッパ46Aを形成する実施例2A、実施例2Bでは、ディッシング量を実質的にゼロにすることができる。また「実施例3」では、フィールド膜厚が多少増大するが、アンダープレート量をほとんどゼロにすることができ、さらにディッシング量を、研磨ストッパ膜66を形成することにより、実施例2Aあるいは2Bと同様に、ほとんどゼロに抑制することが可能である。
なお上記実施例2Aにおいて、レジスト膜上へのTi膜のCVDによる成膜は、原料としてTiCl4、TDMAT(テトラキスジメチルアミノチタン)、TDEAT(テトラキスジエチルアミノチタン)を使い、300〜500℃の温度でプラズマにより反応を促進しながら20〜300秒間(膜厚による)おこなっている。
[第4の実施形態」
図10は、第4の実施形態による多層配線基板80の例を示す断面図である。ただし図10中、先の実施形態で説明した部分には対応する参照符号を付し、説明を省略する。
図10を参照するに、多層配線基板80は、先に説明した図6Hの配線構造を含んでおり、前記図6Hの絶縁膜42上に、SiCよりなるキャップ膜81が前記Cu配線45Aを、前記研磨ストッパ46Aを介して覆うように、またCu配線45Bを覆うように形成されており、前記SiCキャップ膜81上には次の層間絶縁膜82が形成されている。
前記層間絶縁膜82中には、前記領域Aに対応して配線溝および前記研磨ストッパ膜46Aを露出するビアホールが形成されており、前記配線溝およびビアホールは、Cu層85Aにより充填される。これにより、前記Cu層85Aがよりなる配線パタ―ンとCu層45Aよりなる配線パタ―ンが、電気的に接続される。
図示の例では前記Cu層85Aも、その表面に、周辺部分を除き、研磨ストッパ膜46Aと同様な研磨ストッパ膜86Aを担持しており、前記研磨ストッパ膜86Aは、前記層間絶縁膜82上に形成された次のSiCキャップ膜87により覆われている。
このような構造では、図11(A)に拡大して示すように、前記Cu層85Aが形成するビアプラグの先端が、CoWP,NiP,Au,Ag,Ti,Ta,Wなどよりなる研磨ストッパ膜46Aにコンタクトしているが、このような構造では前記ビアプラグに応力が印加された場合でも、応力は図中に黒い矢印で示すように、研磨ストッパ膜46Aに沿って分散し、その結果、応力マイグレーションが生じても、形成されたボイドが前記研磨ストッパ膜46Aの下において分散する。これにより、このような研磨ストッパ膜46Aを形成しなかった、図12(A),(B)に示す仮想的な場合において生じると予期される、ストレスマイグレーションによるビアプラグ直下の領域へのボイドの集中が抑制され、断線の発生を効果的に抑制することができる。
また図10の多層配線基板80において、前記Cu層85AによるビアプラグとCu層45Aとの間の接触抵抗を特に低減したい場合には、前記研磨ストッパ膜46Aに開口部を形成し、かかる開口部においてCu層85Aよりなるビアプラグが前記Cu層45Aの表面に直接にコンタクトするように構成することも可能である。
さらに図10の構造を繰り返し、より多層の配線基板を構成することが可能である。
[第5の実施形態]
先の各実施形態は、主に回路基板や配線基板などに関連して説明したが、先にも述べたように各実施形態はLSIなどの半導体集積回路装置に対しても適用が可能である。
図13は、このような半導体集積回路装置100の一例を示す断面図である。
図13を参照するに、半導体集積回路装置100は例えばp型のシリコン基板101上に形成されており、前記シリコン基板101上にはSTI型の素子分離領域101Iにより素子領域101Aが画定されている。
前記素子領域101Aにはp型のウェル101Pが形成されており、前記素子領域101Aの領域内において前記シリコン基板101上には、ゲート絶縁膜102を介して、n+型のポリシリコンゲート電極103が形成されている。これに対応して前記素子領域101Aには前記ポリシリコンゲート電極103の直下にチャネル領域CHが形成され、前記素子領域101Aにおいては前記チャネル領域CHを挟んで第1および第2の側には、型のソースエクステンション領域101aとドレインエクステンション領域101bが、それぞれ形成されている。
また前記ポリシリコンゲート電極103の前記第1および第2の側の側壁面には側壁絶縁膜103W1,103W2が形成されており、前記素子領域101A中、前記チャネル領域CHからみて前記第1の側で前記側壁絶縁膜101W1の外側には、n+型のソース領域101cが、また前記チャネル領域CHからみて前記第2の側で前記側壁絶縁膜101W2の外側には、n+型のドレイン領域101dが、それぞれ形成されている。
前記シリコン基板101上には前記ゲート電極103を覆って、前記絶縁膜41に対応する絶縁膜104が形成されており、前記絶縁膜104上には前記絶縁膜42に対応する層間絶縁膜105が形成されている。
前記層間絶縁膜105中には前記素子領域101Aに対応して幅広のCu配線パタ―ン105Aが、バリアメタル膜105bにより覆われて形成されており、前記Cu配線パタ―ン105Aからはビアプラグ105Pが、その下の絶縁膜104中を、やはりバリアメタル膜105bに覆われて延在し、前記ソース領域103cにコンタクトする。ここでCu配線パタ―ン105Aは先のCu層45Aに対応し、例えば100nmの深さと100nmの幅で形成されている。また前記Cu配線パタ―ン105Aには、その周辺部を除き、CoWP,NiP,Au,Ag,Ti,Ta,Wなどよりなる研磨ストッパ膜106Aが形成されている。
さらに前記層間絶縁膜105中には前記素子領域101Aの外側の領域に、深さが100nmで幅が70nmのCuパタ―ン105Bを70nmのピッチで繰り返し形成した配線部が形成されている。このCuパタ―ン105Bは先のCu層45Bに対応し、バリアメタル膜105bにより覆われて形成されている。
前記Cu配線パタ―ン105AおよびCu配線パタ―ン105Bは、前記研磨ストッパ膜106Aの部分を除き、前記層間絶縁膜105の表面に略一致する平坦化面を形成し、前記層間絶縁膜105はSiCキャップ膜107により覆われる。
さらに前記SiCキャップ膜107上には層間絶縁膜105と同様な層間絶縁膜108が形成され、前記層間絶縁膜108中には前記素子領域101Aに対応して幅広のCu配線パタ―ン108Aが、バリアメタル膜108bにより覆われて形成されており、前記Cu配線パタ―ン108Aからはビアプラグ108Pが、やはりバリアメタル膜108bに覆われて延在し、前記Cu配線パタ―ン105Aにコンタクトする。Cu配線パタ―ン108Aは先のCu層45Aに対応し、例えば100nmの深さと100nmの幅で形成されている。また前記Cu配線パタ―ン105Aには、その周辺部を除き、CoWP,NiP,Au,Ag,Ti,Ta,Wなどよりなる研磨ストッパ膜109Aが形成されている。
さらに前記層間絶縁膜108中には前記素子領域101Aの外側の領域に、深さが100nmで幅が70nmのCuパタ―ン108Bを70nmのピッチで繰り返し形成した配線部が形成されている。このCuパタ―ン108Bは先のCu層45Bに対応し、バリアメタル膜108bにより覆われて形成されている。
前記Cu配線パタ―ン108AおよびCu配線パタ―ン108Bも、前記研磨ストッパ膜109Aの部分を除き、前記層間絶縁膜108の表面に略一致する平坦化面を形成し、前記層間絶縁膜108はSiCキャップ膜110により覆われる。
このような構造においても、前記Cuパタ―ン105Aあるいは108Aの電解メッキによる形成を、Cuパタ―ン105Bあるいは108Bの電解メッキによる形成と別に独立しておこなうことにより、先に表1,表2あるいは図9で説明したように、Cu層の成膜直後におけるアンダープレートの発生やフィールド部における過大なCu層の堆積を回避しつつ、幅広のCuパタ―ン105Aあるいは108Aにおけるディッシングの発生を抑止することができ、例えば図13に示すように上層のビアプラグ108Pが下層の幅広配線パタ―ン105Aにコンタクトする場合でも、ビアプラグ108Pの先端が配線パタ―ン105Aの表面に届かない問題が解消する。これにより、確実なコンタクトをとれる多層配線構造を実現することが可能となる。
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。