JP2003188173A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 絶縁膜の凹部を埋め込むように形成された導
電膜が膨出した部分を有していても、それに起因する研
磨残りの発生および過剰研磨によるディッシングやエロ
ージョンを防ぐことが可能な半導体装置の製造方法を提
供する。 【解決手段】 基板１１上の絶縁膜１２に形成された凹
部１３ａ、１３ｂを埋め込むように絶縁膜１２上に導電
膜１６を形成する工程と、導電膜１６の表面に保護膜１
７を形成する工程と、導電膜１６の膨出した部分の保護
膜１７を除去する工程と、導電膜１７の膨出した部分を
除去して平坦化する工程と、余剰な導電膜１６と保護膜
１７とを除去して絶縁膜１２の表面を露出し、平坦化す
る工程とを有することを特徴とする半導体装置の製造方
法である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものであって、特に、絶縁膜に形成された
配線溝や接続孔に導電膜を埋め込んで平坦化することに
より、配線やビアを形成する工程を有する半導体装置の
製造方法に関する。

【０００２】

【従来の技術】ＬＳＩの高集積化によりその内部配線の
微細化、多層化が進んでおり、これに伴い配線形成時の
平坦化技術や微細配線の加工及び信頼性確保が重要な課
題となっている。これらの課題の解決手段の一つとし
て、埋め込み配線技術が検討され、一部開発されてい
る。特に高速動作、低消費電力化を目指した、銅を用い
た埋め込み配線技術が注目されており、一部、量産が開
始されている。一般的に、銅を絶縁膜に形成された配線
溝または接続孔等の凹部に埋め込む場合には、銅の絶縁
膜への拡散を防ぐため、スパッタ法等によりバリア層を
凹部の内面を覆うように絶縁膜上に成膜した後、銅を成
膜する。銅の埋め込み手段としては、スパッタ法、化学
的気相成長（以下ＣＶＤという、ＣＶＤは Chemical Va
por Depositionの略）法、電解メッキ法等が挙げられ
る。

【０００３】スパッタ法によりバリア層で被覆された凹
部に銅を成膜する場合には、銅の埋め込みが十分でない
ため、成膜後に４００℃程度の加熱処理（リフロー）を
行い、銅の埋め込みを行う必要がある。これにより、高
純度な銅膜が得られるが、プロセス温度が高いため銅の
拡散が促進されたり、高アスペクト比への対応が困難等
の問題がある。

【０００４】また、ＣＶＤ法によりバリア層で被覆した
凹部に銅を成膜すると、比較的低い温度（２００℃以
下）で高アスペクト比の溝や接続孔への埋め込みが可能
となるが、プロセスガスとして有機系ガスを用いるた
め、不純物（炭素、フッ素、酸素等）が銅膜へ混入する
ことによる信頼性低下が問題となる。また、有機系ガス
が高価であり、コスト的な問題もある。

【０００５】そして、電解メッキ法により、バリア層で
被覆した凹部に銅を成膜する場合には、バリア層を形成
した後に、スパッタ法またはＣＶＤ法により、シード層
として銅を成膜した後、硫酸銅溶液等を用いて銅を成膜
する。この方法によれば、プロセス温度は室温でよく、
高アスペクト比埋め込みが可能となる。

【０００６】最近では、上述したような銅の埋め込み手
段の中で電解メッキ法が注目されている。

【０００７】ここで、図６に銅電解メッキ装置の原理図
を示す。ここでは、メッキ液５１として硫酸銅溶液を用
い、陽極５２に銅を用いた場合を模式的に示している。
ウエハＷ表面に電解メッキ法で銅を成膜するには、ウエ
ハＷの表面Ｗａに銅によるシード層（図示せず）を形成
した後に陰極用電極５３を接触させ、銅を成膜するウエ
ハＷの表面Ｗａを陰極とする。そして、電流を流すこと
により、メッキ液５１中の銅イオン（Ｃｕ²⁺）が陰極に
引かれて、陰極となっている表面Ｗａに銅が成膜される
ものである。

【０００８】このような装置を用いて成膜する電解メッ
キ法は他の埋め込み法と比較して、埋め込み性能は高い
が、最近のデバイスの微細化に対応する微細な配線溝や
接続孔等の凹部に銅を埋め込むと、埋め込みが不完全に
なる傾向があった。具体的には、図７に示すように、基
板６１上の絶縁膜６２に形成された凹部６３にバリア層
６４とシード層６５を介して電解メッキ法により銅を埋
め込むと、微細な凹部６３の開口部分が銅からなる導電
膜（メッキ膜）６６でふさがってしまい、凹部６３への
銅の埋め込みが不完全になり、ボイド６７を発生させる
という問題が生じていた。これに対応するために、メッ
キ液に添加剤を加えると、導電膜を凹部の底部から成長
させることが可能となり、微細な凹部にボイドやシーム
を発生させることなく完全に埋め込むことが可能とな
る。

【０００９】しかし、メッキ液に添加剤を加えて、埋め
込み特性を改善すると、図８に示すように、基板７１上
の絶縁膜７２に配線溝や接続孔等の凹部７３が疎密を有
して形成される場合において、凹部７３が密に形成され
ている絶縁膜７２上にバリア層７４およびシード層（図
示せず）を介して成膜された導電膜７５（銅膜）の表面
が、膨出して形成されるという問題が生じていた（Pro
c. IEEE ITTC, (2000)（米）p.117）。

【００１０】ここで、埋め込み配線プロセスにおいて
は、絶縁膜に形成された凹部に導電膜を埋め込んだ後、
余剰な導電膜を化学的機械研磨（以下ＣＭＰというChem
ical Mechanical Polishing）法により除去して絶縁膜
の表面を露出し、平坦化することにより、配線を形成す
るのが一般的であり、多数報告されている（特開２００
１−１３５６０１号公報等）。

【００１１】

【発明が解決しようとする課題】しかしながら、図８に
示すように、凹部７３が形成された絶縁膜７２上に成膜
する導電膜７５が膨出した部分（膨出部）を有する場合
には、ＣＭＰ法により導電膜を研磨して、絶縁膜の表面
を露出し、平坦化すると、図９に示すように、導電膜
（７５）の膨出部に起因する研磨残り７６が発生した
り、研磨残り７６が発生しないようにすると、図１０に
示すように、過剰研磨されて、埋め込み配線７７のディ
ッシング７８やエロージョン７９といった問題が発生す
る。

【００１２】そこで、導電膜の膨出部を除去して導電膜
を平坦化した後、導電膜を研磨して除去し、絶縁膜の表
面を露出して平坦化できれば、膨出部に起因する導電膜
の研磨残りの発生や、過剰研磨による配線のディッシン
グ、エロージョンを防止できる。

【００１３】しかし、導電膜が銅からなる場合には、反
応性エッチングによる除去が困難であり、また、レジス
トパターンをマスクとした場合においても、エッチング
後のレジストパターンを通常の酸素系ガスを用いたアッ
シング方法により除去すると、導電膜の銅表面が酸化さ
れてしまうという問題があった。

【００１４】したがって、導電膜が膨出した部分を有す
る場合においても、膨出部に起因する研磨残りの発生や
過剰研磨によるディッシングやエロージョンを防ぐこと
が可能な半導体装置の製造方法が望まれていた。

【００１５】

【課題を解決するための手段】上記のような課題を解決
するために、本発明の請求項１に記載された半導体装置
の製造方法は、基板上の絶縁膜に形成された凹部を埋め
込むように絶縁膜上に導電膜を形成する工程と、導電膜
の表面に保護膜を形成する工程と、導電膜の膨出した部
分の保護膜を除去する工程と、導電膜の膨出した部分を
除去して平坦化する工程と、余剰な導電膜と保護膜とを
除去して絶縁膜の表面を露出し、平坦化する工程とを有
することを特徴としている。

【００１６】このような半導体装置の製造方法によれ
ば、導電膜の表面に保護膜を形成し、導電膜の膨出した
部分、すなわち、膨出部の保護膜を除去した後、膨出部
を除去して導電膜を平坦化する。ここで、例えば膨出部
の側面に保護膜が残存している場合には、膨出部の側面
を覆う保護膜は膨出部に沿った傾斜を有していることか
ら、研磨パッドにより加圧されやすい状態となってい
る。したがって、膨出部の側面に残存した保護膜を、膨
出部とともに研磨して除去することができる。その後、
余剰な導電膜と保護膜とを除去して絶縁膜の表面を露出
して平坦化する。これにより、導電膜が膨出部を有して
いる場合においても、膨出部を除去して導電膜を平坦化
した後、余剰な導電膜を除去することから、膨出部に起
因する導電膜の研磨残りの発生を防ぐことができる。ま
た、膨出部を除去して導電膜を平坦化する際、膨出部以
外の導電膜の表面は、保護膜により覆われていることか
ら、過剰研磨によるディッシングやエロージョンを防ぐ
ことができる。

【００１７】また、本発明の請求項２に記載された半導
体装置の製造方法は、基板上の絶縁膜に形成された凹部
を埋め込むように絶縁膜上に導電膜を形成する工程と、
導電膜の表面に第１の保護膜を形成した後、第１の保護
膜の表面に第２の保護膜を形成する工程と、導電膜の膨
出した部分の第２の保護膜を除去し、第２の保護膜をマ
スクとして、導電膜の膨出した部分の第１の保護膜を除
去する工程と、導電膜の膨出した部分を除去して平坦化
する工程と、余剰な導電膜と第１、第２の保護膜とを除
去して絶縁膜の表面を露出し、平坦化する工程とを有す
ることを特徴としている。

【００１８】このような半導体装置の製造方法によれ
ば、導電膜の表面に第１の保護膜と第２の保護膜を積層
形成し、導電膜の膨出した部分（膨出部）の第２の保護
膜を除去した後、第２の保護膜をマスクに用いて膨出部
の第１の保護膜を除去し、膨出部を除去して導電膜を平
坦化する。ここで、例えば膨出部の側面に第１、第２の
保護膜が残存している場合に、膨出部の側面を覆う第
１、第２の保護膜は、膨出部に沿った傾斜を有している
ことから、研磨パッドにより加圧されやすい状態となっ
ている。したがって、膨出部の側面に残存した第１、第
２の保護膜を、膨出部とともに研磨して除去することが
できる。そして、余剰な導電膜と第１、第２の保護膜と
を除去して絶縁膜の表面を露出し、平坦化する。これに
より、導電膜が膨出部を有している場合においても、膨
出部を除去して導電膜を平坦化した後、余剰な導電膜を
除去することから、膨出部に起因する導電膜の研磨残り
の発生を防ぐことができる。また、膨出部を除去して導
電膜を平坦化する際、膨出部以外の導電膜の表面は、保
護膜により覆われていることから、過剰研磨によるディ
ッシングやエロージョンを防ぐことができる。

【００１９】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて詳細に説明する。

【００２０】（第１実施形態）本発明の半導体装置の製
造方法に係わる実施形態の一例を図１〜図２の製造工程
断面図によって説明する。図１（１）に示すように通常
のＬＳＩプロセスにより、基板１１（例えばシリコン基
板）上に素子形成などを行った後、層間絶縁膜１２を成
膜する。レジストパターン（図示せず）をマスクに用い
た反応性エッチングにより、凹部１３ａ、１３ｂを形成
する。凹部１３ａは、層間絶縁膜１２に密に形成されて
いる微細な配線溝とし、例えば、開口幅が０．２μｍ、
その深さが０．５μｍとなるように形成する。また、凹
部１３ｂは層間絶縁膜１２に他の凹部とは間隔を有して
形成されている配線溝とし、例えば、開口が０．６μ
ｍ、その深さが０．５μｍとなるように形成する。図１
（１）には、凹部１３ａ、１３ｂの短辺方向の断面図を
示すこととする。尚、凹部１３ａ、１３ｂは接続孔であ
ってもよく、配線溝とそれに連続して形成された接続孔
であってもよい。このように、凹部１３ａ、１３ｂを形
成した後、レジストパターンを除去する。

【００２１】次いで、図１（２）に示すように、マクネ
トロンスパッタ法によって、上記凹部１３ａ、１３ｂの
内壁を覆うように、上記層間絶縁膜１２上にバリア層１
４を、例えばタンタル（Ｔａ）を用いて形成する。その
成膜条件は、一例として、プロセスガスにアルゴン（Ａ
ｒ）〔流量：１００ｃｍ³／ｍｉｎ〕を用い、マグネト
ロンスパッタ装置のＤＣパワーを５ｋＷ、成膜雰囲気の
圧力を０．４Ｐａ、基板温度を１５０℃、成膜膜厚を３
０ｎｍに設定する。尚、ここでのガス流量は標準状態に
おける体積流量を示すものとする。

【００２２】また、ここではバリア層１４としてＴａを
用いることとしたが、配線に用いる導電性材料の拡散を
防ぐ膜であればよく、例えば窒化タンタル（ＴａＮ）を
用いてもよい。ＴａＮを成膜する時の成膜条件の一例と
しては、プロセスガスに、Ａｒ〔流量：３０ｃｍ³／ｍ
ｉｎ〕、窒素（Ｎ₂）〔流量：８０ｃｍ³／ｍｉｎ〕を用
い、マグネトロンスパッタ装置のＤＣパワーを５ｋＷ、
成膜時の圧力を０．４Ｐａ、基板温度を１５０℃、成膜
膜厚を３０ｎｍに設定する。

【００２３】次に、バリア層１４の成膜に連続して、マ
グネトロンスパッタ法によりバリア層１４の表面に、電
解メッキの下地金属となるシード層１５を、例えば、銅
で形成する。その成膜条件は、一例として、プロセスガ
スに、Ａｒ〔流量：１００ｃｍ³／ｍｉｎ〕を用い、マ
グネトロンスパッタ装置のＤＣパワーを５ｋＷ、成膜時
の圧力を０．４Ｐａ、基板温度を２０℃、成膜膜厚を５
０ｎｍに設定する。

【００２４】次に、図１（３）に示すように、電解メッ
キ法により例えば銅メッキを行って、上記シード層（１
５）の表面に銅を堆積して、上記凹部１３ａ、１３ｂを
埋め込み、導電膜１６を形成する。ここで、図中の導電
膜１６にはシード層（１５）も含まれることとする。こ
こでの電解メッキ条件は、一例として、メッキ液に、硫
酸銅（濃度：６７ｇ／ｌ）、硫酸（濃度：１７０ｇ／
ｌ）、塩酸（濃度：７０ｐｐｍ）との混合液に添加剤を
加えたものを用い、メッキ液の温度を２０℃、供給電流
を９Ａ（直径２００ｍｍのウエハの場合）、成膜膜厚を
１．００μｍに設定する。

【００２５】ここで、凹部１３ａ、１３ｂの内部に銅が
完全に埋め込めるように、メッキ液には添加剤を加えて
いることから、凹部１３が密に形成されている部分（凹
部１３ａ）の層間絶縁膜１２上は導電膜１６の表面が膨
出した状態となり、他の部分よりも膜厚が厚く形成され
る。一方、疎に形成されている部分（凹部１３ｂ）の層
間絶縁膜１２上には、凹部１３ｂの開口幅が比較的広く
形成されているため、導電膜１６がやや凹状に形成され
るが、この段差は無視できる程度のものであることとす
る。ここで、導電膜１６の膨出した部分を膨出部１６ａ
とすると、例えば、膨出部１６ａでは層間絶縁膜１２表
面からの膜厚は約１．２０μｍ、膨出部１６ａ以外の導
電膜１６の膜厚は約８００ｎｍに形成される。尚、ここ
では、導電膜に銅を用いた例について説明するが、本実
施形態はこれに限定されるものではなく、金、銀、アル
ミニウムや、銅も含めたこれらの合金であってもよい。

【００２６】次に、図１（４）に示すように、マグネト
ロンスパッタ法によって、導電膜１６の表面に、本発明
に特徴的な保護膜１７を、導電膜１６とは異なる材質の
金属膜、例えばＴａによって形成する。ここで、保護膜
１７は、導電膜１６とは異なる材質であって、導電膜１
６における膨出部１６ａを研磨して除去する場合に、保
護膜１７で覆うことにより膨出部１６ａ以外の部分が過
剰研磨されるのを防止できる材質であればよい。尚、こ
こではＴａを用いるが、これに限定されることなく、Ｔ
ａＮ、ＴｉＮ、Ｗ、ＷＮ、ＣｏＷＰ等を用いてもよい。

【００２７】ここで、保護膜１７の膜厚としては、１０
ｎｍ〜３０ｎｍが好ましく、２０〜３０ｎｍであれば、
さらに好ましい。膜厚が１０ｎｍより小さい場合には、
導電膜１６における膨出部１６ａを研磨して除去する場
合に、膨出部１６ａ以外の部分における過剰研磨を防ぐ
ことができず、３０ｎｍよりも厚い場合には、後工程で
保護膜１７を除去するのに長時間を要する。保護膜１７
に用いるＴａの成膜条件の一例としては、プロセスガス
に、Ａｒ〔流量：１００ｃｍ³／ｍｉｎ〕を用い、マグ
ネトロンスパッタ装置のＤＣパワーを５ｋＷ、成膜雰囲
気の圧力を０．４Ｐａ、基板温度を１５０℃、成膜膜厚
を２０ｎｍに設定する。尚、保護膜１７にＷを用いた場
合には、Ｔａと同一の成膜条件でよい。

【００２８】また、保護膜１７にＴａＮを用いた場合の
成膜条件の一例としては、プロセスガスに、Ａｒ〔流
量：３０ｃｍ³／ｍｉｎ〕と、Ｎ₂〔流量：８０ｃｍ³／
ｍｉｎ〕を用い、ＤＣパワーを５ｋＷ、成膜雰囲気の圧
力を０．４Ｐａ、基板温度を１５０℃、成膜膜厚を２０
ｎｍに設定する。尚、保護膜１７にＴｉＮ、ＷＮを用い
た場合には、ＴａＮと同一の成膜条件でよい。

【００２９】また、保護膜１７の成膜方法はマグネトロ
ンスパッタ法に限らず、ＣＶＤ法や、他の方法で成膜し
てもよい。ここで、保護膜１７に、例えばＣｏＷＰを用
い、無電解メッキ法により成膜する場合の成膜条件の一
例を示す。メッキ液にタングステン酸アンモニウム〔濃
度：１０ｇ／ｌ〕と塩化コバルト〔濃度：３０ｇ／ｌ〕
と次亜りん酸アンモニウム〔濃度：２０ｇ／ｌ〕とシュ
ウ酸アンモニウム〔濃度：８０ｇ／ｌ〕との混合液に添
加剤を加えたものを用い、溶液温度を９０℃、ｐＨを
８．５〜１０．５、成膜膜厚を２０ｎｍに設定する。

【００３０】次に、図２（１）に示すように、ＣＭＰ法
によって、膨出部１６ａ上の保護膜１７を研磨して除去
する（第１段階研磨）。具体的には、膨出部１６ａの略
平坦な部分上の保護膜１７を除去することとする。ここ
では、ＣＭＰ条件の一例として、研磨パッドに、例え
ば、発砲ポリウレタン樹脂（硬度５２〜６２）の単層構
造のもの（例えばロデール社製 製品名ＩＣ１０００）
を用い、スラリーに過酸化水素を添加したシリカ含有ス
ラリー〔流量：２００ｍｌ／ｍｉｎ〕を用いて、研磨圧
力を１４０ｇ／ｃｍ²、研磨定盤の回転数を３０ｒｐ
ｍ、研磨ヘッドの回転数を３０ｒｐｍ、研磨雰囲気の温
度を２５℃〜３０℃に設定する。

【００３１】次いで、図２（２）に示すように、ＣＭＰ
法によって、保護膜１７が除去された膨出部（１６ａ）
と膨出部（１６ａ）の側面に残存している保護膜１７と
を研磨して除去し、導電膜１６を平坦化する（第２段階
研磨）。具体的には、膨出部（１６ａ）を、膨出部（１
６ａ）以外の部分を覆う保護膜１７の表面と同じ高さに
なるまで研磨する。ここでのＣＭＰ条件の一例として
は、スラリーに過酸化水素（Ｈ₂Ｏ₂）を添加したシリカ
含有スラリー（選択比；銅：Ｔａ＝１００：１以上）
〔流量：２００ｍｌ／ｍｉｎ〕を用い、その他の条件
は、上記の第１段階研磨と同様の条件で行う。

【００３２】そして、図２（３）に示すように、ＣＭＰ
法により、層間絶縁膜１２上の余剰な導電膜（１６）、
保護膜（１７）、バリア層１４を研磨して除去すること
により、層間絶縁膜１２の表面を露出し、平坦化して、
凹部１３ａ、１３ｂに配線１８を形成する（第３段階研
磨）。この場合のＣＭＰ条件の一例としては、研磨パッ
ドに、例えば発砲ポリウレタン樹脂（硬度５２〜６２）
（例えばロデール社製 製品名ＩＣ１０００）の処理面
側にパッド（硬度５５〜６０）（例えばロデール社製
製品名Ｓｕｂａ４００）が積層された構造のもの（ロデ
ール社製 製品名ＩＣ１０００／Ｓｕｂａ４００）を用
い、スラリーに過酸化水素を添加したシリカ含有スラリ
ー（選択比；銅：Ｔａ＝１：１）〔流量：２００ｍｌ／
ｍｉｎ〕を用いて、研磨圧力を１４０ｇ／ｃｍ²、研磨
定盤の回転数を３０ｒｐｍ、研磨ヘッドの回転数を３０
ｒｐｍ、研磨雰囲気の温度を２５℃〜３０℃に設定す
る。

【００３３】このような半導体装置の製造方法によれ
ば、層間絶縁膜１２に形成された配線溝１３ａ、１３ｂ
の疎密により、導電膜１６が膨出部１６ａを有している
場合においても、導電膜１６の表面に保護膜１７を形成
し、膨出部１６ａ上の保護膜１７を除去した後、膨出部
１６ａを除去して導電膜１６を平坦化する。ここで、膨
出部１６ａの側面は保護膜１７で覆われているが、保護
膜１７は膨出部１６ａの側面に沿った傾斜を有している
ことから、研磨パッドにより加圧され易い状態となって
いる。したがって、膨出部１６ａとともに膨出部１６ａ
の側面の保護膜１７を除去することができ、導電膜１６
を平坦化することができる。そして、余剰な導電膜１６
と保護膜１７、バリア層１４を除去して、層間絶縁膜１
２の表面を露出し、平坦化することから、膨出部１６ａ
に起因する研磨残りの発生を防ぐことができる。

【００３４】また、膨出部１６ａを除去する際に、膨出
部１６ａ以外の導電膜１６の表面は、保護膜１７で覆わ
れていることから、膨出部１６ａを研磨して除去する場
合に、膨出部１６ａ以外の部分が過剰研磨されることな
く、形成される配線１８のディッシングやエロージョン
を防ぐことができる。

【００３５】尚、本実施形態においては、保護膜１７と
して導電膜１６とは異なる材質の金属膜を用いた例につ
いて説明したが、保護膜１７を絶縁膜で形成してもよ
く、絶縁膜であっても金属膜と同様の効果を奏すること
ができる。ここでは導電膜１６に銅を用いていることか
ら、銅の酸化を防ぐために、保護膜１７には酸素を含ま
ない絶縁膜、例えば、窒化シリコンや炭化シリコンを用
いることが好ましい。ただし、導電膜１６に酸化しにく
い材料を用いる場合には、保護膜１７に酸化膜を用いて
もよい。

【００３６】保護膜１７に例えば、窒化シリコンを用い
た場合には、例えばプラズマＣＶＤ法によって導電膜１
６上に成膜する。その成膜条件の一例としては、プロセ
スガスにモノシラン（ＳｉＨ₄）〔流量：７５ｃｍ³／ｍ
ｉｎ〕とアンモニア（ＮＨ₃）〔流量：５０ｓｃｃｍ〕
とＮ₂〔流量：３０００ｃｍ³／ｍｉｎ〕を用い、ＣＶＤ
装置のＲＦパワーを５００Ｗ、成膜雰囲気の圧力を０．
４Ｐａ、基板温度を１５０℃、成膜膜厚を２０ｎｍに設
定する。

【００３７】（第２実施形態）図３に本発明の第２実施
形態における半導体装置の製造方法の製造工程断面図を
示す。第１実施形態においては、導電膜１６の表面に保
護膜１７を成膜した後、膨出部１６ａ上の保護膜１７を
ＣＭＰ法により除去する例について説明したが、本実施
形態においては膨出部１６ａ上の保護膜１７を、反応性
エッチングにより除去する方法について説明する。尚、
保護膜１７を形成するまでの工程は、第１実施形態の図
１（１）〜（４）を用いて説明した製造工程と同様であ
るため、省略することとし、同一の構成要素には同一の
符号を付して説明する。

【００３８】まず、図３（１）に示すように、保護膜１
７の表面にレジストを塗布し、パターニングしてレジス
トパターン１９を形成する。そして、レジストパターン
１９をマスクとして用いた反応性エッチングにより、膨
出部１６ａ上の保護膜１７を除去する。具体的には膨出
部１６ａの略平坦な部分上の保護膜１７を除去する。こ
こで、パターニングの際に合わせずれが生じ、膨出部１
６ａの略平坦な部分に保護膜１７が若干残存したとして
も、後工程の研磨により除去することが可能である。

【００３９】ここでは保護膜１７にＴａを用いているた
め、反応性エッチング条件の一例としては、プロセスガ
スに塩素（Ｃｌ₂）を用い、ＲＦパワーを１．００ｋ
Ｗ、圧力を５Ｐａ、基板温度８０℃に設定する。尚、こ
こでのエッチング方法は反応性イオンエッチングに限ら
ず、他のドライエッチング方法でもよく、ウェットエッ
チングでもよい。エッチング方法は除去する保護膜１７
および導電膜１６の材質によって、適宜選択することと
する。

【００４０】次に、図３（２）に示すように、保護膜１
７を除去することにより、露出した膨出部（１６ａ）と
その側面を覆う保護膜１７とレジストパターン（１９）
とをＣＭＰ法により研磨して除去し、導電膜１６を平坦
化する。ここで、レジストパターン（１９）はＣＭＰ法
により簡単に除去することができる。また、膨出部（１
６ａ）の側面を覆う保護膜１７は、膨出部（１６ａ）の
側面に沿って傾斜を有しているため、研磨パッドにより
加圧され易い状態となっており、膨出部（１６ａ）とと
もに、保護膜１７を除去して、導電膜１６を平坦化する
ことができる。具体的には膨出部（１６ａ）を除去して
膨出部（１６ａ）以外の部分を覆う保護膜１７の表面と
同じ高さになるように導電膜１６を平坦化する。ここで
のＣＭＰ条件は、第１実施形態で図２（２）を用いて説
明した第２段階研磨と同一条件で行うこととする。

【００４１】そして、図３（３）に示すように、ＣＭＰ
法により層間絶縁膜１２上の余剰な導電膜（１６）、保
護膜（１７）、バリア層１４を研磨して除去し、層間絶
縁膜１２の表面を露出し、平坦化して、凹部１３ａ、１
３ｂに配線１８を形成する。ここでのＣＭＰ条件は、第
１実施形態で図２（３）を用いて説明した第３段階研磨
と同様の条件で行うこととする。

【００４２】このような平坦化方法によれば、第１実施
形態で説明した方法と同様に、膨出部１６ａに起因する
研磨残りの発生を防ぐとともに、膨出部１６ａ以外の部
分の過剰研磨によるディッシングやエロージョンを防ぐ
ことが可能である。

【００４３】（第３実施形態）図４、図５に本発明の第
３実施形態における半導体装置の製造方法の製造工程断
面図を示す。第２実施形態においては、導電膜１６の表
面に保護膜１７を形成し、膨出部１６ａ上の保護膜１７
をレジストパターン１９をマスクに用いた反応性イオン
エッチングにより除去する例について説明したが、本実
施形態においては第１の保護膜２０（第１実施形態の保
護膜１７と同様のもの）の表面に、第１の保護膜２０に
対してエッチング選択比を有する第２の保護膜２１を形
成し、第２の保護膜２１に開口パターンを形成した後、
第２の保護膜２１をマスクとして第１の保護膜２０をエ
ッチング除去する方法について説明する。尚、第１の保
護膜２０を形成するまでの工程は、第１実施形態と同様
であるため省略することとし、同一の構成要素には同一
の符号を付して説明する。

【００４４】まず、図４（１）に示すように、プラズマ
ＣＶＤ法により、第１の保護膜２０に対してエッチング
選択比を有する第２の保護膜２１を第１の保護膜２０の
表面に形成する。第２の保護膜２１は、後工程でこれを
研磨することにより開口パターンを形成し、第１の保護
膜２０をエッチングして除去する際のマスクとして用い
るため、その膜厚は、エッチングの際のマスクとして十
分な厚さを有していればよく、その研磨に長時間要しな
い程度の膜厚とする。

【００４５】また、第２の保護膜２１は、第１の保護膜
２０に対してエッチング選択比を有していればよく、例
えば、第１の保護膜２０が金属膜である場合には、第２
の保護膜２１に絶縁膜を用い、第１の保護膜２０が絶縁
膜で形成されている場合には、第２の保護膜２１に導電
膜を用いれば、十分なエッチング選択比をとることがで
きる。さらに、第１の保護膜２０が窒化シリコン等の酸
素を含まない絶縁膜で形成されている場合に、第２の保
護膜２１として酸化シリコン等の絶縁膜を形成してもよ
い。

【００４６】ここでは、第１の保護膜２０にＴａを用い
ているため、第２の保護膜２１として、例えば、窒化シ
リコンを用いることとする。その成膜条件の一例として
は、プロセスガスにＳｉＨ₄〔流量：７５ｃｍ³／ｍｉ
ｎ〕とアンモニア（ＮＨ₃）〔流量：５０ｃｍ³／ｍｉ
ｎ〕とＮ₂〔流量：３０００ｃｍ³／ｍｉｎ〕を用い、Ｃ
ＶＤ装置のＲＦパワーを５００Ｗ、成膜雰囲気の圧力を
０．４Ｐａ、基板温度を１５０℃、成膜膜厚を２０ｎｍ
に設定する。

【００４７】次に、図４（２）に示すように、膨出部１
６ａ上の第２の保護膜２１をＣＭＰ法により除去し、開
口パターンを形成する。具体的には、膨出部１６ａの略
平坦な部分上の第２の保護膜２１を除去することとす
る。ここでのＣＭＰ条件の一例としては、研磨パッド
に、例えば発砲ポリウレタン樹脂（硬度５２〜６２）の
単層構造のもの（例えばロデール社製 製品名ＩＣ１０
００）を用い、研磨圧力を１４０ｇ／ｃｍ²とし、研磨
定盤の回転数を３０ｒｐｍ、研磨ヘッドの回転数を３０
ｒｐｍとし、スラリーに過酸化水素（Ｈ₂Ｏ₂）を添加し
たシリカ含有スラリー〔流量：２００ｍｌ／ｍｉｎ〕を
用い、研磨雰囲気の温度を２５℃〜３０℃に設定する。

【００４８】次に、図４（３）に示すように、第２の保
護膜２１を除去することにより露出した膨出部１６ａ上
の第１の保護膜２０を、開口パターンが形成された第２
の保護膜２１をマスクに用いた反応性エッチングにより
除去する。ここでは第１の保護膜２０にＴａを用いてい
るため、ここでのエッチング条件は第２実施形態で図３
（１）を用いて説明したエッチング条件と同一条件で行
うこととする。

【００４９】そして、図５（１）に示すように、第１の
保護膜２０を除去することにより露出した膨出部（１６
ａ）と膨出部（１６ａ）の側面を覆う第１の保護膜２０
および第２の保護膜２１とを、ＣＭＰ法により研磨して
除去し、導電膜１６を平坦化する。ここで、膨出部（１
６ａ）の側面を覆う第１の保護膜２０および第２の保護
膜２１は、膨出部（１６ａ）の側面に沿って傾斜を有し
て残存しているため、研磨パッドにより加圧され易い状
態となっており、膨出部（１６ａ）とともに、第１の保
護膜２０および第２の保護膜２１を除去して、導電膜１
６を平坦化することができる。具体的には膨出部１６ａ
以外の部分を覆う第２の保護膜２１の表面と同じ高さに
なるよう導電膜１６を平坦化する。また、ここでのＣＭ
Ｐ条件は第１実施形態で図２（２）を用いて説明した第
２段階研磨と同一条件で行うこととする。

【００５０】次いで、図５（２）に示すように、ＣＭＰ
法により、層間絶縁膜１２上の余剰な導電膜（１６）、
第１の保護膜２０、第２の保護膜、およびバリア層１４
を除去して、層間絶縁膜１２の表面を露出して平坦化
し、凹部１３ａ、１３ｂに配線１８を形成する。ここで
のＣＭＰ条件は第１実施形態で図２（３）を用いて説明
した第３段階研磨と同一条件で行うこととする。

【００５１】上述したような半導体装置の製造方法によ
れば、膨出部１６ａ上の第１の保護膜２０を除去するた
めにレジストパターンを形成しなくてもよく、工程負荷
の大きなリソグラフィー工程を行う必要がない。したが
って、第２実施形態よりも製造工程の簡略化が図れると
ともに、第１実施形態と同様の効果を奏することが可能
である。

【００５２】

【発明の効果】以上説明したように、本発明の請求項１
に記載された半導体装置の製造方法によれば、導電膜の
表面に保護膜を形成し、導電膜の膨出した部分の保護膜
を除去した後、膨出した部分を除去して導電膜を平坦化
する。その後、余剰な導電膜と保護膜とを除去して、絶
縁膜の表面を露出し、平坦化することから、導電膜の膨
出した部分に起因する導電膜の研磨残りの発生を防ぐこ
とができる。また、導電膜の膨出した部分を除去する
際、膨出した部分以外の導電膜の表面は、保護膜に覆わ
れていることから、過剰研磨によるディッシングやエロ
ージョンを防ぐことができる。これにより、絶縁膜に形
成された配線溝や接続孔などの凹部に、導電膜を埋め込
んで平坦化し、配線を形成する場合に、研磨残りの発
生、ディッシングやエロージョンを防げることから、電
気的信頼性の高い半導体装置を得ることが可能である。

【００５３】また、請求項２に記載された半導体装置の
製造方法によれば、導電膜の表面に第１の保護膜と第２
の保護膜を積層形成し、導電膜の膨出した部分の第２の
保護膜を除去した後、第２の保護膜をマスクに用いて、
膨出した部分の第１の保護膜を除去し、導電膜の膨出し
た部分を除去して平坦化する。そして、導電膜の余剰な
部分を除去して絶縁膜の表面を露出し、平坦化すること
から、請求項１記載の半導体装置の製造方法と同様の効
果を奏することができる。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造方法に係る第１実施
形態を示す製造工程断面図（その１）である。

【図２】本発明の半導体装置の製造方法に係る第１実施
形態を示す製造工程断面図（その２）である。

【図３】本発明の半導体装置の製造方法に係る第２実施
形態を示す製造工程断面図である。

【図４】本発明の半導体装置の製造方法に係る第３実施
形態を示す製造工程断面図（その１）である。

【図５】本発明の半導体装置の製造方法に係る第３実施
形態を示す製造工程断面図（その２）である。

【図６】銅電解メッキ装置の原理図である。

【図７】従来の技術を示す断面図である。

【図８】従来の技術における課題を示す断面図である。

【図９】従来の技術における課題を示す断面図である。

【図１０】従来の技術における課題を示す断面図であ
る。

【符号の説明】

１１…基板、１２…層間絶縁膜、１３ａ，１３ｂ…凹
部、１６…導電膜、１６ａ…膨出部、１７…保護膜、２
０…第１の保護膜、２１…第２の保護膜

フロントページの続き Ｆターム(参考） 5F033 HH08 HH09 HH11 HH12 HH13 HH14 HH15 HH19 HH21 HH32 HH34 MM01 MM02 MM12 MM13 PP06 PP15 PP16 PP27 PP28 PP33 QQ08 QQ09 QQ11 QQ13 QQ19 QQ48 QQ49 RR01 RR06 XX01

Claims (2)

【特許請求の範囲】
1. 【請求項１】 基板上の絶縁膜に形成された凹部を埋め
   込むように前記絶縁膜上に導電膜を形成する工程と、 前記導電膜の表面に保護膜を形成する工程と、 前記導電膜の膨出した部分の保護膜を除去する工程と、 前記導電膜の膨出した部分を除去して平坦化する工程
   と、 余剰な前記導電膜と前記保護膜とを除去して前記絶縁膜
   の表面を露出し、平坦化する工程とを有することを特徴
   とする半導体装置の製造方法。
2. 【請求項２】 基板上の絶縁膜に形成された凹部を埋め
   込むように前記絶縁膜上に導電膜を形成する工程と、 前記導電膜の表面に第１の保護膜を形成した後、前記第
   １の保護膜の表面に第２の保護膜を形成する工程と、 前記導電膜の膨出した部分の第２の保護膜を除去し、前
   記第２の保護膜をマスクとして、前記導電膜の膨出した
   部分の第１の保護膜を除去する工程と、 前記導電膜の膨出した部分を除去して平坦化する工程
   と、 余剰な前記導電膜と前記第１、第２の保護膜とを除去し
   て前記絶縁膜の表面を露出し、平坦化する工程とを有す
   ることを特徴とする半導体装置の製造方法。