JP2007027734A - 相互接続エアキャビティの集積化制御および信頼性向上 - Google Patents

相互接続エアキャビティの集積化制御および信頼性向上 Download PDF

Info

Publication number
JP2007027734A
JP2007027734A JP2006191476A JP2006191476A JP2007027734A JP 2007027734 A JP2007027734 A JP 2007027734A JP 2006191476 A JP2006191476 A JP 2006191476A JP 2006191476 A JP2006191476 A JP 2006191476A JP 2007027734 A JP2007027734 A JP 2007027734A
Authority
JP
Japan
Prior art keywords
integrated circuit
layer
interconnect stack
trench
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006191476A
Other languages
English (en)
Inventor
Joaquin Torres
トルレ ジョアカン
Laurent-Georges Gosset
ゴセ ローラン−ジョルジュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Koninklijke Philips NV
Original Assignee
STMicroelectronics Crolles 2 SAS
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS, Koninklijke Philips Electronics NV filed Critical STMicroelectronics Crolles 2 SAS
Publication of JP2007027734A publication Critical patent/JP2007027734A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal

Abstract

【課題】相互接続エアキャビティの集積化制御および信頼性向上を提供すること。
【解決手段】本発明は、相互接続スタック内の相互接続ラインおよびバイアの側壁へのポリマー材料の導入に基づいて高速銅相互接続内に高度に制御されたエアキャビティを導入する改良された集積回路および集積回路製造法であって、エアキャビティ形成を含み、これを制御し、それによって半導体相互接続の信号伝搬性能を向上させる集積回路および集積回路製造法を提供する。
【選択図】図4F

Description

本発明は集積回路の製造に関し、特に、相互接続スタックにおけるIC相互接続エアキャビティの集積化および制御に関する。
IC(集積回路)のような半導体デバイスは、単一の半導体材料体上に集積化されて製造されたトランジスタ、ダイオード、抵抗器などの電子回路部品を有する。半導体材料および処理技法の進歩によって、単一の半導体材料体上のIC回路部品の数は増加したが、IC回路部品の全体のサイズは縮小化した。IC性能の向上およびコスト削減のためにさらなる小型化が更に望まれている。
通常、VLSI(Very Large Scale Integrated)またはULSI(Ultra−Large Scale Integrated)半導体チップのデバイス相互接続は、金属配線層のパターンを含む相互接続スタックによって達成される。所与のレベル内の配線構造は、電子回路部品間の水平接続が形成され、レベル内誘電体によって分離され、個々の配線レベルは、レベル間誘電体層によって互いから分離される。導電性ビアは、レベル間誘電体に形成され、配線層の間の接続を行い、電子回路部品間の垂直接続が形成され、積層された配線層間の接続が得られる。
信号伝搬遅延や性能(例えば時間遅れ、クロストーク)に影響を与える、相互接続構造の材料およびレイアウトは、チップ速度、すなわちIC性能にかなりの影響を与える。信号伝搬遅延はRC時定数に起因する(「R」はオンチップ配線の抵抗、「C」は、相互接続スタック内の信号線と周囲の導体との間の実効静電容量である)。RC時定数は、配線材料の固有の抵抗率を小さくすること、ならびにより低い誘電率kを有するレベル間およびレベル内誘電体(ILD)を使用することによって低減される。
具体的には、IC上のデバイスのサイズをさらに低減させるために、低い抵抗率を有する導電材料を使用すること、および、隣接する金属線間の容量結合をさらに低減させるために低い誘電率(4.0未満の誘電率k)を有する絶縁体を使用することが必要になった。低RC相互接続構造用の金属と誘電体の一般的な組合せは、銅(Cu)と二酸化シリコンSiO2(誘電率約4.0)などの誘電体の組合せである。
銅含有材料を有する相互接続を製造する方法が開発され、銅含有相互接続構造は、通常「ダマシン(damascene)」プロセスによって製造される。一般的なダマシンプロセスでは、誘電体層内に挿入された金属パターンが、レベル間またはレベル内誘電体の中にホール(ビア用)またはトレンチ(配線用)をエッチングするステップ、1つまたは複数の密着または拡散障壁層でこれらのホールまたはトレンチを覆う任意選択のステップ、これらのホールまたはトレンチに金属配線材料(例えば銅)を過充填するステップ、およびこの金属過充填物を、化学機械研磨(CMP)などの平坦化プロセスによって除去して、金属を誘電体の上面と同じ高さにするステップによって形成される。しばしば、所望の数の配線レベルおよびバイアレベルが製造されるまで上記の処理ステップが繰り返される。
ダマシン処理による相互接続構造の製造は、「デュアルダマシン」として知られている変形プロセスを使用することによって大幅に単純化することができ、このプロセスでは、配線レベルとその下のバイアレベルのパターン形成されたキャビティに同じ付着ステップで金属が充填される。デュアルダマシンは、金属研磨ステップの数を1/2に減らし、かなりのコスト削減を達成する。デュアルダマシンは単に、トレンチおよびその下のバイアホールを形成することを含む。
さらに、銅を使用することに加えて、低k誘電材料を使用しようすることが強く求められている。低k誘電材料は相互接続間の静電容量を低減させ、ICのスイッチング速度を向上させるからである。ダマシンまたはデュアルダマシン技法によって垂直および水平相互接続を形成するときに、1種または数種の低k誘電材料を付着させ、これをパターンエッチングして、垂直相互接続、例えばバイア、および水平相互接続、例えばラインを形成する。
バックエンドオブライン(back−end−of−line:BEOL)プロセスでは、重要な変更として、低k誘電体の代わりに、材料中最も低いk値(k値約1.0)を有するエアギャップ(air gap)などの超低k誘電体を使用することが含まれる。
したがって、時間遅れ、クロストーク、消費電力に関する将来の相互接続集積化の要件を満たし、実装の問題を解決するため、究極の低k金属間誘電体としてのエアギャップの使用は広く実施されている。その結果、相互接続スタック内にエアギャップが導入されなければならない特定の領域が画定されることがある。
一般に、図1A〜1Bで示すように、エアキャビティが必要なすべてのレベルが集積化された後の相互接続スタックにエアキャビティを形成するための集積化スキームは、集積化に使用された犠牲材料に対して適合された除去技法に基づく。例えば、図1Aに示された基板12の上の相互接続スタック10上には、SiC(炭化ケイ素)ハードマスク18を有する犠牲材料としてのアンドープのケイ酸塩ガラス(USG)16、例えばSiO2の中に銅金属線14が集積化されており、湿式または気体HF(フッ化水素)アタック20を使用して、USG16を等方的にアタックし、相互接続スタック10内にエアキャビティ22を均一に形成する(図1B)ことが提案されている。一般に、相互接続スタックから犠牲材料を除去するために使用される技法はHFケミストリである。しかし、スタック内の犠牲材料の組成に応じて、蒸気、気体、湿式処理、溶媒または試薬としての超臨界CO2などの、他のケミストリ処理を使用することもできる。
相互接続スタック10全体の機械的安定性を達成するため、集積化ならびにICの実装中には、集積回路ウェーハの表面のエアキャビティが必要な領域を正確に局限されていることが望ましい。言い換えると、エアキャビティを導入するための領域24が特定される(図1B参照)。領域24は一般に、最良かつ最高の伝搬性能が要求される細いラインを有する高密度領域にだけ見られる(図1B)。希釈HFアタック機構が実行された後に結果として生じる相互接続スタックの一例を、HF腐食20に最初にさらされるスタック10の表面領域を画定する大きく開いた領域24を有するハードマスク18とともに図1Bに示す。
しかし、HFアタック20は犠牲材料USG16に到達しなければその分解を開始することができないため、この技法では、エアキャビティ22が最初に上部金属レベルに導入される。このような等方性の除去技法が使用されるときには、エアキャビティ22を有する領域が、最初に必要なものよりもずっと大きくなる可能性がある(図1B)。
別の懸念は、長い除去プロセスのために処理時間が金属線の完全性に影響を及ぼす可能性がある、例えば、真空付着コーティングなどの物理蒸着技法、TaN Cu(窒化タンタル銅シード)拡散障壁などで形成した、TiN(窒化チタン)が、長時間のHFアタック20された場合、銅相互接続の信頼性に影響を及ぼす可能性があることである。
したがって、これらの懸念を考慮して、相互接続内にエアギャップを形成することができ、上記の問題に対処する新しい改良された方法を開発することが求められている。
したがって本発明はこれらの問題に対する解決策を提供することを目指す。
簡単に説明すると、本発明の1つの目的は、少なくとも1層の犠牲誘電材料層がその上に形成された基板を有する相互接続スタックを用意するステップと、誘電層に少なくとも1つのトレンチをエッチングするステップと、トレンチ内にポリマー材料を付着させてポリマーライナを形成するステップと、少なくともトレンチの側壁にポリマーライナが残るように、過剰のポリマー材料を除去するステップと、トレンチにメタライゼーション層を少なくとも部分的に充填するステップと、メタライゼーション層の過充填を除去することによって相互接続スタックを平坦化するステップと、メタライゼーション層の上に自己整合的に障壁を形成して、最終的に、除去剤を使用して犠牲誘電材料を部分的に除去することによって、相互接続スタック内に少なくとも1つのエアキャビティを形成するステップとによって集積回路を製造する方法を提供することにある。
具体的には、この方法の他の特徴はさらに従属請求項に記載されている。本発明の実施形態は以下のうちの1つまたは複数の特徴を含むことができる。
一態様ではこの方法がさらに、エアキャビティを形成するステップの前に、相互接続スタック内のレベル数と同じ回数だけ、誘電層内にトレンチをエッチングするステップと、トレンチ内にポリマー材料ライナを付着させるステップと、過剰のポリマーライナを除去するステップと、トレンチにメタライゼーション層を部分的に充填するステップと、相互接続スタックを平坦化するステップと、自己整合バリアキャップ層を形成するステップとを繰り返すことをさらに含む。
他の態様では、ポリマーライナが少なくとも1種の低誘電率有機ポリマー樹脂を含む材料を含む。さらに、低誘電率有機ポリマー樹脂は、芳香族炭化水素基礎ベースのポリマー材料またはベンゾシクロブテンベースの材料を含むことができる。
さらに、犠牲誘電材料を部分的に除去するステップが、湿式化学処理または気体化学処理を使用して誘電材料を等方的に処理して犠牲誘電材料を除去するステップを含む。
他の態様ではこの方法がさらに、スタックの基板の表面の部分を、キャビティ導入の特定部分として画定するステップをさらに含み、画定された部分が基板の表面よりも小さい。
さらに、相互接続スタック内の犠牲誘電材料は、低または超低誘電率材料およびその中を通した除去剤の拡散を許す透過性材料を有するハイブリッド材料でできた多層構造を含む。
この方法はさらに、ポリマーライナを除去するステップ、トレンチにメタライゼーション層を充填するステップ、および自己整合バリアキャップ層を形成するステップの代わりに、透過性ポリマー層を付着させてトレンチを埋めるステップの前に、相互接続スタックの表面にハードマスクを付着させるステップと、ハードマスク層を含め、過剰の透過性ポリマー層を除去するステップと、別のハードマスク層を付着させ、除去剤の拡散のためその中に画定された領域をエッチングするステップとを含む。この方法の他の特徴はさらに従属請求項に記載されている。
本発明の他の態様によれば、集積回路が、少なくとも1つの犠牲誘電材料を有する半導体相互接続スタックと、誘電層内の少なくとも1つのトレンチ(26)と、トレンチの側壁に付着され、続いてメタライゼーション層を部分的に充填されたポリマーライナと、平坦化されたメタライゼーション層の上に形成された自己整合バリアキャップ層であって、メタライゼーション層が過充填物を持たない自己整合バリアキャップ層と、除去剤を使用して犠牲誘電材料を部分的に除去することによって形成された相互接続スタック内の少なくとも1つのエアキャビティを含む。
具体的には、本発明の実施形態は以下のうちの1つまたは複数の特徴を含むことができる。ポリマーライナは低誘電率有機ポリマー樹脂ベースの材料である。低誘電率有機ポリマー樹脂は、芳香族炭化水素ベースのポリマー材料またはベンゾシクロブテンベースの材料を含む。他の特徴として、相互接続スタック内の犠牲誘電材料は、低または超低誘電率材料およびその中を通した除去剤の拡散を許す透過性材料を有するハイブリッド材料でできた多層構造である。この集積回路デバイスの他の特徴はさらに従属請求項に記載されている。
実施形態は以下のうちの1つまたは複数の利点を有することができる。
この方法は、相互接続スタック内の相互接続ラインおよびバイアの側壁へのポリマー材料の導入に基づいて高速銅相互接続内に高度に制御されたエアキャビティを導入する改良された集積回路および集積回路製造法であって、エアキャビティ形成を含み、これを制御し、それによって半導体相互接続の信号伝搬性能を向上させる集積回路および集積回路の製造方法を提供する。
本発明のこれらの態様および他の態様は、以下の説明に記載された実施形態、図面および特許請求の範囲から明白であり、これらを参照することによって解明される。
本明細書において論じられる図、および本発明の原理を説明するために使用される様々な実施形態は、単に例示を目的としたものであり、いかなる形であれ本発明の範囲を限定するものと解釈してはならない。本発明の原理は、適切な画像処理システムで実現することができることを当業者は理解しよう。
これらの図では、見やすくするために、様々な回路部品の寸法が統一された尺度では描かれていない。これらの図はすべて、半導体基板のほぼ平らな表面に付着された様々な材料を含む半導体デバイスの断面図である。これらの断面は、基板12の表面に垂直な平面上にあるとみなされる。これらの図では、特に指示しまたは示さない限り、同一の参照符号が同一の要素に対応する。基板はそれぞれの図の下部に置かれている。また、当業者に知られている方法を使用して実施される基本的なプロセスステップについては詳述しない。本発明を特徴づける規定された時間実行順にこれらの基本的ステップに関する情報だけが与えられる。
次に図2A〜2H2を参照すると、エアギャップを形成するための本発明の基本ステップが示されている。相互接続スタックは基板12を含み、基板12は、誘電ライナ13(例えばSiNまたはSiC)、犠牲誘電材料層16(例えばUGS SiO2)、別の誘電ハードマスクライナ18およびリソグラフィエッチング層19を支持する。
第1のステップ(図2B)では、相互接続スタック10上でリソグラフィプロセスが実施されて、いくつかのトレンチ26のパターンが形成される。次に、相互接続スタック10の表面28に、CVD(化学蒸着)またはPECVP(プラズマ促進化学蒸着)技法を使用して低誘電率有機ポリマー樹脂の薄いライナ27が付着される(図2C)。この低誘電率有機ポリマー樹脂は、いずれも米ミシガン州MidlandのDow Chemical(登録商標)社によって製造されているSiLK(商標)(芳香族炭化水素ベースのポリマー)またはBCB(商標)(ベンゾシクロブテン)である。続いて、RIE(反応性イオンエッチング)プラズマ処理などの適当な処理を使用して表面28の過剰のポリマーが除去され、ライナ27は、図2Dに示すように、トレンチ26の側壁26aだけに残り、トレンチ26の底26bには残らない。例えば、選択された有機ポリマーは、相互接続スタック10への高いHF拡散またはHF腐食を許す特性を有する。
その後、図2Eに示すように、銅金属層14を付着させるメタライゼーションステップが実施され、直後に、銅層の処理すなわちCMP(化学機械研磨)プロセスが実施される。CMPは、適切な局所および広域表面平坦化を提供する、銅ダマシンのための有効な技術である(図2F参照)。次に、CoWP(リン化コバルトタングステン)のような自己整合バリア(self−aligned barrier:SAB)キャップ層30が、次の除去処理から銅を保護するため、金属線14の上に銅を封じ込めるように堆積される(図2G)。続いて、相互接続スタック10を化学処理、例えば湿式手段または気体手段によるHF除去処理にかけることによって、図2H1に示すようにHF拡散またはアタック20が実施される。HFは、ポリマーライナ27の中をスタック10の下部領域まで拡散するので、犠牲誘電材料層16(例えばUGS SiO2)の除去は迅速に開始される(図2H1)。HFアタック20への短時間の曝露の後、USG層16は相互接続スタック10から完全に除去される(図2H2)。
次に、後続の最適化プロセスにおいて図3A〜3Dを参照すると、エアキャビティ導入のための一連の基本ステップのため、完成した相互接続スタック50が示されている。
言い換えると、最終的な回路のメタライゼーションレベルを生成するためのステップを、分離されたメタライゼーションレベルを得るために何回か繰り返すことによって、いくつかの金属要素が追加されている。それぞれのメタライゼーションレベルは、次のメタライゼーションレベルの基板の役目を果たす。図3Aはさらに、エアキャビティ導入の特定部分として、集積回路相互接続スタック50の基板12の表面53に画定された部分52を示しており、画定された部分52は相互接続スタック50の表面53の領域よりも小さい。
付着されたSiLK(商標)またはBCB(商標)層27は、USG層16内へのHFの拡散を、上部から下部にわたって等方的に促進するため、図3Bおよび3C1に示すように金属線は除去剤HFにあまりさらされず、または提示されない。その結果、エアキャビティ形成は、従来の標準集積化手順を使用しSILK(商標)またはBCB(商標)ポリマー層27なしで実施された場合よりも迅速かつ穏やかである。さらにこれは、相互接続スタック内のエアキャビティ22の分布を制限する。この対照は、図3C1と図3C2を比較することによって理解することができ、後者の図にはSILK(商標)またはBCB(商標)ポリマー層27が追加されていない。言い換えると、有利には、図3C1の場合、エアキャビティ22の形成プロセスがあまり設計に依存しない。
次に図3Dを参照すると、実行することができる他の最適化は、機械的安定性の向上の観点からエアキャビティ内にポリマー層を残しておく必要または利点がない場合に、相互接続スタック10のエアキャビティ領域22に残っているSILK(商標)またはBCB(商標)層27を、適合されたプロセスを使用して完全に除去することである。
本発明に関連した集積化制御および信頼性向上は、USG層と、その中を通したHFの拡散を許すSiLK(商標)材料でできた永久多孔質透過層などのハイブリッド材料でできた、相互接続スタック50内の多層(multi−layers)でも実現することができる。
さらに、SiLK(商標)材料、BCB(商標)材料などの低k材料を、形成された相互接続スタック内で、金属内誘電体(intrametal dielectric:IMD)すなわちバイアレベル誘電体、またはトレンチレベル誘電体としても知られるレベル間誘電体(Interlevel dielectric:ILD)として使用するなど、この方法の他の変更および最適化を実施することもできる。さらに、HF拡散を相互接続の下部金属レベルに固定するため、ライン、バイアなどの金属ダミーを、適当な領域に、計画的に実現することもできる。
次に図4A〜4Fを参照すると、前述のものなどの透過性材料が充填された深いトレンチの使用が示されている。この最適化で使用される透過性材料は一般に、上面から別の相互接続スタック55内への除去剤(すなわちHF)の急速な拡散を許すSiLK(商標)またはBCB(商標)である。このようにすると、マルチレベルスタックのUSG層16の除去の総所要時間がかなり短縮される。すなわち、除去の総所要時間が、上部金属レベルの犠牲層/材料16の除去時間にほぼ等しくなる。
具体的には、図4Aには、ハードマスク18(SiC、SiNなど)が付着された相互接続スタック55が示されている。相互接続層55は、基板12、ハードマスク層18、ポリマーの永久透過層57およびUSG層16を含む。エッチングプロセスの後、相互接続スタック55の表面56から底面59まで相互接続スタック55全体を貫いて深いトレンチ26が形成される(図4B)。
次に、誘電ポリマー57(SiLK(商標)またはBCB(商標))をトレンチ26の底面59まで完全に充填する付着ステップが実施される(図4C)。次いで、相互接続スタック55の表面56を平滑化するために化学機械研摩技法60が適用され(図4D)、その結果生じるスタックはハードマスク18が除去されている。
図4Eに示すように、SiCハードマスク61の付着が実施され、その後、後続のHF拡散65のための大きな領域63のエッチングプロセスが実施される(図4E〜4F)。HF65は透過性ポリマー層57の中を迅速に拡散するため、それぞれの金属レベルのUSG層16の除去は、矢印67によって示されているようにほぼ同時に実施される。図4Fには、その結果生じる最終的な相互接続スタック55が示されており、スタックの全体を通じて金属線の間にエアキャビティ22が形成されている。
現時点における本発明の好ましい実施形態と考えられるものを示し、説明したが、本発明の真の範囲から逸脱することなく他の様々な変更を実施できること、および等価物を代用できることを当業者は理解されたい。
さらに、特定の状況を本発明の教示に適合させるために、本明細書に記載された発明の中心概念から逸脱することなく多くの変更を実施することができる。さらに、本発明の実施形態が以上に記載した特徴のすべてを含むとは限らない。したがって、本発明は開示された特定の実施形態に限定されず、添付の特許請求の範囲に含まれるすべての実施形態を含む。
エアキャビティが導入された集積回路相互接続構造およびエアキャビティが導入されていない集積回路相互接続構造の断面図である。 エアキャビティが導入された集積回路相互接続構造およびエアキャビティが導入されていない集積回路相互接続構造の断面図である。 本発明の一実施形態に基づく集積回路相互接続構造の連続断面図である。 本発明の一実施形態に基づく集積回路相互接続構造の連続断面図である。 本発明の一実施形態に基づく集積回路相互接続構造の連続断面図である。 本発明の一実施形態に基づく集積回路相互接続構造の連続断面図である。 本発明の一実施形態に基づく集積回路相互接続構造の連続断面図である。 本発明の一実施形態に基づく集積回路相互接続構造の連続断面図である。 本発明の一実施形態に基づく集積回路相互接続構造の連続断面図である。 本発明の一実施形態に基づく集積回路相互接続構造の連続断面図である。 本発明の一実施形態に基づく集積回路相互接続構造の連続断面図である。 本発明の他の実施形態に基づく集積回路相互接続構造の連続断面図である。 本発明の他の実施形態に基づく集積回路相互接続構造の連続断面図である。 本発明の他の実施形態に基づく集積回路相互接続構造の連続断面図である。 本発明の他の実施形態に基づく集積回路相互接続構造の連続断面図である。 本発明の他の実施形態に基づく集積回路相互接続構造の連続断面図である。 本発明の他の実施形態に基づく他の集積回路相互接続構造の連続断面図である。 本発明の他の実施形態に基づく他の集積回路相互接続構造の連続断面図である。 本発明の他の実施形態に基づく他の集積回路相互接続構造の連続断面図である。 本発明の他の実施形態に基づく他の集積回路相互接続構造の連続断面図である。 本発明の他の実施形態に基づく他の集積回路相互接続構造の連続断面図である。 本発明の他の実施形態に基づく他の集積回路相互接続構造の連続断面図である。
符号の説明
10 相互接続スタック
12 基板
13 誘電ライナ
14 メタライゼーション層
16 犠牲誘電材料層
18 ハードマスク
19 リソグラフィエッチング層
20 腐食
22 エアキャビティ
24 エアキャビティ導入用の領域
26 トレンチ
26a トレンチの側壁
26b トレンチの底
27 ポリマーライナ
28 相互接続スタックの表面
30 自己整合バリアキャップ層
50 相互接続スタック
52 基板の表面の部分
53 基板の表面
55 相互接続スタック
56 相互接続スタックの表面
57 透過性ポリマー層
59 相互接続スタックの底面
60 化学機械研摩
61 ハードマスク
63 除去剤拡散のための領域
65 除去剤
67 除去剤の拡散

Claims (20)

  1. 基板と、基板上に形成された少なくとも1層の犠牲誘電材料層を有する半導体相互接続スタックを用意する工程と、
    前記誘電層内に少なくとも1つのトレンチをエッチングする工程と、
    前記トレンチ内にポリマー材料を付着させてポリマーライナを形成する工程と、
    少なくとも前記トレンチの側壁に前記ポリマーライナが残るように、過剰のポリマー材料を除去する工程と、
    前記トレンチにメタライゼーション層を少なくとも部分的に充填する工程と、
    前記メタライゼーション層の過充填を除去することによって前記相互接続スタックを平坦化する工程と、
    前記メタライゼーション層の上に自己整合バリアキャップ層を形成する工程と、
    除去剤を使用して前記犠牲誘電材料を部分的に除去することによって、前記相互接続スタック内に少なくとも1つのエアキャビティを形成する工程とを含む集積回路の製造方法。
  2. 少なくとも1つのエアキャビティを形成する工程の前または後に、前記相互接続スタック内のレベル数と同じ回数だけ、誘電層内に少なくとも1つのトレンチをエッチングする前記工程、前記トレンチ内にポリマー材料ライナを付着させる工程、過剰の前記ポリマーライナを除去する工程、前記トレンチにメタライゼーション層を部分的に充填する工程、前記相互接続スタックを平坦化する工程、および自己整合障壁を形成する工程を繰り返すことをさらに含む、請求項1に記載の集積回路の製造方法。
  3. 前記ポリマーライナが少なくとも1種の有機ポリマー樹脂を含む材料を含む、請求項1または2に記載の集積回路の製造方法。
  4. 前記有機ポリマー樹脂が芳香族炭化水素ベースのポリマー材料を含む、請求項3に記載の集積回路の製造方法。
  5. 前記有機ポリマー樹脂がベンゾシクロブテンベースの材料を含む、請求項3に記載の集積回路の製造方法。
  6. 過剰のポリマーライナを除去する前記ステップが、反応性イオンエッチング技法を使用して前記相互接続スタックをエッチングするステップを含む、請求項1から5のいずれか一項に記載の集積回路の製造方法。
  7. 前記相互接続スタックを平坦化する前記ステップが、前記メタライゼーション層の化学機械研磨を実施するステップを含む、請求項1から6のいずれか一項に記載の集積回路の製造方法。
  8. 前記メタライゼーション層の上に自己整合障壁を形成する前記ステップが、リン化コバルトタングステンベースの材料を含む自己整合障壁キャップ層を形成するステップを含む、請求項1から7のいずれか一項に記載の集積回路の製造方法。
  9. 前記犠牲誘電材料を部分的に除去する前記ステップが、湿式化学処理または気体化学処理を使用して前記誘電材料を等方的に処理して前記犠牲誘電材料を除去するステップを含む、請求項1から8のいずれか一項に記載の集積回路の製造方法。
  10. 集積回路相互接続スタックの前記基板の表面の部分を、エアキャビティ導入の特定部分として画定するステップをさらに含み、前記画定された部分が前記基板の前記表面よりも小さい、請求項1から9のいずれか一項に記載の集積回路の製造方法。
  11. 前記犠牲誘電材料を除去することによって少なくとも1つのエアキャビティを形成する前記ステップに続いて、前記相互接続スタックの前記エアキャビティ内に残ったポリマーライナを除去するステップをさらに含む、請求項1から10のいずれか一項に記載の集積回路の製造方法。
  12. 前記相互接続スタック内の前記犠牲誘電材料が、低または超低誘電率材料と前記除去剤が通り抜けて拡散が可能な透過性材料でできた多層構造を含む、請求項1から11のいずれか一項に記載の集積回路の製造方法。
  13. ポリマーライナを除去する前記ステップ、トレンチにメタライゼーション層を充填する前記ステップ、および自己整合障壁を形成する前記ステップの代わりに、
    透過性ポリマー層を付着させてトレンチを埋めるステップの前に、前記相互接続スタックの表面にハードマスクを付着させるステップと、
    前記ハードマスク層を含め、前記過剰の透過性ポリマー層を除去するステップと、
    別のハードマスク層を付着させ、前記除去剤の拡散のため画定された領域をエッチングするステップとを含む請求項1に記載の集積回路の製造方法。
  14. 基板と、基板上に形成された少なくとも1層の犠牲誘電材料層を有する半導体相互接続スタックと、
    前記犠牲誘電層内の少なくとも1つのトレンチと、
    少なくとも前記トレンチの側壁に付着されたポリマーライナであって、続いて前記トレンチにメタライゼーション層が少なくとも部分的に充填されたポリマーライナと、
    前記メタライゼーション層の上に形成された自己整合障壁キャップ層であって、前記メタライゼーション層が過充填物を持たない自己整合障壁キャップ層と、
    除去剤を使用して前記犠牲誘電材料を部分的に除去することによって形成された前記相互接続スタック内の少なくとも1つのエアキャビティとを含む集積回路。
  15. 前記ポリマーライナが有機ポリマー樹脂ベースの材料である、請求項14に記載の集積回路。
  16. 前記有機ポリマー樹脂が芳香族炭化水素ベースのポリマー材料を含む、請求項15に記載の集積回路。
  17. 前記有機ポリマー樹脂がベンゾシクロブテンベースの材料を含む、請求項15に記載の集積回路。
  18. 前記メタライゼーション層の上に形成された前記自己整合障壁キャップ層が、リン化コバルトタングステンベースの材料を含む自己整合障壁キャップ層である、請求項14から17に記載の集積回路。
  19. 前記相互接続スタックの前記基板の表面に、エアキャビティ導入の特定部分として画定された部分をさらに含み、前記画定された部分が前記基板の前記表面よりも小さい、請求項14から18のいずれか1項に記載の集積回路。
  20. 前記相互接続スタック内の前記犠牲誘電材料が、低または超低誘電率材料およびその中を通した前記除去剤の拡散を許す透過性材料でできた多層構造である、請求項14から19のいずれか1項に記載の集積回路。
JP2006191476A 2005-07-12 2006-07-12 相互接続エアキャビティの集積化制御および信頼性向上 Pending JP2007027734A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP05291505 2005-07-12

Publications (1)

Publication Number Publication Date
JP2007027734A true JP2007027734A (ja) 2007-02-01

Family

ID=37726773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006191476A Pending JP2007027734A (ja) 2005-07-12 2006-07-12 相互接続エアキャビティの集積化制御および信頼性向上

Country Status (4)

Country Link
US (1) US7553739B2 (ja)
JP (1) JP2007027734A (ja)
CN (1) CN1913124A (ja)
TW (1) TW200746355A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094519A (ja) * 2007-10-09 2009-04-30 Applied Materials Inc Rc遅延を減少するために誘電体層にエアギャップを生成する方法及び装置
JP2009152544A (ja) * 2007-10-09 2009-07-09 Applied Materials Inc 多層配線構造に空隙を形成する方法
JP2009188398A (ja) * 2008-01-16 2009-08-20 Commiss Energ Atom 微細構造におけるエアギャップの製造方法
JP2010062242A (ja) * 2008-09-02 2010-03-18 Toshiba Corp 半導体装置の製造方法
JP2011060838A (ja) * 2009-09-07 2011-03-24 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP2012059966A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体記憶装置及びその製造方法
KR20150116517A (ko) * 2014-04-07 2015-10-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102658192B1 (ko) * 2016-07-27 2024-04-18 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019508A (ja) * 2005-07-08 2007-01-25 Stmicroelectronics (Crolles 2) Sas 相互接続配線内における複数のエアギャップの横方向分布の制御
US7863150B2 (en) * 2006-09-11 2011-01-04 International Business Machines Corporation Method to generate airgaps with a template first scheme and a self aligned blockout mask
US7485567B2 (en) * 2007-02-02 2009-02-03 International Business Machines Corporation Microelectronic circuit structure with layered low dielectric constant regions and method of forming same
KR100976792B1 (ko) * 2007-12-21 2010-08-19 주식회사 동부하이텍 다공성 저 유전층을 갖는 반도체 소자의 제조 방법
US7723227B1 (en) 2009-03-24 2010-05-25 Micron Technology, Inc. Methods of forming copper-comprising conductive lines in the fabrication of integrated circuitry
US20130323930A1 (en) * 2012-05-29 2013-12-05 Kaushik Chattopadhyay Selective Capping of Metal Interconnect Lines during Air Gap Formation
US9633896B1 (en) 2015-10-09 2017-04-25 Lam Research Corporation Methods for formation of low-k aluminum-containing etch stop films
TW202011523A (zh) * 2018-05-16 2020-03-16 美商微材料有限責任公司 用於增加支柱的垂直度的方法
US10985051B2 (en) * 2019-07-24 2021-04-20 Nanya Technology Corporation Semiconductor device with air spacer and method for forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118111A (ja) * 2000-10-12 2002-04-19 Sony Corp 半導体装置およびその製造方法
JP2003347401A (ja) * 2002-05-30 2003-12-05 Mitsubishi Electric Corp 多層配線構造を有する半導体装置およびその製造方法
US20040102031A1 (en) * 2002-11-21 2004-05-27 Kloster Grant M. Low-K dielectric structure and method
JP2004214648A (ja) * 2002-12-27 2004-07-29 Internatl Business Mach Corp <Ibm> ブリッジ後メタライゼーション形成手順を用いた強固な超低誘電率の相互接続構造
JP2005175479A (ja) * 2003-12-08 2005-06-30 Internatl Business Mach Corp <Ibm> ライン・レベル・エア・ギャップ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413854B1 (en) * 1999-08-24 2002-07-02 International Business Machines Corp. Method to build multi level structure
US6861332B2 (en) 2002-11-21 2005-03-01 Intel Corporation Air gap interconnect method
US6924222B2 (en) 2002-11-21 2005-08-02 Intel Corporation Formation of interconnect structures by removing sacrificial material with supercritical carbon dioxide
US6875685B1 (en) 2003-10-24 2005-04-05 International Business Machines Corporation Method of forming gas dielectric with support structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118111A (ja) * 2000-10-12 2002-04-19 Sony Corp 半導体装置およびその製造方法
JP2003347401A (ja) * 2002-05-30 2003-12-05 Mitsubishi Electric Corp 多層配線構造を有する半導体装置およびその製造方法
US20040102031A1 (en) * 2002-11-21 2004-05-27 Kloster Grant M. Low-K dielectric structure and method
JP2004214648A (ja) * 2002-12-27 2004-07-29 Internatl Business Mach Corp <Ibm> ブリッジ後メタライゼーション形成手順を用いた強固な超低誘電率の相互接続構造
JP2005175479A (ja) * 2003-12-08 2005-06-30 Internatl Business Mach Corp <Ibm> ライン・レベル・エア・ギャップ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094519A (ja) * 2007-10-09 2009-04-30 Applied Materials Inc Rc遅延を減少するために誘電体層にエアギャップを生成する方法及び装置
JP2009152544A (ja) * 2007-10-09 2009-07-09 Applied Materials Inc 多層配線構造に空隙を形成する方法
JP2009188398A (ja) * 2008-01-16 2009-08-20 Commiss Energ Atom 微細構造におけるエアギャップの製造方法
JP2010062242A (ja) * 2008-09-02 2010-03-18 Toshiba Corp 半導体装置の製造方法
JP2011060838A (ja) * 2009-09-07 2011-03-24 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
US8426908B2 (en) 2009-09-07 2013-04-23 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
JP2012059966A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体記憶装置及びその製造方法
US8592890B2 (en) 2010-09-09 2013-11-26 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
KR20150116517A (ko) * 2014-04-07 2015-10-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102190654B1 (ko) 2014-04-07 2020-12-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102658192B1 (ko) * 2016-07-27 2024-04-18 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
TW200746355A (en) 2007-12-16
CN1913124A (zh) 2007-02-14
US20070054485A1 (en) 2007-03-08
US7553739B2 (en) 2009-06-30

Similar Documents

Publication Publication Date Title
JP2007027734A (ja) 相互接続エアキャビティの集積化制御および信頼性向上
US8110879B2 (en) Controlling lateral distribution of air gaps in interconnects
US6713835B1 (en) Method for manufacturing a multi-level interconnect structure
US8138082B2 (en) Method for forming metal interconnects in a dielectric material
US7875548B2 (en) Method for making semiconductor structures implementing sacrificial material
EP1356509B1 (en) Structural reinforcement of highly porous low k dielectric films by cu diffusion barrier structures
US7439185B2 (en) Method for fabricating semiconductor device and semiconductor device
US20040232552A1 (en) Air gap dual damascene process and structure
US6365506B1 (en) Dual-damascene process with porous low-K dielectric material
JP2010153848A (ja) 集積回路用相互接続構造の製造方法
JP2004527909A (ja) 誘電体バリアフィルムを用いたダマシンプロセス
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
US5960316A (en) Method to fabricate unlanded vias with a low dielectric constant material as an intraline dielectric
US9093455B2 (en) Back-end-of-line (BEOL) interconnect structure
WO2002061823A1 (en) Integration of organic fill for dual damascene process
JP2003179135A (ja) 非常に低い誘電率の層間絶縁体を有する銅インターコネクトを製造する方法
US9431292B1 (en) Alternate dual damascene method for forming interconnects
US8883638B2 (en) Method for manufacturing damascene structure involving dummy via holes
US20060118955A1 (en) Robust copper interconnection structure and fabrication method thereof
US20040115910A1 (en) Method for making interconnection networks
EP1744359A1 (en) Interconnect structure having cavities in its dielectric portion
US20020173079A1 (en) Dual damascene integration scheme using a bilayer interlevel dielectric
JP2005129937A (ja) 低k集積回路相互接続構造
EP1742260A2 (en) Controlling lateral distribution of air gaps in interconnects
US6403471B1 (en) Method of forming a dual damascene structure including smoothing the top part of a via

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090713

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130312