JP2007027734A - 相互接続エアキャビティの集積化制御および信頼性向上 - Google Patents
相互接続エアキャビティの集積化制御および信頼性向上 Download PDFInfo
- Publication number
- JP2007027734A JP2007027734A JP2006191476A JP2006191476A JP2007027734A JP 2007027734 A JP2007027734 A JP 2007027734A JP 2006191476 A JP2006191476 A JP 2006191476A JP 2006191476 A JP2006191476 A JP 2006191476A JP 2007027734 A JP2007027734 A JP 2007027734A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- layer
- interconnect stack
- trench
- polymer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
Abstract
【解決手段】本発明は、相互接続スタック内の相互接続ラインおよびバイアの側壁へのポリマー材料の導入に基づいて高速銅相互接続内に高度に制御されたエアキャビティを導入する改良された集積回路および集積回路製造法であって、エアキャビティ形成を含み、これを制御し、それによって半導体相互接続の信号伝搬性能を向上させる集積回路および集積回路製造法を提供する。
【選択図】図4F
Description
言い換えると、最終的な回路のメタライゼーションレベルを生成するためのステップを、分離されたメタライゼーションレベルを得るために何回か繰り返すことによって、いくつかの金属要素が追加されている。それぞれのメタライゼーションレベルは、次のメタライゼーションレベルの基板の役目を果たす。図3Aはさらに、エアキャビティ導入の特定部分として、集積回路相互接続スタック50の基板12の表面53に画定された部分52を示しており、画定された部分52は相互接続スタック50の表面53の領域よりも小さい。
12 基板
13 誘電ライナ
14 メタライゼーション層
16 犠牲誘電材料層
18 ハードマスク
19 リソグラフィエッチング層
20 腐食
22 エアキャビティ
24 エアキャビティ導入用の領域
26 トレンチ
26a トレンチの側壁
26b トレンチの底
27 ポリマーライナ
28 相互接続スタックの表面
30 自己整合バリアキャップ層
50 相互接続スタック
52 基板の表面の部分
53 基板の表面
55 相互接続スタック
56 相互接続スタックの表面
57 透過性ポリマー層
59 相互接続スタックの底面
60 化学機械研摩
61 ハードマスク
63 除去剤拡散のための領域
65 除去剤
67 除去剤の拡散
Claims (20)
- 基板と、基板上に形成された少なくとも1層の犠牲誘電材料層を有する半導体相互接続スタックを用意する工程と、
前記誘電層内に少なくとも1つのトレンチをエッチングする工程と、
前記トレンチ内にポリマー材料を付着させてポリマーライナを形成する工程と、
少なくとも前記トレンチの側壁に前記ポリマーライナが残るように、過剰のポリマー材料を除去する工程と、
前記トレンチにメタライゼーション層を少なくとも部分的に充填する工程と、
前記メタライゼーション層の過充填を除去することによって前記相互接続スタックを平坦化する工程と、
前記メタライゼーション層の上に自己整合バリアキャップ層を形成する工程と、
除去剤を使用して前記犠牲誘電材料を部分的に除去することによって、前記相互接続スタック内に少なくとも1つのエアキャビティを形成する工程とを含む集積回路の製造方法。 - 少なくとも1つのエアキャビティを形成する工程の前または後に、前記相互接続スタック内のレベル数と同じ回数だけ、誘電層内に少なくとも1つのトレンチをエッチングする前記工程、前記トレンチ内にポリマー材料ライナを付着させる工程、過剰の前記ポリマーライナを除去する工程、前記トレンチにメタライゼーション層を部分的に充填する工程、前記相互接続スタックを平坦化する工程、および自己整合障壁を形成する工程を繰り返すことをさらに含む、請求項1に記載の集積回路の製造方法。
- 前記ポリマーライナが少なくとも1種の有機ポリマー樹脂を含む材料を含む、請求項1または2に記載の集積回路の製造方法。
- 前記有機ポリマー樹脂が芳香族炭化水素ベースのポリマー材料を含む、請求項3に記載の集積回路の製造方法。
- 前記有機ポリマー樹脂がベンゾシクロブテンベースの材料を含む、請求項3に記載の集積回路の製造方法。
- 過剰のポリマーライナを除去する前記ステップが、反応性イオンエッチング技法を使用して前記相互接続スタックをエッチングするステップを含む、請求項1から5のいずれか一項に記載の集積回路の製造方法。
- 前記相互接続スタックを平坦化する前記ステップが、前記メタライゼーション層の化学機械研磨を実施するステップを含む、請求項1から6のいずれか一項に記載の集積回路の製造方法。
- 前記メタライゼーション層の上に自己整合障壁を形成する前記ステップが、リン化コバルトタングステンベースの材料を含む自己整合障壁キャップ層を形成するステップを含む、請求項1から7のいずれか一項に記載の集積回路の製造方法。
- 前記犠牲誘電材料を部分的に除去する前記ステップが、湿式化学処理または気体化学処理を使用して前記誘電材料を等方的に処理して前記犠牲誘電材料を除去するステップを含む、請求項1から8のいずれか一項に記載の集積回路の製造方法。
- 集積回路相互接続スタックの前記基板の表面の部分を、エアキャビティ導入の特定部分として画定するステップをさらに含み、前記画定された部分が前記基板の前記表面よりも小さい、請求項1から9のいずれか一項に記載の集積回路の製造方法。
- 前記犠牲誘電材料を除去することによって少なくとも1つのエアキャビティを形成する前記ステップに続いて、前記相互接続スタックの前記エアキャビティ内に残ったポリマーライナを除去するステップをさらに含む、請求項1から10のいずれか一項に記載の集積回路の製造方法。
- 前記相互接続スタック内の前記犠牲誘電材料が、低または超低誘電率材料と前記除去剤が通り抜けて拡散が可能な透過性材料でできた多層構造を含む、請求項1から11のいずれか一項に記載の集積回路の製造方法。
- ポリマーライナを除去する前記ステップ、トレンチにメタライゼーション層を充填する前記ステップ、および自己整合障壁を形成する前記ステップの代わりに、
透過性ポリマー層を付着させてトレンチを埋めるステップの前に、前記相互接続スタックの表面にハードマスクを付着させるステップと、
前記ハードマスク層を含め、前記過剰の透過性ポリマー層を除去するステップと、
別のハードマスク層を付着させ、前記除去剤の拡散のため画定された領域をエッチングするステップとを含む請求項1に記載の集積回路の製造方法。 - 基板と、基板上に形成された少なくとも1層の犠牲誘電材料層を有する半導体相互接続スタックと、
前記犠牲誘電層内の少なくとも1つのトレンチと、
少なくとも前記トレンチの側壁に付着されたポリマーライナであって、続いて前記トレンチにメタライゼーション層が少なくとも部分的に充填されたポリマーライナと、
前記メタライゼーション層の上に形成された自己整合障壁キャップ層であって、前記メタライゼーション層が過充填物を持たない自己整合障壁キャップ層と、
除去剤を使用して前記犠牲誘電材料を部分的に除去することによって形成された前記相互接続スタック内の少なくとも1つのエアキャビティとを含む集積回路。 - 前記ポリマーライナが有機ポリマー樹脂ベースの材料である、請求項14に記載の集積回路。
- 前記有機ポリマー樹脂が芳香族炭化水素ベースのポリマー材料を含む、請求項15に記載の集積回路。
- 前記有機ポリマー樹脂がベンゾシクロブテンベースの材料を含む、請求項15に記載の集積回路。
- 前記メタライゼーション層の上に形成された前記自己整合障壁キャップ層が、リン化コバルトタングステンベースの材料を含む自己整合障壁キャップ層である、請求項14から17に記載の集積回路。
- 前記相互接続スタックの前記基板の表面に、エアキャビティ導入の特定部分として画定された部分をさらに含み、前記画定された部分が前記基板の前記表面よりも小さい、請求項14から18のいずれか1項に記載の集積回路。
- 前記相互接続スタック内の前記犠牲誘電材料が、低または超低誘電率材料およびその中を通した前記除去剤の拡散を許す透過性材料でできた多層構造である、請求項14から19のいずれか1項に記載の集積回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05291505 | 2005-07-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007027734A true JP2007027734A (ja) | 2007-02-01 |
Family
ID=37726773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006191476A Pending JP2007027734A (ja) | 2005-07-12 | 2006-07-12 | 相互接続エアキャビティの集積化制御および信頼性向上 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7553739B2 (ja) |
JP (1) | JP2007027734A (ja) |
CN (1) | CN1913124A (ja) |
TW (1) | TW200746355A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094519A (ja) * | 2007-10-09 | 2009-04-30 | Applied Materials Inc | Rc遅延を減少するために誘電体層にエアギャップを生成する方法及び装置 |
JP2009152544A (ja) * | 2007-10-09 | 2009-07-09 | Applied Materials Inc | 多層配線構造に空隙を形成する方法 |
JP2009188398A (ja) * | 2008-01-16 | 2009-08-20 | Commiss Energ Atom | 微細構造におけるエアギャップの製造方法 |
JP2010062242A (ja) * | 2008-09-02 | 2010-03-18 | Toshiba Corp | 半導体装置の製造方法 |
JP2011060838A (ja) * | 2009-09-07 | 2011-03-24 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
JP2012059966A (ja) * | 2010-09-09 | 2012-03-22 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
KR20150116517A (ko) * | 2014-04-07 | 2015-10-16 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
KR102658192B1 (ko) * | 2016-07-27 | 2024-04-18 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007019508A (ja) * | 2005-07-08 | 2007-01-25 | Stmicroelectronics (Crolles 2) Sas | 相互接続配線内における複数のエアギャップの横方向分布の制御 |
US7863150B2 (en) * | 2006-09-11 | 2011-01-04 | International Business Machines Corporation | Method to generate airgaps with a template first scheme and a self aligned blockout mask |
US7485567B2 (en) * | 2007-02-02 | 2009-02-03 | International Business Machines Corporation | Microelectronic circuit structure with layered low dielectric constant regions and method of forming same |
KR100976792B1 (ko) * | 2007-12-21 | 2010-08-19 | 주식회사 동부하이텍 | 다공성 저 유전층을 갖는 반도체 소자의 제조 방법 |
US7723227B1 (en) | 2009-03-24 | 2010-05-25 | Micron Technology, Inc. | Methods of forming copper-comprising conductive lines in the fabrication of integrated circuitry |
US20130323930A1 (en) * | 2012-05-29 | 2013-12-05 | Kaushik Chattopadhyay | Selective Capping of Metal Interconnect Lines during Air Gap Formation |
US9633896B1 (en) | 2015-10-09 | 2017-04-25 | Lam Research Corporation | Methods for formation of low-k aluminum-containing etch stop films |
TW202011523A (zh) * | 2018-05-16 | 2020-03-16 | 美商微材料有限責任公司 | 用於增加支柱的垂直度的方法 |
US10985051B2 (en) * | 2019-07-24 | 2021-04-20 | Nanya Technology Corporation | Semiconductor device with air spacer and method for forming the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002118111A (ja) * | 2000-10-12 | 2002-04-19 | Sony Corp | 半導体装置およびその製造方法 |
JP2003347401A (ja) * | 2002-05-30 | 2003-12-05 | Mitsubishi Electric Corp | 多層配線構造を有する半導体装置およびその製造方法 |
US20040102031A1 (en) * | 2002-11-21 | 2004-05-27 | Kloster Grant M. | Low-K dielectric structure and method |
JP2004214648A (ja) * | 2002-12-27 | 2004-07-29 | Internatl Business Mach Corp <Ibm> | ブリッジ後メタライゼーション形成手順を用いた強固な超低誘電率の相互接続構造 |
JP2005175479A (ja) * | 2003-12-08 | 2005-06-30 | Internatl Business Mach Corp <Ibm> | ライン・レベル・エア・ギャップ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6413854B1 (en) * | 1999-08-24 | 2002-07-02 | International Business Machines Corp. | Method to build multi level structure |
US6861332B2 (en) | 2002-11-21 | 2005-03-01 | Intel Corporation | Air gap interconnect method |
US6924222B2 (en) | 2002-11-21 | 2005-08-02 | Intel Corporation | Formation of interconnect structures by removing sacrificial material with supercritical carbon dioxide |
US6875685B1 (en) | 2003-10-24 | 2005-04-05 | International Business Machines Corporation | Method of forming gas dielectric with support structure |
-
2006
- 2006-07-05 TW TW095124438A patent/TW200746355A/zh unknown
- 2006-07-11 CN CNA2006100902631A patent/CN1913124A/zh active Pending
- 2006-07-11 US US11/456,657 patent/US7553739B2/en active Active
- 2006-07-12 JP JP2006191476A patent/JP2007027734A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002118111A (ja) * | 2000-10-12 | 2002-04-19 | Sony Corp | 半導体装置およびその製造方法 |
JP2003347401A (ja) * | 2002-05-30 | 2003-12-05 | Mitsubishi Electric Corp | 多層配線構造を有する半導体装置およびその製造方法 |
US20040102031A1 (en) * | 2002-11-21 | 2004-05-27 | Kloster Grant M. | Low-K dielectric structure and method |
JP2004214648A (ja) * | 2002-12-27 | 2004-07-29 | Internatl Business Mach Corp <Ibm> | ブリッジ後メタライゼーション形成手順を用いた強固な超低誘電率の相互接続構造 |
JP2005175479A (ja) * | 2003-12-08 | 2005-06-30 | Internatl Business Mach Corp <Ibm> | ライン・レベル・エア・ギャップ |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094519A (ja) * | 2007-10-09 | 2009-04-30 | Applied Materials Inc | Rc遅延を減少するために誘電体層にエアギャップを生成する方法及び装置 |
JP2009152544A (ja) * | 2007-10-09 | 2009-07-09 | Applied Materials Inc | 多層配線構造に空隙を形成する方法 |
JP2009188398A (ja) * | 2008-01-16 | 2009-08-20 | Commiss Energ Atom | 微細構造におけるエアギャップの製造方法 |
JP2010062242A (ja) * | 2008-09-02 | 2010-03-18 | Toshiba Corp | 半導体装置の製造方法 |
JP2011060838A (ja) * | 2009-09-07 | 2011-03-24 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
US8426908B2 (en) | 2009-09-07 | 2013-04-23 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
JP2012059966A (ja) * | 2010-09-09 | 2012-03-22 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US8592890B2 (en) | 2010-09-09 | 2013-11-26 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing same |
KR20150116517A (ko) * | 2014-04-07 | 2015-10-16 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
KR102190654B1 (ko) | 2014-04-07 | 2020-12-15 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
KR102658192B1 (ko) * | 2016-07-27 | 2024-04-18 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
TW200746355A (en) | 2007-12-16 |
CN1913124A (zh) | 2007-02-14 |
US20070054485A1 (en) | 2007-03-08 |
US7553739B2 (en) | 2009-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007027734A (ja) | 相互接続エアキャビティの集積化制御および信頼性向上 | |
US8110879B2 (en) | Controlling lateral distribution of air gaps in interconnects | |
US6713835B1 (en) | Method for manufacturing a multi-level interconnect structure | |
US8138082B2 (en) | Method for forming metal interconnects in a dielectric material | |
US7875548B2 (en) | Method for making semiconductor structures implementing sacrificial material | |
EP1356509B1 (en) | Structural reinforcement of highly porous low k dielectric films by cu diffusion barrier structures | |
US7439185B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
US20040232552A1 (en) | Air gap dual damascene process and structure | |
US6365506B1 (en) | Dual-damascene process with porous low-K dielectric material | |
JP2010153848A (ja) | 集積回路用相互接続構造の製造方法 | |
JP2004527909A (ja) | 誘電体バリアフィルムを用いたダマシンプロセス | |
US20070232048A1 (en) | Damascene interconnection having a SiCOH low k layer | |
US5960316A (en) | Method to fabricate unlanded vias with a low dielectric constant material as an intraline dielectric | |
US9093455B2 (en) | Back-end-of-line (BEOL) interconnect structure | |
WO2002061823A1 (en) | Integration of organic fill for dual damascene process | |
JP2003179135A (ja) | 非常に低い誘電率の層間絶縁体を有する銅インターコネクトを製造する方法 | |
US9431292B1 (en) | Alternate dual damascene method for forming interconnects | |
US8883638B2 (en) | Method for manufacturing damascene structure involving dummy via holes | |
US20060118955A1 (en) | Robust copper interconnection structure and fabrication method thereof | |
US20040115910A1 (en) | Method for making interconnection networks | |
EP1744359A1 (en) | Interconnect structure having cavities in its dielectric portion | |
US20020173079A1 (en) | Dual damascene integration scheme using a bilayer interlevel dielectric | |
JP2005129937A (ja) | 低k集積回路相互接続構造 | |
EP1742260A2 (en) | Controlling lateral distribution of air gaps in interconnects | |
US6403471B1 (en) | Method of forming a dual damascene structure including smoothing the top part of a via |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090713 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120830 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130312 |