JP2009188398A - 微細構造におけるエアギャップの製造方法 - Google Patents

微細構造におけるエアギャップの製造方法 Download PDF

Info

Publication number
JP2009188398A
JP2009188398A JP2009007011A JP2009007011A JP2009188398A JP 2009188398 A JP2009188398 A JP 2009188398A JP 2009007011 A JP2009007011 A JP 2009007011A JP 2009007011 A JP2009007011 A JP 2009007011A JP 2009188398 A JP2009188398 A JP 2009188398A
Authority
JP
Japan
Prior art keywords
oxygen
precursor
microstructure
hydrofluoric acid
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009007011A
Other languages
English (en)
Inventor
Vincent Jousseaume
ヴァンサン・ジュウソーム
Aziz Zenasni
アジズ・ゼナスニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2009188398A publication Critical patent/JP2009188398A/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468Releasing structures
    • B81C1/00476Releasing structures removing a sacrificial layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • H01L23/53295Stacked insulating layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/01Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0315Cavities
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • B81B2207/07Interconnects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Micromachines (AREA)

Abstract

【課題】化学エッチング液の膜を通じた拡散による犠牲膜材料の分解により、微細構造のエアギャップを形成する。
【解決手段】微細構造に少なくとも一つのエアギャップ35を製造する方法として、(a)犠牲材料で充填された少なくとも一つのギャップ35を備えた微細構造を提供し、前記ギャップ35は非透過性膜であるが犠牲材料を分解する性質を有する化学エッチング液の作用により透過性膜へと転換し得る膜33によりその表面の少なくとも一部分を覆われ画定される工程と、(b)膜33を透過性へと転換させ犠牲材料を分解するために前記化学エッチング液と微細構造とを接触させる工程と、(c)微細構造から化学エッチング液を除去し、前記化学エッチング液はフッ化水素酸及び/又はフッ化アンモニウムを含む流体である工程を含む。
【選択図】図3B

Description

本発明は、微細構造にエアギャップを製造する方法に関する。
前述及び後述の記載において、“エアギャップ”という用語は、空気、空気以外の気体、特にアルゴンなどの不活性ガスで充填され得る空洞または真空であり得る空洞を意味する目的で使用される。
本発明は特に、集積回路のエアギャップ相互接続構造の製造において使用され得る。しかし、例えばBAW(Bulk Acoustic Wave:BAW)型の共振空洞を有するMEMS(microelectromechanical systems)、またはマイクロ電池など、他のタイプのエアギャップ微細構造の製造にも有用であり得る。
マイクロエレクトロニクス又はマイクロテクノロジーにおける装置の最先端の製造方法には、エアギャップの形成が必要である。
現在エアギャップを形成する手法の一つに、例えばフッ化水素酸などの化学エッチング液による、一般的に酸化ケイ素などの犠牲材料の分解があり、前記化学エッチング液は犠牲材料に到達するために膜を透過しなければならない。
二階層の相互接続を有する集積回路の場合において前記手法を用いたエアギャップの製造例が図1A及び1Bに概略的に示されている。
図1Aにエアギャップが形成される以前の構造が示され、前記構造は、
基板10と、
前記基板を被覆し、一般的に銅で成る金属ライン12a及び12bが埋め込まれている第1犠牲材料層11と、
層11と、金属ライン12a及び12bとを被覆し、基板10及び前記金属ラインと共に犠牲材料で充填された空洞15を画定する透過性膜13と、
透過性膜13を被覆し、金属ライン12c及び12dが埋め込まれ、前記ラインが膜13の厚さを貫通する金属ビア14によって金属ライン12aと12bとそれぞれ接触している第2犠牲材料層11’と、
を備える。
犠牲材料を分解する物質を図1Aに太い矢印で象徴的に示した方向から構造と接触させることで、第2犠牲材料層11’が分解され、エッチング液が透過性膜13を通じて拡散した後第1犠牲材料層11が分解される。図1Bに図示したように、当初犠牲材料で充填されていた空洞15をエアギャップにするためにその後必要な工程は、例えば超臨界二酸化炭素を使用して構造から化学エッチング液を(構造が含む分解により生じた残留物と共に)除去するだけである。
前記膜は、化学エッチング液を透過させることができる能力に加えて、以下の非常に厳密な仕様を満たさなければならない。
膜自体が化学エッチング液に対して耐性を有さなければならない。
膜が組み込まれる構造を形成するために利用するさまざまな方法および処理(金属化処理、化学機械研磨処理、熱アニーリング処理等)に適合しなければならず、特に400℃に達し得る温度において安定でなければならない。
構造のフレームワークの一部を形成するため、十分な機械的特性を有さなければならない。
集積回路の相互接続構造の場合、最大でも4.0の低誘電率を有さなければならない。
現在使用されている透過性膜は、一般的にポリマー膜である。
しかし、多くの問題を引き起こさずに微細構造、特に集積回路のエアギャップ相互接続構造へポリマー膜を組み込むことは不可能である。
これは膜の透過性によるものであり、微細構造の製造、特に金属ラインを製造するために必要とされる金属のエッチング、ストリッピング、洗浄、堆積処理の間に使用される多様な化学物質に浸潤され得るため、膜は脆化され、分解される深刻なリスクを負い得る。
さらに、これらのポリマー型の膜は、機械的強度が十分でなく、化学機械研磨などの研磨工程の間に問題が発生する。
本発明は、化学エッチング液の膜を通じた拡散による犠牲材料の分解を含む、微細構造中に少なくとも一つのエアギャップを形成する方法を提供することで、上記問題を実際に解決する。前記方法は、
a)犠牲材料で充填された少なくとも一つのギャップを備えた微細構造を提供し、前記ギャップは、非透過性膜であるが、犠牲材料を分解する性質を有する化学エッチング液の作用により透過性膜へと転換し得る膜によりその表面の少なくとも一部分が覆われ画定される段階と、
b)膜を透過性へと変形させ犠牲材料を分解するために前記化学エッチング液と微細構造とを接触させる段階と、
c)微細構造から化学エッチング液を除去し、それによってエアギャップが得られ、前記化学エッチング液はフッ化水素酸又は場合によりフッ化水素酸との混合物としての、フッ化アンモニウムを含む流体である段階と、
を含む。
従って本発明によると、微細構造に組み込まれる膜は、非透過性であるが化学エッチング液の作用後透過性へと転換し得る膜であり、前記化学エッチング液は犠牲材料を分解するために犠牲材料上に作用することも可能である。
従って、非透過性膜の透過性膜への転換と、前記膜を通じた化学エッチング液の拡散と、犠牲材料の分解とを同時に得るために化学エッチング液を微細構造と接触させ、その後エアギャップを得るために前記化学エッチング液を微細構造から除去するという要件を満たす。
本発明の好ましい第1実施方法によると、非透過性膜は単一の材料から成り、その場合前記材料は、好ましくはケイ素と、炭素と、水素と、酸素と、場合により窒素及び/又はフッ素とを含み、ケイ素−炭素結合を過半数含み、前記材料中の酸素が原子数で30%を超えない程度にケイ素−酸素結合を含む。
特に、そのような膜は、膜に含まれるケイ素−酸素結合を選択的に分解する(すなわちその他の結合及び特にケイ素−炭素結合、ケイ素−水素結合、炭素−水素結合に影響を与えない)性質を有する化学エッチング液の作用により透過性へ転換され得、膜の全厚さにわたって開孔が得られる。これは、特にフッ化水素酸水溶液の場合である。
前述及び後述の記載において、材料中のケイ素元素によって形成される結合の50%超がケイ素−炭素結合である場合、その材料はケイ素−炭素結合を過半数含むとみなされる。
本発明によると、材料はケイ素と、炭素と、水素と、酸素と、場合により窒素及び/又はフッ素とを含み、Si型又はSi型(v、w、x、y、zはそれぞれ0以外)であることが好ましい。
前記型の材料からなる膜は、特にPECVD(プラズマ化学気相成長)法によって形成され得る。
Si型の膜を得るために、酸素を含まない第1有機ケイ素前駆体と、酸素単体又は酸素と炭素及び/又は水素との混合物からなる第2前駆体とを含むプラズマを使用することが好ましく、Si型の膜を得るためには、窒素単体又は窒素と水素及び/又は炭素との混合物からなる第3前駆体を前記プラズマに加えることが好ましい。
例として、第1前駆体は、ジメチルシラン、トリメチルシラン、又はテトラメチルシランなどのアルキルシランであってよく、第2前駆体は、酸素又は二酸化炭素であってよく、第3前駆体は、窒素又はアンモニアであってよい。
いかなる場合においても、プラズマのそれぞれの前駆体の比率は、膜中の酸素原子の濃度が30%未満となるように適切に選択する。
変形例として、例えばジエトキシメチルシラン又はオクタメチルシクロテトラシロキサンなどの、ケイ素と、炭素と、水素と、酸素とからなるが酸素含有量が30原子%以下である単一の前駆体のみを含むプラズマを使用して、Si型の膜を得ることも可能である。同様に、前記前駆体を窒素単体又は窒素と水素及び/又は炭素との混合物からなるもう一つの前駆体と共に使用することでSi型の膜を得ることも可能である。
本発明によると、プラズマは水素及び/又はアルゴンのような一種以上の不活性キャリアガスをさらに含んでよい。
PECVD法による非透過性膜の形成は、容量結合リアクターにおいて実施され得る。実施パラメータは、励起周波数13.56MHz、電力100から900W、温度100から450℃、圧力1から10torr(0.133から1.33kPa)、前駆体流量1から10000cm/minであることが好ましい。
この工程の後、膜の特性及び特に酸素の原子濃度は、赤外透過分光法などの組成分析によってチェックされてよい。
本発明のもう一つの好ましい実施方法によると、非透過性膜は、化学エッチング液に耐性を有する第1材料を少なくとも含み、前記第1材料の中に少なくとも前記化学エッチング液の拡散によって分解可能である第2材料が分散されたマトリックスから成る。
この場合第1材料は、ケイ素と、炭素と、水素と、場合により窒素及び/又はフッ素とを含み、酸素を含まない材料であることが好ましい。
第1材料はSi型(v、w、yはそれぞれ0以外)であればさらによく、特にトリメチルシラン/ヘリウム型又はシラン/メタン型の前駆体の対を使用してPECVD法によって高密度で製造されることが現在理解されている。
第2材料に関しては酸化ケイ素であることが好ましく、マイクロエレクトロニクスにおいて最もよく使用されている犠牲材料の一つである。
本発明によると、酸化ケイ素は少なくともマトリックスの一表面から別の表面に延びるナノワイヤである貫通ナノワイヤの形態でマトリックス中に存在することが好ましく、ナノワイヤが化学エッチング液で分解されることにより前記マトリックスの一表面から別の表面へと延びる拡散チャネルが形成される効果を有する。これらの酸化ケイ素ナノワイヤの直径は数nmから数十nmであることが好ましく、2nmから10nmであればさらによい。
酸化ケイ素ナノワイヤはさまざまな方法で形成してよく、特にCVD法(chemical vapor deposition:化学気相成長法)、CCVD法(catalytic chemical vapor deposition:触媒化学気相成長法)によっても知られている触媒熱分解法、又はゾルゲル法があげられる。
しかし、本発明においてこれらのナノワイヤはゾルゲル法で形成することが好ましい。その後、得られたナノワイヤの周りにPECVD法でマトリックスが形成されることが好ましい。特に、前記技術は低圧での堆積が可能であり、ナノワイヤは、その全長にわたってマトリックスを構成する一つ又は複数の材料で被覆され得るため、ナノワイヤの端部がマトリックス中に含まれず化学物質と接触できるようにするために、堆積時間の調節には注意を払わなければならないことが理解されている。
変形例として、酸化ケイ素は例えばPECVD法又はスピンコート法による孔形成法を使用してマトリックス中に含有物の形態で存在してもよい。
本発明の実施方法がいかなるものであっても、非透過性膜の厚さの範囲が10nmから10μmであることが好ましく、100nmから1μmであればさらによい。
さらに、犠牲材料が酸化ケイ素であり、化学エッチング液がフッ化水素酸を含む流体であることが好ましい。
本発明によると、前記流体は例えば1又は数%(v/v)のHFを含んだフッ化水素酸水溶液又は有機フッ化水素酸溶液であることが好ましく、その場合段階b)は単に微細構造体をこの溶液に浸漬するのみで実施することが可能である。
しかし、前記流体は、純気体であるか窒素などのキャリアガスとの混合気体であるかにかかわらず気体フッ化水素酸、または例えば比率1/100(v/v)のフッ化水素酸と超臨界二酸化炭素との混合物であってもよい。
段階c)に関して言えば、この段階は通常の方法で実施してよく、つまり純水に浸漬し、次いで例えば100℃で30分間乾燥してよい。
本発明の方法は多数の利点を有し、特に前述の透過性膜を組み込むことによって生じる全ての問題を解決する。
本発明のその他の特性及び利点は、本発明による方法の実施例に関する以下の説明を読むことでより明確になるであろう。
もちろんこれらの例は、単に本発明の主題を説明する目的で示したものであり、本主題の制限要因となるものではない。
図1Aは、既に解説したように、集積回路の相互接続構造の場合における従来技術によるエアギャップの製造方法を概略的に示した図である。 図1Bは、既に解説したように、集積回路の相互接続構造の場合における従来技術によるエアギャップの製造方法を概略的に示した図である。 図2Aは、集積回路の相互接続構造の場合における本発明によるエアギャップの製造方法の第1実施例を概略的に示した図である。 図2Bは、集積回路の相互接続構造の場合における本発明によるエアギャップの製造方法の第1実施例を概略的に示した図である。 図3Aは、集積回路の相互接続構造の場合における本発明によるエアギャップの製造方法の第2実施例を概略的に示した図である。 図3Bは、集積回路の相互接続構造の場合における本発明によるエアギャップの製造方法の第2実施例を概略的に示した図である。
明確にするために、これらの図に示した構造の多様な構成要素の寸法は、実際の寸法と比例するものではない。
初めに、集積回路の相互接続構造においてエアギャップを製造するための本発明の方法の第1実施例を概略的に示した図2A及び2Bについて説明する。
この例において、犠牲材料は酸化ケイ素であり、非透過性膜はSi膜(v、w、x、y、zはそれぞれ0以外)であり酸素含有量10原子%程度、厚さ200nmである。
第1に、図2Aに示したSiOで充填された空洞25を備える構造が形成される。
第1階層の相互接続を一般的にシリコンからなる適当な半導体基板上に形成し、前記相互接続は一般的に銅からなる金属ライン22aと22bとを備え、第1SiO層21に埋め込まれる。前記第1階層の相互接続は、例えば以下のような従来の方法で形成される。
基板にSiO層を堆積し、
リソグラフィー技法によりハードマスクを使用してSiO層に相互接続パターンを画定し、
基板20が露出するまでマスクを通じてSiO層21をエッチングし、
エッチングしたパターンに金属ライン22aと22bとを形成する。
次に、前記第1階層の相互接続上に、テトラメチルシランと、酸素と、アンモニアと、ヘリウムとを使用してPECVD法で非透過性膜23を蒸着する。蒸着は、例えばApplied Materials社のCentura(登録商標)DxZ型200mmの容量結合PECVD蒸着チャンバの一つにおいて、以下の実施パラメータを使用して実施する。
励起周波数:13.56MHz
作動圧力:3torr(0.4kPa)
電力:310W
蒸着温度:350℃
テトラメチルシラン流量:80cm/min
酸素流量:10cm/min
アンモニア流量:160cm/min
ヘリウム流量:200cm/min
蒸着時間:1分
蒸着後、第2SiO層21’に埋め込まれた金属ライン22cと22dとを備えた第2階層の相互接続をここでも従来の方法で膜23上に形成し、これらのラインはビア24を介して金属ライン22a及び22bとそれぞれ接続される。
当然その他の階層の相互接続を形成するために同じ原理を使用することが可能であり、毎回前の階層の相互接続から膜23と同一の非透過性膜によって分離される。
その後、前記構造体を1%(v/v)フッ化水素酸水溶液に20分間浸漬する。これは第2階層の相互接続のSiO層21’を分解する効果を有し、含まれているSi−O結合を選択的に分解することで膜23を透過性にし、その後第1階層の相互接続のSiO層21を分解する。フッ化水素酸処理時間は膜21の厚さにより(10nmにつき約1分)決定され、膜23のSi−O結合を分解するためにさらに5分の処理時間を加える。
フッ化水素酸溶液から構造体を取り出した後、純水に浸漬し100℃で30分間乾燥させる。
上記のようにして図2Bに示した構造が得られ、空洞25は空気で充填されている。
次に、集積回路の相互接続構造においてエアギャップを製造するための本発明の方法であり、構造に組み込まれた非透過性膜の性質のみ第1実施例と異なる第2実施例を概略的に示した図3A及び3Bについて説明する。
第2実施例において特に、非透過性膜33は水素化アモルファスシリコンカーバイド(a−SiC:H)マトリックスからなり、厚さ200nmを有し、SiO貫通ナノワイヤが分散されている。
前記膜を得るために、まず第1階層の相互接続構造上にSiOナノワイヤを形成する。
SiOナノワイヤを形成するために、第1の溶液はTEOS(テトラエチルオルトシリケート)52mlをエタノール115mLに徐々に加えることで調製し、第2の溶液はエタノール115mLを水18mL及び塩酸0.27mLと混合することで調製する。その後、第2の溶液を第1の溶液に加える。得られる混合液を、第1階層の相互接続上にスピンコートし、これを加熱チャンバ(200℃)に12時間配置する。
次に、PECVD法でトリメチルシラン及びヘリウムを使用し、例えばApplied Materials社のCentura(登録商標)5200DxZ型の容量結合リアクターにおいて、以下の実施パラメータを使用して、上記のように得られるSiOナノワイヤの周囲にSiマトリックスを形成させる。
励起周波数:13.56MHz
作動圧力:4torr(533Pa)
電力:250W
蒸着温度:350−400℃
トリメチルシラン流量:350cm/min
ヘリウム流量:4900cm/min
蒸着時間:8分
このように形成された膜に、コロイダルシリカ粒子の塩基性(pH8)水性懸濁液によって、回転速度80rpm、圧力2psi(13.789kPa)のプレートを使用して10秒間化学機械研磨を行う。
実施例1のように図3Aで示した空洞35がSiOで充填された構造をエアギャップ(図3B)に転換させるためには、以下の段階が必要である。
構造体を1%(v/v)フッ化水素酸水溶液に20分間浸漬する。これは第2階層の相互接続のSiO層31’を分解する効果を有し、Si−Oナノワイヤを選択的に分解し、拡散貫通チャネル(図3Bの36参照)を形成することで膜33を透過性にし、最終的に第1階層の相互接続のSiO層31を分解する。
フッ化水素酸溶液から構造体を取り出した後、純水に浸漬しその後100℃で30分間乾燥させる。
10、20 基板
11 第1犠牲材料層
11’ 第2犠牲材料層
12a、12b、12c、12d、22a、22b、22c、22d 金属ライン
13 透過性膜
14、24 金属バイアス
15、25、35 空洞
21 第1SiO
21’ 第2SiO
23、33 非透過性膜

Claims (20)

  1. 化学エッチング液の膜を通じた拡散による犠牲材料の分解を含む、微細構造中に少なくとも一つのエアギャップ(25,35)を形成する方法であり、前記方法は、
    a)犠牲材料で充填された少なくとも一つのギャップ(25,35)を備えた微細構造を提供し、前記ギャップは非透過性膜(23,33)であるが犠牲材料を分解する性質を有する化学エッチング液の作用により透過性膜へと転換し得る膜によりその表面の少なくとも一部分を覆われ画定される段階と、
    b)膜を透過性へと転換させ犠牲材料を分解するために前記化学エッチング液と微細構造とを接触させる段階と、
    c)微細構造から化学エッチング液を除去し、それによってエアギャップが得られ、前記化学エッチング液はフッ化水素酸及び/又はフッ化アンモニウムを含む流体である段階と、
    を含む。
  2. 非透過性膜が単一の材料から成る請求項1に記載の方法。
  3. 前記材料が、ケイ素と、炭素と、水素と、酸素と、場合により窒素及び/又はフッ素とを含み、ケイ素−炭素結合を過半数含み、前記材料中の酸素が原子数で30%を超えない程度にケイ素−酸素結合を含む請求項2に記載の方法。
  4. 前記材料が、Si型又はSi型(v、w、x、y、zはそれぞれ0以外)である請求項3に記載の方法。
  5. 非透過性膜をプラズマ化学気相成長法で形成する請求項3又は4に記載の方法。
  6. 非透過性膜がSi型であり、酸素を含まない第1有機ケイ素前駆体と、酸素単体又は酸素と炭素及び/又は水素との混合物からなる第2前駆体と、を含むプラズマを使用して形成する請求項5に記載の方法。
  7. 第1前駆体がアルキルシランであり、第2前駆体が酸素又は二酸化炭素である請求項6に記載の方法。
  8. 膜がSi型であり、酸素を含まない第1有機ケイ素前駆体と、酸素単体または酸素と炭素及び/又は水素との混合物からなる第2前駆体と、窒素単独または窒素と水素及び/又は炭素との混合物からなる第3前駆体と、を含むプラズマを使用して形成する請求項5に記載の方法。
  9. 第1前駆体がアルキルシランであり、第2前駆体が酸素又は二酸化炭素であり、第3前駆体が窒素又はアンモニアである請求項8に記載の方法。
  10. 非透過性膜が化学エッチング液に耐性を有する第1材料を少なくとも含み、前記第1材料の中に少なくとも前記化学エッチング液により分解可能な第2材料が分散された請求項1に記載の方法。
  11. 前記第1材料がケイ素と、炭素と、水素と、場合により窒素及び/又はフッ素とを含み、酸素を含まない請求項10に記載の方法。
  12. 前記第1材料がSi型(v、w、yはそれぞれ0以外)である請求項11に記載の方法。
  13. 前記第2材料が酸化ケイ素である請求項10又は11に記載の方法。
  14. マトリックス中の酸化ケイ素が貫通ナノワイヤの形態で存在する請求項13に記載の方法。
  15. 酸化ケイ素ナノワイヤをゾルゲル法で形成する請求項14に記載の方法。
  16. マトリックス中の酸化ケイ素が含有物の形態で存在する請求項13に記載の方法。
  17. 犠牲材料が酸化ケイ素である請求項1から16のいずれか一項に記載の方法。
  18. 化学エッチング液がフッ化水素酸を含む流体である請求項1から17のいずれか一項に記載の方法。
  19. フッ化水素酸を含む流体がフッ化水素酸水溶液又は有機フッ化水素酸溶液、気体フッ化水素酸、気体フッ化水素酸とキャリアガスとの混合物、又はフッ化水素酸と超臨界二酸化炭素との混合物であることを特徴とする請求項18に記載の方法。
  20. 微細構造が集積回路の相互接続構造であることを特徴とする請求項1から19のいずれか一項に記載の方法。
JP2009007011A 2008-01-16 2009-01-15 微細構造におけるエアギャップの製造方法 Pending JP2009188398A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0850249A FR2926294B1 (fr) 2008-01-16 2008-01-16 Procede de realisation de cavites d'air dans des microstructures

Publications (1)

Publication Number Publication Date
JP2009188398A true JP2009188398A (ja) 2009-08-20

Family

ID=39773177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009007011A Pending JP2009188398A (ja) 2008-01-16 2009-01-15 微細構造におけるエアギャップの製造方法

Country Status (5)

Country Link
US (1) US8231797B2 (ja)
EP (1) EP2080734B1 (ja)
JP (1) JP2009188398A (ja)
DE (1) DE602009000787D1 (ja)
FR (1) FR2926294B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200117681A (ko) * 2019-04-05 2020-10-14 주식회사 필옵틱스 에어 갭을 갖는 반도체 소자 및 그 제조 방법
KR102196500B1 (ko) * 2019-07-17 2020-12-30 주식회사 필옵틱스 공정 신뢰성을 확보한 에어 갭 구조 반도체 소자 및 그 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4464125B2 (ja) * 2003-12-22 2010-05-19 ソニー株式会社 構造体の作製方法及びシリコン酸化膜エッチング剤
FR3006684B1 (fr) * 2013-06-07 2016-10-21 Commissariat Energie Atomique Procede de traitement d'une surface et dispositif mis en œuvre
US10815584B2 (en) 2013-11-15 2020-10-27 National University Of Singapore Ordered growth of large crystal graphene by laser-based localized heating for high throughput production
JP6504673B2 (ja) 2014-02-04 2019-04-24 ナショナル ユニバーシティ オブ シンガポール 金属結晶質基板上での、パルスレーザーを用いた大面積のグラフェンの合成方法
MY191207A (en) 2015-07-29 2022-06-08 Nat Univ Singapore A method of protecting a magnetic layer of a magnetic recording medium

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283542A (ja) * 1992-03-31 1993-10-29 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
JP2000340651A (ja) * 1999-05-28 2000-12-08 Hitachi Chem Co Ltd 低誘電率膜の製造法
JP2006352124A (ja) * 2005-06-13 2006-12-28 Infineon Technologies Ag 半導体デバイスおよびその構造体の製造方法
JP2007027734A (ja) * 2005-07-12 2007-02-01 Stmicroelectronics (Crolles 2) Sas 相互接続エアキャビティの集積化制御および信頼性向上

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204165B1 (en) * 1999-06-24 2001-03-20 International Business Machines Corporation Practical air dielectric interconnections by post-processing standard CMOS wafers
JP3365554B2 (ja) * 2000-02-07 2003-01-14 キヤノン販売株式会社 半導体装置の製造方法
EP1172847A3 (en) * 2000-07-10 2004-07-28 Interuniversitair Micro-Elektronica Centrum Vzw A method to produce a porous oxygen-silicon layer
US6387818B1 (en) * 2000-07-21 2002-05-14 Advanced Micro Devices, Inc. Method of porous dielectric formation with anodic template
JP3745257B2 (ja) * 2001-08-17 2006-02-15 キヤノン販売株式会社 半導体装置及びその製造方法
KR100422597B1 (ko) * 2001-11-27 2004-03-16 주식회사 하이닉스반도체 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자
JP4068072B2 (ja) * 2003-01-29 2008-03-26 Necエレクトロニクス株式会社 半導体装置及びその製造方法
DE10355395A1 (de) * 2003-11-25 2005-06-30 Robert Bosch Gmbh Verfahren zur Herstellung eines mikrostrukturierten Bauelementes und hierdurch hergestelltes mikrostrukturiertes Bauelement
JP5272336B2 (ja) * 2007-06-21 2013-08-28 東京エレクトロン株式会社 半導体装置の製造方法、プラズマエッチング方法及びプラズマエッチング装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283542A (ja) * 1992-03-31 1993-10-29 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
JP2000340651A (ja) * 1999-05-28 2000-12-08 Hitachi Chem Co Ltd 低誘電率膜の製造法
JP2006352124A (ja) * 2005-06-13 2006-12-28 Infineon Technologies Ag 半導体デバイスおよびその構造体の製造方法
JP2007027734A (ja) * 2005-07-12 2007-02-01 Stmicroelectronics (Crolles 2) Sas 相互接続エアキャビティの集積化制御および信頼性向上

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200117681A (ko) * 2019-04-05 2020-10-14 주식회사 필옵틱스 에어 갭을 갖는 반도체 소자 및 그 제조 방법
KR102222037B1 (ko) 2019-04-05 2021-03-04 주식회사 필옵틱스 에어 갭을 갖는 반도체 소자 및 그 제조 방법
KR102196500B1 (ko) * 2019-07-17 2020-12-30 주식회사 필옵틱스 공정 신뢰성을 확보한 에어 갭 구조 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
FR2926294A1 (fr) 2009-07-17
DE602009000787D1 (de) 2011-04-14
US20090178999A1 (en) 2009-07-16
EP2080734B1 (fr) 2011-03-02
FR2926294B1 (fr) 2010-08-13
EP2080734A1 (fr) 2009-07-22
US8231797B2 (en) 2012-07-31

Similar Documents

Publication Publication Date Title
JP2009188398A (ja) 微細構造におけるエアギャップの製造方法
US7850863B2 (en) Process for fabricating amorphous hydrogenated silicon carbide films provided with through-pores and films thus obtained
US9293361B2 (en) Materials and methods of forming controlled void
KR0135486B1 (ko) 반도체 장치 제조방법
US6054206A (en) Chemical vapor deposition of low density silicon dioxide films
JP2004193622A (ja) 多孔誘電体材料のcvd法
US10854494B2 (en) Method for producing an interface intended to assemble temporarily a microelectronic support and a manipulation handle, and temporary assembly interface
JP2013538443A (ja) 酸化ケイ素層の強化された高密度化方法
TW201448036A (zh) 改良低k介電膜之機械強度及生產量之uv硬化製程
WO2000054328A1 (fr) Systeme de fabrication de dispositif semi-conducteur
JP2009021556A (ja) ナノチューブを使用してエア・ギャップを形成するための方法
US8404315B2 (en) Process for manufacturing permeable dielectric films
JP3877472B2 (ja) 層間絶縁膜の形成方法
JP5582710B2 (ja) 半導体装置の製造方法
JP2003209169A (ja) 半導体装置の製造方法
JPH08306681A (ja) 平坦化塗布絶縁膜の形成方法
JPH08227888A (ja) 誘電体膜の形成方法
JPH08335579A (ja) フッ素を含むシリコン系酸化膜およびその製造方法
US8999860B2 (en) Process for producing at least one silicon-based nanoelement in a silicon oxide section and process for the manufacture of a device employing the production process
TW554482B (en) Manufacturing method of improving dielectric characteristics of nano-porous silicon dioxide film by using amorphous hydrogen-containing silicon carbide film
Chen et al. Fabrication of Micro-and Nanoscale SiC Structures Using Selective Deposition Processes
JP2003007695A (ja) 低誘電性の多孔性誘電膜の製造方法
JPH06104250A (ja) 基板の前処理法
JPH10135205A (ja) 半導体製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140225