CN101964304B - 半导体元件的制造方法 - Google Patents

Abstract

一种半导体元件的制造方法。此方法包括于基底上形成含铝与铜的下电极材料层。接着，在下电极材料层表面依序形成绝缘材料层与上电极材料层。之后，在上电极材料层上形成图案化的光致抗蚀剂层，并以其为掩模，图案化上电极材料层，以形成图案化的上电极层。其后，以等离子体灰化移除图案化的光致抗蚀剂层，再对图案化的下电极材料层进行融合工艺。之后，图案化绝缘材料层与下电极材料层，以形成图案化的绝缘层与图案化的下电极层。

Description

半导体元件的制造方法

技术领域

本发明涉及一种集成电路的制造方法，且特别是涉及一种半导体元件的制造方法。

背景技术

为符合市场轻、薄、短、小的需求，半导体工艺不断地向更小线宽演进。然而，线宽缩小之后，各材料层的阻值、图案的轮廓以及缺陷的控制将更形重要。

举例来说，在金属-绝缘层-金属电容器中，金属电极的应力迁移(stressmigration，SM)的效能不佳，阻值位移分布太大，将严重影响电容器的电荷储存特性。电容器彼此之间的间隙变小，蚀刻的残留物若留在相邻两个电容器之间，则可能会造成电容器桥接的问题。此外，电容器的电极轮廓控制不当，则可能造成短路的问题。

发明内容

本发明提供一种半导体元件的制造方法，用以改善应力迁移的效能。

本发明提供一种半导体元件的制造方法，用以有效控制图案化的导电层的轮廓。

本发明提供一种半导体元件的制造方法，用以避免图案化导电层之间桥接的问题。

本发明提出种半导体元件的制造方法。此方法包括于基底上形成含铝与铜的下电极材料层。接着，在下电极材料层表面上依序形成绝缘材料层与上电极材料层。之后，在上电极材料层上形成光致抗蚀剂层。以图案化的光致抗蚀剂层为掩模，进行另一蚀刻步骤以移除上电极材料层以及部分的该绝缘材料层其中剩余的绝缘材料覆盖于该下电极材料层的表面。继的，灰化移除图案化的光致抗蚀剂层。之后，对下电极材料层进行融合工艺。之后，进行另一蚀刻步骤，将剩余的绝缘材料层与下电极材料层图案化，以形成图案化的绝缘层与图案化的下电极层，其中图案化的上电极层、图案化的绝缘层、图案化的表面处理层与图案化的下电极层共同构成金属-绝缘层-金属电容器。

依照本发明实施例所述，上述半导体元件的制造方法中，上述融合工艺可以是在气体环境中进行或是在没有气体的真空环境中进行，气体环境中可以含有氢气、氮气、或其组合。上述融合工艺是在摄氏100至500度的温度范围中进行。上述融合工艺进行的时间为0.5小时至2小时。

依照本发明实施例所述，上述半导体元件的制造方法中，形成上述下电极材料层的方法包括：在上述基底上依序形成第一阻障层、含铝与铜的金属层与第二阻障层。

依照本发明实施例所述，上述半导体元件的制造方法中，上述第一阻障层与上述第二阻障层分别包括TaN、Ti、TiN、Ta或其组合。

依照本发明实施例所述，上述半导体元件的制造方法中，上述含铝与铜的金属层为铝铜合金层或铝硅铜合金层。

依照本发明实施例所述，上述半导体元件的制造方法还包括在形成上述绝缘材料层之前，进行热处理工艺，在上述下电极材料层表面形成表面处理层。

依照本发明实施例所述，上述半导体元件的制造方法中，上述热处理工艺使上述第二阻障层表面形成上述表面处理层。

依照本发明实施例所述，上述半导体元件的制造方法中，热处理工艺包括臭氧等离子体工艺、氧等离子体工艺或其它气体等离子体工艺。

依照本发明实施例所述，上述半导体元件的制造方法中，上述绝缘材料层包括氧化物、氮化物、氧化物/氮化物堆叠层、氧化物/氮化物/氧化物堆叠层或其组合。

依照本发明实施例所述，上述半导体元件的制造方法中，上述上电极材料层包括TiN、Ti、Ta、TaN、铝或其组合。

依照本发明实施例所述，上述半导体元件的制造方法中，上述基底上已形成多重金属内连线。

本发明又提出一种半导体元件的制造方法，包括于基底上依序形成第一导电材料层、绝缘材料层与图案化的第二导电层。第一导电层作为金属-绝缘层-金属电容器的下电极层，图案化的第二导电层作为金属-绝缘层-金属电容器的上电极层。然后，在形成第一导电材料层、绝缘材料层与图案化的第二导电层过程中，进行多个热工艺，其所累积的热预算足以导致上述第一导电材料层中形成析出物。之后，进行融合工艺，使上述析出物固态溶解而消失。其后，图案化上述绝缘材料层，以形成图案化绝缘层。之后，图案化上述第一导电材料层，以形成图案化的第一导电层。

依照本发明实施例所述，上述半导体元件的制造方法中，上述融合工艺可以是在气体环境中进行或是在没有气体的真空环境中进行，上述气体环境中含有氢气、氮气、或其组合气体。上述融合工艺进行的温度范围为摄氏100至500度。上述融合工艺进行的时间为0.5小时至2小时。

依照本发明实施例所述，上述半导体元件的制造方法中，上述多个热工艺包括热处理工艺、光致抗蚀剂烘烤工艺及等离子体灰化工艺。

依照本发明实施例所述，上述半导体元件的制造方法中，在形成上述图案化的第一导电层之后不进行另一融合工艺。

本发明的半导体元件的制造方法，可以改善应力迁移的效能。

本发明的半导体元件的制造方法，可以减少图案化的导电层侧壁突起的现象，有效控制图案化的导电层的轮廓。

本发明的半导体元件的制造方法，可以避免图案化导电层之间桥接的问题。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A至1G是依据本发明实施例所绘示的一种半导体元件的制造方法流程的剖面示意图。

附图标记说明

10：基底                        12、14：电路区

16、18：介电层                  17：蚀刻终止层或研磨终止层

20A、20B、24A、24B：介层窗插塞  22A、22B：导线

26、38：导电材料层              26a、26b：图案化的导电层

28、32：阻障层                  30：金属层

34：表面处理层                  34a、34b：图案化的表面处理层

36：绝缘层                      38a：图案化的导电层

40、44：图案化的光致抗蚀剂层    42：融合工艺

46：介电层                      48、50：介层窗开口

52、54：介层窗                  56、58：导线

具体实施方式

图1A至1G是依据本发明实施例所绘示的一种半导体元件的制造方法流程的剖面示意图。

请参照图1A所示，基底10包括第一电路区12与第二电路区14。第一电路区12例如是核心电路区；第二电路区14例如是逻辑电路区。基底10的第一电路区12与第二电路区14上已形成介电层16与介电层18。第一电路区12上的介电层16中具有介层窗插塞20A与导线22A；第一电路区12上的介电层18中具有介层窗插塞24A。第二电路区14上的介电层16中具有介层窗插塞20B与导线22B；第二电路区14上的介电层18中具有介层窗插塞24B。介电层16与基底10之间还可包含晶体管、其它的介电层、介层窗插塞、金属导线等(未绘出)。此外，介电层16与介电层18之间可以再包括蚀刻终止层或研磨终止层17。

在介电层18与介层窗插塞24A、24B上形成导电材料层26，或称为电极材料层。在实施例中，导电材料层26包括阻障层28、金属层30与阻障层32。阻障层28与阻障层32分别包括TaN、Ti、TiN、Ta或其组合。金属层30包括含铝与铜的金属层，例如是铝铜合金层或铝硅铜合金层。阻障层28、金属层30与阻障层32的形成方法例如是物理气相沉积法或是化学气相沉积法。物理气相沉积法例如是溅镀或是蒸镀。阻障层28与阻障层32的厚度分别例如是300至1000埃。金属层30的厚度例如是500至8000埃。在实施例中，阻障层28、金属层30与阻障层32分别为以溅镀方法形成的500埃的TaN、6000埃的铝铜合金层与150埃的Ti/400埃的TiN。在另一实施例中，阻障层28、金属层30与阻障层32分别为以溅镀方法形成500埃的TaN/250埃的Ti/250埃的TiN、6000埃的铝铜合金层与50埃的Ti/400埃的TiN。

接着，进行热处理工艺，在导电材料层26表面形成表面处理层34。当导电材料层26由阻障层28、金属层30、阻障层32构成时，进行热处理工艺之后，可使得阻障层32的表面形成表面处理层34。相较于无表面处理层34的情况，表面处理层34与后续形成的绝缘层36之间具有优选的介面特性。热处理工艺例如是等离子体工艺，所通入的气体例如是含氧的气体，所形成的表面处理层34例如是氧化层。氧化层例如是二氧化钛层。等离子体工艺中所通入的含氧的气体例如是臭氧、氧气或具氧化能力的气体。在实施例中，等离子体工艺进行的条件例如是通入的气体为1000sccm至3000sccm的氧气；压力为600至2000毫托；温度为摄氏200度至400度；进行的时间例如是10秒至300秒。在接着，请参照图1B，在表面处理层34上形成绝缘材料层36。绝缘材料层36包括氧化物、氮化物、氧化物/氮化物堆叠层、氧化物/氮化物/氧化物堆叠层或其组合。绝缘材料层36的形成方法例如是化学气相沉积法。绝缘材料层36的厚度例如是150埃至1000埃。

之后，再形成另一导电材料层38，或称为上电极材料层。导电材料层38包括TiN、Ti、Ta、TaN、铝(aluminum)或其组合。导电材料层38的厚度例如是150埃至1000埃。导电材料层38的形成方法例如是物理气相沉积法或是化学气相沉积法。物理气相沉积法例如是溅镀或是蒸镀。

之后，在第一电路区12上方的导电材料层38上形成图案化光致抗蚀剂层40，用以定义上电极层的图案。图案化光致抗蚀剂层40的形成步骤包括涂布光致抗蚀剂材料层、软烤、曝光、显影、硬烤等。

其后，请参照图1C，以图1B所示的图案化光致抗蚀剂层40为掩模，进行蚀刻工艺，移除未被图案化光致抗蚀剂层40覆盖的导电材料层38，裸露出绝缘材料层36，以在第一电路区12上方形成图案化的导电层38a。蚀刻工艺可以采用干式蚀刻法例如是等离子体蚀刻法。在实施例中，在进行蚀刻的过程，除了将未被图案化光致抗蚀剂层40覆盖的导电材料层38移除之外，还移除了大约一半厚度的绝缘材料层36，使剩余的绝缘材料层36覆盖于表面处理层34的表面上。

之后，移除图案化的光致抗蚀剂层40。移除光致抗蚀剂层40的方法可以采用湿式移除法、干式移除法或是结合两者。湿式移除法可以使用酸或是碱。干式移除法可以采用等离子体灰化法。

继的，请参照图1C与1D，上述在导电材料层26形成之后在进行图案化工艺之前经历的热工艺包括热处理工艺、绝缘材料层沉积工艺、光致抗蚀剂烘烤工艺以及光致抗蚀剂灰化工艺等。这一些热工艺所累积的热预算足以使得导电材料层26中的金属例如铜扩散、聚集，而在导电材料层中形成析出物50A与50B。在本发明实施例中，在导电材料层26尚未图案化之前，即先进行融合工艺42。

融合工艺42可以以炉管、加热板(Hot Plate)来进行。融合工艺42是在含有气体环境中进行或是在没有气体的真空环境中进行，气体环境中可以含有氢气、氮气或其组合，进行的温度范围为摄氏100至500度，进行的时间为0.5小时至2小时。在实施例中，融合工艺42是在含有氢气的气体的炉管中进行，进行的温度范围为摄氏300至450度，进行的时间为0.5小时至2小时。在本发明实施例中，在导电材料层26尚未图案化之前，即先进行融合工艺42，一方面可以改善应力迁移的效能，另一方面可以使得导电材料层26中的析出物50A、50B消失。消除导电材料层26中的析出物50A、50B可以避免最终所形成的图案化导电层之间因为析出物50A、50B未移除做而发生桥接的问题。

之后，请参照图1E，在基底10上方形成图案化的光致抗蚀剂层44。为确保所形成的图案化光致抗蚀剂层44不会因为上电极层38a或绝缘材料层36上表面的光致抗蚀剂残留物或是污染颗粒的残留而剥离，通常，在形成图案化的光致抗蚀剂层44之前还会进行表面等离子体清洗，以清除上电极层38a或绝缘材料层36上表面的光致抗蚀剂残留物或是污染颗粒。

然后，请参照图1F，以图1E所示的图案化的光致抗蚀剂层44为掩模，蚀刻未被图案化光致抗蚀剂层44所覆盖的绝缘材料层36、表面处理层34与导电材料层26，以在第一电路区12上形成图案化的绝缘层36a、表面处理层34a与图案化的导电层26a，并在第二电路区14形成图案化的绝缘层36b、表面处理层34b与图案化的导电层26b。第一电路区12上的图案化的导电层26a、图案化的表面处理层34a、绝缘层36a以及图案化的导电层38a共同组成金属-绝缘层-金属电容器，其中图案化的导电层26a做为下电极层；图案化的导电层38a做为上电极层；表面处理层34a与绝缘层36a做为两电极之间的介电层。在实施例中，第二电路区14上的图案化的导电层26b可做为导线，其与下方的介层窗24B、导线22B、介层窗20B共组成金属内连线。在又一实施例中，第二电路区14上的图案化的导电层26b可做为绕线。在另一实施例中，第二电路区14上的图案化的导电层26b则是做为焊垫。之后，将光致抗蚀剂层44移除。移除光致抗蚀剂层44的方法可以采用湿式移除法、干式移除法或是结合两者。湿式移除法可以使用酸或是碱。干式移除法可以采用等离子体灰化法。

由于导电材料层26进行图案化工艺之后，不再进行融合工艺，因此，可以避免图案化导电层26a、26b中的金属晶格重新排列，而导致重新排列后的金属管芯突出于图案化的导电层26a、26b的侧壁，改变图案化的导电层26a、26b的轮廓的情形。

其后，请参照图1G，在基底10上形成介电层46。介电层46的材料例如是氧化硅、硼磷硅玻璃、磷硅玻璃或是氮化硅，形成的方法例如是化学气相沉积法。之后，再利用光刻与蚀刻工艺蚀刻部分的介电层46以及部分的图案化的绝缘层36b、部分的图案化的表面处理层34b，以形成介层窗开口48，裸露出图案化的导电层26b，并形成介层窗开口50，裸露出图案化的导电层38a。之后，在介层窗开口48、50中填入导电层，例如是钨金属，以形成介层窗52、54。之后，再于介电层46上形成分别电性连接介层窗52、54的导线56、58。导线56、58的材料例如是铝或铝合金。

本发明实施例所采用的方法是在进行导电材料层26的图案化工艺之前进行融合工艺42，实验结果显示所形成的半导体元件在历经500小时的热烘烤之后，不仅可以改善应力迁移的效能，而且还可使得阻值位移的分布小于5％。此外，融合工艺42还可以消除导电材料层26中的析出物50A、50B。由于导电材料层26中的析出物50A、50B已经在导电材料层26图案化之前消除，因此，在导电材料层26图案化形成图案化的导电层26a与26b之后，不会有析出物残留所导致的桥接问题。此外，图案化的导电层26a、26b形成之后不再进行融合工艺，因此不会有晶格重新排列导致金属管芯突出于图案化的导电层26a、26b的侧壁，改变图案化的导电层26a、26b的轮廓的情形。

相反地，若在进行导电材料层26的图案化工艺之前，不进行融合工艺42，而将融合工艺改在导电材料层26图案化成图案化的导电层26a与26b之后才进行，则，虽同样可以改善应力迁移的效能，但是，实验结果显示其所形成的半导体元件在历经500小时的热烘烤之后，阻值位移分布较差(大于20％)，且导电材料层26中的析出物50A、50B在进行导电材料层26的图案化步骤时很可能无法被移除而导致最终所形成的图案化导电层26a、26b之间发生桥接的问题，此外，在图案化导电层26a、26b形成之后才进行融合工艺，则会有晶格重新排列导致金属管芯突出于图案化的导电层26a、26b的侧壁，改变图案化的导电层26a、26b的轮廓的情形。

综合以上所述，本发明的半导体元件的制造方法，是在对基底上已历经多个热工艺且已析出物的导电材料层进行图案化工艺之前，先进行融合工艺，一方面用以改善应力迁移的效能，另一方面使导电材料层中的析出物消失，以避免最终所形成的图案化导电层之间因为析出物未移除而发生桥接的问题。此外，由于导电材料层进行图案化工艺之后，不再进行其它的融合工艺，因此，可以避免图案化导电层中的金属晶格重新排列，而导致重新排列后的金属管芯突出于图案化的导电层的侧壁，改变图案化的导电层的轮廓。

虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定为准。

Claims (20)

1.一种半导体元件的制造方法，包括：

于基底上形成含铝与铜的下电极材料层；

于该下电极材料层上依序形成绝缘材料层与上电极材料层；

于该上电极材料层上形成图案化的光致抗蚀剂层；

以该图案化的光致抗蚀剂层为掩模，进行蚀刻步骤以移除该上电极材料层以及部分的该绝缘材料层，其中剩余的绝缘材料覆盖于该下电极材料层的表面；

灰化移除该光致抗蚀剂层；

在进行灰化移除该图案化的光致抗蚀剂层步骤之后，对该下电极材料层进行融合工艺；以及

在进行该融合工艺步骤之后，进行另一蚀刻步骤，以图案化该剩余的绝缘材料层与该下电极材料层，并露出该下电极材料层的部分表面，以形成图案化的上电极层、图案化的绝缘层与图案化的下电极层，共同构成金属-绝缘层-金属电容器。

2.如权利要求1所述的半导体元件的制造方法，其中该融合工艺是在气体环境中或是在没有气体环境中进行，该气体环境中含有氢气、氮气或其组合。

3.如权利要求1所述的半导体元件的制造方法，其中该融合工艺是在摄氏100至500度的温度范围中进行。

4.如权利要求1所述的半导体元件的制造方法，其中该融合工艺进行的时间为0.5小时至2小时。

5.如权利要求1所述的半导体元件的制造方法，其中形成该下电极材料层的方法包括：

在该基底上形成第一阻障层；

在该第一阻障层上形成含铝与铜的金属层；以及

于该含铝与铜的金属层上形成第二阻障层。

6.如权利要求5所述的半导体元件的制造方法，其中该第一阻障层与该第二阻障层分别包括TaN、Ti、TiN、Ta或其组合所组成的族群。

7.如权利要求5所述的半导体元件的制造方法，其中该含铝与铜的金属层为铝铜合金层或铝硅铜合金层。

8.如权利要求5所述的半导体元件的制造方法，其中在形成该绝缘材料层之前，还包括进行热处理工艺，在该下电极材料层表面形成表面处理层。

9.如权利要求8所述的半导体元件的制造方法，其中该热处理工艺使该第二阻障层表面形成该表面处理层。

10.如权利要求8所述的半导体元件的制造方法，其中热处理工艺包括臭氧等离子体工艺、或氧等离子体工艺。

11.如权利要求1所述的半导体元件的制造方法，其中该绝缘材料层包括氧化物、氮化物、氧化物/氮化物堆叠层、氧化物/氮化物/氧化物堆叠层或其组合。

12.如权利要求11所述的半导体元件的制造方法，其中该绝缘材料层包括氧化物、氮化物、氧化物/氮化物堆叠层、氧化物/氮化物/氧化物堆叠层或其组合。

13.如权利要求1所述的半导体元件的制造方法，其中该上电极材料层包括TiN、Ti、Ta、TaN、铝或其组合。

14.如权利要求1所述的半导体元件的制造方法，其中该基底上已形成多重金属内连线。

15.一种半导体元件的制造方法，包括：

于基底上依序形成第一导电材料层、绝缘材料层与图案化的第二导电层，该第一导电层作为金属-绝缘层-金属电容器的下电极层，该图案化的第二导电层作为该金属-绝缘层-金属电容器的上电极层；

在形成该第一导电材料层、该绝缘材料层与该图案化的第二导电层过程中，进行多个热工艺，多个热工艺所累积的热预算导致该第一导电材料层中形成析出物；

进行图案化该第一导电材料层步骤之前，进行融合工艺，使该第一导电材料层中的该析出物消失；

图案化该绝缘材料层，以形成图案化绝缘层；以及

进行该图案化该第一导电材料层的步骤，以形成图案化的第一导电层。

16.如权利要求15所述的半导体元件的制造方法，其中该融合工艺是在气体环境中或是在没有气体的真空环境中进行，该气体环境中含有氢气、氮气或其它气体。

17.如权利要求15所述的半导体元件的制造方法，其中该融合工艺进行的温度范围为摄氏100至500度。

18.如权利要求15所述的半导体元件的制造方法，其中该融合工艺进行的时间为0.5小时至2小时。

19.如权利要求15所述的半导体元件的制造方法，其中多个热工艺包括热处理工艺、光致抗蚀剂烘烤工艺及等离子体灰化工艺。

20.如权利要求15所述的半导体元件的制造方法，其中在形成该图案化的第一导电层之后不进行另一融合工艺。

Images