CN113363216B - 电容器及其形成方法、dram存储器及其形成方法 - Google Patents

电容器及其形成方法、dram存储器及其形成方法 Download PDF

Info

Publication number
CN113363216B
CN113363216B CN202010134587.0A CN202010134587A CN113363216B CN 113363216 B CN113363216 B CN 113363216B CN 202010134587 A CN202010134587 A CN 202010134587A CN 113363216 B CN113363216 B CN 113363216B
Authority
CN
China
Prior art keywords
layer
sacrificial
lower electrode
forming
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010134587.0A
Other languages
English (en)
Other versions
CN113363216A (zh
Inventor
王文峰
吴双双
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010134587.0A priority Critical patent/CN113363216B/zh
Priority to PCT/CN2021/078021 priority patent/WO2021175154A1/zh
Priority to US17/374,969 priority patent/US11882686B2/en
Publication of CN113363216A publication Critical patent/CN113363216A/zh
Application granted granted Critical
Publication of CN113363216B publication Critical patent/CN113363216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种电容器及其形成方法，以及一种DRAM存储器及其形成方法，所述电容器的形成方法包括：提供衬底，所述衬底内形成有电接触部；在所述衬底表面形成交替层叠的支撑层和牺牲层，且最顶层为支撑层；形成贯穿所述支撑层和牺牲层，且暴露出所述电接触部的电容孔；形成覆盖所述电容孔内表面的下电极层，所述下电极层连接所述电接触部；形成覆盖所述下电极层表面的保护层；去除所述牺牲层，在去除所述牺牲层的过程中，所述下电极层受到所述保护层的保护；去除所述保护层；在所述下电极层的内外表面以及支撑层表面依次形成电容介质层和上电极层。

Description

电容器及其形成方法、DRAM存储器及其形成方法
技术领域
本发明涉及存储技术领域，尤其涉及一种电容器及其形成方法、DRAM存储器及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管。
随着半导体技术的不断发展，对半导体集成电路中电容器的性能要求也越来越高，例如，希望在有限的面积内形成更多的电容，提高电容器的集成度。电容器的集成度提高，能够提高动态存储器的集成度。
现有技术中，为了提高电容器的集成度，通常将电容器设计成竖直形状，通过提高电容器的高度，来提高单位面积内的电容值。
请参考图1a至图1c，为现有技术中，形成电容器的形成过程的示意图。
请参考图1a，提供基底100，所述基底100内形成有电接触部101；在所述基底100上依次形成第一支撑层111、第一牺牲层121、第二支撑层112、第二牺牲层122以及第三支撑层113；刻蚀出位于电接触部101表面的电容孔120。
请参考图1b，在所述电容孔内壁形成下电极层130。
请参考图1c，刻蚀第三支撑层113和第二支撑层形成刻蚀窗口，去除所述第二牺牲层122和第一牺牲层121；然后，再在下电极层130的表面依次沉积电容介质层和上电极层(图中未示出)。
上述方法形成的电容器的性能有待进一步的提高。
发明内容
本发明所要解决的技术问题是，提供一种电容器及其形成方法、一种 DRAM存储器及其形成方法，提高电容器的性能。
为了解决上述问题，本发明提供了一种提供衬底，所述衬底内形成有电接触部；在所述衬底表面形成交替层叠的支撑层和牺牲层，且最顶层为支撑层；形成贯穿所述支撑层和牺牲层，且暴露出所述电接触部的电容孔；形成覆盖所述电容孔内表面的下电极层，所述下电极层连接所述电接触部；形成覆盖所述下电极层表面的保护层；去除所述牺牲层，在去除所述牺牲层的过程中，所述下电极层受到所述保护层的保护；去除所述保护层；在所述下电极层的内外表面以及支撑层表面依次形成电容介质层和上电极层。
可选的，采用原子层沉积工艺形成所述保护层。
可选的，所述保护层的材料与所述牺牲层的材料相同。
可选的，所述保护层的材料为氧化硅。
可选的，所述保护层的厚度为8nm～12nm。
可选的，去除所述牺牲层的方法包括：在顶层的支撑层表面形成硬掩膜层；对所述硬掩膜层进行图形化，形成图形化硬掩膜层；以所述图形化硬掩膜层为掩膜，刻蚀位于顶层的支撑层，形成暴露出最上层的牺牲层的刻蚀窗口；采用湿法刻蚀工艺，沿所述刻蚀窗口去除所述最上层的牺牲层；依次刻蚀下层的支撑层以及去除下层的牺牲层，直至将所有牺牲层去除。
可选的，在去除所述最上层的牺牲层的同时，将所述保护层去除。
可选的，所述湿法刻蚀工艺对所述保护层的刻蚀速率小于对所述牺牲层的刻蚀速率。
可选的，所述保护层与所述牺牲层采用不同的材料；将所有牺牲层去除后，再去除所述保护层。
可选的，采用干法刻蚀工艺对所述硬掩膜层进行图形化；采用干法刻蚀工艺刻蚀所述支撑层，形成暴露牺牲层的刻蚀窗口。
可选的，采用离心式的湿法清洗工艺去除所述牺牲层。
可选的，所述湿法清洗工艺采用的溶液为HF溶液。
可选的，形成两层以上的支撑层。
本发明的技术方案还提供一种采用上述方法形成的电容器。
本发明的技术方案还提供一种DRAM存储器的形成方法，包括：采用上述任一项所述的方法，形成若干阵列分布的电容器。
本发明的技术方案还提供一种DRAM存储器，包括若干阵列分布的上述电容器。
本发明的电容器的形成方法中，在下电极层表面形成保护层，在去除牺牲层的过程中，能够对下电极层起到保护作用，在至少部分刻蚀步骤中，对下电极层起到保护作用，从而减少所述下电极层的表面损伤以及形变，提高形成的电容器的性能。
附图说明
图1a至图1c为现有技术的电容器的形成过程的结构示意图；
图2至图11为本发明一具体实施方式的电容器的形成过程的结构示意图。
具体实施方式
发明人发现，现有技术形成的电容器的经常会发生失效等问题，导致 DRAM存储器的可靠性下降。
发明人研究发现，导致电容器失效的很大一个原因是电容器的下极板存在被氧化以及变形的问题。发明人进一步研究发现，由于现有技术中，在形成电容孔之后，首先形成下极板，然后再通过硬掩膜层打开第三支撑层和第二支撑层的刻蚀窗口，以去除第一牺牲层和第二牺牲层。在对硬掩膜层进行刻蚀，以及去除各牺牲层的过程中，下电极为暴露状态，容易在刻蚀过程中被氧化及变形，最终导致形成的电容器的性能受到影响。
为了解决上述问题，发明人提出一种新的电容器及其形成方法，以及 DRAM存储器及其形成方法。
下面结合附图对本发明提供的电容器和DRAM存储器的形成方法的具体实施方式做详细说明。
请参考图2，提供衬底200，所述衬底200内形成有电接触部201，在所述衬底200表面形成介质层210，所述介质层210包括：交替层叠的支撑层和牺牲层。
所述衬底200内部还可以形成有字线、位线、晶体管、隔离结构等结构，图中未显示。所述衬底200可以包括半导体层以及位于半导体层表面的若干层介电层，所述电接触部201位于顶部的介电层内，所述介电层可以为氮化硅层。
可以采用原子层沉积工艺、化学气相沉积工艺等沉积工艺于所述衬底200 的表面形成所述介质层210。需要说明的是，所述介质层210包括依次交替叠置的支撑层及牺牲层，所述支撑层的数量大于所述牺牲层的数量，且所述牺牲层及所述支撑层构成的叠层结构中的底层材料层及顶层材料层均为所述支撑层，所述支撑层及所述牺牲层的数量可根据需要设定，不以本具体实施例为限。
该具体实施例中，所述介质层210包括形成于所述衬底200表面的第一支撑层202、位于所述第一支撑层202表面的第一牺牲层203、位于所述第一牺牲层203表面的第二支撑层204、位于所述第二支撑层204表面的第二牺牲层 205以及位于所述第二牺牲层205表面的第三支撑层206。所述第一支撑层202、第二支撑层204以及第三支撑层206的材料包括氮化硅，所述第一牺牲层204 和第二牺牲层205的材料包括氧化硅。在其他具体实施例中，还可以增加支撑层和牺牲层的层数，从而提高电容器的高度，进一步提高电容器的电容值。也可以适当减少支撑层的层数，例如仅包括所述第一支撑层202和第二支撑层 204。
请参考图3，形成贯穿所述支撑层和牺牲层，且暴露出所述电接触部201 的电容孔301。
所述电容孔301的形成方法包括：在所述第三支撑层206表面形成定义电容孔位置和尺寸的图形化掩膜层；以所述图形化掩膜层为掩膜，依次刻蚀所述第三支撑层206、第二牺牲层205、第二支撑层204、第一牺牲层203以及第一支撑层202，至所述电接触部201表面，形成所述电容孔301。在具有多个电接触部201的情况下，该具体实施方式中，对应的形成多个所述电容孔301。
请参考图4，形成覆盖所述电容孔301内表面的下电极层401，所述下电极层401连接所述电接触部201。
可以采用原子层沉积工艺、物理气相沉积工艺或等离子蒸气沉积工艺等沉积工艺形成所述下电极层401。在该具体实施例中，所述下电极层401覆盖所述电容孔301的侧壁、底部以及所述第三支撑层206的顶部表面。所述下电极层401的材料包括氮化钛、氮化钽、铜或钨等金属材料。
请参考图5，形成覆盖所述下电极层401表面的保护层501。
所述保护层501采用介质材料，为了提高所述保护层501对所述下电极层401的覆盖能力，可以采用原子层沉积工艺形成所述保护层501，使得形成的所述保护层501的材料较为致密。
所述保护层501用于在后续工艺中，保护所述下电极层401。所述保护层 501的厚度可以为8nm～12nm，使得所述保护层501具有较好的保护效果。
该具体实施方式中，所述保护层501的材料与各牺牲层的材料相同，为氧化硅。在其他具体实施方式中，所述保护层501的材料还可以为氮化硅或氮氧化硅层等其他介电材料。
请参考图6，去除覆盖所述第三支撑层206顶部表面的部分下电极层401 及保护层501，暴露出所述第三支撑层206的顶部表面；在位于顶层的所述第三支撑层206表面形成硬掩膜层601。
所述硬掩膜层601可以包括氮化硅层、氧化硅层、抗反射层等其中至少一层或多层。
请参考图7，对所述硬掩膜层601进行图形化，形成图形化硬掩膜层601a；以所述图形化硬掩膜层601a为掩膜，刻蚀位于顶层的第三支撑层206，形成暴露出最上层的第二牺牲层205的刻蚀窗口701。
所述图形化掩膜层601a的形成方法包括：在所述硬掩膜层601层表面形成图形化的光刻胶层，以所述图形化光刻胶层为掩膜，采用干法刻蚀工艺刻蚀所述硬掩膜层601，形成图形化硬掩膜层601a。在刻蚀形成所述图形化掩膜层 601a的过程中，当暴露出所述电容孔301时，所述保护层501能够避免所述下电极层401表面受到损伤。
以所述图形化硬掩膜层601a为掩膜，采用干法刻蚀工艺刻蚀所述第三支撑层206，形成暴露处第二牺牲层205的刻蚀窗口701。在刻蚀所述第三支撑层206的过程中，所述保护层501能够避免所述下电极层401表面受到刻蚀损伤。
请参考图8，沿所述刻蚀窗口701去除所述最上层的第二牺牲层205。
采用湿法刻蚀工艺去除所述第二牺牲层205。该具体实施方式中，所述第二牺牲层205的材料为氧化硅，采用较高浓度的HF溶液作为湿法刻蚀的刻蚀溶液。若HF溶液直接与下电极层401接触，会导致下电极层401表面被氧化。该具体实施方式中，所述下电极层401表面覆盖有所述保护层501，能够避免所述下电极层401在去除所述第二牺牲层205的过程中被氧化。
该具体实施方式中，所述保护层501的材料为氧化硅，与所述第二牺牲层 205的材料相同，在刻蚀去除所述第二牺牲层205的过程中，所述保护层501 也会在刻蚀过程中被去除。由于所述保护层501的致密度较大，湿法刻蚀的速率小于所述第二牺牲层205的湿法刻蚀速率，可以通过调整所述保护层501的厚度，使得在去除所述第二牺牲层205的过程中，延长所述保护层501的存在时间，尽可能提高所述保护层501对所述下电极层401的保护效果。该具体实施方式中，在去除所述第二牺牲层205的过程中，所述保护层501也被完全去除；在其他具体实施方式中，可以通过增大保护层501的厚度，使得在第二牺牲层205去除后，还剩余部分厚度的保护层501，在后续工艺步骤中，继续保护所述下电极层401。
在去除所述第二牺牲层205的过程中，还可以进行离心旋转，以提高去除所述第二牺牲层205的效率。所述保护层501覆盖所述下电极层401，能够在一定程度下减少或避免所述下电极层401在离心力的作用下发生形变。
在其他具体实施方式中，所述保护层501还可以采用与所述第二牺牲层 205不同的材料。例如，所述保护层501的材料为氮化硅。在去除所述第二牺牲层205的过程中，不会将所述保护层501去除，所述保护层501能够在去除所述第二牺牲层205以及后续的工艺中，始终对所述下电极层401表面提供保护。
请参考图9，以所述图形化硬掩膜层601a为掩膜，继续刻蚀所述的第二支撑层204，暴露出所述第一牺牲层203。
请参考图10，去除所述第一牺牲层203。
可以采用湿法刻蚀工艺去除所述第一牺牲层203。该具体实施方式中，由于保护层501已在去除第二牺牲层205的过程中被去除，因此，在去除所述第一牺牲层203的过程中，无法再对所述下电极层401进行保护。可以通过降低所述第一牺牲层203的厚度，降低去除所述第一牺牲层203时的刻蚀时间，从而降低刻蚀溶液对所述下电极层401的影响。去除所述第一牺牲层203后，还包括去除所述图形化硬掩膜层601a。
在其他具体实施方式中，可以具有四层以上的支撑层以及三层以上的牺牲层，可以按照上述方法依次刻蚀下层的支撑层以及去除下层的牺牲层，直至将所有牺牲层去除。在其他具体实施方式中，若所述保护层的材料与各牺牲层的材料不同，在去除各牺牲层的过程中，所述下电极层表面始终覆盖有保护层，所述下电极层能够受到保护层的保护，改善表面发生氧化以及形变的问题；在去除所有牺牲层之后，再去除所述保护层。
请参考图11，在所述下电极层401的内外表面以及支撑层表面依次形成电容介质层1101和上电极层1102。
所述电容介质层1101的材料可以为高K介电材料，以提高单位面积电容器的电容值，包括ZrOx、HfOx、ZrTiOx、RuOx、SbOx、AlOx中的一种或上述材料所组成群组中的两种以上所形成的叠层。
采用原子层沉积工艺或等离子蒸气沉积工艺、溅射工艺等形成覆盖所述电容介质层1101外表面的上电极层1102，所述上电极层1102包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛，硅化钛(Titanium Silicide)，硅化镍(TitaniumSilicide)，硅氮化钛(TiSixNy)，或者其他导电材料。
所述下电极层401、电容介质层高1101和上电极层1102构成电容器。
后续还可以在所述上电极层1102表面形成导电填充层，例如含硼掺杂的锗硅层。所述导电填充层填充满上电极层1102之间的间隙。
上述形成电容器的方法中，在下电极层表面形成保护层，在去除牺牲层的过程中，能够对下电极层起到保护作用，在至少部分刻蚀步骤中，对下电极层起到保护作用，从而减少所述下电极层的表面损伤以及形变，提高形成的电容器的性能。
本发明的具体实施方式还提供一种采用上述方法形成的电容器，如图11 所示。
所述电容器包括：下电极层401，所述下电极层401形成于衬底200表面，所述衬底200内形成有电接触部201，所述下电极层401与所述电接触部201 连接。所述下电极层401的剖面为U型，下电极层高401的侧壁外侧具有支撑层，包括连接所述下电极层侧壁底部外侧的第一支撑层202、连接所述下电极层401侧壁中部外侧的第二支撑层204以及连接所述支撑层401侧壁顶部外侧的第三支撑层206。
所述电容器还包括覆盖所述下电极层表面以及各支撑层表面的电容介质层1101，覆盖所述电容介质层1101表面的上电极层1102。
与现有技术中形成的电容器相比，本发明的具体实施方式中的电容器，采用上述具体实施方式中的形成方法形成，下电极层表面在形成电容器的至少部分刻蚀步骤中，受到保护层的保护，使得所述下电极层的表面不会被氧化，减少下电极层表面的损伤，以及减少下电极层的形变，从而使得所述电容器的性能得到提高。
本发明的具体实施方式，还提供一种DRAM存储器的形成方法，具体的，采用上述具体实施方式中，形成电容器的方法形成若干阵列分布的电容器。
本发明的具体实施方式，还提供一种DRAM存储器，包括若干阵列分布的由上述具体实施方式中的方法所形成的电容器。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种电容器的形成方法，其特征在于，包括：
提供衬底，所述衬底内形成有电接触部；
在所述衬底表面形成交替层叠的支撑层和牺牲层，且最顶层为支撑层；
形成贯穿所述支撑层和牺牲层，且暴露出所述电接触部的电容孔；
形成覆盖所述电容孔内表面的下电极层，所述下电极层连接所述电接触部；
形成覆盖所述下电极层表面的保护层，所述保护层的材料与所述牺牲层的材料相同，且所述保护层的厚度可调；
去除所述牺牲层，在去除所述牺牲层的过程中，所述下电极层受到所述保护层的保护；
在去除最上层的牺牲层的同时，去除所述保护层；
在所述下电极层的内外表面以及支撑层表面依次形成电容介质层和上电极层。
2.根据权利要求1所述电容器的形成方法，其特征在于，采用原子层沉积工艺形成所述保护层。
3.根据权利要求1所述电容器的形成方法，其特征在于，所述保护层的材料为氧化硅。
4.根据权利要求1所述电容器的形成方法，其特征在于，所述保护层的厚度为8nm～12nm。
5.根据权利要求1所述电容器的形成方法，其特征在于，去除所述牺牲层的方法包括：
在顶层的支撑层表面形成硬掩膜层；对所述硬掩膜层进行图形化，形成图形化硬掩膜层；
以所述图形化硬掩膜层为掩膜，刻蚀位于顶层的支撑层，形成暴露出最上层的牺牲层的刻蚀窗口；
采用湿法刻蚀工艺，沿所述刻蚀窗口去除所述最上层的牺牲层；
依次刻蚀下层的支撑层以及去除下层的牺牲层，直至将所有牺牲层去除。
6.根据权利要求5所述电容器的形成方法，其特征在于，所述湿法刻蚀工艺对所述保护层的刻蚀速率小于对所述牺牲层的刻蚀速率。
7.根据权利要求5所述电容器的形成方法，其特征在于，采用干法刻蚀工艺对所述硬掩膜层进行图形化；采用干法刻蚀工艺刻蚀所述支撑层，形成暴露牺牲层的刻蚀窗口。
8.根据权利要求5所述电容器的形成方法，其特征在于，采用离心式的湿法清洗工艺去除所述牺牲层。
9.根据权利要求8所述电容器的形成方法，其特征在于，所述湿法清洗工艺采用的溶液为HF溶液。
10.根据权利要求1所述电容器的形成方法，其特征在于，形成两层以上的支撑层。
11.一种电容器，其特征在于，采用权利要求1至10中任一项所述的形成方法所形成。
12.一种DRAM存储器的形成方法，其特征在于，包括：采用权利要求1至10中任一项所述的方法，形成若干阵列分布的电容器。
13.一种DRAM存储器，其特征在于，包括若干阵列分布的如权利要求11所述的电容器。
CN202010134587.0A 2020-03-02 2020-03-02 电容器及其形成方法、dram存储器及其形成方法 Active CN113363216B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010134587.0A CN113363216B (zh) 2020-03-02 2020-03-02 电容器及其形成方法、dram存储器及其形成方法
PCT/CN2021/078021 WO2021175154A1 (zh) 2020-03-02 2021-02-26 电容器及其形成方法、dram存储器及其形成方法
US17/374,969 US11882686B2 (en) 2020-03-02 2021-07-13 Capacitor and forming method thereof, and DRAM and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010134587.0A CN113363216B (zh) 2020-03-02 2020-03-02 电容器及其形成方法、dram存储器及其形成方法

Publications (2)

Publication Number Publication Date
CN113363216A CN113363216A (zh) 2021-09-07
CN113363216B true CN113363216B (zh) 2022-11-18

Family

ID=77523051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010134587.0A Active CN113363216B (zh) 2020-03-02 2020-03-02 电容器及其形成方法、dram存储器及其形成方法

Country Status (3)

Country Link
US (1) US11882686B2 (zh)
CN (1) CN113363216B (zh)
WO (1) WO2021175154A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834338A (zh) * 2019-04-22 2020-10-27 长鑫存储技术有限公司 电容器及其形成方法、dram单元和存储器
US20240049439A1 (en) * 2022-08-08 2024-02-08 Nanya Technology Corporation Method of forming semiconductor structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108717936A (zh) * 2018-06-27 2018-10-30 长鑫存储技术有限公司 双面电容器结构及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100614803B1 (ko) 2004-10-26 2006-08-22 삼성전자주식회사 커패시터 제조 방법
KR100589078B1 (ko) * 2004-11-29 2006-06-12 삼성전자주식회사 커패시터 제조 방법 및 이를 채용한 디램 장치의 제조 방법
KR101800419B1 (ko) * 2011-03-14 2017-11-23 삼성전자주식회사 반도체 소자 및 그 제조방법
US10102898B2 (en) * 2016-12-30 2018-10-16 Qualcomm Incorporated Ferroelectric-modulated Schottky non-volatile memory
CN108735744B (zh) * 2017-04-21 2021-02-02 联华电子股份有限公司 半导体存储装置以及其制作方法
CN108336068B (zh) * 2017-12-06 2023-09-29 长鑫存储技术有限公司 电容器阵列结构及其制造方法
US10522750B2 (en) * 2018-02-19 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Multiply spin-coated ultra-thick hybrid hard mask for sub 60nm MRAM devices
CN208271885U (zh) 2018-06-07 2018-12-21 长鑫存储技术有限公司 半导体电容装置
CN110707084B (zh) 2018-09-07 2022-06-14 联华电子股份有限公司 电容结构及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108717936A (zh) * 2018-06-27 2018-10-30 长鑫存储技术有限公司 双面电容器结构及其制备方法

Also Published As

Publication number Publication date
CN113363216A (zh) 2021-09-07
US11882686B2 (en) 2024-01-23
US20210343718A1 (en) 2021-11-04
WO2021175154A1 (zh) 2021-09-10

Similar Documents

Publication Publication Date Title
KR100557626B1 (ko) 반도체 소자의 비트라인 형성 방법
US6753221B2 (en) Methods for fabricating semiconductor devices having capacitors
KR100661425B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR940001426B1 (ko) 고집적 반도체 메모리장치 및 그 제조방법
US9679960B2 (en) Semiconductor devices, methods of manufacture thereof, and methods of manufacturing capacitors
CN113314669B (zh) 双面电容结构及其形成方法
CN113013092B (zh) 半导体结构的形成方法及半导体结构
US6461913B2 (en) Semiconductor memory device having plug contacted to a capacitor electrode and method for fabricating a capacitor of the semiconductor memory device
CN113363216B (zh) 电容器及其形成方法、dram存储器及其形成方法
TWI671885B (zh) 記憶體裝置及其製造方法
CN109427786B (zh) 半导体存储装置及其制作工艺
CN113594366B (zh) 电容器的形成方法及半导体器件
US6607954B2 (en) Methods of fabricating cylinder-type capacitors for semiconductor devices using a hard mask and a mold layer
CN114121817B (zh) 存储器件及其形成方法
CN115643745A (zh) 电容阵列结构及其形成方法
CN115020408A (zh) 半导体结构及其形成方法
CN114256156A (zh) 存储器的制造方法和存储器
CN113497037A (zh) 双面电容结构及其形成方法
CN113130495B (zh) 半导体器件及其形成方法
WO2023029392A1 (zh) 半导体结构及其形成方法
CN113517273B (zh) 电容器阵列结构及其制备方法和半导体存储器件
US20230065654A1 (en) Semiconductor structure and method for forming semiconductor structure
US20220285481A1 (en) Semiconductor structure and forming method thereof
KR100782790B1 (ko) 반도체 소자 및 그 제조 방법
US20070059893A1 (en) Stacked capacitor and method for producing stacked capacitors for dynamic memory cells

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant