CN104053626A - 用于制造针对氢氟酸蚀刻的保护层的方法、设置有该保护层的半导体器件及制造该半导体器件的方法 - Google Patents

用于制造针对氢氟酸蚀刻的保护层的方法、设置有该保护层的半导体器件及制造该半导体器件的方法 Download PDF

Info

Publication number
CN104053626A
CN104053626A CN201280063151.0A CN201280063151A CN104053626A CN 104053626 A CN104053626 A CN 104053626A CN 201280063151 A CN201280063151 A CN 201280063151A CN 104053626 A CN104053626 A CN 104053626A
Authority
CN
China
Prior art keywords
layer
protective layer
electrical interconnection
region
interconnection region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280063151.0A
Other languages
English (en)
Other versions
CN104053626B (zh
Inventor
S·洛萨
R·佩祖托
R·坎佩代利
M·阿兹佩提亚乌尔奎亚
M·珀尔提
L·埃斯波西托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from IT000989A external-priority patent/ITTO20110989A1/it
Priority claimed from IT000834A external-priority patent/ITTO20120834A1/it
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN104053626A publication Critical patent/CN104053626A/zh
Application granted granted Critical
Publication of CN104053626B publication Critical patent/CN104053626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00595—Control etch selectivity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00785—Avoid chemical alteration, e.g. contamination, oxidation or unwanted etching
    • B81C1/00801—Avoid alteration of functional structures by etching, e.g. using a passivation layer or an etch stop layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/053—Depositing a protective layers

Abstract

一种用于制造用于保护中间结构层(22)免于用氢氟酸的蚀刻的保护层(25)的方法，中间结构层(22)由能够被氢氟酸蚀刻或破坏的材料制成，该方法包括下列步骤：通过原子层沉积在中间结构层(22)上形成氧化铝的第一层；对氧化铝的第一层执行热结晶工艺，形成第一中间保护层(25a)；通过原子层沉积在第一中间保护层之上形成氧化铝的第二层；以及对氧化铝的第二层执行热结晶工艺，形成第二中间保护层(25b)，以及由此完成保护层(25)的形成。用于形成保护层(25)的方法可以例如在诸如陀螺仪或加速计的惯性传感器的制造步骤期间使用。

Description

用于制造针对氢氟酸蚀刻的保护层的方法、设置有该保护层的半导体器件及制造该半导体器件的方法
技术领域
本发明涉及一种用于制造针对用氢氟酸(HF)的蚀刻的保护层的方法、一种配置有保护层的半导体器件、以及利用该用于制造保护层的方法来制作该半导体器件。特别地，该半导体器件为MEMS器件，诸如惯性传感器；并且保护层适于保护下面的层免受用于去除在保护层之上的牺牲层的氢氟酸影响。
背景技术
在用于半导体器件、微电子器件和微机电系统(MEMS)的已知制造技术中，表面微加工占据重要位置。通过微加工而制造自立(free-standing)结构包括，在衬底上形成与牺牲层部分地重叠的结构层。随后的选择性蚀刻使得暴露于蚀刻溶液的牺牲层能够被去除以释放结构层并且形成自立结构。
图1-图6根据已知工艺示出了惯性传感器1(特别是陀螺仪)的制造步骤。具体而言，示出了这样一种工艺，其用于在硅衬底上方以外延多晶硅(亦称作“EPIPoly”)形成定子的自立结构和转子的自立结构，该自立结构容纳能够形成去往和来自自立结构的电接触的多晶硅的导电条带。
参照图1，根据一种用于制作陀螺仪的已知类型的制造方法，提供硅衬底1。然后通过例如热生长，形成氧化硅支撑层2。该支撑层2也称作持久或场氧化层，并且具有在2和3μm之间的近似厚度。支撑层2具有支撑上面的结构(在随后的步骤中形成)的功能，并且能够减少在这些上面的结构和下面的衬底1之间的寄生电容。
在支撑层2之上形成掺杂多晶硅(例如为N型)的层，随后蚀刻该掺杂多晶硅层以去除多晶硅的选择的部分并且形成电接触区域4a、4b。电接触区域4a、4b为导电条带；并且形成电互连，如将在随后的制造步骤中进一步阐释。用于形成电接触区域4a、4b的、对多晶硅层的蚀刻是选择性的，并且并不去除支撑层2的部分。如前文所提及的，支撑层2具有将电接触区域4a、4b与衬底1电绝缘并且减少在衬底1上的寄生电容的功能。
然后，图2，在支撑层2和电接触区域4a、4b之上形成氧化硅的牺牲层6。通过光刻步骤和随后的蚀刻，从下面的电接触区域4a、4b之上去除牺牲层6的部分，从而形成朝着电接触区域4a、4b延伸的多个沟槽8，以便暴露电接触区域4a、4b的相应的表面部分。特别地，在电接触区域4b之上形成两个沟槽8。
在图2中的步骤期间还形成沟槽9，该沟槽9延伸穿过牺牲层6和支撑层2，直至到达衬底1的上表面并且暴露该上表面。在随后的制造步骤中，这一沟槽提供用于形成与衬底1电接触的接地端子的通道。
然后，图3，在牺牲层6之上以及沟槽8、9中形成(例如外延多晶硅(“EPIPoly”)的)结构层10，其在沟槽8中延伸以制作与电接触区域4a、4b的电接触，并且在沟槽9中延伸以制作与衬底1的电接触。可以按需要处理结构层10，以形成具有期望构造的结构。
在图4中，选择性地蚀刻结构层10，以形成可在一个或多个方向上移动的自立结构(定子11和转子12)、可以为容纳定子11和转子12的腔室14定界的侧壁13、以及在腔室14的外部的电接触端子15(在图4中仅示出了一个电接触端子15(“焊盘”))。
然而应注意到，在制造步骤中定子11和转子12仍被约束至下面的牺牲层6，并且因此不能自由移动。在定子11和转子12的结构中还形成通孔18以使得能够在随后的制造步骤中去除牺牲层6，从而使定子11和转子12部分地悬浮。在图5中示出了该工艺步骤，其中通过去除牺牲层6的在定子11和转子12之下延伸的部分而使得定子11和转子12自立。定子11和转子12的在图4中延伸至沟槽8中的部分形成在图5中的用于定子11和转子12的相应的支撑基部16、17。这些支撑基部16、17也与下面的电接触区域4a、4b电接触。
如在图5中可以注意到的，在部分侧壁13之下保留部分牺牲层6，以支撑它们并且保证侧壁与电接触区域4b的充足的电绝缘。
此外，为了在制造步骤结束保护电接触区域4b的保持暴露于外部环境的部分，执行氮化硅(SiN)沉积步骤以覆盖并且保护电接触区域4b(保护层16在图5中可见)。
最后，图6，通过布置在侧壁13上并且与侧壁13接触的帽件19，而完成惯性传感器的制造(本文中例如为陀螺仪)。帽件19和侧壁通过焊接材料20彼此耦合，该焊接材料20根据需要为导电或绝缘类型的。以这种方式，腔室14被绝缘以保护定子11和转子12以及一般所有未在本文中详细示出的形成陀螺仪的元件(可动部件和固定部件)。如所提及的，在腔室14外部有电接触端子15，该电接触端子15电连接至相应的电接触区域4a、4b，以从/向定子11和转子12接收/馈送电信号。
用于去除(氧化硅的)牺牲层6的在定子11和转子12之下延伸的部分的蚀刻步骤通常为使用汽相氢氟酸(HF)的蚀刻，或者备选地为使用HF的溶液或混合物的湿法蚀刻。氢氟酸以各向同性的方式蚀刻氧化硅，但不蚀刻多晶硅。因此不破坏定子11和转子12。用HF的对牺牲层6的蚀刻可以通过知道蚀刻速率并监测蚀刻时间，而在靠近牺牲层6和支撑层2之间的界面的区域中停止；备选地，最佳解决方案为使用蚀刻停止层，该蚀刻停止层布置在牺牲层6和支撑层2之间，该蚀刻停止层被选择为由对HF耐蚀刻并且不允许HF透过其的材料制成。
然而，第一解决方案(监测蚀刻时间)不是优选的，并且通常是不可应用的，因为不能保证在所有情况下都完全并均匀地去除牺牲层6。
第二解决方案不是实际上可实行或可实践的，因为已知的耐HF材料表现出一系列其它的不可取之处。
例如，碳化硅(SiC)、硅-锗(SiGe)和多晶硅-锗(Poly SiGe)为可以用作蚀刻停止层的材料，因为它们耐抗氢氟酸。
其它材料(诸如氮化硅(SiN))不耐抗氢氟酸。具体而言，当使用HF蒸汽蚀刻时，除了去除SiN之外，SiN还与氢氟酸蒸汽形成盐，这就导致在最终结构中的高缺陷比率。虽然使用SiC(例如使用PECVD(等离子增强化学汽相沉积)沉积的)提供在特定条件下针对HF蚀刻的耐抗，但是不保证对HF的完全的不透过性，因为，如果SiC是在限定的结构上沉积的，那么它可以引起微裂缝。从而可以发生氢氟酸渗透通过SiC层，这就导致对下面的支撑层2的蚀刻。SiC还具有其它不期望的特性，特别地该特性出现在沉积SiC层之后的制造步骤所可能需要的任何退火之后。特别地，已经观察到在退火之后SiC至氧化硅的粘附减小并且SiC的绝缘属性改变(其获取导电行为)。
虽然SiGe对HF蚀刻耐抗并且不可透过，但是SiGe还是需要高水平的纯度(无掺杂杂质)。反之亦然地，任何掺杂物种的扩散都使SiGe的介电常数值大幅减小，使得它不适合于其中在电接触区域4a、4b与下面的层之间需要高电绝缘的应用(如在图1-图6所示的情况下)。类似的论述对于多晶硅-锗也有效。
因而，为了保证在不危害其它层的电特性和结构特性的情况下完全蚀刻牺牲层6，一般优选地完全蚀刻牺牲层6并且部分地蚀刻支撑层2。因为HF蚀刻是各向同性型的，因此观察到在电连接区域4a、4b之下蚀刻的现象(称作下蚀刻(underetch)或底切(undercut))，这就创建了电连接区域4a、4b的自立外围部分(在图6中总地由附图标记4’指示)。该事实可以导致自立部分4’弱化或者可能损坏的问题。这就导致关于电连接区域4a、4b的尺寸的固有设计限制：为了包含下蚀刻并且因此包含自立区域部分，不允许减小电接触区域4a、4b的尺寸(或者更确切地，有关于重新确定器件尺寸的限制)。事实上，对于很窄的电接触区域4a、4b，下蚀刻可以导致对在它们之下的支撑层2的无法修补的破坏。此外，还有布局的复杂情况，必须考虑到下蚀刻的尺寸和范围以避免它们变得过量。
也作为对减小器件尺寸的限制，自立区域4’在其中有与在上面的移动结构的接触的情况下，在机械上易碎并且可以破裂，该情况是如果器件自由下落(其可以发生，取决于它们的应用)或受严重撞击则通常发生的情形。
在不同于陀螺仪的通用惯性传感器(例如诸如加速计、或者通常配备有自立质量的器件)的情况下，也可以遇到本文所描述的问题。
发明内容
本发明的目的是提供一种用于制造针对用氢氟酸(HF)的蚀刻的保护层的方法以及设置有该保护层的半导体器件，其能够克服现有技术的缺陷。
根据本发明，提供了一种用于制造针对用氢氟酸(HF)的蚀刻的保护层的方法、以及配备有该保护层的半导体器件，如在所附权利要求中所限定。
附图说明
为了更好地理解本发明，现在将参照附图，仅以非限定性示例的方式描述一些优选的实施例，附图中：
图1至图6以截面示出了，根据已知类型的一个实施例的、在制造方法的制造步骤期间的惯性传感器；
图7和图8以截面示出了，根据本发明的一个实施例的、在针对用氢氟酸的蚀刻的保护层的制造步骤期间的晶片；
图9至图15以截面示出了，根据本发明的一个实施例的、在用于制造自立结构的方法的步骤期间的晶片；
图16示出了，根据本发明的一个方面的、在进一步的制造步骤期间的图9至图15的晶片；
图17至图25以截面示出了，根据本发明的一个实施例的、在用于制造惯性传感器(特别是陀螺仪)的方法的步骤期间的晶片；
图26示出了根据图17至图25中的步骤的变化制造的惯性传感器；
图27至图30以截面示出了，根据本发明的另外一个实施例的、在用于制造惯性传感器(特别是陀螺仪)的方法的步骤期间的晶片；以及
图31以截面示出了，根据本发明的另外一个实施例的惯性传感器。
具体实施方式
根据本发明的一个方面，提供了一种用于形成对氢氟酸(HF)耐抗并不可透过的保护层的方法。
通过使用原子层沉积(ALD)工艺而逐次沉积氧化铝(alumina)(Al2O3)，来形成该保护层(在图7和图8中由附图标记25标识)。
Al2O3的原子层沉积(ALD)在文献中是自身已知的，例如StevenM.George，Chem.Rev.2010，110，第111-131页、或者Puurunen，R.L.，J.Appl.Phys.2005，97，第121-301页。
通常通过使用三甲基铝(TMA，Al(CH3))和水蒸气(H2O)作为反应物，来进行通过ALD沉积Al2O3。可以使用臭氧(O3)替代H2O蒸汽。在下文中，将对使用TMA作为铝的源以及H2O作为氧化剂的沉积步骤做出引用。显然应理解，下文中所描述的工艺的可能已知变化可以用于形成保护层25。
对形成保护层25的下文说明指在晶片100上沉积保护层25。特别地，晶片100包括例如半导体材料的衬底21；晶片100可以是经前处理的类型。
在沉积Al2O3之前，晶片100经受表面处理(例如通过氧化、特殊清洗或等离子处理)以便优化Al2O3的粘附性。在图7中通过覆盖衬底21的第一侧21a的薄氧化硅层37图示了上述表面处理。
然后将晶片100插入反应室(已知并利用了各物种型的ALD反应器)中。然后使得在反应室内部的环境温度至在大约150至400℃的值，例如大约300℃。
然后根据按定时顺序的脉冲的方案，向反应室中引入反应物。首先，向反应室中引入第一反应物(通常为H2O蒸汽)。H2O蒸汽与晶片100的暴露的表面反应，形成羟基基团(OH-)。在图7的具体情况下，由于在衬底21的表面21a上方的晶片100的暴露的表面被氧化硅层37(其已经暴露羟基基团OH-)覆盖，因此可以忽略H2O脉冲。在其中保护层25的形成工艺从不具有暴露的羟基基团OH-的表面开始发生的情况下，H2O蒸汽脉冲是可取的以便帮助在表面上形成羟基基团(在硅上形成硅烷基团SiOH)。
然后向反应室中引入氮(N2)气，其中脉冲持续大约200和3500ms之间。虽然对于形成Al2O3层的目的，该第二脉冲并不是必须的，但是该第二脉冲具有有助于从反应室清除尚未参与到在表面上形成羟基基团中的H2O分子的功能，以便避免在气体步骤中的反应，并且仅促进用于表面羟基基团的必要的那些反应。
然后借助于持续150和200ms之间的第三脉冲，向反应室中引入第二反应物(特别地，为三甲基铝(TMA))。引入的TMA的量根据特定操作条件而变化。通常地，引入足量的TMA是可取的，以使得TMA分子随后与存在于氧化硅层37的暴露的表面上的所有羟基基团反应。TMA与羟基基团反应，生成甲烷(CH4)作为反应产物。该反应由以下反应式(1)描述：
SiOH+Al(CH3)3→SiOAl(CH3)2+CH4   (1)
SiOH和SiOAl(CH3)2物种形成在氧化硅层37的表面上。反应(1)是自限制的，因为其中发生反应(1)的表面位点(site)的数目是有限的。以这种方式，在氧化硅层37的表面上形成均匀的单层的SiOAl(CH3)2。
然后再次向反应室中引入氮(N2)气，其中脉冲持续大约150和3500ms之间。对于形成Al2O3层的目的可选的该第二脉冲，也具有清除功能，有助于从反应室去除作为反应(1)的产物而生成的甲烷、以及尚未参与到反应(1)中的过量的TMA。
然后重复该工艺，其中向反应室中引入H2O蒸汽(其中脉冲持续与第一脉冲相同的时间)。
在反应(1)之后，H2O蒸汽与存在于氧化硅层37的表面上的自由甲基基团反应，形成铝-氧(Al-O)桥和表面羟基基团。在这种情况下甲烷也是反应的产物。该反应由以下反应式(2)定性地描述：
2H2O+SiOAl(CH3)2→SiOAl(OH)2+2CH4   (2)
通过向反应室中引入N2，而从反应室清除以下反应(2)生成的过量的甲烷、以及任何过量的H2O蒸汽(脉冲持续大约200和3500ms之间)。
然后向反应室中引入TMA(脉冲持续大约150和200ms之间)。根据以下反应(3)，TMA与存在于氧化硅层37的表面上的羟基基团反应，并且键合至铝(AlOH)的原子：
AlOH+Al(CH3)3→AlOAl(CH3)2+CH4   (3)
SiOH和AlOAl(CH3)2物种为表面物种。反应(3)是自限制的。
新的N2脉冲帮助清除由之前的反应生成的产物的反应室。
然后，进一步向反应室中引入H2O蒸汽(脉冲持续大约200和500ms之间，类似于上文说明的)导致以下反应(4)：
AlCH3+H2O→AlOH+CH4   (4)
AlCH3和AlOH物种为表面物种。反应(4)是自限制的。
然后该工艺通过重复反应(3)和(4)的步骤继续，这就定义了在氧化硅层37上形成Al2O3的完整的形成周期。
描述通过ALD来沉积氧化铝(aluminium oxide)(Al2O3)的完整的反应如下：
2Al(CH3)3+3H2O→Al2O3+3CH4   (5)
在每个循环期间，生长大约0.08-0.1nm的Al2O3层。反应(3)和(4)的循环继续，直至获得具有大约10和60nm之间(特别地大约15和40nm之间，并且更特别地等于大约20nm)的厚度的第一中间层25a。
可以使用分光光度技术(例如椭偏仪)来测量第一中间层25a的厚度。
然后在大约800和1100℃之间的温度下(特别地等于大约1030℃)、在晶片100上进行退火步骤，以有助于Al2O3的如上文描述而形成的第一中间层25a结晶。该退火步骤可以为在N2或O2中在大约1000和大约1100℃之间的温度下持续大约10秒和2分钟之间的时段的RTP(快速热处理)类型。例如，可以在大约1030℃、在N2中持续大约15秒时段来执行退火。备选地，可以在N2和/或O2中在800和1100℃之间、持续大约10分钟和90分钟之间的时段，优选地为在N2中持续30分钟在900℃，在炉中进行退火。
在第一中间层25a结晶之后，图8，制造继续在第一中间层25a之上形成第二中间层25b。
第二中间层25b为与第一中间层25a类似的氧化铝(Al2O3)层。
形成第二中间层25b的步骤与已经描述的关于形成第一中间层25a的那些步骤相同，并且因此不再描述其全部内容。因此通过原子层沉积(ALD)形成第二中间层25b，包括Al2O3单层的连续形成周期，如关于反应(3)和(4)所描述的。
更具体地，在已经将晶片100放置于反应室中之后，在大约200和400℃之间的温度下(例如等于大约300℃)，向反应室中引入第一反应物(例如H2O蒸汽，虽然如已经提及的可以使用臭氧O3)。
向反应室中引入H2O蒸汽(脉冲持续大约200和500ms之间)导致以下反应(即上文描述的反应4)：
AlCH3+H2O→AlOH+CH4，
其中AlCH3和AlOH物种为表面物种。
然后，向反应室中引入TMA(脉冲持续大约150和200ms之间)导致以下反应(即上文描述的反应3)：
AlOH+Al(CH3)3→AlOAl(CH3)2+CH4，
其中SiOH和AlOAl(CH3)2物种为表面物种。
该循环继续，直至获得第二中间层25b的形成，该第二中间层25b具有大约10和60nm之间(特别地大约15和40nm之间，并且还更具体地等于大约20nm)的厚度。
可能在图示的反应之间具有N2脉冲步骤(如已经描述的关于形成第一中间层25a的)，以使得能够清洁反应室。
然后在大约800和1100℃之间的温度下(特别地等于大约1030℃)、在晶片100上进行退火步骤，以有助于Al2O3的如所描述而形成的第二中间层25b结晶。该退火步骤可以为在N2或O2中的、在大约1000和大约1100℃之间的温度下的、持续大约10秒和2分钟之间的时段(例如在N2中在大约1030℃等于大约15秒)RTP(快速热处理)类型。备选地，可以在N2和/或O2中在800和1100℃之间、持续大约10分钟和90分钟之间的时段，优选地为在N2中持续30分钟在900℃在炉中进行退火。
以这种方式，形成包括第一和第二中间层25a、25b的保护层25，其如所描述而形成。
本申请已经证实根据下列步骤(i)-(iv)形成的氧化铝Al2O3层：
(i)使用ALD工艺沉积第一层Al2O3，
(ii)使第一层Al2O3结晶，
(iii)使用ALD工艺在第一层结晶的Al2O3之上(并且特别地，与第一层结晶的Al2O3直接接触)沉积第二层Al2O3，并且
(iv)使第二层Al2O3结晶。
使得保护层25具有针对用氢氟酸(HF)的蚀刻的耐抗性，并且特别地为保护层25对氢氟酸的不透过性。此外，本申请人还已经证实，如此形成的保护层25表现出对下面的氧化硅层的卓越粘附特性，表现出不作为任何随后的退火的结果而改变的卓越介电性质，表现出在晶片100的曲率半径(翘曲)中几乎不变化，与用于微电子工业中的标准设备兼容，并且具有与高温热处理(大于1000℃)的高兼容性。
图9-图16根据本发明的一个实施例示出了用于制造自立结构的方法的步骤，该自立结构例如属于惯性传感器。
参照图9，并且与参照图7和图8描述的类比(本文中用相同的附图标记指示相同的元件)，提供包括(例如硅(Si)的)衬底21的晶片100。衬底21包括彼此相对的第一和第二表面21a和21b。例如通过热生长，而在衬底21的第一和/或第二表面21a和21b上形成氧化硅(SiO2)的支撑层22(在图9中，支撑层22仅沿着第一表面21a延伸)。备选地，支撑层22由使用PECVD在表面21a上沉积的氧化硅制成。支撑层22包括彼此相对的第一和第二表面22a和22b。支撑层22的第二表面22b与衬底21的第一表面21a直接接触。
然后制造继续，图10，具有在支撑层22的第一表面22a之上形成保护层25的步骤。在所描述的工艺步骤中，保护层25特别地具有蚀刻停止层的功能，如下文中详细描述的。因此保护层25为双层氧化铝(Al2O3)(也称作三氧化二铝(alumina))。
保护层25是根据以下上文提及的步骤形成的：
(i)使用ALD工艺沉积氧化铝Al2O3的第一中间层25a，
(ii)使第一中间层25a结晶，
(iii)使用ALD工艺在结晶的第一中间层上，沉积氧化铝Al2O3的第二中间层25b，以及
(iv)使第二中间层25b结晶。
第一和第二中间层25a和25b一起形成保护层25。
进行通过ALD来沉积Al2O3的第一和第二层25a、25b，特别地根据上文参照图7和图8图示的步骤。
如图11所示，然后在形成保护层25之后，通过在保护层25之上形成例如掺杂多晶硅的(例如为N型的)电接触层，制造继续，该电接触层随后被蚀刻以去除电接触层的选择的部分并且形成电接触区域34。通过在氧化硅上的选择性多晶硅等离子干法蚀刻，而进行对电接触层的蚀刻，该蚀刻选择性地去除多晶硅但并不去除保护层25。
然后，图12，在保护层25和电接触区域34之上形成(通过PECvD沉积的)氧化硅的牺牲层26。通过光刻步骤和随后的蚀刻，从下面的电接触区域34之上去除牺牲层26的部分，形成延伸至电接触区域34的沟槽28，从而暴露电接触区域34的表面。
然后，图13，在牺牲层26之上以及在沟槽28中形成(例如外延生长的多晶硅的)结构层29，该结构层29在沟槽28中延伸以与电接触34区域进行电接触。可以按需要处理结构层29，以形成具有期望的形状的表面结构。
在图14中，选择性蚀刻结构层29以去除它的一部分，从而形成由附图标记30指示的结构。然而可以注意到，在该制造步骤中结构30仍被约束至下面的牺牲层26，并且因此不能自由移动。此外，虽然此处示出了具有膜形状的结构30，但是所描述的内容可以扩展至任何这样的结构，其在制造步骤结束必须为自立或部分自立的结构，能够振动并且/或者平移并且/或者执行在一个或多个方向上的任何其它移动。
在该步骤中，结构30停靠在牺牲层26上(并且与牺牲层26接触)。在结构30中还形成通孔31以使得能够在随后的制造步骤中去除牺牲层26，以便形成部分自立的结构。
然后，图15，通过去除牺牲层26的在结构30之下延伸的部分，来使得结构30自立(并且从而部分可动)。在下文的说明中，结构30标识为移动结构30。通过HF汽相蚀刻或者备选地通过使用包括HF的溶液或混合物的湿法蚀刻，来执行对牺牲层26的部分的去除。
结构层29的在图15的沟槽28中延伸的部分在图15中形成用于移动结构30的支撑基部30’(与下面的电接触区域34接触，并且从而与下面的电接触区域34电连接)，同时在图12中结构层29的在图12的在牺牲层26上方延伸的部分形成自立结构30”。
对牺牲层26的HF蚀刻步骤不破坏保护层25，它也不穿透通过保护层25。因此对牺牲层26的HF蚀刻步骤既不去除也不破坏支撑层22。而是，可以完全去除牺牲层26。
在其中有必要形成通过支撑层22的深沟槽的情况下，例如便于制作与衬底21的接触，可以使用利用BCl3的等离子干法蚀刻，通过掩膜的蚀刻(或者通过随后的光刻和蚀刻步骤)而选择性地去除保护层25。然后，有可能继续使用包含HF(例如BOE)的混合物蚀刻支撑层22。
图16示出了(根据参照图9至图11描述的制造步骤而形成的)晶片200，其中也已经从其中希望形成通过支撑层22的深沟槽50的区域去除了保护层25。
可以在形成电接触区域34之前或之后，无差别地进行对保护层25的蚀刻。
根据本发明的一个实施例，参照图9-图16描述的制造步骤可以用于制造微机电传感器(MEMS)或者任何类型的惯性传感器，例如陀螺仪或加速计。特别地，明显地显露的是，在制造任何自立或半自立结构(例如梁、微镜、膜片、悬臂梁、或其它任何MEMS结构)期间，保护层25可以用作蚀刻停止层。图17-图25根据连续制造步骤、以截面示出了惯性传感器(特别是陀螺仪)。用相同的附图标记来标识图17至图25的与图7和图8和/或图9至图16相同的元件。
参照图17，为了根据本发明的一个实施例来制作惯性传感器，提供了晶片300，该(例如硅的)晶片300包括衬底21，具有彼此相对的第一和第二表面21a和21b。在衬底21的第一和/或第二表面21a和21b上形成支撑层22。在图17中，支撑层22沿着第一表面21a和第二表面21b两者延伸；根据一个不同的实施例(未示出)，支撑层22仅沿着第一表面21a延伸。支撑层22由氧化硅(SiO2)制成，并且例如是热生长的。备选地，支撑层22是由使用PECVD工艺沉积的氧化硅制成的。支撑层22通过在衬底21的第一表面21a之上延伸而暴露其自身的表面22a。
然后制造继续在支撑层22的表面22a上形成电接触层32(特别是(例如N型的)多晶硅)。根据图17中的实施例，在晶片300的两面上都形成电接触层32；然而，根据一个不同的实施例，未示出地，仅在支撑层22的表面22a之上形成电接触层32。然后蚀刻在支撑层22的表面22a之上延伸的电接触层32，以从其去除选择的部分，以形成电接触区域34a、34b，类似于图1中的电接触区域4a、4b、或者图11中的电接触区域34。使用等离子干法蚀刻来进行对电接触层32的蚀刻，其选择性地去除多晶硅。
然后，图18，在支撑层22和电接触区域34a、34b之上形成氧化硅的支撑层35。支撑层35是通过使用LPCVD或PECVD工艺的沉积(特别是通过使用PECVD工艺的沉积)而形成的。然后减少支撑层35的厚度(例如通过化学机械平坦化，CMP)，直至到达电接触区域34a、34b的表面。
然后，图19，制造继续在支撑层35(此处特别地具有蚀刻停止层的功能)之上形成保护层25的步骤。保护层25是如上文描述而形成的。特别地，为了有助于保护层25粘附，而形成已经参照图7描述并且具有相同功能的氧化硅层37。
在蚀刻停止层25的形成步骤的结束，对保护层25执行蚀刻步骤以从其中希望在随后的制造步骤中形成地接触端子的区域去除它的选择的部分(参见例如已经在图2至图4中参照沟槽9和侧壁13的形成而描述的)。可以使用利用BCl3的等离子干法蚀刻，通过掩膜的蚀刻而选择性地去除蚀刻停止层25。
然后，图20，在保护层25之上形成(通过PECVD或TEOS沉积的)氧化硅的牺牲层36。通过已知的光刻和蚀刻步骤，例如使用氢氟酸(HF)，去除在晶片300的表面区域之上的牺牲层36、氧化硅层37、支撑层35和支撑层22的相互重叠的部分而保护层25的保护没有被去除。以这种方式，形成沟槽33，该沟槽33延伸直至其暴露衬底21的表面21a的一部分。沟槽33类似于图16中的沟槽50。
然后，图21，在牺牲层36和保护层25上执行光刻和蚀刻步骤，以在电接触区域34a、34b处形成沟槽39。因此沟槽39延伸穿过牺牲层36和保护层25，直至暴露电接触区域34a、34b的相应的表面区域。沟槽39类似于图2中的沟槽8或者图12中的沟槽28，并且具有相同的功能。
根据一个不同的实施例，与形成沟槽33同时进行形成沟槽39。
之后，图22，在牺牲层36之上以及在沟槽33、39中形成结构层40，并且该构层40在沟槽33、39中延伸，以制作与衬底21的电接触(通过沟槽33)、以及电接触区域34a、34b(通过沟槽39)。可以按需要处理结构层40，以便形成具有期望的形状的表面结构，特别是以便形成可以在一个或多个方向上自由振动的结构，具体到每种惯性传感器。
特别地，如在图23中所示，结构层40的造型方式类似于根据已知类型的一个实施例的、已经参照图3和图4中的结构层10描述，以形成惯性传感器(特别是陀螺仪)的定子11和转子12。也形成侧壁13和电接触端子15。定子11和转子12的结构还具有通孔18，用于去除下面的牺牲层36的蚀刻化学物质流过该通孔18，以释放定子11和转子12。使用蒸汽相的氢氟酸(HF)或者备选地通过使用包括HF的溶液或混合物的湿法蚀刻，来执行对牺牲层36的蚀刻。
对牺牲层36的HF蚀刻步骤不破坏保护层25，蚀刻剂也不腐蚀穿透保护层25，如上文所示。因此，用HF蚀刻牺牲层36并不去除或破坏支撑层22，也不去除或破坏支撑层35。而是，完全去除牺牲层36。以这种方式，获得如图24所示的晶片300。
可以按需要去除或保留沿着衬底21的第二表面21b延伸的支撑层22和多晶硅32。
根据本发明的惯性传感器的进一步的制造步骤包括，在侧壁13之上形成或配置帽件41(类似于图6中的帽件19)。帽件41的形成步骤是自身已知的。
图25示出了根据上文参照图17至图24描述的步骤而制作的惯性传感器150(特别是陀螺仪)。特别地，惯性传感器150包括：硅的衬底21，具有彼此相对的第一表面21a和第二表面21b；氧化硅(SiO2)的支撑层22，在衬底21的第一表面21a之上延伸，并且与衬底21接触；支撑层53和(如果存在的话)层37，两者都是氧化硅(SiO2)的，将电接触区域34a、34b掩埋在该两者中，并且两者延伸以形成多晶硅N的导电条带；保护层25，包括结晶的氧化铝(Al2O3)的双层25a、25b，如上文描述而形成，并且在支撑层35之上延伸；以及在一个或多个方向上可动或半可动的自立结构(定子11和转子12)。
根据惯性陀螺仪传感器的已知操作，定子11和转子12与相应的电连接区域34a和34b电连接，以接收控制信号和测量信号。
此外，将惯性传感器150容纳于包括侧壁13的封装中，该侧壁13延伸以便侧向包围定子11和转子12，并且通过部分牺牲层36与电接触区域34a、34b绝缘；根据一个实施例，侧壁13还通过延伸穿过牺牲层36、结构层35和支撑层22的竖直接触51而与衬底21电接触。此外，帽件41在侧壁13上延伸，并且与侧壁13接触。帽件41和侧壁13通过焊接材料52彼此耦合，根据需要该焊接材料52为导电或绝缘类型的。以这种方式，在封装内部限定空腔54，该封装容纳并保护定子11和转子12、通常还有所有未在本文中详细示出的形成惯性传感器150的元件(可动部件和固定部件)。在空腔54外部存在一个或多个焊盘或导电端子15，并且该焊盘或导电端子15电连接至电连接区域34a、34b以从/向定子11和转子12接收/馈送电信号。
根据本发明，通过形成保护层25，定子11和转子12延伸与电接触区域34a、34b接触，没有任何参照背景技术描述的缺点(参见例如上文描述的图5和图6)。在陀螺仪的情况下优点尤为明显，由于对承担可动结构的支撑结构而言，存在可动结构是造成相当大的应力的一个原因。本文所陈述的对于具有移动部件的任何类型的MEMS器件都有效，例如加速计。
图26示出了根据本发明的另外一个实施例的惯性传感器160。传感器160是根据图17-图24中的步骤制造的。与图25中的惯性传感器不同，惯性传感器160并未配备用以集成的方式形成的封装。在这种情况下，不存在侧壁13。而是，惯性传感器160具有另外的焊盘或电接触端子61，其电连接至衬底21，通过竖直接触62延伸穿过牺牲层36、结构层35、和支撑层22。竖直接触62是以与图25中对于竖直接触51所描述的方式类似的方式制作的。电接触端子61是供应接地参考电压的端子。
根据本发明，根据惯性传感器的另外一个实施例，未在附图中示出，不存在用于将侧壁13电连接至衬底21的竖直接触51。
根据本发明的惯性传感器的一个实施例，侧壁13围绕定子11和转子12不间断地延伸。根据本发明的惯性传感器的一个不同的实施例，根据需要，侧壁13可以具有间断或开口。
图27至图30根据本发明的另外一个实施例示出了惯性传感器的制造步骤。
根据该另外一个实施例，提供晶片400，其按已经参照图17和图18所描述的用于晶片300的内容而处理。这些步骤不再另外描述，同时用相同的附图标记来指示与晶片300和400相同的元件。
参照图27，制造继续在支撑层35之上形成保护层125的步骤，该保护层125包括根据已经所描述的用于保护层25的步骤而形成的结晶氧化铝(Al2O3)的双层125a、125b。
根据图27中的实施例，从其中在随后的制造过程中将在接地端子与衬底12将进行接触的区域，并且从电接触区域34a、34b，选择性地去除蚀刻停止层125。换言之，蚀刻停止层125在晶片400上、在支撑层35之上延伸，以覆盖并保护它(除非如果必要，不需在随后的制造步骤中去除后者的区域)，但不完全在电连接区域34a、34b之上延伸。如果必要，可以在电接触区域34a、34b与支撑层35之间的边界处设置安全区域，其中蚀刻停止层125也在电接触区域34a、34b之上延伸。
然后，图28，制造继续形成牺牲层36，如参照图20所描述的。然后形成沟槽63、64，在其中希望形成接地端子的区域中(沟槽63)、以及在接触区域34a、34b中(沟槽64)。沟槽64与图21中的沟槽39类似，但是没有必要蚀刻并去除蚀刻停止层125的选择的部分以便形成它们，因为正如已经陈述的，它们并不延伸至电接触区域34a、34b。因此通过蚀刻牺牲层36和氧化物层37(如果存在)来形成沟槽64。可以同时地或者在不同的步骤中进行沟槽63和64的形成，如上文中已经关于沟槽33和39所描述的。
此后，图29，以与图22中的结构层40类似的方式，在牺牲层36之上以及在沟槽63、64中形成结构层140。结构层140例如是外延生长多晶硅。可以按需要处理结构层140，以便形成具有期望形状的表面结构，特别是以便形成可以在一个或多个方向上自由振动的结构，具体到每种惯性传感器。
特别地，如图29所示，结构层140的造型方式类似于已经参照图4、图23和图24描述的方式，以形成惯性传感器170(特别是陀螺仪)的定子11和转子12。
定子11和转子12的结构也具有通孔18，用于去除下面的牺牲层36的蚀刻化学物质流经该通孔18以便释放定子11和转子12。使用氢氟酸(蒸汽相的HF，或者备选地通过使用包括HF的溶液或混合物的湿法蚀刻)，来执行对牺牲层36的蚀刻。在这种情况下，用HF对牺牲层36蚀刻并不移除保护层35，因为它被蚀刻停止层125保护；也不破坏电接触区域34a、34b，因为HF并不去除多晶硅。
然后可以继续惯性传感器的形成步骤，如已经参照图25或者备选地参照图26(在最后这种情况下，不存在图30的壁13)所示出和描述的。
图31根据本发明的另外一个实施例示出了惯性传感器180(特别是陀螺仪)。
类似于惯性传感器150，惯性传感器180包括：衬底21，例如由硅制成，具有彼此相对的第一表面21a和第二表面21b；支撑层22，由氧化硅制成(SiO2)，在衬底21的第一表面21a之上延伸并且与衬底21接触；保护层225，由氧化铝(Al2O3)制成，形成方式类似于上文参照保护层25(图7和图8)描述的方式；多个电接触区域234a、234b(类似于电接触区域34a、34b，并且具有与电接触区域34a、34b相同的功能)，由导电材料制成，在保护层225之上延伸；以及可在一个或多个方向上移动的自立结构(定子211和转子212)。
定子211和转子212与相应的电接触区域234a、234b电接触，以根据陀螺仪的已知操作，接收控制信号并且发送测量信号。定子211和转子212例如由外延生长的并且根据上文描述的用于形成定子11和转子12的步骤而造型的多晶硅制成。
可以注意到，根据图31中的实施例，电接触区域234a、234b(如所述，具有与图25中的区域34a和34b类似的功能)在保护层225之上延伸。因此，根据该实施例，没有设想蚀刻保护层225以形成至电接触区域的访问沟槽的步骤，而是提供制造例如图25中的惯性传感器。
将惯性传感器180容纳于包括侧壁130的封装中，该侧壁130延伸以便侧向包围定子211和转子212，并且通过电绝缘区域311与电接触区域234a、234b绝缘。侧壁130优选地可以通过竖直接触312与衬底21电接触，该竖直接触312延伸穿过蚀刻停止层225和支撑层22。此外，帽件315在侧壁310上延伸，并且与侧壁310接触。帽件315和侧壁310通过焊接材料316彼此耦合，根据需要该焊接材料52为导电或绝缘类型的。以这种方式限定空腔54，该封装容纳并保护定子211和转子212、通常还有所有未在本文中详细示出的形成惯性传感器180的元件(可动部件和固定部件)。在空腔54外部存在一个或多个导电焊盘318，并且该焊盘电连接至电连接区域234a、234b(在该图中仅示出一个)以从/向定子211和转子212接收/馈送电信号。
根据图31中的实施例，通过形成蚀刻保护层225，支撑层22不被之前的制造步骤蚀刻或破坏，并且定子211和转子212由没有参照背景技术描述的缺点的区域支撑。
根据本发明，根据对各个实施例的特性的查看，使用本发明可以获得的优点是明显的。
如根据本发明的描述而形成的蚀刻停止层特别地对于氢氟酸(HF)是不可透过的，并且因此对可能被氢氟酸破坏的下面的层的提供完整的保护。此外，它还展示出对氧化硅层的卓越的粘附特性、卓越的介电特性、以及与高温热工艺的高度兼容性。
通过避免如参照背景技术描述的蚀刻结构层的在硅衬底和多晶硅电接触之间延伸的氧化物的问题，能够获得稳定并且不易受断裂的结构，以这种方式增加所制造的器件的可靠性。
此外，本发明不需要使用昂贵的材料或困难的处理。
其它优点包括：减少电接触区域4的宽度和间距，带来随后的对最终器件或系统的重新确定比例；简化布局，其不需要考虑参照背景技术所提及的下蚀刻尺寸；以及显著减小形成定子11和转子12的移动结构的释放时间，因为仅需要从牺牲层36去除氧化物(而不需要也从下面的结构层去除氧化物)，带来随后的关于制造成本的优点。
本发明的另外一个优点属于这样的事实：不需要氮化硅中的保护区域(在图5和图6中示出的类型的，具有附图标记6)。事实上，根据本发明，电连接区域34a、34b是由蚀刻停止层25、125保护不受外部环境影响。这就带来了减少制造过程的成本的优点。
此外，还消除了潜在易碎的由多晶硅制成的自立部分。
此外，本申请人已经证实，氧化铝(Al2O3)的层25、125是具有低粗糙度的保形层。以这种方式，没有改变电接触区域34a、34的粗糙度。
最后，明显的是，可以在不离开如所附权利要求所限定的本发明的保护范围的情况下，应用各种修改和改变至本文所描述的内容。
以保护下面的层免受氢氟酸为目标而利用如参照保护层25的描述而获得的双层的结晶的Al2O3一般可应用于保护在使用氢氟酸(HF)的蚀刻步骤期间易于去除或破坏的任何材料。例如，上文描述的支撑层22可以为与氧化硅不同的材料，诸如氮化硅(SiN)、氮氧化物、掺杂氧化物(BPSG、PSG)等。
此外，在其中MEMS器件不需要电控制信号或者不产生表示所测量的量(例如，在陀螺仪的情况下为位移)的电信号的情况下，可以省略电接触区域34、或者34a和34b、或者234a和234b。在这种情况下，移动结构直接停靠在保护层25上，或者在可能的另外的中间层上。
此外，根据图17-图25和/或图26中的实施例，电接触区域34a、34b可以由不同于多晶硅的材料制成。特别地，电接触区域34a、34b可以由任何导电材料(甚至由可被氢氟酸(HF)蚀刻的材料)制成。在根据图27至图30和图31的实施例的情况下，电接触区域34a、34b和234a、234b可以分别为不同于掺杂多晶硅的导电材料制成，设置为，该材料不会被氢氟酸去除。
此外，保护层25、125、225可以由多于两个重叠的结晶氧化铝的中间层形成(在任何情况下，根据上文描述的方法形成)。
此外，导电区域34、或者34a、34b、或者234a、234b(根据相应的实施例)可以多于或少于两个；特别地，根据需要，可以只存在一个导电区域、或者存在众多的多于两个导电区域。
类似地，可动质量11、12和211、212(在相应的实施例中描述的定子和转子)可以多于两个，或者备选地仅设置一个可动质量。
最后，应注意到，如上文描述而制成的氧化铝保护层可以在任何半导体器件(例如MEMS器件、和/或(微)电子器件、和/或(微)机械器件，特别是使用MEMS微加工技术制作的器件)的制造步骤期间用作蚀刻停止层。

Claims (27)

1.一种用于制造用于针对用氢氟酸的蚀刻保护中间结构层(22)的保护层(25；125；225)的方法，所述中间结构层(22)由可以被氢氟酸蚀刻或破坏的材料制成，所述方法包括下列步骤：
-通过原子层沉积在所述中间结构层(22)上形成氧化铝的第一层；
-对氧化铝的第一层执行热结晶工艺，形成第一中间保护层(25a；125a；225a)；
-通过原子层沉积在所述第一中间保护层之上形成氧化铝的第二层；以及
-对所述氧化铝的第二层执行热结晶工艺，形成第二中间保护层(25b；125b；225b)，
所述第一中间层和所述第二中间层形成所述保护层(25；125；225)。
2.根据权利要求1所述的方法，其中所述第二中间保护层(25b；125b；225b)被形成为与所述第一中间保护层(25a；125a；225a)接触。
3.根据权利要求1或2所述的方法，其中所述形成所述氧化铝的第一层的步骤和形成所述氧化铝的第二层的步骤在反应室中执行，并且每个步骤包括下列各项：
a)-将所述反应室内部的环境加热至大约150℃和400℃之间的温度；
b)-向所述反应室中引入H2O蒸汽；
c)-向所述反应室中引入三甲基铝；
d)-重复步骤b)和步骤c)，直至生长出具有大约10nm和60nm之间的厚度的层。
4.根据权利要求3所述的方法，还包括：在步骤b)和步骤c)之后，向所述反应室中引入氮的步骤e)。
5.根据前述权利要求中任一项所述的方法，其中所述执行所述氧化铝的第一层和所述氧化铝的第二层的热结晶工艺的步骤各包括：
-在大约800和1100℃之间的温度下执行快速热工艺达大约10秒和2分钟之间的时段；或者
-在大约800和1100℃之间的温度下在炉中加热达大约10分钟和90分钟之间的时段。
6.根据前述权利要求中任一项所述的方法，用于制作半导体(101；150；160；170；180)，包括下列步骤：
-提供具有彼此相对的第一表面和第二表面(21a，21b)的衬底(21)；
-在所述衬底(21)的所述第一表面(21a)之上形成第一材料的中间结构层(22)，所述第一材料能够被氢氟酸蚀刻或破坏；
-在所述中间结构层(22)之上形成所述保护层(25；125；225)；
-在所述保护层(25；125；225)之上形成第二材料的牺牲层(36)，所述第二材料能够被氢氟酸蚀刻；
-在所述牺牲层(36)上方形成至少一个结构区域(29，30；40；11，12；211，212)，并且所述至少一个结构区域(29，30；40；11，12；211，212)与所述牺牲层(36)接触；
-使用氢氟酸或包括氢氟酸的混合物蚀刻所述牺牲层(36)，由此选择性地去除所述牺牲层(36)并且使得所述结构区域(29，30；40；11，12；211，212)至少部分地自立于所述保护层的上方。
7.根据权利要求6所述的方法，其中所述第一材料和所述第二材料选自包括下列各项的组：氧化硅、氮化硅、氮氧化物和掺杂氧化物。
8.根据权利要求6或7所述的方法，还包括形成至少部分地与所述保护层(25；225)重叠的至少一个电互连区域(34；234a；234b)的步骤，
并且其中所述形成所述结构区域(30；211，212)的步骤包括在所述电互连区域(23；234a；234b)的不被所述保护层(25；225)覆盖的表面部分处形成与所述电互连区域(23；234a；234b)电接触的所述结构区域。
9.根据权利要求6或7所述的方法，还包括在所述衬底(21)的所述第一表面(21a)之上形成至少一个电互连区域(34a；34b)的步骤，
并且其中所述形成所述保护层(25)的步骤包括在所述电互连区域(34a；34b)之上形成所述保护层(25)，从而完全覆盖所述电互连区域。
10.根据权利要求9所述的方法，其中形成所述结构区域(11，12)包括形成所述结构区域(11，12)的一部分，所述结构区域(11，12)的所述部分延伸穿过所述牺牲层(36)和所述保护层(25)直至其到达所述电互连区域(34a；34b)并且与所述电互连区域(34a；34b)进行电接触。
11.根据权利要求6-8中任一项所述的方法，其中形成所述保护层(125)包括部分地在所述电互连区域(34a；34b)之上形成所述保护层(125)，从而部分地覆盖所述电互连区域。
12.根据权利要求11所述的方法，其中形成所述结构区域(11，12)包括形成所述结构区域(11，12)的一部分，所述结构区域(11，12)的所述部分延伸穿过所述牺牲层(36)，直至其在所述电互连区域(34a；34b)的不被所述保护层(125)覆盖的表面部分处到达所述电互连区域(34a；34b)并且与所述电互连区域(34a；34b)进行电接触。
13.根据权利要求8-12中任一项所述的方法，其中所述电互连区域(34a；34b)由掺杂多晶硅制成。
14.根据权利要求6-13中任一项所述的方法，其中所述形成所述电互连区域(34a；34b)的步骤包括在所述中间结构层(22)之上形成所述电互连区域(34a；34b)，
所述方法还包括下列步骤：
-在所述中间结构层(22)之上并且与所述电互连区域(34a；34b)共面地形成第三材料的支撑层(35)，所述第三材料能够被氢氟酸蚀刻或破坏；以及
-在所述支撑层(35)之上形成所述保护层(25，125)。
15.根据权利要去6-14中任一项所述的方法，其中所述半导体器件为惯性MEMS传感器，所述结构区域(29，30；40；11，12；211，212)为所述惯性传感器的可动质量。
16.一种半导体器件(101；150；160；170；180)，包括：
-衬底(21)，具有彼此相对的第一表面和第二表面(21a，21b)；
-中间结构层(22)，由能够被氢氟酸蚀刻或破坏的材料制成，在所述衬底(21)的所述第一表面(21a)之上延伸；以及
-保护层(25；125，225)，在所述结构层(22)之上延伸，包括结晶的氧化铝的第一中间保护层(25a；125a；225a)、以及在所述第一中间保护层(25a；125a；225a)之上延伸的结晶的氧化铝的第二中间保护层(25b；125b；225b)。
17.根据权利要求16所述的半导体器件，其中所述中间结构层是由选自包括下列各项的组的材料制成的：氧化硅、氮化硅、氮氧化物和掺杂氧化物。
18.根据权利要求16或17所述的半导体器件，其中所述第二中间保护层(25b)与所述第一中间保护层(25a)直接接触地延伸。
19.根据权利要求16-18中任一项所述的半导体器件，还包括：
-至少一个电互连区域(34；234a，234b)，至少部分地在所述保护层(25；225)之上延伸；以及
-结构区域(29，30；40；11，12；211，212)，至少部分地自立于所述衬底(21)的所述第一表面(21a)上方，在所述保护层(25；225)之上延伸并且电连接至所述电互连区域。
20.根据权利要求16-18中任一项所述的半导体器件，还包括：
-支撑层(53)，由能够被氢氟酸蚀刻或破坏的材料制成，
-至少一个电互连区域(34a；34b)，与所述支撑层(35)共面；以及
-结构区域(11；12)，至少部分地自立于所述衬底(21)的所述第一表面(21a)之上，在所述保护层(25；225)之上延伸并且电连接至所述电互连区域(34a；34b)。
21.根据权利要求20所述的半导体器件，其中所述保护层(25；125)在所述电互连区域(34a；34b)之上延伸并且完全覆盖所述电互连区域。
22.根据权利要求20或21所述的半导体器件，其中所述结构区域(11；12)包括锚固部分，所述锚固部分延伸穿过所述牺牲层(36)和所述保护层(25)直至其到达所述电互连区域(34a；34b)并且与所述电互连区域(34a；34b)进行电接触。
23.根据权利要求20所述的半导体器件，其中所述保护层(125)部分地在所述电互连区域(34a；34b)之上延伸，并且仅覆盖所述电互连区域的一部分。
24.根据权利要求23所述的半导体器件，其中所述结构区域(11；12)包括锚固部分，所述锚固部分在所述电互连区域(34a；34b)的不被所述保护层(125)覆盖的表面部分处电连接至所述电互连区域(34a；34b)。
25.根据权利要求19-24中任一项所述的半导体器件，其中所述电互连区域(34a；34b)由掺杂多晶硅制成。
26.根据权利要求19-25中任一项所述的半导体器件，选自包括电子器件、微机械器件、微电子器件和微机电器件的组。
27.根据权利要求19-26中任一项所述的半导体器件，其中所述半导体器件为惯性传感器，所述结构区域(29，30；40；11，12；211，212)为所述惯性传感器的可动质量。
CN201280063151.0A 2011-10-28 2012-10-29 用于制造针对氢氟酸蚀刻的保护层的方法、设置有该保护层的半导体器件及制造该半导体器件的方法 Active CN104053626B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
IT000989A ITTO20110989A1 (it) 2011-10-28 2011-10-28 Dispositivo microelettromeccanico con strato di protezione da attacco e relativo metodo di fabbricazione
ITTO2011A000989 2011-10-28
ITTO2012A000834 2012-09-26
IT000834A ITTO20120834A1 (it) 2012-09-26 2012-09-26 Sensore inerziale con strato di protezione da attacco e relativo metodo di fabbricazione
PCT/IB2012/055982 WO2013061313A1 (en) 2011-10-28 2012-10-29 Method for manufacturing a protective layer against hf etching, semiconductor device provided with the protective layer and method for manufacturing the semiconductor device

Publications (2)

Publication Number Publication Date
CN104053626A true CN104053626A (zh) 2014-09-17
CN104053626B CN104053626B (zh) 2017-06-30

Family

ID=47356236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280063151.0A Active CN104053626B (zh) 2011-10-28 2012-10-29 用于制造针对氢氟酸蚀刻的保护层的方法、设置有该保护层的半导体器件及制造该半导体器件的方法

Country Status (4)

Country Link
US (2) US9758373B2 (zh)
CN (1) CN104053626B (zh)
DE (1) DE112012004523T5 (zh)
WO (1) WO2013061313A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485273A (zh) * 2014-09-28 2015-04-01 电子科技大学 制备亲水界面的方法、原子层沉积高介电常数氧化物的方法
CN105293419A (zh) * 2015-10-15 2016-02-03 华东光电集成器件研究所 一种防止悬浮层刻蚀损伤的mems器件
CN108017037A (zh) * 2016-10-31 2018-05-11 意法半导体股份有限公司 换能器模块、包括该模块的装置及制造该模块的方法
CN112591705A (zh) * 2020-12-18 2021-04-02 北京航天控制仪器研究所 一种soi型mems结构及其加工方法
CN112601168A (zh) * 2020-12-22 2021-04-02 杭州士兰集昕微电子有限公司 Mems麦克风的制备方法及mems器件的牺牲层的释放方法
CN112661105A (zh) * 2020-12-29 2021-04-16 无锡微视传感科技有限公司 基于梳齿局部氧化的mems高低梳齿结构的制作方法
WO2021249175A1 (zh) * 2020-06-08 2021-12-16 长鑫存储技术有限公司 辅助晶圆及其制备方法、半导体制程

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112012004523T5 (de) 2011-10-28 2014-08-14 Stmicroelectronics S.R.L. Verfahren zur Herstellung einer Schutzschicht gegen HF-Ätzen, mit der Schutzschicht ausgestattete Halbleitervorrichtung, und Verfahren zur Herstellung der Halbleitervorrichtung
JP2014192435A (ja) * 2013-03-28 2014-10-06 Seiko Epson Corp 電子装置及びその製造方法、並びに発振器
DE102014202820A1 (de) * 2014-02-17 2015-08-20 Robert Bosch Gmbh Schichtenanordnung für ein mikromechanisches Bauelement
EP3569568B1 (en) * 2018-05-18 2023-08-02 ams AG Method for manufacturing an etch stop layer and mems sensor comprising an etch stop layer
US11332364B1 (en) * 2021-01-29 2022-05-17 AAC Technologies Pte. Ltd. Method for forming MEMS cavity structure
IT202100022511A1 (it) 2021-08-30 2023-03-02 St Microelectronics Srl Procedimento di fabbricazione di un sistema integrato includente un sensore di pressione capacitivo e un sensore inerziale, e sistema integrato
IT202100022505A1 (it) 2021-08-30 2023-03-02 St Microelectronics Srl Procedimento di fabbricazione di un sensore di pressione capacitivo e sensore di pressione capacitivo

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1083144A1 (en) * 1999-09-10 2001-03-14 STMicroelectronics S.r.l. Micro-electromechanical structure insensitive to mechanical stresses.
US20050250235A1 (en) * 2002-09-20 2005-11-10 Miles Mark W Controlling electromechanical behavior of structures within a microelectromechanical systems device
CN1767171A (zh) * 2004-10-14 2006-05-03 三星电子株式会社 刻蚀停止结构及制造方法，以及半导体器件及制造方法
CN101544349A (zh) * 2009-04-15 2009-09-30 中国科学院化学研究所 对玻璃微流控芯片刻蚀时起保护作用的保护膜的制备方法
CN101599426A (zh) * 2008-06-05 2009-12-09 东部高科股份有限公司 半导体器件电容器的制造方法
CN101762971A (zh) * 2009-12-25 2010-06-30 无锡爱沃富光电科技有限公司 采用光刻技术制造光纤阵列v槽的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4257576B2 (ja) 2003-03-25 2009-04-22 ローム株式会社 成膜装置
US7476910B2 (en) * 2004-09-10 2009-01-13 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
US20060278879A1 (en) 2005-06-09 2006-12-14 Cabot Microelectronics Corporation Nanochannel device and method of manufacturing same
KR100772109B1 (ko) * 2006-06-30 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
WO2008053008A2 (en) 2006-10-31 2008-05-08 Interuniversitair Microelektronica Centrum (Imec) Method for manufacturing a micromachined device
IT1394898B1 (it) 2009-06-03 2012-07-20 St Microelectronics Rousset Giroscopio microelettromeccanico con attuazione a controllo di posizione e metodo per il controllo di un giroscopio microelettromeccanico
WO2010147839A2 (en) * 2009-06-18 2010-12-23 Analog Devices, Inc. Silicon-rich nitride etch stop layer for vapor hf etching in mems device fabrication
JP2011100822A (ja) * 2009-11-05 2011-05-19 Hitachi High-Technologies Corp 半導体素子加工方法
DE102010000864B4 (de) 2010-01-13 2017-11-02 Robert Bosch Gmbh Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
US8592294B2 (en) 2010-02-22 2013-11-26 Asm International N.V. High temperature atomic layer deposition of dielectric oxides
JP5636867B2 (ja) 2010-10-19 2014-12-10 富士通株式会社 半導体装置及び半導体装置の製造方法
US9586811B2 (en) * 2011-06-10 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with moving members and methods for making the same
DE112012004523T5 (de) 2011-10-28 2014-08-14 Stmicroelectronics S.R.L. Verfahren zur Herstellung einer Schutzschicht gegen HF-Ätzen, mit der Schutzschicht ausgestattete Halbleitervorrichtung, und Verfahren zur Herstellung der Halbleitervorrichtung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1083144A1 (en) * 1999-09-10 2001-03-14 STMicroelectronics S.r.l. Micro-electromechanical structure insensitive to mechanical stresses.
US20050250235A1 (en) * 2002-09-20 2005-11-10 Miles Mark W Controlling electromechanical behavior of structures within a microelectromechanical systems device
CN1767171A (zh) * 2004-10-14 2006-05-03 三星电子株式会社 刻蚀停止结构及制造方法，以及半导体器件及制造方法
CN101599426A (zh) * 2008-06-05 2009-12-09 东部高科股份有限公司 半导体器件电容器的制造方法
CN101544349A (zh) * 2009-04-15 2009-09-30 中国科学院化学研究所 对玻璃微流控芯片刻蚀时起保护作用的保护膜的制备方法
CN101762971A (zh) * 2009-12-25 2010-06-30 无锡爱沃富光电科技有限公司 采用光刻技术制造光纤阵列v槽的方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485273A (zh) * 2014-09-28 2015-04-01 电子科技大学 制备亲水界面的方法、原子层沉积高介电常数氧化物的方法
CN105293419A (zh) * 2015-10-15 2016-02-03 华东光电集成器件研究所 一种防止悬浮层刻蚀损伤的mems器件
CN105293419B (zh) * 2015-10-15 2016-12-07 华东光电集成器件研究所 一种防止悬浮层刻蚀损伤的mems器件
CN108017037A (zh) * 2016-10-31 2018-05-11 意法半导体股份有限公司 换能器模块、包括该模块的装置及制造该模块的方法
CN108017037B (zh) * 2016-10-31 2023-06-20 意法半导体股份有限公司 换能器模块、包括该模块的装置及制造该模块的方法
WO2021249175A1 (zh) * 2020-06-08 2021-12-16 长鑫存储技术有限公司 辅助晶圆及其制备方法、半导体制程
CN113838743A (zh) * 2020-06-08 2021-12-24 长鑫存储技术有限公司 辅助晶圆及其制备方法、半导体制程
CN112591705A (zh) * 2020-12-18 2021-04-02 北京航天控制仪器研究所 一种soi型mems结构及其加工方法
CN112601168A (zh) * 2020-12-22 2021-04-02 杭州士兰集昕微电子有限公司 Mems麦克风的制备方法及mems器件的牺牲层的释放方法
CN112661105A (zh) * 2020-12-29 2021-04-16 无锡微视传感科技有限公司 基于梳齿局部氧化的mems高低梳齿结构的制作方法
CN112661105B (zh) * 2020-12-29 2023-08-29 无锡微视传感科技有限公司 基于梳齿局部氧化的mems高低梳齿结构的制作方法

Also Published As

Publication number Publication date
US9758373B2 (en) 2017-09-12
US20160130140A1 (en) 2016-05-12
WO2013061313A8 (en) 2013-08-01
WO2013061313A1 (en) 2013-05-02
US20140231937A1 (en) 2014-08-21
DE112012004523T5 (de) 2014-08-14
CN104053626B (zh) 2017-06-30
US9824882B2 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
US9824882B2 (en) Method for manufacturing a protective layer against HF etching, semiconductor device provided with the protective layer and method for manufacturing the semiconductor device
US7148077B2 (en) Micromechanical structural element having a diaphragm and method for producing such a structural element
CN1914115B (zh) 微机电设备以及制造微机电设备的方法
US8994127B2 (en) Method of fabricating isolating semiconductor structures using a layout of trenches and openings
CN101119924B (zh) 带有双膜片的微机械膜片传感器
CN102257609B (zh) 具有隔离的微结构的微机电器件及其生产方法
US7932118B2 (en) Method of producing mechanical components of MEMS or NEMS structures made of monocrystalline silicon
US8536662B2 (en) Method of manufacturing a semiconductor device and semiconductor devices resulting therefrom
US9388038B2 (en) Micro-electro-mechanical device with buried conductive regions, and manufacturing process thereof
CN102556936A (zh) 用于制造腔结构、制造用于半导体结构的腔结构的方法和使用该方法制造的半导体传声器
CN106044701B (zh) 用于以层序列制造微机电结构的方法及具有微机电结构的相应电子构件
TWI512817B (zh) 半導體裝置及微機電系統裝置的形成方法
KR20020004135A (ko) 삼중막을 이용한 단결정 실리콘 미세 구조물의 절연 방법
Ng et al. Ultra-high aspect ratio trenches in single crystal silicon with epitaxial gap tuning
JP6282227B2 (ja) 犠牲スラブを用いて幅広のトレンチを形成する方法
US20050112843A1 (en) Method for anodic bonding of wafers and device
CN103229290A (zh) 薄芯片在载体衬底上的低共熔压焊
US20080003740A1 (en) Method for forming a capacitor structure and a capacitor structure
US10784147B2 (en) Method for producing a buried cavity structure
US20230339745A1 (en) Method for manufacturing a micromechanical sensor
US10563319B2 (en) Process for electrochemically making at least one porous area of a micro and/or nanoelectronic structure
ITTO20120834A1 (it) Sensore inerziale con strato di protezione da attacco e relativo metodo di fabbricazione
US20170154808A1 (en) Substrates with Buried Isolation Layers and Methods of Formation Thereof
EP4155255A1 (en) Process for manufacturing a micro-electro-mechanical device from a single semiconductor wafer and related mems device
ITTO20110989A1 (it) Dispositivo microelettromeccanico con strato di protezione da attacco e relativo metodo di fabbricazione

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant