JP2014192435A - 電子装置及びその製造方法、並びに発振器 - Google Patents

電子装置及びその製造方法、並びに発振器 Download PDF

Info

Publication number
JP2014192435A
JP2014192435A JP2013068254A JP2013068254A JP2014192435A JP 2014192435 A JP2014192435 A JP 2014192435A JP 2013068254 A JP2013068254 A JP 2013068254A JP 2013068254 A JP2013068254 A JP 2013068254A JP 2014192435 A JP2014192435 A JP 2014192435A
Authority
JP
Japan
Prior art keywords
layer
electronic device
forming
opening
surrounding wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013068254A
Other languages
English (en)
Inventor
Takahiko Yoshizawa
隆彦 吉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013068254A priority Critical patent/JP2014192435A/ja
Priority to KR20140030698A priority patent/KR20140118771A/ko
Priority to US14/219,694 priority patent/US9190954B2/en
Priority to CN201410123288.1A priority patent/CN104071741A/zh
Publication of JP2014192435A publication Critical patent/JP2014192435A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00785—Avoid chemical alteration, e.g. contamination, oxidation or unwanted etching
    • B81C1/00801—Avoid alteration of functional structures by etching, e.g. using a passivation layer or an etch stop layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0742—Interleave, i.e. simultaneously forming the micromechanical structure and the CMOS circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0757—Topology for facilitating the monolithic integration
    • B81C2203/0764—Forming the micromechanical structure in a groove
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

【課題】基板上に形成された空洞内に機能素子が配置された電子装置であって、リリースエッチングが容易で、かつ、機械的強度に優れた信頼性の高い電子装置、発振器、並びに電子装置の製造方法を提供する。
【解決手段】本発明に係る電子装置は、基板と、開口を有し前記基板上に形成された下地層と、前記下地層上に設けられた機能素子と、前記機能素子を収容する空洞を形成する包囲壁であって、少なくとも一部が前記開口内に配置された包囲壁と、を含む。
【選択図】図１

Description

本発明は、電子装置及びその製造方法、並びに発振器に関する。
ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）等の機能素子を基板上に形成された空洞に配置した電子装置が知られている。例えば、特許文献１には、機能素子を、基板に形成した電子装置が記載されている。特許文献１に記載の電子装置は、基板上に機能素子を形成し、機能素子を覆うように層間絶縁層を形成し、機能素子の周辺に位置する層間絶縁層を除去（リリースエッチング）して空洞を形成することにより製造されている。
特開２００８−２２１４３５号公報
近年、電子装置の微細化が進展し、ビア、コンタクト、ガードリング等のサイズは非常に小さくなってきている。上記引用文献１に記載の電子装置のような空洞を、薄いガードリング等を利用して形成する場合には、リリースエッチングの際に側壁が決壊しやすく、予定しない領域の層間絶縁層が除去されてしまう可能性があった。また、これによりリリースエッチングの時間管理におけるマージンは小さいものとなる。また、側壁が薄いため機械的強度が不十分となることも懸念される。
さらに、同一基板上にトランジスターを形成する場合には、トランジスターとコンタクトの接合をより良好にするためにチタン層を介在させる場合がある。そして、空洞を覆う側壁と、コンタクトとを同一プロセスで形成する場合には、側壁にチタン層が形成されることになるため、リリースエッチングの際に該チタン層がエッチングされ、予定しない領域の層間絶縁層が除去されてしまう可能性もある。
本発明のいくつかの態様に係る目的の１つは、基板上に形成された空洞内に機能素子が配置された電子装置であって、リリースエッチングが容易で、かつ、機械的強度に優れた信頼性の高い電子装置、発振器、並びに電子装置の製造方法を提供することにある。
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様又は適用例として実現することができる。
［適用例１］本発明に係る電子装置の一態様は、基板と、開口を有し前記基板上に形成された下地層と、前記下地層上に設けられた機能素子と、前記機能素子を収容する空洞を形成する包囲壁であって、少なくとも一部が前記開口内に配置された包囲壁と、を含む。
本適用例に係る電子装置では、下地層の開口内に包囲壁の一部が埋込まれて配置されている。これにより、包囲壁が土台となる下地層に嵌め込まれるため、空洞を形成する部材の機械的強度が向上している。また、これにより、リリースエッチングの際にエッチャントが漏れ出す経路を長くすることができ、リリースエッチングの際のプロセスマージン（時間的マージン）を大きくとれるため製造が容易である。
［適用例２］適用例１において、前記開口は、前記下地層を貫通していてもよく、前記基板は、前記下地層の前記開口に対応する位置に凹部を有してもよく、前記包囲壁の少なくとも一部が、前記凹部内に配置されてもよい。
本適用例の電子装置は、基板の凹部内に包囲壁の一部が埋込まれて配置される。これにより、包囲壁の機械的強度がさらに向上し、またこれにより、リリースエッチングの際にエッチャントが漏れ出す経路をより長くすることができる。
［適用例３］ 適用例１又は適用例２において、前記包囲壁の下面は、チタンを含む材質で形成されてもよい。
本適用例に係る電子装置では、チタンで構成される部分が、空洞となる部分から遠い位置に配置される。そのため、リリースエッチングの際にエッチャントによって浸食され易い部分に対してエッチャントが接触しにくい。これにより、エッチャントの漏れ出す可能性を低減することができる。
［適用例４］適用例１ないし適用例３のいずれか１例において、前記包囲壁の下面は、凹凸を有してもよい。
本適用例の電子装置では、包囲壁の機械的強度がさらに向上し、また、リリースエッチングの際にエッチャントが漏れ出す経路をより長くすることができる。
［適用例５］本発明に係る電子装置の製造方法の一態様は、基板上に下地層を形成する工程と、前記下地層の上に機能素子を形成する工程と、前記基板上にトランジスターを形成する工程と、前記機能素子及び前記トランジスターを覆う第１絶縁層を形成する工程と、前記第１絶縁層を覆う耐蝕層を形成する工程と、前記下地層上の前記耐蝕層を除去する工程と、前記耐蝕層及び前記第１絶縁層を覆う第２絶縁層を形成する工程と、前記第２絶縁層をエッチングして、前記トランジスター上の前記耐蝕層を露出させるとともに、前記第２絶縁層及び前記第１絶縁層をエッチングして、前記機能素子を少なくとも一部囲む形状で前記下地層を露出させる工程と、前記露出した耐蝕層をエッチングして、前記トランジスター上の前記第１絶縁層を露出させるとともに、前記露出した下地層をエッチングして前記下地層に開口を形成する工程と、前記トランジスター上の前記第１絶縁層を除去する工程と、前記トランジスター上及び前記開口に導電層を形成する工程と、を含む。
本適用例の製造方法によれば、空洞を形成するための第１絶縁層のエッチング（リリースエッチング）の際のプロセスマージン（時間的マージン）を大きくとることができ、しかも機械的強度に優れた信頼性の高い電子装置を製造することができる。
［適用例６］適用例５において、前記下地層に開口を形成する工程では、前記露出した下地層を貫通させてもよく、前記開口に対応する位置の前記基板に凹部を形成する工程をさらに含んでもよく、前記トランジスター上及び前記開口に導電層を形成する工程において、前記凹部に前記導電層を形成してもよい。
本適用例の電子装置の製造方法によれば、包囲壁の機械的強度がさらに向上し、また、リリースエッチングの際にエッチャントが漏れ出す経路のより長い電子装置を製造することができる。
［適用例７］ 適用例５又は適用例６において、前記導電層を形成する工程は、チタン層を形成する工程を含んでもよい。
本適用例の電子装置の製造方法によれば、コンタクトの導電性が良好な電子装置を製造することができ、かつチタン層が空洞から遠い位置に形成される。そのため、リリースエッチングの際にチタン層がエッチャントに接触しにくい。これにより、エッチャントの漏れ出す可能性を低減することができる。
［適用例８］ 本発明に係る発振器の一態様は、適用例１ないし適用例４に記載の電子装置であって、前記機能素子を駆動する回路部をさらに含む。本適用例に係る発振器は、機械的強度が良好な空洞内に、機能素子が配置されている。そのため、本適用例に係る発振器は信頼性が高い。また、これにより、リリースエッチングの際にエッチャントが漏れ出す経路を長くすることができ、リリースエッチングの際のプロセスマージン（時間的マージン）を大きくとれるため製造が容易である。
本明細書では、「上方」という文言を、例えば、「特定のもの（以下、「Ａ」という）の「上方」に他の特定のもの（以下、「Ｂ」という）を形成する」などと用いる場合に、Ａ上に直接Ｂを形成するような場合と、Ａ上に他のものを介してＢを形成するような場合とが含まれるものとして、「上方」という文言を用いる。
実施形態に係る電子装置１００の断面の模式図。 実施形態に係る電子装置１００の断面の模式図。 変形例に係る電子装置２００の要部の断面の模式図。 変形例に係る電子装置３００の要部の断面の模式図。 実施形態に係る電子装置の製造方法の一工程における断面の模式図。 実施形態に係る電子装置の製造方法の一工程における断面の模式図。 実施形態に係る電子装置の製造方法の一工程における断面の模式図。 実施形態に係る電子装置の製造方法の一工程における断面の模式図。 実施形態に係る電子装置の製造方法の一工程における断面の模式図。 実施形態に係る電子装置の製造方法の一工程の断面の模式図。 実施形態に係る電子装置の製造方法の一工程の断面の模式図。 実施形態に係る電子装置の製造方法の一工程の断面の模式図。 実施形態に係る電子装置の製造方法の一工程の断面の模式図。 実施形態に係る電子装置の製造方法の一工程の断面の模式図。 実施形態に係る電子装置の製造方法の一工程の断面の模式図。 実施形態に係る電子装置の製造方法の一工程の断面の模式図。 実施形態に係る電子装置の製造方法の一工程の断面の模式図。 実施形態に係る電子装置の製造方法の一工程の断面の模式図。 実施形態に係る電子装置の製造方法の一工程の断面の模式図。 実施形態に係る電子装置の製造方法の一工程の断面の模式図。 実施形態に係る発振器を示す回路図。 実施形態の変形例に係る発振器を示す回路図。
以下に本発明のいくつかの実施形態について説明する。以下に説明する実施形態は、本発明の一例を説明するものである。本発明は以下の実施形態になんら限定されるものではなく、本発明の要旨を変更しない範囲において実施される各種の変形形態も含む。なお以下で説明される構成の全てが本発明の必須の構成であるとは限らない。
１．電子装置
１．１．電子装置
本発明の実施形態に係る電子装置について、図面を参照しながら説明する。図１は、本実施形態に係る電子装置１００の断面を模式的に示す図である。図２は、本実施形態に係る電子装置１００を模式的に示す断面図である。図１は、図２のＩＩ−ＩＩ線の断面に相当し、図２は、図１のＩ−Ｉ線の断面に相当する。
電子装置１００は、図１及び図２に示すように、基板１０と、下地層２０と、機能素子３０と、機能素子３０を収容する空洞１を形成する包囲壁４０と、を有する。
基板１０は、機能素子３０を収容する空洞１が形成される第１領域Ａ１を有している。基板１０としては、例えば、シリコン（Ｓｉ）基板等の半導体基板を用いることができる。基板１０として、セラミックス基板、ガラス基板、サファイア基板、合成樹脂基板などの各種の基板を用いてもよい。基板１０の厚みは、例えば、１００μｍ〜４００μｍである。基板１０には、トレンチ絶縁層、ＬＯＣＯＳ（Local Oxidation of Silicon）絶縁層、セミリセスＬＯＣＯＳ絶縁層等が形成されていてもよい。また基板１０には、図示のようなＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）１１が形成されてもよい。
下地層２０は、基板１０上に形成される。下地層２０は、平面視において、少なくとも空洞１が形成される第１領域Ａ１及び包囲壁４０の外側の領域に形成される。下地層２０の材質としては、例えば、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）が挙げられる。下地層２０の厚みは、例えば、０．１μｍ以上５０μｍ以下、好ましくは０．５μｍ以上３０μｍ以下、より好ましくは１μｍ以上２０μｍ以下である。下地層２０は、空洞１を形成する際のエッチングストッパーとして機能することができる。下地層２０は、空洞１を形成する部材の一部となっている。
下地層２０は、開口２２を有する。開口２２は、平面視において、機能素子３０を包囲するように形成される。開口２２には、包囲壁４０の一部が配置されるため、開口２２が機能素子３０を包囲する形状は、例えば、機能素子３０の配線を通すための切れ目を有していてもよい。また、開口２２は、図２の例では平面視において直線状に形成されているが、平面視において屈曲した線状や曲線状に形成されてもよい。開口２２の幅及び深さは特に限定されない。しかし、開口２２内に包囲壁４０が配置されることから、包囲壁４０の形成において埋込むことができる幅及び深さとすることが好ましい。また、開口２２の深さは、リリースエッチング時のエッチャントが漏れ出しにくくなる観点、及び、エッチャントに対するウイークポイントを遠ざける観点からより深いほうが好ましい。開口２２の具体的な幅としては、０．１μｍ以上１０μｍ以下、好ましくは０．２μｍ以上５μｍ以下、更に好ましくは０．５μｍ以上５μｍ以下、特に好ましくは０．５μｍ以上３μｍ以下である。開口２２の具体的な深さとしては、０．１μｍ以上１０μｍ以下、好ましくは０．２μｍ以上５μｍ以下、更に好ましくは０．５μｍ以上５μｍ以下、特に好ましくは０．５μｍ以上３μｍ以下である。なお、変形例の項で後述するが、開口２２は、下地層２０を貫通してもよい。開口２２内には、包囲壁４０の少なくとも一部が配置される。
包囲壁４０は、基板１０上に配置され、空洞１を形成する側壁の一部となっている。図１に示す例では、包囲壁４０は、下地層２０上の開口２２内であって、空洞１を包囲する形状に形成され、開口２２と平面視において重なって形成されている。包囲壁４０は、空洞１を区画する側壁の一部として機能する。包囲壁４０は、空洞１を区画する側壁の全部であってもよい。包囲壁４０は、図２の例では平面視において直線状に形成されているが、平面視において屈曲した線状や曲線状に形成されてもよい。包囲壁４０は、ガードリングとみなすこともできる。
包囲壁４０は、図２に示すように、機能素子３０を囲むように配置される。ただし、全
周を囲まなくてもよく、図示のように隙間が空いていてもよい。包囲壁４０の平面的な形状は、機能素子３０を少なくとも一部囲む形状であれば特に限定されない。包囲壁４０は周囲の部材と電気的に接続されていてもよい。包囲壁４０の厚みは、０．１μｍ以上１０μｍ以下、好ましくは０．２μｍ以上５μｍ以下、更に好ましくは０．５μｍ以上５μｍ以下、特に好ましくは０．５μｍ以上３μｍ以下である。
包囲壁４０の材質としては、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）などの金属や合金が挙げられる。また、包囲壁４０の材質としては、Ｗ又はＣｕ若しくはそれらの合金としてもよく、Ｃｕ又はその合金とすれば、例えば、シングルダマシン法、デュアルダマシン法等により形成することができ、生産性が良好となる場合がある。
包囲壁４０は、チタンを含む材質で形成されてもよい。例えば、包囲壁４０の下面にチタンを含む層を配置することにより、包囲壁４０と開口２２との接触部分を清浄化することができる。また、基板１０上にトランジスター７２が形成されている場合であって、包囲壁４０の形成と、トランジスター７２のコンタクト６１とを同一プロセスで形成する場合には、コンタクト６１の下面（包囲壁４０の下面）にチタンを含む層を配置することにより、密着性を良好とすることができる。包囲壁４０にチタン層を設ける場合には、包囲壁４０の下面に設け、空洞１にチタン金属が接触する面積をできるだけ小さくすることがより好ましい。
包囲壁４０の少なくとも一部は、下地層２０の開口２２内に設けられる。包囲壁４０が開口２２に埋込まれる深さは、特に限定されないが、より深い方が好ましい。包囲壁４０の埋込まれる深さ（すなわち開口２２の深さ）は、例えば、０．１μｍ以上５μｍ以下、好ましくは０．２μｍ以上４μｍ以下、更に好ましくは０．３μｍ以上３μｍ以下である。
本実施形態の電子装置１００は、蓋体５０を有する。蓋体５０は、包囲壁４０の上方に配置され、空洞１を覆うように形成される。蓋体５０は、図示のように包囲壁４０から他の部材を介して形成されてもよい。蓋体５０は、一つの部材で構成されてもよいが、貫通孔５２を有する部材と、該貫通孔５２を有する部材の貫通孔５２を封止する部材とによって構成されてもよい。蓋体５０が一つの部材で構成される場合には、電子装置１００は、空洞１をリリースエッチングするための孔や封止部材等の他の構成を有してもよい。図示の例では、蓋体５０は、貫通孔５２を有する第１封止層５４と、第１封止層５４に積層されて貫通孔５２を封止する第２封止層５６とによって構成されている。
第１封止層５４は、貫通孔５２を有する。貫通孔５２の数は限定されない。第１封止層５４は、例えば、Ａｌ、Ｃｕ、ＴｉＮ、ＴａＮ、Ｔｉ、Ｔａ、Ｗ、Ａｕ、Ｐｔ、Ｃｏ及びＮｉよりなる群から選ばれた１種又は２種以上の合金若しくは複合窒化物で形成されることができる。また、第１封止層５４は、２層以上の積層構造であってもよい。第１封止層５４の厚みは、例えば、０．１μｍ以上１０μｍ以下とすることができる。
第２封止層５６は、第１封止層５４上に形成されている。第２封止層５６は、第１封止層５４の貫通孔５２を塞ぐことができる。第２封止層５６の材質としては、例えば、Ａｌ、Ｃｕ、Ｔｉ、Ｗが挙げられる。第２封止層５６の材質が、Ａｌ、Ｗ及びＣｕよりなる群から選ばれた１種又は２種以上の合金からなる層を含む場合には、空洞１を保持する機械的強度を向上させることができる。第２封止層５６の膜厚は、例えば、１μｍ以上５μｍ以下である。第１封止層５４及び第２封止層５６は、空洞１を上方から覆って、空洞１を封止する蓋体５０として機能することができる。
空洞１は、機能素子３０を収容するための空間である。空洞１は、基板１０の第１領域
Ａ１に形成される。空洞１は、図示の例では、下地層２０、包囲壁４０及び蓋体５０を含む構成により画成されている。空洞１内は、例えば、減圧状態にすることができ、これにより機能素子３０の動作精度の向上を図ることができる。
機能素子３０は、下地層２０上に形成される。また、機能素子３０は、空洞１内に配置される。機能素子３０は、空洞１に収容されうる限り任意であり特に限定されない。機能素子３０としては、例えば、振動子、水晶振動子、ＳＡＷ（弾性表面波）素子、加速度センサー、ジャイロスコープ、マイクロアクチュエーターなどを例示することができる。機能素子３０の具体例としては、図示のような下地層２０上に形成された固定電極３２と、固定電極３２から離間して形成された可動電極３４と、を有する振動子を挙げることができる。固定電極３２及び可動電極３４は図示せぬ配線層と接続されていてもよい。固定電極３２及び可動電極３４の材質としては、例えば、所定の不純物をドーピングすることにより導電性が付与された多結晶シリコンが挙げられる。
１．２．その他の構成
本実施形態の電子装置１００は、上記構成の他に、例えば、トランジスター７２、層間絶縁層８０、コンタクト６１、配線６２、ビア６３、パッド６４及び保護層８５などから形成される回路部７０、並びにガードリング６９等の構成を有してもよい。
基板１０には、図１に示すように、機能素子３０を駆動させるための回路部７０が形成されていてもよい。回路部７０は、トランジスター７２やキャパシター（図示せず）などで構成されることができる。回路部７０は、例えば、トランジスター７２を含む。トランジスター７２は、基板１０に形成されている。トランジスター７２は、例えば、ゲート絶縁膜７４と、ゲート電極７５と、ソース又はドレイン領域７８と、サイドウォール７６と、を有するＭＯＳトランジスターである。また、図示の例において、基板１０の第２領域Ａ２には、配線６２、ビア６３が形成されている。配線６２、ビア６３は、例えば、回路部７０を構成するその他の素子（図示せず）とを電気的に接続していてもよい。
トランジスター７２のゲート絶縁膜７４は、基板１０上に形成されている。ゲート絶縁膜７４は、例えば、酸化シリコン層からなる。ゲート絶縁膜７４は、基板１０とゲート電極７５とに挟まれている。ゲート電極７５の材質は、例えば、所定の不純物をドーピングすることにより導電性が付与された多結晶シリコンである。ソース又はドレイン領域７８は、基板１０に形成されている。ソース又はドレイン領域７８は、基板１０に所定の不純物をドーピングすることにより形成される。サイドウォール７６は、ゲート電極７５の側方に形成されている。サイドウォール７６の材質は、例えば、酸化シリコン（ＳｉＯ2）、窒化シリコン（Ｓｉ3Ｎ4）、又は、酸窒化シリコン（ＳｉＯＮ）である。
図示の例では、層間絶縁層８０は、基板１０の上方に形成されている。図１に示す例では、電子装置１００の層間絶縁層８０は連続して描かれているが、層間絶縁層８０は、複数の層の積層体であってもよい。層間絶縁層８０の材質としては、例えば、酸化シリコン（ＳｉＯ2）が挙げられる。なお、空洞１は、層間絶縁層８０が除去された領域に相当する。
コンタクト６１は、ゲート電極７５上及びソース又はドレイン領域７８上に形成されている。コンタクト６１の材質は、例えば、包囲壁４０と同じ材質とすることができる。
配線６２は、コンタクト６１上及び包囲壁４０上に形成されている。配線６２のうち、包囲壁４０上に形成された部分は、空洞１を周回して形成され、包囲壁４０とともに、空洞１の側壁の一部を構成してもよい。配線６２の材質としては、例えば、例えば、多結晶シリコン（Poly−Silicon）や、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ
）などの金属やその合金が挙げられる。
ビア６３は、配線６２上に形成されている。ビア６３は、配線６２と、パッド６４とを接続して回路を構成している。ビア６３の材質は、例えば、包囲壁４０と同じ材質とすることができる。
ガードリング６９は、配線６２のうち、包囲壁４０上に形成された配線６２の上に形成されている。ガードリング６９は、空洞１を周回して形成され、包囲壁４０とともに、空洞１の側壁の一部を構成してもよい。ガードリング６９の材質は、例えば、包囲壁４０と同じ材質とすることができる。
パッド６４は、ビア６３上に形成されている。パッド６４の材質は、例えば、蓋体５０の第１封止層５４と同じ材質である。
保護層８５は、例えば、層間絶縁層８０上及び蓋体５０上に形成されてもよい。保護層８５の材質としては、酸化シリコン、窒化シリコン等が挙げられる。保護層８５は、例えば、パッシベーション層として機能することができる。
電子装置１００は、さらに、図示せぬ樹脂層、パッド、外部端子、配線層、レジスト層等を有してもよい。また、電子装置１００は、ＷＣＳＰ構造であってもよい。
電子装置１００において、包囲壁４０が、平面視において空洞１を切れ目なく包囲している場合には、包囲壁４０は、空洞１の中心と、トランジスター７２の間に配置されることになる。しかし、例えば、機能素子３０の配線等のために、包囲壁４０の一部が不連続となる（隙間がある）場合であって、電子装置１００が、トランジスター７２を含む場合には、包囲壁４０は、空洞１の中心と、トランジスター７２の間に配置されることが好ましい。すなわち、図２に示すように、平面視において包囲壁４０の不連続となる部分（隙間）は、空洞１の中心と、トランジスター７２の間を避けて配置されることが好ましい。このようにすれば、製造の際のエッチングにおけるエッチャントが、包囲壁４０によって堰き止められ、トランジスター７２の方向に向かって漏れ出しにくいので、例えば電子装置１００の製造歩留まりを向上させることができ生産性を高めることができる。
１．３．作用効果
本実施形態の電子装置１００では、下地層２０の開口２２内に包囲壁４０の一部が埋込まれて配置されている。これにより、包囲壁４０が土台となる下地層２０に嵌め込まれるため、空洞１を形成する部材の機械的強度が向上している。
また、下地層２０の開口２２内に包囲壁４０の一部が埋込まれて配置されることにより、リリースエッチングの際にエッチャントに対する耐腐食性が比較的小さい包囲壁４０及び下地層２０の界面が、断面視において屈曲して形成される。すなわち、リリースエッチングの際にエッチャントが両者の界面を浸食して空洞１の外側へ漏れ出す経路が長くなっている。これにより、リリースエッチングの際のプロセスマージン（時間的マージン）を大きくとることができ製造が容易化されている。
１．４．変形例
図３及び図４は、変形例に係る電子装置２００及び電子装置３００の要部の断面を拡大して模式的に示す図である。図３及び図４は、包囲壁４０の下部付近を拡大して示している。
以下に述べる変形例に係る電子装置２００及び電子装置３００は、包囲壁４０の下部付
近の構成が異なる以外は上述の電子装置１００と同様である。従って上で述べたと同様の部材については同様の符号を付して詳細な説明を省略する。
変形例に係る電子装置２００では、図３に示すように、下地層２０に形成された開口２２は、下地層２０を貫通している。さらに、当該開口２２に対応する位置の基板１０に、凹部１３が形成されている。そして、包囲壁４０の下部が開口２２内及び凹部１３内に配置されている。なお、電子装置２００においては、基板１０にＳＴＩが形成される場合には、凹部１３は、包囲壁４０が形成される領域を避けて形成されることが好ましい。
電子装置２００では、包囲壁４０が土台となる下地層２０よりもさらに深く基板１０まで嵌め込まれるため、空洞１を形成する部材の機械的強度がさらに向上している。また、リリースエッチングの際にエッチャントが空洞１の外側へ漏れ出す経路がさらに長くなっている。これにより、リリースエッチングの際のプロセスマージン（時間的マージン）をより大きくとることができ製造が容易化されている。
なお、電子装置２００のように凹部１３を形成する場合には、下地層２０の開口２２を形成する工程においてエッチングにより開口２２を貫通させ、当該貫通した開口２２を通じて（下地層２０をマスクとして）基板１０をエッチングすることにより形成することができる。
次に、変形例に係る電子装置３００では、図４に示すように、包囲壁４０の下面に凹凸が形成されている。図示の例では、下地層２０の開口２２が当該凹凸に沿う形状となっているが、開口２２が貫通している場合には、基板１０の凹部１３の底面が凹凸に沿う形状となっていてもよい。凹凸の大きさや形状は特に限定されず、例えば、ディンプル状、ストライプ状とすることができ、規則的形状であっても不規則な形状であってもよい。なお、図４では下地層２０のハッチングは省略して描かれている。
電子装置３００では、包囲壁４０の下面に凹凸が形成されており、包囲壁４０と下地層２０との間の接触面積が大きくなっており密着性が向上している。そのため、空洞１を形成する部材の機械的強度がさらに向上している。また、リリースエッチングの際にエッチャントが空洞１の外側へ漏れ出す経路が、包囲壁４０の下面が平坦である場合に比較して長くなっている。これにより、リリースエッチングの際のプロセスマージン（時間的マージン）を大きくとることができ製造が容易化されている。
なお、電子装置３００のように凹凸を形成する場合には、下地層２０の開口２２を形成する工程においてパターニングを行うことや、エッチング時に生じる残渣をマスクとして利用することにより形成することができる。
２．電子装置の製造方法
次に、電子装置の製造方法について、図面を参照しながら説明する。
図５〜図２０は、本実施形態に係る電子装置（上述の電子装置１００）の製造工程の一部を模式的に示す断面図である。
本実施形態の電子装置１００の製造方法は、基板１０上に下地層２０を形成する工程と、下地層２０の上に機能素子３０を形成する工程と、基板１０上にトランジスター７２を形成する工程と、機能素子３０及びトランジスター７２を覆う第１絶縁層８１を形成する工程と、第１絶縁層８１を覆う耐蝕層９０を形成する工程と、下地層２０上の耐蝕層９０を除去する工程と、耐蝕層９０及び第１絶縁層８１を覆う第２絶縁層８２を形成する工程と、第２絶縁層８２をエッチングして、トランジスター７２上の耐蝕層９０を露出させる
とともに、第２絶縁層８２及び第１絶縁層８１をエッチングして、機能素子３０を少なくとも一部囲む形状で下地層２０を露出させる工程と、露出した耐蝕層９０をエッチングして、トランジスター７２上の第１絶縁層８１を露出させるとともに、露出した下地層２０をエッチングして下地層２０に開口２２を形成する工程と、トランジスター７２上の第１絶縁層８１を除去する工程と、トランジスター７２上及び開口２２に導電層を形成する工程と、を含む。
まず、図５に示すように、基板１０上に下地層２０を形成する。下地層２０は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタ法により成膜される。下地層２０は、少なくとも基板１０上の第１領域Ａ１に形成される。下地層２０は、必要に応じて、フォトリソグラフィー技術及びエッチング技術によってパターニングされてもよい。
次に、図６に示すように、下地層２０上に固定電極３２、固定電極３２を覆う犠牲層３３、および、可動電極３４を形成する。固定電極３２は、多結晶シリコン等の半導体層（図示せず）をＣＶＤ法やスパッタ法などにより成膜した後、フォトリソフラフィー技術及びエッチング技術などによりパターニングして形成する。そして、パターニングされた半導体層に、リン（Ｐ）やボロン（Ｂ）等の不純物を注入する。
犠牲層３３は、例えば、酸化シリコン層である。犠牲層３３は、例えば、固定電極３２が熱酸化されることにより形成される。固定電極３２の熱酸化処理は、例えば、８００℃以上１１００℃以下の温度で行われる。この工程において、トランジスター７２のゲート絶縁膜７４を形成してもよい。ゲート絶縁膜７４は、基板１０が熱酸化されることにより形成される。犠牲層３３の膜厚とゲート絶縁膜７４の膜厚の関係は、固定電極３２と基板１０の結晶性や不純物濃度の関係を調整することにより、制御することができる。なお、犠牲層３３及びゲート絶縁膜７４は、ＣＶＤ法やスパッタ法を用いて形成してもよい。
可動電極３４は、例えば、ＣＶＤ法、スパッタ法、及びフォトリソグラフィー技術及びエッチング技術などのパターニングにより形成される。そして可動電極３４に不純物を注入する。これにより、可動電極３４に対して導電性を付与することができる。注入される不純物としては、例えば、リン（Ｐ）やボロン（Ｂ）が挙げられる。また、不純物を活性化するための熱処理を行ってもよい。
本工程で形成された固定電極３２、犠牲層３３及び可動電極３４の積層体は、後のリリースエッチングにより犠牲層３３が除去されることにより、固定電極３２及び可動電極３４から構成される機能素子３０となる。
次に、基板１０上にトランジスター７２を形成する。本工程は上述の積層体を形成する工程と同時に行われてもよく、またその前後いずれに行われてもよい。本工程は、基板１０上の第１領域Ａ１とは異なる第２領域Ａ２に、ゲート絶縁膜７４を形成する工程と、ゲート絶縁膜７４上にゲート電極７５を形成する工程と、基板１０の所定領域に不純物をドープしてソース又はドレイン領域７８を形成する工程と、サイドウォール７６を形成する工程とを含む。これらの各工程は、公知の方法で行うことができる。
次に、図７に示すように、基板１０、トランジスター７２、下地層２０、固定電極３２及び可動電極３４を覆う第１絶縁層８１を形成する。第１絶縁層８１は、例えば、ＣＶＤ法や塗布（スピンコート）法等により形成する。
次いで、図８に示すように、第１絶縁層８１を覆う耐蝕層９０を形成する。耐蝕層９０は、上下に形成される第１絶縁層８１、第２絶縁層８２に対して選択性を有する材質、例
えば、窒化シリコン、酸窒化シリコン、窒化アルミニウム、酸化アルミニウム及びそれらの複合物からなる群より選択される少なくとも１種の材質により形成される。係る耐蝕層９０が存在することにより、耐蝕層９０をエッチングストッパーとして利用することができ、下地層２０に開口２２を形成する工程を容易に行うことができる。耐蝕層９０は、ＣＶＤ法、スパッタ法等により形成される。そして図９に示すように、下地層２０上に位置する耐蝕層９０を除去し、図１０に示すように、第２絶縁層８２を全面に成膜する。第２絶縁層８２は、例えば、ＣＶＤ法や塗布法等により形成される。
次に、第２絶縁層８２、耐蝕層９０、第１絶縁層８１、及び下地層２０をエッチングして除去して、ゲート電極７５、ソース又はドレイン領域７８に接続するコンタクト６１及び包囲壁４０を形成するための空間を形成する。この工程には、第２絶縁層８２をエッチングして、トランジスター７２上の耐蝕層９０を露出させるとともに、第２絶縁層８２及び第１絶縁層８１をエッチングして、機能素子３０を少なくとも一部囲む形状で下地層２０を露出させる工程（図１１）と、露出した耐蝕層９０をエッチングして、トランジスター７２上の第１絶縁層８１を露出させるとともに、露出した下地層２０をエッチングして下地層２０に開口２２を形成する工程（図１２）と、トランジスター７２上の第１絶縁層８１を除去する工程（図１３）と、が含まれる。
これらの工程のうち、図１１に示す第２絶縁層８２をエッチングして、トランジスター７２上の耐蝕層９０を露出させるとともに、第２絶縁層８２及び第１絶縁層８１をエッチングして、機能素子３０を少なくとも一部囲む形状で下地層２０を露出させる工程において、露出させる下地層２０上に絶縁層の残渣を残すようにエッチングすることもできる。このようにすれば、当該残渣がマスクとして機能し、続く下地層２０をエッチングする工程を行うことにより、開口２２の底部に凹凸を生じさせることができる。このようにすれば、上述した変形例に係る電子装置３００をより容易に製造することができる。
また、図１２に示す、露出した耐蝕層９０をエッチングして、トランジスター７２上の第１絶縁層８１を露出させるとともに、露出した下地層２０をエッチングして下地層２０に開口２２を形成する工程において、エッチング時間を調節することにより、下地層２０の開口２２の深さを所定の深さに形成することができる。また、本工程において、エッチング時間を長く設定すれば、下地層２０の開口２２を下地層２０の下面まで貫通させることができる。そして図示しないが下地層２０をマスクとして基板１０をエッチングすることにより、上述した変形例に係る電子装置２００を容易に製造することができる。
次いで、ゲート電極７５、ソース又はドレイン領域７８に接続するコンタクト６１、及び包囲壁４０を形成する。この工程は、Ｗ、Ｃｕ又はその合金を、蒸着、スパッタ等により成膜することにより行うことができる。また、材質を、Ｃｕ又はその合金とすれば、例えば、シングルダマシン法、デュアルダマシン法等により形成することができる。さらにこの工程においては、必要に応じて、コンタクト６１及び包囲壁４０の下面をチタンで形成してもよい。すなわちこの工程はチタン層を形成する工程を含んでもよい。
コンタクト６１及び包囲壁４０の下面にチタン層を形成すると、例えば、エッチング残渣等の不純物をチタン層に吸収させることができ、界面を清浄化することができる。これによりコンタクト６１とゲート電極７５及びソース又はドレイン領域７８との間の良好な電気的接続を得ることができる。また、包囲壁４０と下地層２０又は基板１０との間の良好な機械的接続を得ることができる。なお、このようにしてチタン層を形成する工程を採用すると、形成されるチタンを含む層は、リリースエッチングによってエッチングされやすい層となる。しかし、本実施形態の電子装置１００並びに変形例に係る電子装置２００及び電子装置３００では、いずれもチタン層を形成したとしても、包囲壁４０が下地層２０の上面よりも下方に位置しているため、包囲壁４０の下面のチタンを含む層が、空洞１
となる領域から離れた位置に形成される。そのため、チタン層を形成する工程を採用してコンタクト６１及び包囲壁４０の下面にチタンを含む層を形成しても、本実施形態の電子装置１００並びに変形例に係る電子装置２００及び電子装置３００では、上記の効果を十分に得ることができ、リリースエッチングの際にエッチャントが漏れ出すことを十分に抑制することができる。
次いで、図１５に示すように、コンタクト６１に接続する配線６２と、包囲壁４０の上に包囲壁４０に沿って周回する配線６２をスパッタ、パターニング等により形成する。次いで、図１６に示すように、第３絶縁層８３を形成する。第３絶縁層８３は、例えば、ＣＶＤ法や塗布法等により形成することができる。次いで、図１７に示すように、配線６２に接続するビア６３と、包囲壁４０の上方に包囲壁４０に沿って周回するガードリング６９を形成する。次いで、図１８に示すように、パッド６４及び第１領域Ａ１を覆う第１封止層５４を、スパッタ、パターニング等により形成する。この工程の後、第１封止層５４にパターニングにより第３絶縁層８３を露出させる貫通孔５２を形成する。
次に、図１９に示すように、保護層８５を形成する。保護層８５は、例えば酸化シリコンであり、スパッタ、ＣＶＤ等により形成することができる。そして、図２０に示すように、貫通孔５２を通じて、包囲壁４０、配線６２、ガードリング６９、及び第１封止層５４によって囲まれた第３絶縁層８３、第２絶縁層８２、第１絶縁層８１及び犠牲層３３を除去する。すなわち、貫通孔５２にエッチング液又はエッチングガスを通して、空洞１となる領域に存在する第３絶縁層８３、第２絶縁層８２、第１絶縁層８１及び犠牲層３３を除去し、空洞１を形成する（本明細書ではこの工程をリリース工程、リリースエッチング等ということがある。）。リリース工程は、例えば、フッ化水素酸や緩衝フッ酸（フッ化水素酸とフッ化アンモニウムの混合液）などを用いたウェットエッチング、フッ化水素系のガスなどを用いたドライエッチングなどにより行うことができる。本工程では下地層２０は、エッチングストッパー層として機能する。この工程を経ることにより、基板１０の第１領域Ａ１に空洞１及び機能素子３０が形成される。
本実施形態の製造方法では、下地層２０の開口２２内に包囲壁４０の一部が埋込まれて配置されている。そのため、リリースエッチングの際にエッチャントに対する耐腐食性が比較的小さい包囲壁４０とその下の部材との界面にエッチャントが接触しにくく、また、当該界面が、断面視において屈曲して形成される。すなわち、リリースエッチングの際にエッチャントが両者の界面を浸食して空洞１の外側へ漏れ出す経路が長くなっている。これにより、リリースエッチングの際のプロセスマージン（時間的マージン）を大きくとることができる。
そして、図１に示すように、第１封止層５４上に第２封止層５６を形成する。第２封止層５６は、例えば、スパッタ法、ＣＶＤ法などの気相成長法により形成される。第２封止層５６は、気相成長法により形成されることにより、貫通孔５２を封止することができる。また、気相成長法により形成されることにより、空洞１内を減圧状態のまま封止することもできる。なお、必要に応じてパッド６４等との電気的接続をするために、図１に示すように保護層８５をパターニングすることができる。そして、フォトリソグラフィー技術及びエッチング技術によって第２封止層５６をパターニングすることにより蓋体５０が形成され、電子装置１００を製造することができる。
本実施形態の電子装置の製造方法によれば、空洞１を形成する包囲壁４０の少なくとも一部が、開口２２に埋込まれた電子装置を製造することができる。これにより、高い信頼性が確保された電子装置を製造することができる。また、本実施形態の電子装置の製造方法によれば、空洞１を形成する包囲壁４０の少なくとも一部が、開口２２に埋込まれた状態で空洞１内をリリースエッチングするので、エッチング時におけるエッチャントが、空
洞１以外の領域に漏れ出すことを十分に抑制することができる。これにより、少なくとも、リリースエッチングの時間管理におけるマージンを大きくとることができ、製造歩留りを高めることができる。
３．発振器
次に、本実施形態に係る電子装置が発振器である場合について、図面を参照しながら説明する。以下では、電子装置１００が発振器である場合について説明する。図２１は、本実施形態に係る電子装置（発振器）１００を示す回路図である。
発振器１００は、図２１に示すように、機能素子（具体的にはＭＥＭＳ振動子）２０と、反転増幅回路１１０と、を含む。
機能素子３０は、固定電極３２と電気的に接続された第１端子３０ａと、可動電極３４と電気的に接続された第２端子３０ｂと、を有している。機能素子３０の第１端子３０ａは、反転増幅回路１１０の入力端子１１０ａと少なくとも交流的に接続する。機能素子３０の第２端子３０ｂは、反転増幅回路１１０の出力端子１１０ｂと少なくとも交流的に接続する。
図示の例では、反転増幅回路１１０は、１つのインバーターから構成されているが、所望の発振条件が満たされるように、複数のインバーター（反転回路）や増幅回路を組み合わせて構成されていてもよい。
発振器１００は、反転増幅回路１１０に対する帰還抵抗を含んで構成されていてもよい。図２１に示す例では、反転増幅回路１１０の入力端子と出力端子とが抵抗１２０を介して接続されている。
発振器１００は、反転増幅回路１１０の入力端子１１０ａと基準電位（接地電位）との間に接続された第１キャパシター１３０と、反転増幅回路１１０の出力端子１１０ｂと基準電位（接地電位）との間に接続された第２キャパシター１３２と、を含んで構成されている。これにより、機能素子３０とキャパシター１３０，１３２とで共振回路を構成する発振回路とすることができる。電子装置１００は、この発振回路で得られた発振信号ｆを出力する。
発振器１００は、図２２に示すように、さらに、分周回路１４０を有していてもよい。分周回路１４０は、発振回路の出力信号Ｖoutを分周し、発振信号ｆを出力する。これにより、電子装置１００は、例えば、出力信号Ｖoutの周波数よりも低い周波数の出力信号を得ることができる。なお、反転増幅回路１１０、抵抗１２０、キャパシター１３０，１３２、および分周回路１４０は、例えば、図１に示す回路部７０を構成している。
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
本発明は、上述した実施形態に限定されるものではなく、さらに種々の変形が可能である。例えば、本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
１…空洞、１０…基板、１１…ＳＴＩ、１３…凹部、２０…下地層、２２…開口、３０…機能素子、３０ａ…第１端子、３０ｂ…第２端子、３２…固定電極、３３…犠牲層、３４…可動電極、４０…包囲壁、５０…蓋体、５２…貫通孔、５４…第１封止層、５６…第２封止層、６１…コンタクト、６２…配線、６３…ビア、６４…パッド、６９…ガードリング、７０…回路部、７２…トランジスター、７４…ゲート絶縁膜、７５…ゲート電極、７６…サイドウォール、７８…ソース又はドレイン領域、８０…層間絶縁層、８１…第１絶縁層、８２…第２絶縁層、８３…第３絶縁層、８５…保護層、９０…耐蝕層、１００，２００，３００…電子装置、Ａ１…第１領域、Ａ２…第２領域、１１０…反転増幅回路、１１０ａ…入力端子、１１０ｂ…出力端子、１２０…抵抗、１３０…第１キャパシター、１３２…第２キャパシター、１４０…分周回路

Claims (8)

  1. 基板と、開口を有し前記基板上に形成された下地層と、前記下地層上に設けられた機能素子と、前記機能素子を収容する空洞を形成する包囲壁であって、少なくとも一部が前記開口内に配置された包囲壁と、を含む、電子装置。
  2. 請求項１において、
    前記開口は、前記下地層を貫通しており、
    前記基板は、前記下地層の前記開口に対応する位置に凹部を有し、
    前記包囲壁の少なくとも一部は、前記凹部内に配置された、電子装置。
  3. 請求項１又は請求項２において、
    前記包囲壁の下面は、チタンを含む材質で形成された、電子装置。
  4. 請求項１ないし請求項３のいずれか１項において、
    前記包囲壁の下面は、凹凸を有する、電子装置。
  5. 基板上に下地層を形成する工程と、
    前記下地層の上に機能素子を形成する工程と、
    前記基板上にトランジスターを形成する工程と、
    前記機能素子及び前記トランジスターを覆う第１絶縁層を形成する工程と、
    前記第１絶縁層を覆う耐蝕層を形成する工程と、
    前記下地層上の前記耐蝕層を除去する工程と、
    前記耐蝕層及び前記第１絶縁層を覆う第２絶縁層を形成する工程と、
    前記第２絶縁層をエッチングして、前記トランジスター上の前記耐蝕層を露出させるとともに、前記第２絶縁層及び前記第１絶縁層をエッチングして、前記機能素子を少なくとも一部囲む形状で前記下地層を露出させる工程と、
    前記露出した耐蝕層をエッチングして、前記トランジスター上の前記第１絶縁層を露出させるとともに、前記露出した下地層をエッチングして前記下地層に開口を形成する工程と、
    前記トランジスター上の前記第１絶縁層を除去する工程と、
    前記トランジスター上及び前記開口に導電層を形成する工程と、
    を含む、電子装置の製造方法。
  6. 請求項５において、
    前記下地層に開口を形成する工程では、前記露出した下地層を貫通させ、
    前記開口に対応する位置の前記基板に凹部を形成する工程をさらに含み、
    前記トランジスター上及び前記開口に導電層を形成する工程において、前記凹部に前記導電層を形成する、電子装置の製造方法。
  7. 請求項５又は請求項６において、
    前記導電層を形成する工程は、チタン層を形成する工程を含む、電子装置の製造方法。
  8. 請求項１ないし請求項４に記載の電子装置は、発振器であって、前記機能素子を駆動する回路部をさらに含む、発振器。
JP2013068254A 2013-03-28 2013-03-28 電子装置及びその製造方法、並びに発振器 Withdrawn JP2014192435A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013068254A JP2014192435A (ja) 2013-03-28 2013-03-28 電子装置及びその製造方法、並びに発振器
KR20140030698A KR20140118771A (ko) 2013-03-28 2014-03-17 전자 장치 및 그의 제조 방법, 그리고 발진기
US14/219,694 US9190954B2 (en) 2013-03-28 2014-03-19 Electronic device, method for producing the same, and oscillator
CN201410123288.1A CN104071741A (zh) 2013-03-28 2014-03-28 电子装置及其制造方法、以及振荡器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013068254A JP2014192435A (ja) 2013-03-28 2013-03-28 電子装置及びその製造方法、並びに発振器

Publications (1)

Publication Number Publication Date
JP2014192435A true JP2014192435A (ja) 2014-10-06

Family

ID=51593408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013068254A Withdrawn JP2014192435A (ja) 2013-03-28 2013-03-28 電子装置及びその製造方法、並びに発振器

Country Status (4)

Country Link
US (1) US9190954B2 (ja)
JP (1) JP2014192435A (ja)
KR (1) KR20140118771A (ja)
CN (1) CN104071741A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997370B2 (en) 2015-07-29 2018-06-12 Seiko Epson Corporation Electronic apparatus, manufacturing method thereof, oscillator, electronic appliance, and mobile unit

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9018718B2 (en) * 2009-02-24 2015-04-28 Pixart Imaging Incorporation Micro-electro-mechanical-system device with guard ring and method for making same
JP2016099114A (ja) * 2014-11-18 2016-05-30 セイコーエプソン株式会社 電子デバイス、物理量センサー、圧力センサー、高度計、電子機器および移動体
US10199424B1 (en) * 2017-07-19 2019-02-05 Meridian Innovation Pte Ltd Thermoelectric-based infrared detector having a cavity and a MEMS structure defined by BEOL metals lines
CN113497536B (zh) * 2020-04-01 2022-10-18 中芯集成电路（宁波）有限公司 致动器及其形成方法、驱动方法、电子设备和成像模组

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010052086A (ja) * 2008-08-28 2010-03-11 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP2011182210A (ja) * 2010-03-02 2011-09-15 Seiko Epson Corp 電子装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102589A (ja) 1995-10-04 1997-04-15 Sony Corp キャパシタを有する半導体装置及び製造方法
JP2006297502A (ja) 2005-04-15 2006-11-02 Toshiba Corp 半導体装置及びその製造方法
US7923345B2 (en) 2005-12-22 2011-04-12 Nxp B.V. Methods relating to trench-based support structures for semiconductor devices
JP2008114354A (ja) * 2006-11-08 2008-05-22 Seiko Epson Corp 電子装置及びその製造方法
US7994594B2 (en) 2007-03-15 2011-08-09 Seiko Epson Corporation Electronic device, resonator, oscillator and method for manufacturing electronic device
JP4386086B2 (ja) 2007-03-15 2009-12-16 セイコーエプソン株式会社 電子装置及びその製造方法
JP2009038732A (ja) * 2007-08-03 2009-02-19 Panasonic Corp 電子部品とその製造方法及び該電子部品を備える電子装置
JP2009083018A (ja) 2007-09-28 2009-04-23 Fujitsu Ltd マイクロ構造体製造方法
JP2009164372A (ja) 2008-01-08 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
JP2009272477A (ja) * 2008-05-08 2009-11-19 Rohm Co Ltd Ｍｅｍｓセンサおよびその製造方法
JP2010162629A (ja) 2009-01-14 2010-07-29 Seiko Epson Corp Ｍｅｍｓデバイスの製造方法
US8754529B2 (en) * 2011-03-28 2014-06-17 Miradia, Inc. MEMS device with simplified electrical conducting paths
WO2013061313A1 (en) * 2011-10-28 2013-05-02 Stmicroelectronics S.R.L. Method for manufacturing a protective layer against hf etching, semiconductor device provided with the protective layer and method for manufacturing the semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010052086A (ja) * 2008-08-28 2010-03-11 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP2011182210A (ja) * 2010-03-02 2011-09-15 Seiko Epson Corp 電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997370B2 (en) 2015-07-29 2018-06-12 Seiko Epson Corporation Electronic apparatus, manufacturing method thereof, oscillator, electronic appliance, and mobile unit

Also Published As

Publication number Publication date
CN104071741A (zh) 2014-10-01
US9190954B2 (en) 2015-11-17
US20140292430A1 (en) 2014-10-02
KR20140118771A (ko) 2014-10-08

Similar Documents

Publication Publication Date Title
US8912031B2 (en) Electronic device, electronic apparatus, and method of manufacturing electronic device
US8796845B2 (en) Electronic device covered by multiple layers and method for manufacturing electronic device
US9190954B2 (en) Electronic device, method for producing the same, and oscillator
JP2014086447A (ja) 電子装置及びその製造方法
JP4069028B2 (ja) 貫通電極付き基板、その製造方法及び電子デバイス
JP2010074523A (ja) 犠牲層のエッチング方法、ｍｅｍｓデバイスの製造方法およびｍｅｍｓデバイス
US20130200957A1 (en) Mems oscillator and manufacturing method thereof
JP2014192798A (ja) 電子装置及びその製造方法、並びに発振器
JP2011218463A (ja) 電子装置の製造方法
JP4285604B2 (ja) 貫通電極付き基板、その製造方法及び電子デバイス
JP6060569B2 (ja) 電子装置の製造方法
JP2011177824A (ja) 電子装置の製造方法
JP5773153B2 (ja) 電子装置およびその製造方法、並びに発振器
JP2011182210A (ja) 電子装置
JP6331551B2 (ja) Ｍｅｍｓデバイス
JP2014073551A (ja) 電子装置および電子装置の製造方法
JP2009054645A (ja) 半導体装置
JP2014120598A (ja) 電子装置及びその製造方法
JP2019087768A (ja) 半導体装置
JP2013058525A (ja) 半導体装置、及びその製造方法
JP2011177846A (ja) 電子装置
JP2013031907A (ja) 電子装置およびその製造方法、並びに発振器
JP2015159455A (ja) 電子装置の製造方法
JP2014037032A (ja) 電子装置およびその製造方法
JP2013131887A (ja) Ｍｅｍｓ振動子の製造方法および電子装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151119

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160610

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20170208