CN110610944A - 垂直存储器装置及其制造方法 - Google Patents

垂直存储器装置及其制造方法 Download PDF

Info

Publication number
CN110610944A
CN110610944A CN201910289024.6A CN201910289024A CN110610944A CN 110610944 A CN110610944 A CN 110610944A CN 201910289024 A CN201910289024 A CN 201910289024A CN 110610944 A CN110610944 A CN 110610944A
Authority
CN
China
Prior art keywords
channel
substrate
memory device
epitaxial layer
vertical memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910289024.6A
Other languages
English (en)
Other versions
CN110610944B (zh
Inventor
尹壮根
李载惪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110610944A publication Critical patent/CN110610944A/zh
Application granted granted Critical
Publication of CN110610944B publication Critical patent/CN110610944B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42352—Gate electrodes for transistors with charge trapping gate insulator with the gate at least partly formed in a trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种垂直存储器装置及其制造方法，所述垂直存储器装置包括：基底，具有沟槽结构；栅电极，位于基底上，栅电极在与基底的上表面基本垂直的第一方向上彼此分隔开；沟道，所述沟道包括竖直部分和水平部分，竖直部分沿第一方向延伸穿过栅电极，水平部分在沟槽结构中在与基底的上表面基本平行的第二方向上延伸，水平部分连接竖直部分；外延层，位于基底的第一部分上并且连接到沟道的水平部分，基底的第一部分沿第二方向与栅电极的端部相邻。

Description

垂直存储器装置及其制造方法
于2018年6月15日在韩国知识产权局(KIPO)提交的第10-2018-0068742号且名称为“垂直存储器装置及其制造方法”的韩国专利申请通过引用全部包含于此。
技术领域
示例实施例涉及垂直存储器装置及其制造方法。
背景技术
为了在VNAND闪存装置中将沟道连接到基底，在形成沟道孔之后，可以在沟道孔的内壁上沉积氧化物-氮化物-氧化物(ONO)层，并且可以利用分隔件来去除ONO层的一部分以暴露基底的上表面。然而，沟道孔需要具有大的宽度以充分暴露基底的上表面。
发明内容
根据示例实施例，提供了一种垂直存储器装置。所述垂直存储器装置可以包括：栅电极，位于其上形成有沟槽结构的基底上，栅电极在与基底的上表面基本垂直的第一方向上彼此分隔开；沟道，所述沟道包括竖直部分和水平部分，竖直部分在基底上沿第一方向延伸穿过栅电极，水平部分在沟槽结构中在与基底的上表面基本平行的第二方向上延伸以连接到竖直部分；以及外延层，位于基底的与栅电极的在第二方向上的相对端部中的每个相邻的第一部分上，外延层连接到沟道的水平部分。
根据示例实施例，提供了一种垂直存储器装置。所述垂直存储器装置可以包括：蚀刻停止层，位于基底上；沟道，所述沟道包括板、竖直部分和水平部分，板位于蚀刻停止层上，竖直部分中的每个可以在与基底的上表面基本垂直的第一方向上从板向上延伸，竖直部分在与基底的上表面基本平行而且彼此正交的第二方向和第三方向中的每个方向上布置，水平部分中的每个可以从板沿第三方向延伸；栅电极，在沟道的板上沿第一方向彼此分隔开，栅电极中的每个围绕沟道的竖直部分；以及外延层，在基底上沿第二方向延伸并且接触沟道的水平部分的在第三方向上的端部。
根据示例实施例，提供了一种垂直存储器装置。所述垂直存储器装置可以包括：栅电极，在基底上沿与基底的上表面基本垂直的第一方向彼此分隔开，栅电极中的每个在与基底的上表面基本平行的第二方向上延伸；沟道，所述沟道包括竖直部分和水平部分，竖直部分在基底上沿第一方向延伸穿过栅电极，水平部分在与基底的上表面基本平行而且与第二方向交叉的第三方向上从竖直部分的端部延伸到基底的在第一方向上不与栅电极叠置的第一部分；以及外延层，位于基底的第一部分上，外延层接触沟道的水平部分。沟道的水平部分的上部和外延层形成源区，并且沟道的水平部分的下部可以通过外延层的下部连接到基底。
根据示例实施例，提供了一种垂直存储器装置。所述垂直存储器装置可以包括：栅电极，位于其上形成有沟槽结构的基底上，栅电极在与基底的上表面基本垂直的第一方向上彼此分隔开；沟道，所述沟道包括竖直部分和水平部分，竖直部分在基底上沿第一方向延伸穿过栅电极，水平部分在基底的沟槽结构中在与基底的上表面基本平行的第二方向上延伸以连接到竖直部分；半导体层，位于基底的与栅电极的在第二方向上的相对端部中的每个相邻的第一部分上，半导体层连接到沟道的水平部分。
根据示例实施例，提供了一种垂直存储器装置。所述垂直存储器装置可以包括：栅电极，在基底上沿与基底的上表面基本垂直的第一方向彼此分隔开，栅电极中的每个在与基底的上表面基本平行的第二方向上延伸；沟道，延伸穿过栅电极；以及外延层，沿第二方向在基底的一部分上延伸以连接到沟道，基底的所述一部分与栅电极的在第三方向上的相对端部中的每个相邻，第三方向与基底的上表面基本平行并且与第二方向交叉，外延层具有在第二方向上不是平坦的而是弯曲的上表面。
根据示例实施例，提供了一种制造垂直存储器装置的方法。所述方法可以包括：在基底上形成填充沟槽结构的第一牺牲图案；在基底和第一牺牲图案上形成模具，所述模具包括在与基底的上表面基本垂直的第一方向上交替且重复地堆叠的绝缘层和第二牺牲层；形成延伸穿过模具的沟道孔以暴露第一牺牲图案；去除通过沟道孔暴露的第一牺牲图案以形成与沟槽结构对应的间隙；形成在沟道孔中的沟道和间隙；部分地去除模具以暴露部分沟道；在沟道的暴露部分上形成外延层，以连接沟道和基底；将杂质注入到外延层的一部分中以形成源区；以及用栅电极代替第二牺牲层。
根据示例实施例，提供了一种制造垂直存储器装置的方法。所述方法可以包括：在基底上形成蚀刻停止层；在蚀刻停止层上形成绝缘中间层，绝缘中间层在其中包含第一牺牲图案；在绝缘中间层和第一牺牲图案上形成模具，所述模具包括在与基底的上表面基本垂直的第一方向上交替且重复地堆叠的绝缘层和第二牺牲层；形成延伸穿过模具的沟道孔以暴露第一牺牲图案；去除通过沟道孔暴露的第一牺牲图案以形成间隙；形成在沟道孔中的沟道和间隙；形成延伸穿过模具和沟道的开口以暴露沟道的一端和蚀刻停止层的一部分；去除蚀刻停止层的暴露部分以暴露基底的上表面；以及在基底的暴露的上表面上形成外延层以连接沟道和基底。
根据示例实施例，提供了一种制造垂直存储器装置的方法。所述方法可以包括：形成延伸穿过基底的上部的第一牺牲图案，所述第一牺牲图案包括第一延伸部分和连接到第一延伸部分的第二延伸部分；在基底和第一牺牲图案上形成模具，所述模具包括在与基底的上表面基本垂直的第一方向上交替且重复地堆叠的绝缘层和第二牺牲层；形成延伸通过模具的沟道孔以暴露第一牺牲图案；去除通过沟道孔暴露的第一牺牲图案以形成分别与第一牺牲图案的第一延伸部分和第二延伸部分对应的第一间隙和第二间隙；在沟道孔以及第一间隙和第二间隙中顺序地形成电荷存储结构和沟道；部分地去除模具以形成开口以暴露电荷存储结构的在第二间隙中的部分；去除通过开口暴露的电荷存储结构的所述部分以暴露沟道的一部分；形成外延层以覆盖沟道的暴露部分并接触基底；以及将杂质注入到外延层的一部分中以形成源区。
附图说明
通过参照附图详细描述示例性实施例，特征对于本领域技术人员将变得明显，在附图中：
图1示出了根据示例实施例的垂直存储器装置的透视图；
图2示出了沿着图1的线A-A'截取的剖视图；
图3示出了图2的区域X的放大剖视图；
图4示出了图1的区域Y的侧视图；
图5至图21示出了根据示例实施例的制造垂直存储器装置的方法中的各阶段的透视图、剖视图和侧视图；
图22和图23示出了根据示例实施例的图1的区域Y的侧视图；
图24示出了根据示例实施例的垂直存储器装置的透视图；
图25示出了沿着图24的线A-A'截取的剖视图；
图26示出了图24的区域Y的侧视图；
图27至图30示出了根据示例实施例的制造垂直存储器装置的方法中的各阶段的透视图；
图31示出了根据示例实施例的垂直存储器装置的透视图；
图32至图39示出了根据示例实施例的制造垂直存储器装置的方法中使用的第一牺牲图案的布局的平面图；
图40示出了根据示例实施例的垂直存储器装置的透视图；
图41示出了沿着图40的线A-A'截取的剖视图；
图42示出了根据示例实施例的垂直存储器装置的透视图；
图43示出了沿着图42的线A-A'截取的剖视图；
图44至图47示出了根据示例实施例的制造垂直存储器装置的方法中的各阶段的透视图；
图48示出了根据示例实施例的垂直存储器装置的透视图；
图49示出了沿着图48的线A-A'截取的剖视图；以及
图50示出了图48的区域Y的侧视图。
具体实施方式
在下文中将参照附图更充分地描述根据示例实施例的垂直存储器装置以及制造垂直存储器装置的方法。
图1是示出根据示例实施例的垂直存储器装置的透视图，图2是沿着图1的线A-A'截取的剖视图，图3是图2的区域X的放大剖视图，图4是图1的区域Y的侧视图。要注意的是，图1的线A-A'与第二间隙174中的元件226相交，这在图2中示出。
在下文中，与基底的上表面基本垂直的方向被定义为第一方向，与基底的上表面基本平行的水平方向中的彼此交叉的两个方向被分别定义为第二方向和第三方向。在示例实施例中，第二方向和第三方向可以彼此正交。
参照图1至图4，垂直存储器装置可以包括在基底100上的栅电极结构、电荷存储结构210、沟道220、第一外延层300和共源极线(CSL)350。垂直存储器装置还可以包括绝缘图案155、填充图案230、覆盖图案250、第二阻挡图案320、分隔件340和第一绝缘中间层260。
基底100可以包括半导体材料，例如，硅、锗、硅锗等，或者第III族-第V族化合物，例如，GaP、GaAs、GaSb等。在示例实施例中，基底100可以是绝缘体上硅(SOI)基底，或绝缘体上锗(GOI)基底。
栅电极结构可以包括分别位于多个水平处的多个栅电极，所述多个栅电极可以在基底100上沿第一方向彼此分隔开。绝缘图案155可以在对应水平处置于栅电极之间。栅电极结构可以沿第二方向延伸，多个栅电极结构可以形成为通过沿第二方向延伸的第一开口270沿第三方向彼此分隔开。也就是说，在同一水平处沿第二方向延伸的栅电极中的每个可以通过第一开口270彼此分隔开。
栅电极中的每个可以包括栅极导电图案330和阻断图案，所述阻断图案覆盖栅极导电图案330的上表面和下表面以及侧壁。栅极导电图案330可以包括例如钨、钛、钽、铂等的低电阻金属，阻断图案可以包括例如氮化钛、氮化钽等的金属氮化物。绝缘图案155可以包括例如氧化硅的氧化物。例如，如图1中所示，多个栅极导电图案330和多个绝缘图案155可以沿第一方向交替地堆叠在基底100上。
栅电极中的每个的上表面和下表面以及侧壁可以被第二阻挡图案320覆盖。尽管未示出，但是第二阻挡图案320可以覆盖绝缘图案155中的每个的与第一开口270相邻的侧壁。第二阻挡图案320可以包括例如氧化铝、氧化铪等的金属氧化物。
栅电极结构中的每个可以包括在基底100上沿第一方向顺序地堆叠的第一栅电极410、多个第二栅电极420和至少一个第三栅电极430。
图1和图2示出了位于一个水平处的第一栅电极410、位于对应的四个水平处的第二栅电极420以及位于对应的两个水平处的第三栅电极430。然而，实施例不限于此。例如，第一栅电极410可以分别形成在两个水平处，第二栅电极420可以分别形成在多于五个水平处。
在示例实施例中，第一栅电极410可以用作地选择线(GSL)、第二栅电极420可以用作字线、第三栅电极430可以用作串选择线(SSL)。第一栅电极410以及/或者与第三栅电极430相邻的一个或多个第二栅电极420可以用作虚设字线。
电荷存储结构210和沟道220可以如图2中所示形成在沟道孔170中，沟道孔170在基底100上沿第一方向延伸穿过栅电极结构和绝缘图案155。在基底100的上部处沿第二方向延伸的第一间隙172可以如图2中所示连接到例如沟道孔170的底部，在基底100的上部处沿第三方向延伸的第二间隙174可以连接到第一间隙172。
多个沟道孔170可以形成在第二方向和第三方向中的每个方向上。例如，如图1和图2中所示，在多个沟道孔170可以例如以矩阵或之字形图案布置成在第二方向和第三方向上彼此分隔开的同时，每个沟道孔170可以沿第一方向延伸，例如，以具有中空圆柱的形状。可以限定沿第二方向包括多个沟道孔170的沟道孔列，并且可以限定沿第三方向包括多个沟道孔列的沟道孔阵列。对应沟道孔170中的沟道220还可以分别限定与沟道孔列对应的沟道列和与沟道孔阵列对应的沟道阵列。在图1中，示出了包括第一沟道列至第四沟道列220a、220b、220c和220d的沟道阵列。
在示例实施例中，第一间隙172可以连接到位于其上的多个沟道孔170，例如，第一间隙172可以沿第二方向延伸以与多个沟道孔170中的每个的底部叠置并连接到多个沟道孔170中的每个的底部。多个第二间隙174可以沿第二方向形成以在同一水平处连接到第一间隙172，例如，多个第二间隙174可以沿第三方向延伸并且沿第二方向彼此分隔开(图1)。
在示例实施例中，如图2中所示，沟道220可以包括在沟道孔170中沿第一方向延伸的竖直部分222、在第一间隙172中从竖直部分222沿第二方向延伸的板224以及在第二间隙174中从板224沿第三方向延伸的水平部分226。例如，如图2中所示，竖直部分222可以沿第一方向连续地覆盖每个沟道孔170的内壁，而板224可以在第一间隙172中从每个沟道孔170的竖直部分222连续地延伸以沿第二方向延伸，例如，沿第二方向朝向相邻的沟道孔170延伸。如图2中进一步所示，板224的与第一开口270相邻的部分可以形成为沿第三方向延伸，例如，沿第三方向朝向相邻的第二间隙174延伸，使得对应的第二间隙174中的水平部分226沿第三方向延伸到第一间隙172中以与板224连接，并且板224可被认为被包括在水平部分226中，例如，水平部分226与板224组合(通过图2中的虚线)。
第一间隙172可以沿第三方向具有第一宽度W1，并且第二间隙174中的每个可以沿第二方向具有比第一宽度W1小的第二宽度W2。
如图2中所示，在示例实施例中，电荷存储结构210、沟道220的竖直部分222和填充图案230可以从沟道孔170的内壁朝向内部(例如，沟道孔170的中心)顺序地堆叠。此外，电荷存储结构210、沟道220的板224、填充图案230和第一气隙240可以从第一间隙172的内壁朝向内部(例如，第一间隙172的中心)顺序地堆叠(图1)。电荷存储结构210和沟道220的水平部分226可以从每个第二间隙174的下表面顺序地堆叠(图1)。然而，第一外延层300可以进一步形成在每个第二间隙174中。也就是说，如下面将更详细描述的，沟道220的水平部分226的上表面可以被第一外延层300的第一部分290覆盖，并且电荷存储结构210和沟道220的水平部分226的沿第二方向的相对侧壁可以被第一外延层300的第二部分295覆盖。
在示例实施例中，如图3中所示，电荷存储结构210可以包括顺序地堆叠的第一阻挡图案180、电荷存储图案190和隧道绝缘图案200。第一阻挡图案180、电荷存储图案190和隧道绝缘图案200可以分别包括例如氧化硅、氮化硅和氧化硅。
沟道220可以包括例如未掺杂的多晶硅或轻掺杂有N型或P型杂质的多晶硅。填充图案230可以包括例如氧化硅的氧化物。
覆盖图案250可以接触填充图案230、沟道220和电荷存储结构210的上表面，并且可以包括例如掺杂有N型或P型杂质的多晶硅。
第一绝缘中间层260(见图2)可以形成在覆盖图案250上和绝缘图案155中的最上面的一个绝缘图案155上。第一绝缘中间层260可以包括例如氧化硅的氧化物。
第一外延层300可以包括第一部分290和第二部分295。第一部分290可以形成在每个第二间隙174中的沟道220的水平部分226上，并且还可以在基底100的与沟道220的水平部分226相邻的部分上沿第二方向在第一开口270下方延伸。第二部分295覆盖顺序地堆叠在每个第二间隙174中的电荷存储结构210和沟道220的水平部分226的沿第二方向的相对侧壁。也就是说，第一外延层300的第一部分290可以在基底100的上表面上和水平部分226的上表面上沿第二方向延伸(例如，连续地延伸)，第一外延层300的第二部分295可以从第一部分290沿第一方向向下地延伸到第二间隙174中。
在示例实施例中，第一外延层300可以具有上表面，该上表面可以在第二方向上不是平坦的而是弯曲的。在一个实施例中，第一外延层300的在沟道220的水平部分226的上表面上的部分可以低于第一外延层300的在基底100的上表面上的部分，然而，实施例不限于此。第一外延层300可以包括半导体材料，例如，单晶硅和/或多晶硅，因此也可以称为第一半导体层。
在其它实施例中，第一外延层300可以利用包括金属或金属硅化物的层来代替，而并非使用半导体材料。也就是说，可以形成金属层和/或金属硅化物层，而不是包括单晶硅和/或多晶硅的第一外延层300。
沟道220的在第二间隙174中的部分(即，沟道220的水平部分226)可以通过第一外延层300连接到基底100的沿第二方向与沟道220的水平部分226分隔开的部分。
在示例实施例中，第一外延层300的上部(即，第二部分295的上部和第一部分290)可以掺杂有杂质，沟道220的水平部分226的上部和基底100的上部(可以沿第二方向与第一外延层300的第二部分295的上部相邻)也可以掺杂有杂质。因此，第一源区310可以形成在第一外延层300的上部、沟道220的水平部分226的上部和基底100的上部处(例如，第一源区310的边界在图1-2中用虚线表示)。在一个实施例中，根据第一外延层300的上表面的轮廓，第一源区310的下表面的轮廓也可以具有可以不是平坦的而是弯曲的形状。杂质可以包括例如N型或P型杂质。
在示例实施例中，CSL 350可以在第一开口270中沿第二方向延伸，并且分隔件340可以形成在CSL 350的沿第三方向的每个相对侧壁上。在示例实施例中，CSL 350的下表面可以接触第一外延层300的上表面，并且因此可以电连接到第一源区310。CSL 350可以包括金属、金属氮化物和/或金属硅化物，并且分隔件340可以包括例如氧化硅的氧化物。
在根据示例实施例的垂直存储器装置中，沟道220可以包括竖直部分222和水平部分226，竖直部分222沿第一方向延伸穿过栅电极，水平部分226可以通过板224与竖直部分222连接并且可以形成在基底100上以沿第三方向延伸。沟道220的水平部分226的在第一方向上不与栅电极叠置的部分(例如，由第一外延层300围绕的第二间隙174中的部分)的下侧壁可以通过第一外延层300的第二部分295而连接到基底100。沟道220的水平部分226的上部可以接触第一外延层300的第一部分290以形成第一源区310(例如，图4中的水平部分226的在虚线上方的部分)，并且可以电连接到上层的CSL350。
沟道220可以不通过其竖直部分222直接连接到基底100，而是可以通过其水平部分226和第一外延层300连接到基底100。因此，沟道220的竖直部分222和围绕其外侧壁的电荷存储结构210设置在沟道孔170中，所述沟道孔170可以不具有大的尺寸，从而垂直存储器装置可以具有改善的集成度。这将在下面参照制造垂直存储器装置的方法详细描述。
图5至图21是示出根据示例实施例的制造垂直存储器装置的方法中阶段的透视图、剖视图和侧视图。具体地，图5至图7、图9、图12、图14、图17和图20是透视图，图8、图10、图13、图15、图18和图21是沿各个对应透视图的线A-A'截取的剖视图，图11是图10的区域X的放大剖视图，图16和图19是各个对应透视图的区域Y的侧视图。
参照图5，可以在基底100上形成沟槽结构120。在示例实施例中，沟槽结构120可以包括沿第二方向延伸的第一沟槽110和多个第二沟槽115，多个第二沟槽115可以沿第三方向延伸以连接到第一沟槽110并且可以沿第二方向彼此分隔开。例如，如图5中所示，第一沟槽110可以在平面图中具有在第二方向和第三方向上延伸的四边形(例如，矩形)形状，多个第二沟槽115可以与第一沟槽110流体连通并且沿第一沟槽110的相对侧对齐。
参照图6，可以在基底100上的沟槽结构120中形成第一牺牲图案140。可以通过在基底100上形成第一牺牲层以(例如，完全地)填充沟槽结构120并且将第一牺牲层平坦化直到可以暴露基底100的上表面来形成第一牺牲图案140。第一牺牲层可以包括例如硅锗(SiGe)，平坦化工艺可以包括例如化学机械抛光(CMP)工艺和/或回蚀工艺。
在示例实施例中，第一牺牲图案140可以分别包括第一沟槽110中的第一延伸部分130和第二沟槽115中的第二延伸部分135。第一延伸部分130和第二延伸部分135可以分别在第二方向和第三方向上延伸。
参照图7和图8，可以将绝缘层150和第二牺牲层160沿第一方向交替地和重复地堆叠在(例如，整个)基底100和第一牺牲图案140上以形成模具。在示例实施例中，绝缘层150可以包括例如氧化硅的氧化物，第二牺牲层160可以包括相对于绝缘层150具有高蚀刻选择性的材料，例如，诸如氮化硅的氮化物。可以通过例如化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺等来形成绝缘层150和第二牺牲层160。
在绝缘层150的最上面的一个绝缘层150上形成第一掩模之后，可以将第一掩模用作蚀刻掩模通过干蚀刻工艺穿过模具形成沟道孔170，以暴露第一牺牲图案140的第一延伸部分130的上表面。可以在第二方向和第三方向中的每个方向上形成多个沟道孔170，并且因此可以通过沟道孔170限定沟道孔列和沟道孔阵列。图7示出了包括沿第三方向顺序地布置的第一沟道孔列至第四沟道孔列170a、170b、170c和170d的沟道孔阵列，然而，实施例不限于此。可以去除第一掩模。
参照图9至图12，可以去除第一牺牲图案140的通过沟道孔170暴露的第一延伸部分130和第一牺牲图案140的与第一延伸部分130连接的第二延伸部分135，以分别形成第一间隙172和第二间隙174。例如，参照图7，可以完全地去除第一延伸部分130和第二延伸部分135以形成连接的开口(例如，由连接的开口组成的一个腔)来替代第一延伸部分130和第二延伸部分135，因此，开口限定在基底100与最下面的绝缘层150之间，并且互连而且与沟道孔170的底部流体连通。在示例实施例中，去除工艺可以包括湿法蚀刻工艺，例如，使用下述蚀刻剂，该蚀刻剂相对于基底100和绝缘层150的材料具有较高的第一牺牲图案140的材料的蚀刻速率。第一间隙172(替代第一延伸部分130)可以沿第三方向具有第一宽度W1，第二间隙174(替代第二延伸部分135)中的每个可以沿第二方向具有比第一宽度W1小的第二宽度W2。
可以在沟道孔170以及第一间隙172和第二间隙174中(例如，经由沉积)依次形成第一电荷存储结构210、沟道220和填充图案230。详细地，可以在沟道孔170的侧壁、第一间隙172和第二间隙174的内壁以及绝缘层150中的最上面的一个绝缘层150的上表面上顺序地形成电荷存储结构层和沟道层，可以在沟道层的内壁上形成填充层以填充沟道孔170的剩余的部分，并且可以对填充层、沟道层和电荷存储结构层进行平坦化，直到可以使绝缘层150中的最上面的一个绝缘层150的上表面暴露。
在示例实施例中，电荷存储结构层、沟道层和填充层可以填充沟道孔170，然而，它们可以不填充具有第一宽度W1的第一间隙172。因此，可以在第一间隙172的中心部分处形成第一气隙240。具有比第一宽度W1小的第二宽度W2的第二间隙174可以仅填充电荷存储结构层和沟道层。
因此，可以从沟道孔170的侧壁朝向其内部顺序地堆叠电荷存储结构210、沟道220和填充图案230，可以从第一间隙172的内壁向其内部顺序地堆叠电荷存储结构210、沟道220和填充图案230，并且可以从第二间隙174的内壁朝向其内部顺序地堆叠电荷存储结构210和沟道220。
由于在其中形成有沟道220的沟道孔170可以限定沟道孔列和沟道孔阵列，所以在沟道孔170中的沟道220也可以分别限定沟道列和沟道阵列。因此，图9示出了沟道阵列包括第一沟道列至第四沟道列220a、220b、220c和220d。
在下文中，沟道220的在沟道孔170中的部分被称为沟道220的竖直部分222，沟道220的在第一间隙172中部分被称为沟道220的板224，沟道220的在第二间隙174中的部分被称为沟道220的水平部分226。
在示例实施例中，电荷存储结构210可以包括顺序地堆叠的第一阻挡图案180、电荷存储图案190和隧道绝缘图案200(见图11)。
参照图12和图13，可以去除填充图案230、沟道220和电荷存储结构210的上部以形成凹进。可以在绝缘层150(见图10)中的最上面的一个绝缘层150上形成覆盖层以填充凹陷，并且可以将覆盖层平坦化直到可以暴露绝缘层150中的最上面的一个绝缘层150的上表面以形成覆盖图案250。
在绝缘层150中的最上面的一个绝缘层150和覆盖图案250上形成第一绝缘中间层260之后，可以执行使用第二掩模的干蚀刻工艺以穿过第一绝缘中间层260和模具形成第一开口270，第一开口270可以暴露基底100的上表面和电荷存储结构210的在每个第二间隙174中的部分的上表面。
在示例实施例中，第一开口270可以沿第二方向延伸，可以沿第三方向形成多个第一开口270。在形成第一开口270时，可以将绝缘层150转换成沿第二方向延伸的绝缘图案155，并且可以将第二牺牲层160转换成沿第二方向延伸的第二牺牲图案165。在示例实施例中，第一开口270可以在第一方向上仅与第二间隙174叠置，并且可以不与第一间隙172叠置(图12)。
如图12中所示，可以去除电荷存储结构210的被第一开口270暴露的部分，以形成使沟道220的在每个第二间隙174中的部分的上表面和侧壁(即，沟道220(鳍沟道)的水平部分226的上表面和侧壁)暴露的第三间隙280。在第三间隙280中的电荷存储结构210的位于沟道220的水平部分226下面的部分可以不被去除而可以保留。
参照图14至图16，可以将基底100的通过第一开口270暴露的上表面和沟道220的水平部分226的通过第三间隙280暴露的部分用作种子来执行选择性外延生长(SEG)工艺以形成第一外延层300。
因此，第一外延层300可以填充第三间隙280，并且可以在基底100的上表面上和沟道220的水平部分226的上表面上生长以沿第二方向延伸。在下文中，第一外延层300的在基底100的上表面和沟道220的水平部分226的上表面上沿第二方向延伸的部分可被称为第一部分290，第一外延层300的从其第一部分290沿第一方向向下延伸以填充第三间隙280的部分可被称为第二部分295。
根据基底100和沟道220的水平部分226的可以作为种子使用的材料和高度，第一外延层300的上表面可以沿第二方向具有不均匀的高度。因此，第一外延层300可以具有可以在第二方向上不是平坦的而是弯曲的上表面。例如，第一外延层300的在沟道220的水平部分226的上表面上的部分可以沿第一方向比第一外延层300的在基底100的上表面上的部分低(例如，薄)。然而，实施例不限于此。
当形成第一外延层300时，沟道220的位于第二间隙174中的部分(即，沟道220的水平部分226)可以连接到基底100的沿第二方向与沟道220的水平部分226被第三间隙280分隔开的部分。
然而，在一些实施例中，替代通过SEG工艺来形成第一外延层300，可以执行用于沉积包括金属和/或金属硅化物的层的工艺以在沟道220的水平部分226上形成金属层和/或金属硅化物层以填充第三间隙280。
参照图17和图19，可以将杂质注入第一外延层300的一部分中以形成第一源区310。
在示例实施例中，可以将杂质注入到第一外延层300的上部中(即，注入到第一外延层300的第一部分290和第一外延层300的第二部分295的上部中)(例如，以形成鳍沟道的源交叉顶部)。也可以将杂质注入到沟道220的水平部分226的上部和基底100的上部(可以沿第二方向与第一外延层300的第二部分295的上部相邻)中。因此，可以在第一外延层300的上部、沟道220的水平部分226的上部和基底100的上部处形成第一源区310。因此，根据第一外延层300的上表面的轮廓，第一源区310的下表面的轮廓也可以具有可以不是平坦的而是弯曲的形状。
在其它实施例中，可以在将要在后面描述的形成栅电极的工艺之后形成第一源区310。
参照图20和图21，可以去除其侧壁被第一开口270暴露的第二牺牲图案165以形成第四间隙，可以在第四间隙中形成第二阻挡图案320和栅极导电图案330。在示例实施例中，可以通过使用包括磷酸或硫酸的蚀刻剂的湿蚀刻工艺去除被第一开口270暴露的第二牺牲图案165。
在示例实施例中，在第一阻挡图案180(见图11)的被第四间隙暴露的外侧壁、第四间隙的内壁、绝缘图案155的表面和第一绝缘中间层260的上表面上形成第二阻挡层之后，可以在第二阻挡层上形成栅极导电层以填充第四间隙的剩余部分。可以部分地去除栅极导电层和第二阻挡层以分别在第四间隙中形成栅极导电图案330和第二阻挡图案320。
在示例实施例中，可以通过湿蚀刻工艺部分地去除栅极导电层和第二阻挡层，并且可以形成栅极导电图案330和第二阻挡图案320以部分地或完全地填充第四间隙。在一个实施例中，可以不仅在第四间隙中形成第二阻挡图案320，而且还可以在绝缘图案155的被第一开口270暴露的侧壁上形成第二阻挡图案320。
还可以在第二阻挡图案320与栅极导电图案330之间形成阻断图案，并且栅极导电图案330和阻断图案可以形成栅电极。在示例实施例中，栅电极可以沿第二方向延伸，可以沿第三方向形成多个栅电极。
在示例实施例中，可以分别在沿第一方向彼此分隔开的多个台阶处形成栅电极，并且位于多个台阶处的栅电极可以形成栅电极结构。栅电极结构可以包括从基底100的上表面沿第一方向顺序地堆叠的至少一个第一栅电极410、多个第二栅电极420和至少一个第三栅电极430。形成有第一栅电极至第三栅电极410、420和430的台阶的数量可以根据第二牺牲图案165的台阶的数量而变化。
再次参照图1至图4，在第一开口270的侧壁、第一外延层300的上表面和第一绝缘中间层260的上表面上形成分隔件层之后，可以对分隔件层进行各向异性蚀刻以在第一开口270的侧壁上形成分隔件340。
在分隔件340和第一绝缘中间层260上形成导电层以填充第一开口270的剩余部分之后，可以对该导电层进行平坦化，直到可以暴露第一绝缘中间层260的上表面，并且可以形成共源极线(CSL)350。在示例实施例中，CSL350可以沿第一方向延伸，并且也可以沿第二方向延伸。可以进一步形成上绝缘中间层、接触塞和上布线以完成垂直存储器装置的制造。
如上所述，可以通过延伸穿过模具并且连接到第一间隙172和第二间隙174的沟道孔170来去除填充位于基底100的上部处的沟槽结构120的第一牺牲图案140，并且可以在沟道孔170以及第一间隙172和第二间隙174中形成电荷存储结构210和沟道220(以填充通过去除第一牺牲图案140而在其中形成的空腔)。另外，在去除电荷存储结构210的在第二间隙174中被第一开口270暴露的部分以形成使沟道220的水平部分226暴露的第三间隙280之后，可以执行SEG工艺以形成填充第三间隙280的可以将沟道220连接到基底100的第一外延层300。
因此，不需要使用额外的分隔件来部分地去除沟道孔170中的电荷存储结构210以暴露基底100的上表面，使得沟道220可以接触基底100的暴露的上表面。因此，沟道孔170可以不形成为大尺寸，而使沟道220可以良好地连接到基底100，并且垂直存储器装置可以具有高的集成度。
第一外延层300的上部、沟道220的水平部分226的上部和基底100的上部可以掺杂有杂质以用作第一源区310，并且可以电连接到位于第一源区310上的CSL 350。也就是说，沟道220的水平部分226的上部可以连接到CSL 350，沟道220的水平部分226的下部可以连接到基底100。
图22和图23是根据示例实施例的示出垂直存储器装置的图1的区域Y的侧视图。此垂直存储器装置除了在第二间隙174中的结构之外，可以与参照图1至图4描述的垂直存储器装置基本相同或相似。因此，同样的附图标记指示同样的元件，这里省略它们的详细描述。
参照图22，第二间隙174可以沿第二方向具有第三宽度W3，第三宽度W3可以比第二宽度W2大。因此，不仅顺序堆叠的电荷存储结构210和沟道220可以形成在第二间隙174中，填充图案230也可以形成在由沟道220形成的内部空间中。然而，可以通过将杂质掺杂到第一外延层300的上部、沟道220的水平部分226的上部和基底100的上部中而形成的第一源区310可以不形成在包括绝缘材料的填充图案230中。
参照图23，第二间隙174可以沿第二方向具有第四宽度W4，第四宽度W4可以比第三宽度W3大。因此，不仅顺序堆叠的电荷存储结构210和沟道220可以形成在第二间隙174中，填充图案230还可以形成在由沟道220形成的内部空间中，并且进一步地，第二气隙245可以形成在由填充图案230形成的内部空间中。然而，第一源区310可以既不形成在包括绝缘材料的填充图案230中也不形成在包括空气的第二气隙245中。
图24是示出根据示例实施例的垂直存储器装置的透视图，图25是沿着图24的线A-A'截取的剖视图，图26是图24的区域Y的侧视图。此垂直存储器装置除了一些元件之外，可以与参照图1至图4描述的垂直存储器装置基本相同或相似。因此，同样的附图标记指示同样的元件，这里省略它们的详细描述。
参照图24至图26，垂直存储器装置还可以包括顺序堆叠在基底100上的第一蚀刻停止层500和第二绝缘中间层530。第一蚀刻停止层500可以包括例如氧化铝的金属氧化物，第二绝缘中间层530可以包括例如氧化硅的绝缘材料。
分别在其中包含沟道220的板224和水平部分226的第一间隙172和第二间隙174可以形成为穿过第二绝缘中间层530。沟道220的水平部分226和电荷存储结构210的在每个第二间隙174中的可以在第一方向上与栅电极叠置的大部分可被去除使得其可以沿第三方向仅保留相当小的长度。
第二外延层297可以形成在基底100上以在第二方向上延伸，并且第二外延层297的上表面可以沿第二方向具有不均匀的高度。因此，第二外延层297可以具有可以在第二方向上不是平坦的而是弯曲的上表面。在一个实施例中，第二外延层297的沿第三方向与沟道220的水平部分226相邻的部分的上表面可以高于第二外延层297的沿第三方向与第二绝缘中间层530相邻的部分的上表面。
第二外延层297可以接触沟道220的水平部分226的侧壁，因此，沟道220的水平部分226可以连接到基底100。第二外延层297的上部可以掺杂有杂质以形成第二源区305。
图27至图30是示出根据示例实施例的制造垂直存储器装置的方法中的各阶段的透视图。此制造垂直存储器装置的方法可以包括与参照图5至图21以及图1至图4描述的工艺基本相同或相似的工艺。因此，这里省略其详细描述。
参照图27，可以执行与参照图5至图8描述的工艺基本相同或相似的工艺。
然而，可以在基底100上进一步形成第一蚀刻停止层500和第二绝缘中间层530，并且可以不在基底100的上部处的沟槽结构120中形成第一牺牲图案140，而是可以在延伸穿过第二绝缘中间层530以暴露第一蚀刻停止层500的上表面的第二开口510和第三开口515中形成第一牺牲图案140。第二开口510和第三开口515可以具有分别与图5中示出的沟槽结构120的第一沟槽110和第二沟槽115的形状对应的形状。
参照图28，可以执行与参照图9至图13描述的工艺基本相同或相似的工艺。
然而，当形成第一开口270时，不仅可以去除第一绝缘中间层260和模具，而且可以去除电荷存储结构210和沟道220的水平部分226的在模具下方的每个第二间隙174中的部分以及第二绝缘中间层530的沿第二方向与所述部分相邻的部分。因此，可以通过第一开口270暴露第一蚀刻停止层500的上表面，并且还可以暴露沟道220的水平部分226和电荷存储结构210的侧壁。
参照图29，可以去除第一蚀刻停止层500的暴露的部分以暴露基底100的位于第一蚀刻停止层500的暴露的部分下面的上表面。
参照图30，可以执行与参照图14至图19描述的工艺基本相同或相似的工艺。
因此，可以将基底100的暴露的上表面和沟道220的通过第一开口270暴露的水平部分226用作种子来执行SEG工艺以在基底100上形成第二外延层297。
第二外延层297可以沿第二方向延伸。在示例实施例中，第二外延层297的上表面可以沿第二方向具有不均匀的高度，并且因此第二外延层297可以具有可以在第二方向上不是平坦的而是弯曲的上表面。在一个实施例中，第二外延层297的沿第三方向与沟道220的水平部分226相邻的部分的上表面可以高于第二外延层297的沿第三方向与第二绝缘中间层530相邻的部分的上表面。
由于第二外延层297的形成，沟道220的通过第一开口270暴露的水平部分226的侧壁可以连接到基底100的在第二外延层297下方的部分。第二外延层297的上部可以掺杂有杂质以形成第二源区305。
再次参照图24和图26，可以执行与参照图20至图21以及图1至图4描述的工艺基本相同或相似的工艺以完成垂直存储器装置的制造。
图31是示出根据示例实施例的垂直存储器装置的透视图。此垂直存储器装置除了第二蚀刻停止层之外，可以与参照图24至图26描述的垂直存储器装置基本相同或相似。因此，同样的附图标记指示同样的元件，这里省略它们的详细描述。
参照图31，所述垂直存储器装置还可以包括位于第二绝缘中间层530与模具之间的第二刻蚀停止层540。第二蚀刻停止层540可以包括例如氧化铝的金属氧化物，并且可以在形成第一开口270时用作蚀刻停止层。
图32至图39是示出根据示例实施例的制造垂直存储器装置的方法中使用的第一牺牲图案的布局的平面图。平面图示出了第一牺牲图案、沟道孔和第一开口的布局。包括在每个第一牺牲图案中的延伸部分可以通过沟道孔暴露以被去除，因此彼此分隔开的延伸部分中的每个可以在第一方向上与至少一个沟道孔部分地叠置。
图32示出了在参照图5至图21描述的制造垂直存储器装置的方法中使用的第一牺牲图案140的布局。也就是说，已经使用第一牺牲图案140的位于图32中相邻的两个第一开口270之间的部分示出了参照图5至图21描述的制造垂直存储器装置的方法。
参照图33，第三牺牲图案640可以包括沿第二方向设置的多个第三延伸部分630和沿第二方向延伸的第四延伸部分635，多个第三延伸部分630中的每个可以在沿第三方向彼此相邻的第一开口270之间沿第三方向延伸，第四延伸部分635的中部可以在第一方向上与第一开口270中的每个叠置。
参照图34，第四牺牲图案可以包括沿第二方向设置的多个第五延伸部分650，多个第五延伸部分650中的每个可以沿第三方向延伸，并且第一开口270中的每个可以沿第二方向延伸以在第一方向上与第五延伸部分650部分地叠置。
参照图35，第五牺牲图案670可以包括沿第二方向设置的多个第六延伸部分660和沿第二方向延伸的第七延伸部分665，多个第六延伸部分660中的每个可以在沿第三方向彼此相邻的第一开口270之间沿第三方向延伸，第七延伸部分665的中部可以在第一方向上与第一开口270中的每个叠置。然而，在第一区域I中的第五牺牲图案670的第六延伸部分660可以沿第三方向不与在沿第三方向相邻于第一区域I的第二区域II中的第五牺牲图案670的第六延伸部分660对准，在对应的第一区域I和第二区域II中的第五牺牲图案670的第六延伸部分660可以沿第二方向彼此偏移。
参照图36，第六牺牲图案可以包括在第二方向和第三方向中的每个方向上设置的多个第八延伸部分680，多个第八延伸部分680中的每个可以沿第三方向延伸至给定长度。第一开口270中的每个可以沿第二方向延伸以在第一方向上与第八延伸部分680的中部叠置。第八延伸部分680中的一个可以在沿第三方向彼此相邻的第一开口270之间沿第三方向设置。
参照图37，第七牺牲图案可以在第二方向和第三方向中的每个方向上包括多个第九延伸部分690，多个第九延伸部分690中的每个可以沿第三方向延伸至给定长度。第一开口270中的每个可以沿第二方向延伸以在第一方向上与第九延伸部分690的端部叠置。第九延伸部分690中的一个可以在沿第三方向彼此相邻的第一开口270之间沿第三方向设置。
参照图38，第八牺牲图案可以在第二方向和第三方向中的每个方向上包括多个第十延伸部分700，多个第十延伸部分700中的每个可以在相对于第二方向具有锐角的第四方向上延伸至给定长度。第一开口270中的每个可以沿第二方向延伸以在第一方向上与第十延伸部分700的端部叠置。第十延伸部分700中的一个可以在沿第三方向彼此相邻的第一开口270之间沿第四方向设置。
参照图39，第九牺牲图案720可以包括沿第二方向和第三方向中的每个方向设置的多个第十一延伸部分710以及沿第二方向和第三方向中的每个方向设置为与第十一延伸部分710部分地叠置的多个第十二延伸部分715，多个第十一延伸部分710中的每个可以在相对于第二方向具有锐角的第四方向上延伸至给定长度，多个第十二延伸部分715中的每个可以在与第四方向基本垂直的第五方向上延伸至给定长度。第一开口270中的每个可以沿第二方向延伸以在第一方向上与第十一延伸部分710和第十二延伸部分715的端部叠置。第十一延伸部分710中的一个可以在沿第三方向彼此相邻的第一开口270之间沿第四方向设置，第十二延伸部分715中的一个可以在沿第三方向彼此相邻的第一开口270之间沿第五方向设置。
图40是示出根据示例实施例的垂直存储器装置的透视图，图41是沿着图40的线A-A'截取的剖视图。此垂直存储器装置可以通过使用图33中示出的第三牺牲图案的在区域Z中的部分来制造，除了沟道和外延层的形状之外可以与参照图1至图4描述的垂直存储器装置基本相同或相似。因此，同样的附图标记指示同样的元件，这里省略它们的详细描述。
参照图40和图41，第二间隙174可以沿第二方向具有第五宽度W5，第五宽度W5可以比图23中示出的第四宽度W4大。因此，不仅电荷存储结构210和沟道220，而且填充图案230和第二气隙245可以进一步形成在第二间隙174中。
图42是示出根据示例实施例的垂直存储器装置的透视图，图43是沿着图42的线A-A'截取的剖视图。此垂直存储器装置除了一些元件之外，可以与参照图1至图4描述的垂直存储器装置基本相同或相似。因此，同样的附图标记指示同样的元件，这里省略对它们的详细描述。
参照图42和图43，垂直存储器装置还可以包括在基底100与模具之间的第三绝缘中间层820、多个第三沟槽830，多个第三沟槽830中的每个可以沿第三方向延伸，多个第三沟槽830可以形成为穿过基底100的上部，并且第四开口840可以形成为沿第二方向延伸穿过第三绝缘中间层820。在示例实施例中，第三沟槽830中的每个的在第三方向上的中部可以在第一方向上与第四开口840叠置。
电荷存储结构210、沟道220的板224、填充图案230和第一气隙240可以从第四开口840的内壁朝向其内部顺序地堆叠，电荷存储结构210和沟道220的水平部分226可以从第三沟槽830的下表面顺序地堆叠。
在示例实施例中，沟道220的板224的在第一方向上不与第三沟槽830叠置的第一部分可以具有比沟道220的板224的在第一方向上与第三沟槽830叠置的第二部分的下表面高的下表面，沟道220的板224的第一部分的上表面与下表面之间的距离可以比沟道220的板224的第二部分的上表面与下表面之间的距离短。在示例实施例中，沟道220的水平部分226的下表面可以基本与沟道220的板224的最下表面基本共面，沟道220的水平部分226的上表面可以比沟道220的板224的上表面低。
图44至图47是示出根据示例实施例的制造垂直存储器装置的方法中的各阶段的透视图。此制造垂直存储器装置的方法可以包括与参照图5至图21以及图1至图4描述的工艺基本相同或相似的工艺。因此，这里省略对它们的详细描述。
参照图44，可以在基底100的上部处形成其中的每个可以沿第三方向延伸的第三沟槽830，并且可以形成第十牺牲图案800以填充第三沟槽830中的每个。
参照图45，可以在其上形成有第十牺牲图案800的基底100上形成第三绝缘中间层820，可以将第四开口840形成为穿过第三绝缘中间层820以沿第二方向延伸而暴露基底100的上表面和第十牺牲图案800的上表面，可以形成第十一牺牲图案810以填充第四开口840。
也就是说，可以在相应不同的水平处形成第十牺牲图案800和第十一牺牲图案810。然而，第十牺牲图案800中的每个的在第三方向上的中部可以在第一方向上与第十一牺牲图案810叠置。
参照图46，可以执行与参照图7至图11描述的工艺基本相同或相似的工艺。
也就是说，可以通过沟道孔170去除第十一牺牲图案810以再次形成第四开口840，并且还可以去除与第十一牺牲图案810连接的第十牺牲图案800以再次形成第三沟槽830。
可以在第四开口840中从第四开口840的内壁朝向其内部顺序地堆叠电荷存储结构210、沟道220、填充图案230和第一气隙240，并且可以在第三沟槽830中从第三沟槽830的内壁朝向其内部顺序地堆叠电荷存储结构210和沟道220。
然而，沟道220的在第四开口840中的板224可以在沟道220的板224的与第三沟槽830叠置的部分的下表面同沟道220的板224的不与第三沟道830叠置的部分的下表面之间具有高度差。
参照图47，可以执行与参照图12和图13描述的工艺基本相同或相似的工艺。
因此，可以去除第三沟槽830中的电荷存储结构210的一部分以形成第五间隙850。
再次参照图42和图43，可以执行与参照图14至图21以及图1至图4描述的工艺基本相同或相似的工艺以完成垂直存储器装置的制造。
图48是示出根据示例实施例的垂直存储器装置的透视图，图49是沿着图48的线A-A'截取的剖视图，图50是图48的区域Y的侧视图。
此垂直存储器装置除了源区之外，可以与参照图1至图4描述的垂直存储器装置基本相同或相似。因此，同样的附图标记指示同样的元件，这里省略对它们的详细描述。
参照图48至图50，垂直存储器装置可以包括第三源区307，第三源区307可以形成在第一外延层300以及沟道220的水平部分226和基底100的沿第二方向与第一外延层300相邻的部分中。
也就是说，与图1至图4中示出的第一源区310不同，第三源区307可以形成在第一外延层300的不仅包括上部而且包括其下部的整个部分中，并且还可以形成在沟道220的水平部分226和基底100的与第一外延层300相邻的部分处。
可以在参照图17至图19描述的掺杂工艺期间，通过将杂质掺杂到第一外延层300的整个部分中来形成第三源区307。
通过总结和回顾的方式，示例实施例提供了一种具有改进的电特性的垂直存储器装置。示例实施例提供了一种制造具有改善的电特性的垂直存储器装置的方法。
也就是说，在根据示例实施例的制造垂直存储器装置的方法中，不需要部分地去除形成在沟道孔(在沟道孔中延伸穿过模具而形成沟道)的内壁上的电荷存储结构，沟道孔可以不形成为大尺寸，并且垂直存储器装置可以具有高集成度。
在这里已经公开了示例实施例，虽然采用了特定的术语，但是将仅以一般的和描述性的含义来使用和解释它们，而不是为了限制的目的。在一些情形下，如本领域的普通技术人员将清楚的是，自提交本申请之时起，除非另外明确指出，否则结合具体实施例描述的特征、特性和/或元件可以单独使用或者与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离权利要求书中阐述的本发明的精神和范围的情况下，可以做出形式上和细节上的各种变化。

Claims (20)

1.一种垂直存储器装置，所述垂直存储器装置包括：
基底，具有沟槽结构；
栅电极，位于基底上，栅电极在与基底的上表面基本垂直的第一方向上彼此分隔开；
沟道，所述沟道包括竖直部分和水平部分，竖直部分沿第一方向延伸穿过栅电极，水平部分在沟槽结构中在与基底的上表面基本平行的第二方向上延伸，水平部分连接竖直部分；以及
外延层，位于基底的第一部分上并且连接到沟道的水平部分，基底的第一部分沿第二方向与栅电极的端部相邻。
2.根据权利要求1所述的垂直存储器装置，其中：
栅电极中的每个在与基底的上表面基本平行并且与第二方向基本正交的第三方向上延伸，并且
外延层沿第三方向延伸。
3.根据权利要求2所述的垂直存储器装置，其中，外延层具有弯曲的上表面。
4.根据权利要求2所述的垂直存储器装置，其中：
沟道的水平部分包括在第一方向上不与栅电极叠置的第二部分，并且
外延层位于基底的第一部分和沟道的水平部分的第二部分上。
5.根据权利要求4所述的垂直存储器装置，其中，外延层的位于基底的第一部分上的部分具有比外延层的位于沟道的水平部分的第二部分上的部分的上表面高的上表面。
6.根据权利要求4所述的垂直存储器装置，其中，外延层接触沟道的水平部分的第二部分的侧壁和基底。
7.根据权利要求6所述的垂直存储器装置，其中，外延层的至少一部分包括N型或P型杂质以限定源区。
8.根据权利要求7所述的垂直存储器装置，其中，基底的第一部分的上部和沟道的水平部分的第二部分的上部包括N型或P型杂质以与外延层的至少一部分一起限定源区。
9.根据权利要求7所述的垂直存储器装置，其中，外延层的上部包括N型或P型杂质以限定源区，外延层的下部不包括杂质并且将沟道的水平部分连接到基底。
10.根据权利要求7所述的垂直存储器装置，其中，外延层的整个部分包括N型或P型杂质以限定源区。
11.根据权利要求10所述的垂直存储器装置，其中，基底的第一部分的上部和沟道的水平部分的第二部分包括N型或P型杂质以与外延层一起限定源区。
12.根据权利要求2所述的垂直存储器装置，其中，外延层连接到沟道的水平部分的在第二方向上的端部。
13.根据权利要求2所述的垂直存储器装置，其中，沟道的竖直部分和水平部分中的每个沿第三方向布置为多个，沟道的多个水平部分分别连接到沟道的多个竖直部分，沟道的多个水平部分共同连接到外延层。
14.根据权利要求13所述的垂直存储器装置，其中，外延层共同连接在基底的第一部分和沟道的沿第三方向布置的多个水平部分上。
15.根据权利要求2所述的垂直存储器装置，其中，沟道的竖直部分沿第二方向和第三方向中的每个方向布置为多个，沟道的水平部分沿第三方向布置为多个以共同连接到沟道的沿第二方向布置的多个竖直部分。
16.一种垂直存储器装置，所述垂直存储器装置包括：
蚀刻停止层，位于基底上；
沟道，包括板、竖直部分和水平部分，板位于蚀刻停止层上，竖直部分中的每个在与基底的上表面基本垂直的第一方向上从板向上延伸，竖直部分在与基底的上表面基本平行而且彼此正交的第二方向和第三方向中的每个方向上布置，水平部分中的每个沿第三方向从板延伸；
栅电极，在沟道的板上沿第一方向彼此分隔开，栅电极中的每个围绕沟道的竖直部分；以及
外延层，在基底上沿第二方向延伸并且接触沟道的水平部分的在第三方向上的端部。
17.根据权利要求16所述的垂直存储器装置，所述垂直存储器装置还包括：填充图案，位于由沟道的板限定的内部空间中。
18.根据权利要求17所述的垂直存储器装置，所述垂直存储器装置还包括：气隙，位于填充图案的内部处。
19.根据权利要求16所述的垂直存储器装置，所述垂直存储器装置还包括：电荷存储结构，覆盖沟道的板的上表面和下表面。
20.一种垂直存储器装置，所述垂直存储器装置包括：
栅电极，在基底上沿与基底的上表面基本垂直的第一方向彼此分隔开，栅电极中的每个在与基底的上表面基本平行的第二方向上延伸；
沟道，包括竖直部分和水平部分，竖直部分在基底上沿第一方向延伸穿过栅电极，水平部分在与基底的上表面基本平行而且与第二方向交叉的第三方向上从竖直部分的端部延伸到基底的在第一方向上不与栅电极叠置的第一部分；以及
外延层，位于基底的第一部分上，外延层接触沟道的水平部分，
其中，沟道的水平部分的上部和外延层限定源区，并且沟道的水平部分的下部通过外延层的下部连接到基底。
CN201910289024.6A 2018-06-15 2019-04-11 垂直存储器装置及其制造方法 Active CN110610944B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180068742A KR102618494B1 (ko) 2018-06-15 2018-06-15 수직형 메모리 장치 및 그 제조 방법
KR10-2018-0068742 2018-06-15

Publications (2)

Publication Number Publication Date
CN110610944A true CN110610944A (zh) 2019-12-24
CN110610944B CN110610944B (zh) 2024-05-03

Family

ID=68839399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910289024.6A Active CN110610944B (zh) 2018-06-15 2019-04-11 垂直存储器装置及其制造方法

Country Status (3)

Country Link
US (1) US10868034B2 (zh)
KR (1) KR102618494B1 (zh)
CN (1) CN110610944B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038349A (zh) * 2020-09-08 2020-12-04 长江存储科技有限责任公司 用于形成三维存储器件的沟道孔的方法以及三维存储器件
CN113013172A (zh) * 2021-03-05 2021-06-22 长江存储科技有限责任公司 一种三维存储器及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130074358A (ko) * 2011-12-26 2013-07-04 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
CN104979357A (zh) * 2014-04-07 2015-10-14 爱思开海力士有限公司 包括具有三维形状的源极线的非易失性存储器件
CN106558591A (zh) * 2015-09-18 2017-04-05 三星电子株式会社 三维半导体器件
US20170373089A1 (en) * 2016-06-22 2017-12-28 Kwang Soo Kim Memory device
CN107689392A (zh) * 2016-08-05 2018-02-13 三星电子株式会社 垂直型存储器件
US9972641B1 (en) * 2016-11-17 2018-05-15 Sandisk Technologies Llc Three-dimensional memory device having a multilevel drain select gate electrode and method of making thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150380428A1 (en) 2014-06-27 2015-12-31 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US9524979B2 (en) 2014-09-08 2016-12-20 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US9508730B2 (en) 2015-03-11 2016-11-29 SK Hynix Inc. Semiconductor device and manufacturing method thereof
US9935121B2 (en) 2015-09-10 2018-04-03 Toshiba Memory Corporation Three dimensional vertical channel semiconductor memory device
US9911748B2 (en) * 2015-09-28 2018-03-06 Sandisk Technologies Llc Epitaxial source region for uniform threshold voltage of vertical transistors in 3D memory devices
US9842851B2 (en) * 2015-10-30 2017-12-12 Sandisk Technologies Llc Three-dimensional memory devices having a shaped epitaxial channel portion
KR102608173B1 (ko) 2016-03-11 2023-12-01 에스케이하이닉스 주식회사 메모리 장치 및 이의 제조 방법
US9824966B1 (en) 2016-08-12 2017-11-21 Sandisk Technologies Llc Three-dimensional memory device containing a lateral source contact and method of making the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130074358A (ko) * 2011-12-26 2013-07-04 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
CN104979357A (zh) * 2014-04-07 2015-10-14 爱思开海力士有限公司 包括具有三维形状的源极线的非易失性存储器件
CN106558591A (zh) * 2015-09-18 2017-04-05 三星电子株式会社 三维半导体器件
US20170373089A1 (en) * 2016-06-22 2017-12-28 Kwang Soo Kim Memory device
CN107689392A (zh) * 2016-08-05 2018-02-13 三星电子株式会社 垂直型存储器件
US9972641B1 (en) * 2016-11-17 2018-05-15 Sandisk Technologies Llc Three-dimensional memory device having a multilevel drain select gate electrode and method of making thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038349A (zh) * 2020-09-08 2020-12-04 长江存储科技有限责任公司 用于形成三维存储器件的沟道孔的方法以及三维存储器件
CN113013172A (zh) * 2021-03-05 2021-06-22 长江存储科技有限责任公司 一种三维存储器及其制作方法
CN113013172B (zh) * 2021-03-05 2022-01-25 长江存储科技有限责任公司 一种三维存储器及其制作方法

Also Published As

Publication number Publication date
US20190386019A1 (en) 2019-12-19
CN110610944B (zh) 2024-05-03
KR20190141924A (ko) 2019-12-26
US10868034B2 (en) 2020-12-15
KR102618494B1 (ko) 2023-12-27

Similar Documents

Publication Publication Date Title
CN107046037B (zh) 垂直存储器件及其制造方法
EP3557622B1 (en) Vertical memory devices
US10854622B2 (en) Vertical memory devices and methods of manufacturing the same
CN108231781B (zh) 竖直存储器装置
US9343475B2 (en) Vertical memory devices and methods of manufacturing the same
US11069709B2 (en) Vertical memory devices
KR20170126139A (ko) 수직형 메모리 장치
US10748924B2 (en) Vertical memory devices
CN111106125A (zh) 制造垂直存储器装置的方法
CN109300901B (zh) 垂直存储器件
CN117042456A (zh) 垂直存储器件
CN111293124A (zh) 垂直存储器装置
CN113764425A (zh) 垂直存储器装置
CN112750841A (zh) 垂直存储器件
CN110610944B (zh) 垂直存储器装置及其制造方法
US11404433B2 (en) Vertical memory devices
CN112071849A (zh) 垂直存储器件
CN111952315A (zh) 垂直存储器件及其制造方法
US11430804B2 (en) Vertical memory devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant