CN111106125A - 制造垂直存储器装置的方法 - Google Patents

制造垂直存储器装置的方法 Download PDF

Info

Publication number
CN111106125A
CN111106125A CN201910884495.1A CN201910884495A CN111106125A CN 111106125 A CN111106125 A CN 111106125A CN 201910884495 A CN201910884495 A CN 201910884495A CN 111106125 A CN111106125 A CN 111106125A
Authority
CN
China
Prior art keywords
sacrificial layer
layer
pattern
forming
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910884495.1A
Other languages
English (en)
Inventor
金一宇
罗相虎
崔炳德
金益秀
吴民在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111106125A publication Critical patent/CN111106125A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout

Abstract

公开了一种制造垂直存储器装置的方法，该方法包括：在基底上形成第一牺牲层，第一牺牲层包括第一绝缘材料；形成包括绝缘层和第二牺牲层的模制体，绝缘层和第二牺牲层交替地且重复地堆叠在第一牺牲层上，绝缘层和第二牺牲层分别包括与第一绝缘材料不同的第二绝缘材料和第三绝缘材料；穿过模制体和第一牺牲层形成沟道；穿过模制体和第一牺牲层形成开口以暴露基底的上表面；通过开口去除第一牺牲层以形成第一间隙；形成沟道连接图案以填充第一间隙；以及用栅电极替换第二牺牲层。

Description

制造垂直存储器装置的方法
于2018年10月29日在韩国知识产权局提交的名称为“Methods of Manufacturinga Vertical Memory Device(制造垂直存储器装置的方法)”的第10-2018-0130092号韩国专利申请通过引用全部包含于此。
技术领域
实施例涉及一种制造垂直存储器装置的方法。
背景技术
在VNAND快闪存储器装置的制造过程中，为了将沟道连接到基底，可以穿过模制体形成沟道孔以暴露基底的上表面，可以使用基底的暴露的上表面作为种子执行选择性外延生长(SEG)工艺以形成半导体图案，并且可以在半导体图案上形成沟道。然而，半导体图案的特性会具有根据其高度的分布。另外，在其中电路图案形成在存储器单元阵列下方的COP结构中，可以在电路图案上方使用多晶硅层执行SEG工艺，并且因此，形成具有均匀特性的半导体图案是不容易的。
发明内容
根据实施例的一方面，提供了一种制造垂直存储器装置的方法。在该方法中，可以在基底上形成包括第一绝缘材料的第一牺牲层。可以形成包括绝缘层和第二牺牲层的模制体，绝缘层和第二牺牲层分别包括与第一绝缘材料不同的第二绝缘材料和第三绝缘材料，绝缘层和第二牺牲层交替地且重复地堆叠在第一牺牲层上。可以穿过模制体和第一牺牲层形成沟道。可以穿过模制体和第一牺牲层形成开口以暴露基底的上表面。可以通过开口去除第一牺牲层以形成第一间隙。可以形成沟道连接图案以填充第一间隙。可以用栅电极替换第二牺牲层。
根据实施例的一方面，提供了一种制造垂直存储器装置的方法。在该方法中，可以在基底上形成第一牺牲层。可以在第一牺牲层上形成包括绝缘层和第二牺牲层的模制体，绝缘层和第二牺牲层交替地且重复地堆叠。可以穿过模制体和第一牺牲层形成沟道。可以穿过模制体和第一牺牲层形成开口以暴露基底的上表面。可以通过开口去除第一牺牲层以形成间隙。可以形成沟道连接图案以填充间隙。可以用栅电极替换第二牺牲层。第一牺牲层相对于绝缘层的蚀刻选择性可以大于第二牺牲层相对于绝缘层的蚀刻选择性。
根据实施例的一方面，提供了一种制造垂直存储器装置的方法。在该方法中，可以在基底上形成包括第一氧化物的第一牺牲层。可以在第一牺牲层上形成包括绝缘层和第二牺牲层的模制体，绝缘层和第二牺牲层分别包括第二氧化物和氮化物，绝缘层和第二牺牲层交替地且重复地堆叠。可以穿过模制体和第一牺牲层形成沟道。可以穿过模制体和第一牺牲层形成开口以暴露基底的上表面。可以通过开口去除第一牺牲层以形成间隙。可以形成沟道连接图案以填充间隙。可以用栅电极替换第二牺牲层。
根据实施例的一方面，提供了一种制造垂直存储器装置的方法。在该方法中，可以在基底上形成电路图案。可以在电路图案上形成基体图案。可以在基体图案上形成包括第一绝缘材料的第一牺牲层。可以在第一牺牲层上形成包括绝缘层和第二牺牲层的模制体，绝缘层和第二牺牲层分别包括与第一绝缘材料不同的第二绝缘材料和第三绝缘材料，绝缘层和第二牺牲层交替地且重复地堆叠。可以穿过模制体和第一牺牲层形成沟道。可以穿过模制体和第一牺牲层形成开口以暴露基体图案的上表面。可以通过开口去除第一牺牲层以形成第一间隙。可以形成沟道连接图案以填充第一间隙。可以用栅电极替换第二牺牲层。
附图说明
通过参照附图详细描述示例性实施例，对于本领域技术人员而言，特征将变得明显，在附图中：
图1至图16示出了根据示例实施例的制造垂直存储器装置的方法中的阶段的平面图和剖视图；并且
图17至图21示出了根据示例实施例的制造垂直存储器装置的方法中的阶段的剖视图。
具体实施方式
通过下面参照附图进行的详细描述，根据示例实施例的垂直存储器装置和制造垂直存储器装置的方法的上述和其他方面和特征将变得容易理解。在下文中，基本垂直于基底的上表面的方向可以被定义为第一方向，并且基本平行于基底的上表面并且彼此交叉的两个方向可以分别被定义为第二方向和第三方向。在示例实施例中，第二方向和第三方向可以基本彼此垂直。
图1至图16是示出根据示例实施例的制造垂直存储器装置的方法中的阶段的平面图和剖视图。具体地，图1、图4、图7和图15是平面图，图2至图3、图5至图6、图8至图14和图16分别是相应平面图的沿线A-A'截取的剖视图。
参照图1和图2，可以在基底100上顺序地堆叠垫层110和第一牺牲层120。然后，可以从基底100部分地去除垫层110和第一牺牲层120以在基底100上形成支撑图案130。可以在第一牺牲层120和支撑图案130上形成支撑层140，例如，以覆盖第一牺牲层120和支撑图案130。
基底100可以包括例如硅、锗、硅锗或者诸如GaP、GaAs、GaSb等的III-V化合物。在一些实施例中，基底100可以为例如绝缘体上硅(SOI)基底或者绝缘体上锗(GOI)基底。
垫层110可以包括氧化物，例如氧化硅。
第一牺牲层120可以包括与稍后将描述的绝缘层160和第二牺牲层170的材料不同的材料。在示例实施例中，第一牺牲层120可以包括相对于绝缘层160和第二牺牲层170中分别包括的氧化物和氮化物具有蚀刻选择性的材料。因此，第一牺牲层120可以包括例如氧化锗(GeO2)或掺杂有锗的氧化硅(Ge掺杂的SiO2)。
当第一牺牲层120包括氧化锗(GeO2)时，第一牺牲层120相对于包括例如氧化硅(SiO2)的绝缘层160的第一蚀刻比可以大于包括例如氮化硅的第二牺牲层170相对于绝缘层160的第二蚀刻比。
在示例实施例中，支撑图案130和支撑层140可以包括相对于第一牺牲层120具有蚀刻选择性的材料。例如，支撑图案130和支撑层140可以包括未掺杂的多晶硅。
可以通过去除垫层110和第一牺牲层120的部分以形成穿过它们的第一开口并且例如完全地填充第一开口来形成支撑图案130。因此，支撑图案130的上表面可以具有与包括垫层110和第一牺牲层120的结构的上表面基本共面的高度，并且支撑图案130的侧壁可以接触垫层110和第一牺牲层120的侧壁。例如，如图2中所示，支撑图案130和第一牺牲层120的上表面可以共面。
支撑图案130可以与其处可以形成第二开口290的区域叠置，如参照图7和图8将详细描述的。因此，根据第二开口290的构造(并且如图1中所示)，在第二方向上可以形成一个或多个支撑图案130，并且在第三方向上可以形成多个支撑图案130。
参照图3，可以在支撑层140上交替地且重复地形成绝缘层160和第二牺牲层170以形成模制体。在示例实施例中，绝缘层160可以包括氧化物，例如氧化硅，并且第二牺牲层170可以包括相对于绝缘层160具有蚀刻选择性的材料，例如，诸如氮化硅的氮化物。绝缘层160和第二牺牲层170可以通过例如化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺等来形成。
参照图4和图5，可以在绝缘层160中最上面的绝缘层160上形成第一绝缘中间层180，并且可通过干蚀刻工艺穿过第一绝缘中间层180、模制体、支撑层140、第一牺牲层120和垫层110形成沟道孔190。第一绝缘中间层180可以包括氧化物，例如氧化硅。
在示例实施例中，可以执行干蚀刻工艺直到暴露基底100的上表面，并且在干蚀刻工艺中可以进一步去除基底100的上部。在示例实施例中，可以执行干蚀刻工艺以在第二方向和第三方向中的每个方向上形成多个沟道孔190，因此可以限定沟道孔阵列。
参照图6，可以在沟道孔190中形成电荷存储结构230、沟道240、填充图案250和盖图案260。
例如，可以在沟道孔190的侧壁、基底100的暴露的上表面和第一绝缘中间层180的上表面上顺序地形成电荷存储结构层和沟道层。可以在沟道层上形成填充层以填充沟道孔190的剩余部分，并且可以将填充层、沟道层和电荷存储结构层平坦化，直到暴露第一绝缘中间层180的上表面。
在示例实施例中，平坦化工艺可以包括化学机械抛光(CMP)工艺和/或回蚀工艺。通过平坦化工艺，可以形成顺序地堆叠在沟道孔190的侧壁和基底100的上表面上的电荷存储结构230和沟道240，并且填充图案250可以填充由沟道240形成的内部空间。
当其中形成有沟道240的沟道孔190可以限定沟道孔阵列时，在沟道孔190中的沟道240也可以限定沟道阵列。
在示例实施例中，电荷存储结构230可以包括顺序地堆叠的第一阻挡图案200、电荷存储图案210和隧道绝缘图案220。例如，第一阻挡图案200、电荷存储图案210和隧道绝缘图案220可以分别包括氧化硅、氮化硅和氧化硅。
可以去除填充图案250、沟道240和电荷存储结构230的上部以形成凹陷。可以在第一绝缘中间层180上形成盖层以填充凹陷，并且可以将盖层平坦化，直到可以暴露第一绝缘中间层180的上表面，以形成盖图案260。
参照图7和图8，可以在第一绝缘中间层180和盖图案260上形成第二绝缘中间层270，并且可以通过干蚀刻工艺穿过第一绝缘中间层180和第二绝缘中间层270、模制体、支撑层140、第一牺牲层120和垫层110形成第二开口290。如图7中所示，多个沟道孔(由其中的盖图案260表示)可以布置在两个相邻的第二开口290之间。
在示例实施例中，可以执行干蚀刻工艺直到暴露基底100的上表面，并且也可以暴露支撑图案130的上表面。另外，在干蚀刻工艺过程中，还可以去除基底100和支撑图案130的上部。当形成第二开口290时，第一牺牲层120以及模制体的绝缘层160和第二牺牲层170可以被暴露。
在示例实施例中，第二开口290在平面图中可以在第二方向上延伸，例如，以具有在第二方向上的纵向方向，并且在第三方向上可以形成多个第二开口290，例如，以在第三方向上彼此间隔开。如前面讨论的，第二开口290可以在平面图中与一个支撑图案130或多个支撑图案130叠置。当形成第二开口290时，绝缘层160可以转变为在第二方向上延伸的绝缘图案165，并且第二牺牲层170可以转变为在第二方向上延伸的第二牺牲图案175。
参照图9，可以去除通过第二开口290暴露的第一牺牲层120以形成第一间隙310。因此，支撑图案130的侧壁和电荷存储结构230的一部分侧壁可以通过第一间隙310被暴露。
在示例实施例中，可以使用包括SC1的溶液通过湿法蚀刻工艺去除第一牺牲层120。第一牺牲层120可以包括相对于模制体的绝缘图案165和第二牺牲图案175具有高蚀刻选择性的材料，并且因此，在湿法蚀刻工艺过程中，模制体的暴露部分不会被损坏。即，因为第一牺牲层120相对于模制体的绝缘图案165和第二牺牲图案175的高蚀刻选择性，所以即使在第一牺牲层120去除过程中，模制体的绝缘图案165和第二牺牲图案175例如直接地暴露于第二开口290的内部，模制体的绝缘图案165和第二牺牲图案175也不被损坏。因此，可以容易地去除第一牺牲层120，而无需在第二开口290的侧壁上的蚀刻停止图案。
例如，包括在第一牺牲层120中的氧化锗(GeO2)可以具有相对于包括在绝缘图案165中的氧化硅(SiO2)的高蚀刻选择性。包括氧化锗(GeO2)的第一牺牲层120相对于氧化硅(SiO2)的蚀刻选择比可以大于包括氮化硅的牺牲层相对于氧化硅(SiO2)的蚀刻选择比。因此，例如由于高蚀刻选择比，所以即使没有蚀刻停止图案，在第一牺牲层120(其包括氧化锗)的湿法蚀刻工艺过程中也不会损坏模制体的绝缘图案165(其包括氧化硅)。
另外，第一牺牲层120可以包括氧化物而不是氮化物，因此，不会产生碳-氮(C-N)残余物，其中，如果第一牺牲层120包括氮化物则会产生碳-氮(C-N)残余物。因此，不会由于碳-氮(C-N)残余物而降低例如沟道240的相邻层结构的特性。
在示例性实施例中，当通过湿法蚀刻工艺形成第一间隙310时，模制体由于其被支撑图案130和支撑层140支撑而不会坍塌。例如，如图9中所示，支撑图案130在第三方向上的宽度可以大于第二开口290在第三方向上的宽度，因此支撑图案130的部分在第二开口290的底部周围可以与支撑层140的底部接触，例如，支撑图案130可以从基底100延伸到支撑层140，同时围绕第二开口290的底部。
可以去除电荷存储结构230的通过第一间隙310暴露的部分，以暴露被电荷存储结构230覆盖的沟道240的外侧壁。也可以去除在基底100上的垫层110。
可以通过例如湿法蚀刻工艺去除电荷存储结构230的暴露部分。电荷存储结构230和垫层110可以具有薄的厚度，因此，当执行湿法蚀刻工艺时，不会损坏其他层结构，例如模制体的绝缘图案165和第二牺牲图案175。
湿法蚀刻工艺可以具有各向同性特性，因此不仅电荷存储结构230的通过第一间隙310暴露的部分，而且电荷存储结构230的与支撑层140的侧壁(该侧壁面对沟道240的外侧壁)接触的部分可以被部分地去除。然而，电荷存储结构230的与支撑层140的上侧壁接触的部分以及电荷存储结构230的可以与支撑层140的侧壁相邻并接触沟道240的部分可以保留。通过湿法蚀刻工艺，电荷存储结构230的穿过基底100的上部的部分可以与电荷存储结构230的穿过模制体的部分分开。
参照图10，可以形成沟道连接层320以填充第一间隙310。沟道连接层320可以填充第一间隙310，并且还可形成在第二开口290的侧壁和底部以及第二绝缘中间层270的上表面上。沟道连接层320可以包括例如掺杂有n型杂质的多晶硅。
参照图11，可以部分地去除沟道连接层320以仅在第一间隙310中形成沟道连接图案325。在示例实施例中，可以通过回蚀工艺去除沟道连接层320的在第二开口290中的部分来形成沟道连接图案325，例如，可以从第二开口290完全地去除沟道连接层320。当形成沟道连接图案325时，形成沟道阵列的沟道240可以经由沟道连接图案325彼此关联。
可以将杂质注入到基底100的通过第二开口290暴露的上部中以形成杂质区105。在示例实施例中，杂质区105可以接触沟道连接图案325的下表面，因此，可以电连接到包括掺杂多晶硅的沟道连接图案325。
参照图12，可以去除通过第二开口290暴露的第二牺牲图案175，以在多个水平处在绝缘图案165之间形成第二间隙340，并且第一阻挡图案200的外侧壁可以通过第二间隙340部分地暴露。在示例实施例中，可以使用包括磷酸或硫酸的蚀刻溶液通过湿法蚀刻工艺去除第二牺牲图案175。
参照图13，可以在第一阻挡图案200的暴露的外侧壁、第二间隙340的内壁、绝缘图案165的表面、基底100的上表面、支撑图案130的上表面和第二绝缘中间层270的上表面上形成第二阻挡图案350。可以在第二阻挡图案350上形成栅电极层。
栅电极层可以包括顺序地堆叠的栅极阻挡层和栅极导电层。栅极导电层可以包括低电阻金属，例如钨、钛、钽、铂等，栅极阻挡层可以包括金属氮化物，例如氮化钛、氮化钽等。
可以部分地去除栅电极层以在第二间隙340的每个中形成栅电极。在示例实施例中，可以通过湿法蚀刻工艺部分地去除栅电极层，因此栅电极可以完全地或者部分地填充第二间隙340中的每个。
栅电极可以在第二方向上延伸，并且多个栅电极可以在第三方向上形成。即，其中的每个可以在第二方向上延伸的多个栅电极可以通过第二开口290彼此间隔开。
在示例实施例中，栅电极可以形成在在第一方向上彼此间隔开的多个水平处，并且在多个水平处的栅电极可以形成栅电极结构。栅电极结构可以包括至少一个第一栅电极382、多个第二栅电极384和至少一个第三栅电极386。第一栅电极382、第二栅电极384和第三栅电极386所形成的水平的数量可以根据第二牺牲层170的水平数来改变。
参照图14，可以在第二阻挡图案350上形成间隔物层，并且可以各向异性地蚀刻间隔物层以在第二开口290的侧壁上形成间隔物390。因此，第二阻挡图案350的上表面可以被部分地暴露。
可以蚀刻第二阻挡图案350的未被间隔物390覆盖的部分，并且也可以蚀刻第二阻挡图案350的在第二绝缘中间层270的上表面上的部分。另外，可以去除基底100和支撑图案130的上部。
可以在基底100的上表面、支撑图案130的上表面、间隔物390和第二绝缘中间层270上形成导电层以填充第二开口290的剩余部分，并且可以将导电层平坦化，直到第二绝缘中间层270的上表面被暴露，以形成共源极线(CSL)400。CSL 400可以包括金属，例如钨。
在示例实施例中，CSL 400可以在第一方向上延伸，并且也可以在第二方向上延伸。CSL 400的下表面可以被基底100(即杂质区105)和支撑图案130覆盖。因此，由从CSL400施加的电压产生的电流可以通过杂质区105和沟道连接图案325流到沟道240。
参照图15和图16，在第二绝缘中间层270、CSL 400、间隔物390和第二阻挡图案350上形成第三绝缘中间层410之后，可以穿过第二绝缘中间层270和第三绝缘中间层410形成接触塞420以接触盖图案260的上表面。可以在第三绝缘中间层410和接触塞420上形成第四绝缘中间层430，并且可以穿过第四绝缘中间层430形成位线440以接触接触塞420的上表面。
如上所述，可以通过以下步骤制造垂直存储器装置：在基底100上形成包括第一绝缘材料的第一牺牲层120；形成具有绝缘层160和第二牺牲层170的模制体，绝缘层160和第二牺牲层170交替地且重复地堆叠，绝缘层160和第二牺牲层170分别包括与第一绝缘材料不同的第二绝缘材料和第三绝缘材料；穿过模制体和第一牺牲层120形成沟道240；穿过模制体和第一牺牲层120形成第二开口290以暴露基底100的上表面；通过第二开口290去除第一牺牲层120以形成第一间隙310；形成沟道连接图案325以填充第一间隙310；并且用栅电极替换第二牺牲层170。
在示例实施例中，第一牺牲层120可以包括相对于模制体的绝缘图案165和第二牺牲图案175具有蚀刻选择性的材料。例如，第一牺牲层120可以包括氧化锗或者掺杂有锗的氧化硅，其相对于绝缘图案165和第二牺牲图案175中分别包括的氧化硅和氮化硅，可以具有高蚀刻选择性。
在示例实施例中，可以使用包括SC1的蚀刻溶液通过湿法蚀刻工艺去除第一牺牲层120，包括SC1的蚀刻溶液所具有的相对于第一牺牲层120的蚀刻选择性可以大于相对于绝缘图案165和第二牺牲图案175的蚀刻选择性。因此，在湿法蚀刻工艺过程中，通过第二开口290暴露的绝缘图案165和第二牺牲图案175不会被损坏。因此，可以去除第一牺牲层120，而无需在第二开口290的侧壁上的蚀刻停止图案。
具体地，包括在第一牺牲层120中的氧化锗(GeO2)可以具有相对于包括在绝缘图案165中的氧化硅(SiO2)的高蚀刻选择性。包括氧化锗(GeO2)的第一牺牲层120相对于氧化硅(SiO2)的蚀刻选择性可以大于包括氮化硅的牺牲层相对于氧化硅(SiO2)的蚀刻选择性。因此，即使没有蚀刻停止图案，在湿法蚀刻工艺过程中也不会损坏模制体的绝缘图案165。
另外，第一牺牲层120可以包括氧化物而不是氮化物，因此，不会产生碳-氮(C-N)残余物，其中，如果第一牺牲层120包括氮化物则会产生碳-氮(C-N)残余物。因此，不会由于碳-氮(C-N)残余物而降低例如沟道240的相邻层结构的特性。
在示例实施例中，当通过湿法蚀刻工艺形成第一间隙310时，由于支撑图案130和支撑层140，所以模制体不会坍塌。
图17至图21是示出根据示例实施例的制造垂直存储器装置的方法中的阶段的剖视图。该方法可以包括与参照图1至图16说明的工艺基本相同或相似的工艺，因此，在此省略其详细描述。
参照图17，可以在基底500上形成电路图案，并且可以在基底500上形成第一下绝缘中间层560和第二下绝缘中间层630以覆盖电路图案。
垂直存储器装置可具有外围上单元(COP，cell over peri)结构。即，电路图案区和单元阵列区可以垂直地堆叠在基底500上。基底500可以包括有源区(active region)和其上具有隔离图案510的场区(field region)。
电路图案可以包括晶体管、下接触塞、下布线、下通孔等。在示例实施例中，可以形成晶体管，晶体管包括下栅极结构550和在基底500的有源区的上部处与下栅极结构550相邻的下杂质区505。下栅极结构550可以包括顺序地堆叠在基底500上的下栅极绝缘图案520、下栅电极530和下栅极掩模540。
第一下绝缘中间层560可以形成在基底500上以覆盖晶体管，并且下接触塞570可以穿过第一下绝缘中间层560延伸以接触下杂质区505。
第一下布线580可以形成在第一下绝缘中间层560上以接触下接触塞570的上表面。第一下通孔590、第二下布线600、第二下通孔610和第三下布线620可以顺序地堆叠在第一下布线580上。
第二下绝缘中间层630可以形成在第一下绝缘中间层560上以覆盖第一下布线580、第二下布线600和第三下布线620以及第一下通孔590和第二下通孔610。第二下绝缘中间层630可以与第一下绝缘中间层560合并。
参照图18，可以在第二下绝缘中间层630上形成基体图案700。可以通过在第二下绝缘中间层630上形成基体层并且将基体层图案化从而保留在预定区域上(例如，在基底500的单元阵列区上)来形成基体图案700。基体图案700可以包括半导体材料，例如多晶硅。
可以执行与参照图1和图2说明的工艺基本相同或相似的工艺。因此，垫层110和第一牺牲层120可以顺序地堆叠在基体图案700上，穿过垫层110和第一牺牲层120延伸的支撑图案130可以形成在基体图案700上，并且支撑层140可以形成在第一牺牲层120和支撑图案130上。
参照图19，可以执行与参照图3至图9说明的工艺基本相同或相似的工艺。因此，可以在支撑层140上形成包括顺序地堆叠的绝缘层160和第二牺牲层170的模制体，可以形成穿过模制体延伸的沟道240以及覆盖沟道240的下表面和侧壁的电荷存储结构230，可以形成穿过模制体、支撑层140和第一牺牲层120延伸以暴露基体图案700的上表面的第二开口290，并且可以通过第二开口290去除电荷存储结构230的一部分和第一牺牲层120。另外，可以在基体图案700的通过第二开口290暴露的上部处形成杂质区105。
参照图20，可以执行与参照图10和图11说明的工艺基本相同或相似的工艺，因此，可以形成填充第一间隙310的沟道连接图案325，使得沟道240可以彼此连接。
参照图21，可以执行与参照图12至图16说明的工艺基本相同或相似的工艺以完成垂直存储器装置的制造。
垂直存储器装置可以具有COP结构，因此，可以在电路图案上方形成包括例如多晶硅的基体图案700，可以在基体图案700上形成模制体，并且可以穿过模制体形成沟道240。基体图案700可以不包括单晶半导体材料，因此通过使用基体图案700作为种子的SEG工艺可能不能形成具有均匀特性的半导体图案，并且通过半导体图案，沟道240可能不能均匀地连接到基体图案700。然而，根据示例实施例，在基体图案700上的沟道240可以通过沟道连接图案325来彼此连接(沟道连接图案325可以通过去除第一牺牲层120而形成)，因此，可以不通过SEG工艺形成半导体图案。
通过总结和回顾，示例实施例提供了一种制造具有改善的特性的垂直存储器装置的方法。即，在制造垂直存储器装置的方法中，当通过开口(该开口穿过模制体延伸)去除用于形成沟道连接图案的牺牲层时，牺牲层可以包括相对于其他层结构(例如，氧化物和氮化物层)具有高蚀刻选择性的材料(例如，氧化锗)，从而不需要覆盖开口侧壁的蚀刻停止图案或者间隔物。因此，可以通过数量减少的工艺来形成沟道连接图案。此外，由于牺牲层不包括氮化物(例如，包括氧化锗)，所以当去除牺牲层时，不会产生碳-氮(C-N)残余物，从而可以防止由C-N残余物引起的沟道特性劣化。
这里已经公开了示例实施例，并且尽管采用了特定的术语，但是它们仅以一般的和描述性的含义来使用和解释，而不是出于限制的目的。在一些情况下，对于截止到本申请提交时的本领域普通技术人员将明显的是，除非另外明确指出，否则结合具体实施例描述的特征、特性和/或元件可以单独使用，或与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离权利要求中阐述的本发明的精神和范围的情况下，可以在形式上和细节上进行各种改变。

Claims (25)

1.一种制造垂直存储器装置的方法，所述方法包括以下步骤：
在基底上形成第一牺牲层，第一牺牲层包括第一绝缘材料；
形成包括绝缘层和第二牺牲层的模制体，绝缘层和第二牺牲层交替地且重复地堆叠在第一牺牲层上，绝缘层和第二牺牲层分别包括与第一绝缘材料不同的第二绝缘材料和第三绝缘材料；
穿过模制体和第一牺牲层形成沟道；
穿过模制体和第一牺牲层形成开口以暴露基底的上表面；
通过开口去除第一牺牲层以形成第一间隙；
形成沟道连接图案以填充第一间隙；以及
用栅电极替换第二牺牲层。
2.根据权利要求1所述的方法，其中，第一绝缘材料包括氧化锗或掺杂有锗的氧化硅。
3.根据权利要求2所述的方法，其中，第二绝缘材料包括氧化物，并且第三绝缘材料包括氮化物。
4.根据权利要求1所述的方法，其中，形成沟道连接图案的步骤包括：
形成沟道连接层以填充第一间隙并覆盖开口的侧壁；以及
去除沟道连接层的在开口中的部分。
5.根据权利要求1所述的方法，其中，沟道连接图案包括掺杂有杂质的多晶硅。
6.根据权利要求1所述的方法，所述方法还包括：
形成覆盖沟道的外侧壁的电荷存储结构；以及
在去除第一牺牲层之后，去除电荷存储结构的被第一间隙暴露的部分。
7.根据权利要求6所述的方法，其中，电荷存储结构包括顺序地堆叠在沟道的外侧壁上的隧道绝缘图案、电荷存储图案和阻挡图案。
8.根据权利要求7所述的方法，其中，隧道绝缘图案和阻挡图案包括氧化硅，并且电荷存储图案包括氮化硅。
9.根据权利要求1所述的方法，所述方法还包括：形成具有上表面的支撑图案，所述上表面与第一牺牲层的上表面基本共面，支撑图案包括与第一绝缘材料不同的材料。
10.根据权利要求9所述的方法，其中，支撑图案包括未掺杂的多晶硅。
11.根据权利要求9所述的方法，其中，当去除第一牺牲层时，不去除支撑图案。
12.根据权利要求9所述的方法，其中，开口至少部分地暴露支撑图案的上表面。
13.根据权利要求9所述的方法，所述方法还包括：在形成模制体之前，在第一牺牲层和支撑图案上形成支撑层。
14.根据权利要求13所述的方法，其中，支撑层包括未掺杂的多晶硅。
15.根据权利要求1所述的方法，其中，用栅电极替换第二牺牲层的步骤包括：
通过开口去除第二牺牲层以形成第二间隙；以及
形成栅电极以填充第二间隙。
16.一种制造垂直存储器装置的方法，所述方法包括以下步骤：
在基底上形成第一牺牲层；
形成包括绝缘层和第二牺牲层的模制体，绝缘层和第二牺牲层交替地且重复地堆叠在第一牺牲层上；
穿过模制体和第一牺牲层形成沟道；
穿过模制体和第一牺牲层形成开口以暴露基底的上表面；
通过开口去除第一牺牲层以形成间隙；
形成沟道连接图案以填充间隙；以及
用栅电极替换第二牺牲层，
其中，第一牺牲层相对于绝缘层的蚀刻选择性大于第二牺牲层相对于绝缘层的蚀刻选择性。
17.根据权利要求16所述的方法，其中，第一牺牲层包括氧化锗或掺杂有锗的氧化硅，绝缘层包括氧化硅，并且第二牺牲层包括氮化硅。
18.根据权利要求16所述的方法，其中：
穿过模制体和第一牺牲层形成开口的步骤包括形成平行于沟道并垂直于基底的垂直开口；以及
通过开口去除第一牺牲层的步骤包括将第一牺牲层、绝缘层和第二牺牲层直接暴露于开口的内部，使得第一牺牲层、绝缘层和第二牺牲层中的仅第一牺牲层被去除。
19.根据权利要求16所述的方法，所述方法还包括：
形成覆盖沟道的外侧壁的电荷存储结构；以及
在去除第一牺牲层之后，去除电荷存储结构的被间隙暴露的部分。
20.一种制造垂直存储器装置的方法，所述方法包括：
在基底上形成第一牺牲层，第一牺牲层包括第一氧化物；
形成包括绝缘层和第二牺牲层的模制体，绝缘层和第二牺牲层交替地且重复地堆叠在第一牺牲层上，绝缘层和第二牺牲层分别包括第二氧化物和氮化物；
穿过模制体和第一牺牲层形成垂直沟道；
穿过模制体和第一牺牲层形成垂直开口以暴露基底的上表面；
通过垂直开口去除第一牺牲层以形成间隙；
形成沟道连接图案以填充间隙；以及
用栅电极替换第二牺牲层。
21.根据权利要求20所述的方法，其中，第一牺牲层包括氧化锗或掺杂有锗的氧化硅，绝缘层包括氧化硅，并且第二牺牲层包括氮化硅。
22.一种制造垂直存储器装置的方法，所述方法包括：
在基底上形成电路图案；
在电路图案上形成基体图案；
在基体图案上形成第一牺牲层，第一牺牲层包括第一绝缘材料；
形成包括绝缘层和第二牺牲层的模制体，绝缘层和第二牺牲层交替地且重复地堆叠在第一牺牲层上，绝缘层和第二牺牲层分别包括与第一绝缘材料不同的第二绝缘材料和第三绝缘材料；
穿过模制体和第一牺牲层形成沟道；
穿过模制体和第一牺牲层形成开口以暴露基体图案的上表面；
通过开口去除第一牺牲层以形成第一间隙；
形成沟道连接图案以填充第一间隙；以及
用栅电极替换第二牺牲层。
23.根据权利要求22所述的方法，其中，第一绝缘材料包括氧化锗或掺杂有锗的氧化硅。
24.根据权利要求22所述的方法，所述方法还包括：形成具有上表面的支撑图案，所述上表面与第一牺牲层的上表面基本共面，支撑图案包括与第一绝缘材料不同的材料。
25.根据权利要求24所述的方法，其中，当去除第一牺牲层时，不去除支撑图案。
CN201910884495.1A 2018-10-29 2019-09-19 制造垂直存储器装置的方法 Pending CN111106125A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0130092 2018-10-29
KR1020180130092A KR20200048233A (ko) 2018-10-29 2018-10-29 수직형 메모리 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN111106125A true CN111106125A (zh) 2020-05-05

Family

ID=70325422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910884495.1A Pending CN111106125A (zh) 2018-10-29 2019-09-19 制造垂直存储器装置的方法

Country Status (3)

Country Link
US (2) US11063060B2 (zh)
KR (1) KR20200048233A (zh)
CN (1) CN111106125A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112802852A (zh) * 2021-03-24 2021-05-14 长江存储科技有限责任公司 三维存储器及其制备方法
CN113206105A (zh) * 2021-05-06 2021-08-03 长江存储科技有限责任公司 三维存储器及其制备方法
WO2021237489A1 (en) * 2020-05-27 2021-12-02 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
TWI833582B (zh) * 2022-05-19 2024-02-21 南亞科技股份有限公司 具有單側電容器的半導體結構的製備方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220040143A (ko) * 2020-09-23 2022-03-30 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템
US11974429B2 (en) * 2020-11-06 2024-04-30 Micron Technology, Inc. Method used in forming a memory array comprising strings of memory cells and using bridges in sacrificial material in a tier

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280412A (zh) * 2010-06-14 2011-12-14 三星电子株式会社 垂直半导体器件及其制造方法
CN104425511A (zh) * 2013-08-29 2015-03-18 三星电子株式会社 具有垂直沟道结构的半导体器件
CN105977257A (zh) * 2015-03-11 2016-09-28 爱思开海力士有限公司 半导体器件及其制造方法
US20170103993A1 (en) * 2015-10-08 2017-04-13 Seung-Min Lee Vertical memory devices
CN107425004A (zh) * 2016-04-08 2017-12-01 三星电子株式会社 垂直存储器件
CN108055874A (zh) * 2015-10-26 2018-05-18 桑迪士克科技有限责任公司 用于具有侧面源极线和机械支撑的三维nand非易失性存储器装置的方法和设备
CN109817633A (zh) * 2017-11-21 2019-05-28 三星电子株式会社 垂直存储器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7094362B2 (en) 2003-10-29 2006-08-22 General Electric Company Garnet phosphor materials having enhanced spectral characteristics
JP2016225614A (ja) 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置
KR102457558B1 (ko) * 2015-10-15 2022-10-21 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10256288B2 (en) 2015-10-20 2019-04-09 National Institute Of Advanced Industrial Science And Technology Nonvolatile memory device
KR102435524B1 (ko) 2015-10-21 2022-08-23 삼성전자주식회사 반도체 메모리 장치
US9917100B2 (en) 2015-11-20 2018-03-13 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
US9768192B1 (en) * 2016-03-16 2017-09-19 Sandisk Technologies Llc Three-dimensional memory device containing annular etch-stop spacer and method of making thereof
US9917093B2 (en) 2016-06-28 2018-03-13 Sandisk Technologies Llc Inter-plane offset in backside contact via structures for a three-dimensional memory device
KR102626036B1 (ko) 2016-08-19 2024-01-18 에스케이하이닉스 주식회사 반도체 장치
US9929174B1 (en) 2016-10-28 2018-03-27 Sandisk Technologies Llc Three-dimensional memory device having non-uniform spacing among memory stack structures and method of making thereof
US10224240B1 (en) * 2017-06-27 2019-03-05 Sandisk Technologies Llc Distortion reduction of memory openings in a multi-tier memory device through thermal cycle control
CN109328393B (zh) * 2018-09-26 2020-03-27 长江存储科技有限责任公司 3d nand存储器中存储沟道层的阶梯覆盖改进

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280412A (zh) * 2010-06-14 2011-12-14 三星电子株式会社 垂直半导体器件及其制造方法
CN104425511A (zh) * 2013-08-29 2015-03-18 三星电子株式会社 具有垂直沟道结构的半导体器件
CN105977257A (zh) * 2015-03-11 2016-09-28 爱思开海力士有限公司 半导体器件及其制造方法
US20170103993A1 (en) * 2015-10-08 2017-04-13 Seung-Min Lee Vertical memory devices
CN108055874A (zh) * 2015-10-26 2018-05-18 桑迪士克科技有限责任公司 用于具有侧面源极线和机械支撑的三维nand非易失性存储器装置的方法和设备
CN107425004A (zh) * 2016-04-08 2017-12-01 三星电子株式会社 垂直存储器件
CN109817633A (zh) * 2017-11-21 2019-05-28 三星电子株式会社 垂直存储器件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021237489A1 (en) * 2020-05-27 2021-12-02 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
CN112802852A (zh) * 2021-03-24 2021-05-14 长江存储科技有限责任公司 三维存储器及其制备方法
CN112802852B (zh) * 2021-03-24 2023-01-13 长江存储科技有限责任公司 三维存储器及其制备方法
CN113206105A (zh) * 2021-05-06 2021-08-03 长江存储科技有限责任公司 三维存储器及其制备方法
CN113206105B (zh) * 2021-05-06 2022-08-12 长江存储科技有限责任公司 三维存储器及其制备方法
TWI833582B (zh) * 2022-05-19 2024-02-21 南亞科技股份有限公司 具有單側電容器的半導體結構的製備方法

Also Published As

Publication number Publication date
KR20200048233A (ko) 2020-05-08
US11063060B2 (en) 2021-07-13
US20200135760A1 (en) 2020-04-30
US20210313347A1 (en) 2021-10-07
US11700731B2 (en) 2023-07-11

Similar Documents

Publication Publication Date Title
US10854622B2 (en) Vertical memory devices and methods of manufacturing the same
US10748923B2 (en) Vertical memory devices and methods of manufacturing the same
US9356031B2 (en) Three dimensional NAND string memory devices with voids enclosed between control gate electrodes
KR102653939B1 (ko) 수직형 메모리 장치의 제조 방법
US11063060B2 (en) Methods of manufacturing a vertical memory device
US11171151B2 (en) Vertical memory devices and methods of manufacturing the same
US10340284B2 (en) Semiconductor device and method for fabricating the same
CN108511447B (zh) 垂直存储器件
KR20150089138A (ko) 수직형 불휘발성 메모리 장치 및 그 제조 방법
US11521987B2 (en) Vertical memory devices
CN117042456A (zh) 垂直存储器件
CN112054027A (zh) 半导体器件
US11610908B2 (en) Vertical memory devices
US10868034B2 (en) Vertical memory devices with three-dimensional channels
US11430804B2 (en) Vertical memory devices
US20190378850A1 (en) Vertical memory devices
CN112310110A (zh) 垂直存储器装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination