CN107425004A - 垂直存储器件 - Google Patents

垂直存储器件 Download PDF

Info

Publication number
CN107425004A
CN107425004A CN201710223451.5A CN201710223451A CN107425004A CN 107425004 A CN107425004 A CN 107425004A CN 201710223451 A CN201710223451 A CN 201710223451A CN 107425004 A CN107425004 A CN 107425004A
Authority
CN
China
Prior art keywords
grid line
cut portion
memory device
substrate
vertical memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710223451.5A
Other languages
English (en)
Other versions
CN107425004B (zh
Inventor
尹永培
申重植
金光浩
朴玄睦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107425004A publication Critical patent/CN107425004A/zh
Application granted granted Critical
Publication of CN107425004B publication Critical patent/CN107425004B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)

Abstract

本发明提供一种垂直存储器件，该垂直存储器件包括在基板上的沟道、栅线和切割图案。沟道在基本上垂直于基板的上表面的第一方向上延伸。栅线在第一方向上彼此间隔开。每条栅线围绕沟道并在基本上平行于基板的上表面的第二方向上延伸。切割图案包括在第二方向上延伸并切割栅线的第一切割部分以及交叉第一切割部分并与第一切割部分合并的第二切割部分。

Description

垂直存储器件
技术领域
示例实施方式涉及垂直存储器件及制造该垂直存储器件的方法。更具体地，示例实施方式涉及包括垂直地延伸的沟道的垂直存储器件及制造该垂直存储器件的方法。
背景技术
近来，为了实现高集成度，已经发展了包括关于基板的表面垂直地堆叠的多个存储单元的垂直存储器件。在垂直存储器件中，具有柱形状或圆柱形形状的沟道可以从基板的表面垂直地突出，围绕沟道的栅线可以重复地堆叠为阶梯形状。
随着垂直存储器件的集成度变大，栅线的数目和阶梯形状的台阶数目会增加。因此，用于形成台阶的工艺的复杂性会增加。
发明内容
示例实施方式提供具有提高的结构可靠性和电可靠性的垂直存储器件。
示例实施方式提供制造具有提高的结构可靠性和电可靠性的垂直存储器件的方法。
根据示例实施方式，一种垂直存储器件可以包括基板、沟道、栅线和切割图案。沟道在基板上并在基本上垂直于基板的上表面的第一方向上延伸。栅线在基板上并在第一方向上彼此间隔开。每条栅线可以围绕沟道并在基本上平行于基板的上表面的第二方向上延伸。切割图案可以包括在第二方向上延伸并切割栅线的第一切割部分以及交叉第一切割部分并与第一切割部分合并的第二切割部分。
根据示例实施方式，一种垂直存储器件可以包括基板、在基板上彼此间隔开的多个栅线堆叠结构以及公共源极线(CSL)。每个栅线堆叠结构可以包括在基本上垂直于基板的上表面的第一方向上延伸的沟道以及在第一方向上彼此间隔开的栅线。每条栅线可以围绕沟道并在基本上平行于基板的上表面并交叉第三方向的第二方向上延伸。第三方向基本上平行于基板的上表面。栅线堆叠结构可以在第三方向上彼此间隔开。CSL可以沿第二方向和第三方向围绕栅线堆叠结构的侧壁。
根据示例实施方式，一种垂直存储器件可以包括基板、在基板上一个堆叠在另一个的顶部之上的多条栅线、在基板上的多个垂直沟道、以及在基板上的公共源极线(CSL)。栅线包括平行于基板的上表面延伸不同的长度以限定阶梯形状的端部分。所述多个垂直沟道彼此间隔开并延伸穿过所述多条栅线。CSL包括第一部分，该第一部分在基板上交叉到CSL的第二部分中，延伸穿过所述多条栅线并彼此间隔开。CSL的第二部分延伸穿过所述多条栅线中的最下面的栅线并与所述多条栅线的端部分间隔开。
在根据示例实施方式的垂直存储器件中，在形成有台阶的模制结构之后，用于GSL的台阶部分可以与用于栅线切割的开口同时形成。因此，可以减少用于形成有台阶的模制结构的光掩模。在该开口中，切割图案可以被形成，并且切割图案可以包括划分栅线堆叠结构的第一切割部分以及交叉第一切割部分并将第一切割部分彼此连接的第二切割部分。根据借助于栅线堆叠结构的操作设计，第一切割部分和第二切割部分可以被设计。
附图说明
从以下结合附图的详细描述，示例实施方式将被更清楚地理解。图1至30示出如这里描述的非限制性的示例实施方式。
图1至3是示出根据示例实施方式的垂直存储器件的俯视图和剖视图；
图4至21是示出根据示例实施方式的制造垂直存储器件的方法的剖视图和俯视图；
图22是示出根据示例实施方式的垂直存储器件的剖视图；
图23是示出根据示例实施方式的垂直存储器件的剖视图；
图24是示出根据示例实施方式的垂直存储器件的俯视图；
图25和26是示出根据示例实施方式的垂直存储器件的俯视图和剖视图；
图27和28是示出根据示例实施方式的垂直存储器件的俯视图；
图29是示出根据示例实施方式的垂直存储器件的俯视图；以及
图30是示出根据示例实施方式的垂直存储器件的俯视图。
具体实施方式
基本上垂直于基板的上表面的方向被称为第一方向，基本上平行于基板的上表面并彼此交叉的两个方向分别被称为第二方向和第三方向。例如，第二方向和第三方向基本上彼此垂直。另外，由箭头指示的方向和其相反的方向被认为是相同的方向。关于方向的上述定义在本说明书中的所有附图中是相同的。
图1至3是示出根据示例实施方式的垂直存储器件的俯视图和剖视图。具体地，图1是俯视图，图2和3是分别沿图1的线I-I'和II-II'截取的剖视图。
为了说明的方便，在图1中省略一些元件，例如第一上绝缘层140、第二上绝缘层190、插塞195等。
参照图1至3，垂直存储器件可以包括：垂直沟道结构128，在第一方向上从基板100的上表面延伸；栅线170和绝缘夹层102，其可以围绕垂直沟道结构128并在第一方向上交替地堆叠为阶梯形状；切割图案(cutting pattern)180，切割栅线170和绝缘夹层102；以及接触192，电连接到相应的水平(level)中的栅线170。
基板100可以包括半导体材料，例如硅、锗等。在一些示例实施方式中，基板100可以包括单晶硅。例如，基板100可以用作用于垂直存储器件的主体。在一些示例实施方式中，p型阱可以形成在基板100中。
垂直存储器件可以具有第一区域I、第二区域II和第三区域III。因此，基板100也可以被分为第一区域I、第二区域II和第三区域III(参照图2)。
第一区域I可以用作在该处可形成垂直沟道结构128的单元区域。例如，垂直沟道结构128和围绕垂直沟道结构128的栅线170可以限定单元串。第二区域II可以用作在其中形成栅线170的台阶部分和接触192的延伸区域。第三区域III可以用作虚设区域。
在一些示例实施方式中，一对第二区域II可以分别对称地形成在第一区域I在第二方向上的相反两侧。
垂直沟道结构128可以在第一方向上延伸穿过栅线170和绝缘夹层102。如图2所示，垂直沟道结构128可以直接接触基板100的上表面。
垂直沟道结构128可以包括沟道124、电介质层结构122和填充图案126。
沟道124可以具有像杯子一样的形状。沟道124可以接触基板100的上表面。填充图案126可以具有在通过具有像杯子一样的形状的沟道124形成的内部空间中的柱形状。或者，沟道124可以具有柱形状，并且在这种情况下，可以不形成填充图案126。
沟道124可以包括半导体诸如多晶硅或单晶硅，并可以在其一部分中包括例如p型杂质诸如硼(B)。填充图案126可以包括绝缘材料，例如硅氧化物。
电介质层结构122可以具有空心圆柱形的形状，其可以覆盖沟道124的外侧壁。电介质层结构122可以包括从沟道124的外侧壁顺序地堆叠的隧道绝缘层、电荷储存层和阻挡层。
隧道绝缘层可以包括氧化物，例如硅氧化物。电荷储存层可以包括氮化物，例如硅氮化物或金属氧化物。阻挡层可以包括硅氧化物或金属氧化物，例如铪氧化物或铝氧化物。例如，电介质层结构122可以具有氧化物-氮化物-氧化物(ONO)分层结构。
覆盖垫130可以形成在垂直沟道结构128上。在示例实施方式中，覆盖垫130可以电连接到垂直存储器件的位线，并可以用作用于使电子移动到沟道124中的源极/漏极图案。覆盖垫130可以包括半导体(例如多晶硅或单晶硅)，还可以包括n型杂质例如磷、砷等。
如图1所示，多个覆盖垫130可以沿第二方向布置在第一区域I中使得覆盖垫行可以被限定；并且多个覆盖垫行可以布置在第三方向上。垂直沟道结构128也可以根据覆盖垫130的布置来布置。例如，多个垂直沟道结构128可以沿第二方向布置在第一区域I中以形成沟道行，多个沟道行可以布置在第三方向上。
覆盖垫行的相邻覆盖垫行中的覆盖垫130或沟道行的相邻沟道行中的垂直沟道结构128可以沿第二方向和/或第三方向布置成Z字形图案。因此，更多的垂直沟道结构128可以形成在基板100的单位区域中。
栅线170(例如170a、170b、170c、170d、170e和170f)可以覆盖垂直沟道结构128的外侧壁，并可以沿第一方向彼此间隔开。在示例实施方式中，每条栅线170可以部分地围绕包括在沟道行的至少一个中的沟道124或垂直沟道结构128并可以在第二方向上延伸。
在一些实施方式中，每条栅线170可以围绕给定数目的沟道行，例如4个沟道行。在这种情况下，栅线堆叠结构可以由4个沟道行和围绕该4个沟道行的栅线170限定。多个栅线堆叠结构可以沿第三方向布置。然而，包括在栅线堆叠结构中的沟道行的数目可以根据垂直存储器件的电路设计而改变。
在示例实施方式中，栅线170的宽度或长度可以从基板100的上表面沿第一方向减小。例如，如图2所示，多条栅线170可以堆叠为金字塔形状或阶梯形状，并且栅线170在第二方向上的长度可以逐渐地减小。
每条栅线170可以包括在第二方向上从栅线170中的覆在其上的(overlying)栅线突出的台阶部分。每条栅线170的台阶部分可以用作用于连接到接触192的接触垫。台阶部分可以设置在第二区域II中。
栅线170可以包括地选择线(GSL)、字线和串选择线(SSL)。例如，最下面的栅线170a可以用作GSL。最上面的栅线170f可以用作SSL。GSL和SSL之间的栅线170b至170e可以用作字线。
图1至3显示出栅线170设置在6个水平，然而，考虑到垂直存储器件的电路设计和集成度，栅线170可以形成在更多水平，例如16个水平、24个水平、32个水平、48个水平等。SSL可以形成在两个或更多水平处。
栅线170可以包括金属例如钨(W)、金属氮化物和/或金属硅化物。在一些实施方式中，栅线170可以具有包括金属氮化物例如钨氮化物和金属例如钨的多层结构。
栅线堆叠结构还可以包括绝缘夹层102，例如102a、102b、102c、102d、102e、102f和102g。绝缘夹层102可以设置在栅线170中的在第一方向上的相邻栅线之间。绝缘夹层102可以沿第一方向堆叠为与栅线170的形状基本上相同或类似的金字塔形状或阶梯形状。
因此，每个绝缘夹层102也可以包括对应于每条栅线170的台阶部分的台阶部分。在示例实施方式中，如图2所示，栅线170的台阶部分可以被绝缘夹层102的台阶部分覆盖。
在示例实施方式中，栅线170可以被界面层175覆盖。界面层175可以形成在电介质层结构122和栅线170之间以及在绝缘夹层102和栅线170之间。
界面层175可以被插入以控制栅线170和沟道124之间的功函数。界面层175可以包括例如金属氧化物和/或金属氮化物。金属氧化物可以包括例如铝氧化物，金属氮化物可以包括钛氮化物、钽氮化物和/或钨氮化物。
模制保护层115可以至少部分地覆盖栅线堆叠结构。在示例实施方式中，模制保护层115可以覆盖栅线堆叠结构的台阶部分，并且还可以覆盖最上面的绝缘夹层102g。例如，覆盖垫130可以形成在模制保护层115中。
第一上绝缘层140可以形成在模制保护层115上。第一上绝缘层140可以覆盖覆盖垫130。例如，第一上绝缘层140和模制保护层115可以包括硅氧化物。
开口150可以穿过第一上绝缘层140和模制保护层115形成，并可以切割栅线170和绝缘夹层102。切割图案180可以形成在开口150中。
在示例实施方式中，开口150可以包括第一开口部分150a和第二开口部分150b，切割图案180可以包括在第一开口部分150a中的第一切割部分182和在第二开口部分150b中的第二切割部分184。
第一开口部分150a可以在第二方向上延伸穿过栅线170和绝缘夹层102。多个第一开口部分150a可以形成在第三方向上。因此，第一切割部分182可以在第二方向上延伸，多个第一切割部分182可以形成在栅线堆叠结构中的相邻栅线堆叠结构之间。
第二开口部分150b可以在第三方向上延伸，并可以分别连接到所述多个第一开口部分150a的端部分。因此，第二切割部分184可以在第三方向上延伸，并可以分别连接到所述多个第一切割部分182的端部分。所述多个第一切割部分182可以通过第二切割部分184连接，并且第一切割部分182和第二切割部分184可以用作单个结构。
在示例实施方式中，最下面的栅线170a可以通过第二切割部分184限定。例如，第二切割部分184可以在第三方向上延伸，并可以限定在不同的栅线堆叠结构中包括的最下面的栅线170a。例如，垂直存储器件的GSL的台阶部分可以由第二切割部分184限定。
在一些示例实施方式中，第二切割部分184可以设置在第二区域II和第三区域III之间的边界处。例如，延伸区域和虚设区域可以通过第二切割部分184划分。
如图2所示，虚设栅线171、虚设界面层176和虚设绝缘夹层102a'和102b'可以通过第二切割部分184限定在第三区域III中。
在示例实施方式中，切割图案180可以用作垂直存储器件的公共源极线CSL。切割图案180可以包括金属例如钨、铜、铝等，金属硅化物，金属氮化物和/或掺杂的多晶硅。
间隔物185可以形成在开口150的侧壁上。切割图案180可以通过间隔物185而与栅线170绝缘。间隔物185可以包括绝缘材料，例如硅氧化物。
基板100的上表面可以通过开口150暴露，杂质区域103可以形成在基板100的通过开口150暴露的上部分处。切割图案180可以直接接触杂质区域103。在一些示例实施方式中，包括例如镍硅化物、钴硅化物等的金属硅化物层可以进一步形成在切割图案180和杂质区域103之间。
第二上绝缘层190可以形成在第一上绝缘层140上。第二上绝缘层190可以覆盖切割图案180和间隔物185。例如，第二上绝缘层190可以包括例如可与第一上绝缘层140的硅氧化物基本上相同的硅氧化物。
接触192(例如192a、192b、192c、192d和192e)可以延伸穿过第二区域II中的第二上绝缘层190、第一上绝缘层140、模制保护层115和绝缘夹层102，并可以接触或电连接到栅线170。在一些示例实施方式中，接触192可以延伸穿过界面层175以接触栅线170的上表面。
接触192a～192e可以分别电连接到GSL 170a和字线170b～170e的台阶部分。在一些示例实施方式中，电连接到SSL 170f的接触可以形成在第二区域II的部分中，所述部分关于第一区域I与第二区域II在图2中示出的部分相反。
在一些示例实施方式中，在如图1显示的俯视图中，接触192可以沿第二方向布置成Z字形布局。因此，接触192中的相邻接触192之间的距离可以增大从而可以保证用于形成接触192的工艺余量。
插塞195可以形成在第一区域I中。插塞195可以延伸穿过第一上绝缘层140和第二上绝缘层190，并可以接触覆盖垫130的上表面。例如，插塞195可以用作位线。
接触192和插塞195可以包括金属例如钨、铜、铝等，金属硅化物，金属氮化物和/或掺杂的多晶硅。
电连接到插塞195和接触192的位线(未示出)和布线(未示出)可以形成在第二上绝缘层190上。
在示例实施方式中，用作CSL的切割图案180可以包括第一切割部分182和第二切割部分184。第二切割部分184可以共同地提供用于栅线堆叠结构以限定GSL。CSL的面积可以通过第二切割部分184而增大。因此，由CSL引起的电阻可以增大，用于电连接到CSL的接触或布线的面积可以增大。
在一示例实施方式中，栅线堆叠结构的侧壁可以被第一切割部分182和第二切割部分184完全地覆盖。
第二切割部分184可以用作延伸区域和虚设区域之间的围栏。例如，第二切割部分184可以用作用于阻挡来自延伸区域和/或单元区域的应力的结构。
图4至21是示出根据示例实施方式的制造垂直存储器件的方法的剖视图和俯视图。例如，图4至21示出制造图1至3中示出的垂直存储器件的方法。
具体地，图9、12和19是示出该方法的俯视图。图4-8、10-11、13、15、17和20是沿俯视图中指定的线I-I'并沿第一方向截取的剖视图。图14、16、18和21是沿俯视图中指定的线II-II'并沿第一方向截取的剖视图。
参照图4，绝缘夹层102(例如102a～102g)和牺牲层104(例如104a～104f)可以交替地并且重复地形成在基板100上以形成模制结构105。
基板100可以包括半导体材料，例如硅或锗。在一些示例实施方式中，p型阱可以通过注入p型杂质到基板100中而形成。
绝缘夹层102可以由例如硅氧化物形成。牺牲层104可以由可具有相对于绝缘夹层102的蚀刻选择性并可通过湿蚀刻工艺容易地除去的材料形成。例如，牺牲层104可以由硅氮化物形成。在一示例实施方式，牺牲层104可以由多晶硅形成。
绝缘夹层102和牺牲层104可以通过化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺、原子层沉积(ALD)工艺或溅射工艺形成。
牺牲层104可以通过随后的工艺除去以提供用于形成GSL、字线和SSL的空间。因此，绝缘夹层102和牺牲层104的数目可以考虑到GSL、字线和SSL的数目来确定。图4示出牺牲层104和绝缘夹层102分别形成在6个水平和7个水平处。然而，绝缘夹层102和牺牲层104的数目可以取决于垂直存储器件的集成度而增大。
参照图5，光致抗蚀剂图案110可以形成在最上面的绝缘夹层102g上。光致抗蚀剂图案110例如在第二方向上的长度可以通过使用第一光掩模的第一光刻工艺而减小达图5中指示的W1。最上面的绝缘夹层102g和最上面的牺牲层104f的通过减小的光致抗蚀剂图案110暴露的部分可以使用减小的光致抗蚀剂图案110作为蚀刻掩模被除去。
参照图6，光致抗蚀剂图案110可以通过使用第二光掩模的第二光刻工艺被另外地减小例如W2。
绝缘夹层102中的一个和牺牲层104中的一个可以使用减小的光致抗蚀剂图案110作为蚀刻掩模被蚀刻以形成绝缘夹层102f和牺牲层104e中的台阶部分，如图6所示。
在示例实施方式中，W1可以大于W2，例如，W1可以等于或大于W2的约2倍。
参照图7，可以重复地进行与参照图5示出的蚀刻工艺基本上相同或类似的蚀刻工艺。因此，多个台阶部分可以形成在绝缘夹层102和牺牲层104的每个中以形成初始有台阶的模制结构105a。绝缘夹层102和牺牲层104的台阶部分的每个可以具有长度W2。
在示例实施方式中，在初始有台阶的模制结构105a中，最下面的绝缘夹层102a例如第一绝缘夹层102a和最下面的牺牲层104a例如第一牺牲层104a可以不被蚀刻而是保留。在一些示例实施方式中，第一牺牲层104a上的第二绝缘夹层102b可以不被蚀刻而是保留。
光致抗蚀剂图案110可以在形成初始有台阶的模制结构105a之后通过灰化工艺和/或剥离工艺被去除。
参照图8，模制保护层115可以形成为覆盖初始有台阶的模制结构105a。
在示例实施方式中，模制保护层115可以覆盖最上面的绝缘夹层102g和第二绝缘夹层102b，并且还可以覆盖初始有台阶的模制结构105a的台阶部分。在一些示例实施方式中，模制保护层115的上部分可以通过化学机械抛光(CMP)工艺平坦化。
模制保护层115可以使用硅氧化物例如TEOS、PEOX、硅氧烷、倍半硅氧烷等通过CVD工艺、旋涂工艺等形成。
参照图9和10，沟道孔120可以穿过初始有台阶的模制结构105a形成。
例如，硬掩模(未示出)可以形成在模制保护层115上，初始有台阶的模制结构105a的绝缘夹层102和牺牲层104可以通过使用硬掩模进行例如干蚀刻工艺而被部分地蚀刻以形成沟道孔120。
沟道孔120可以在第一方向上从最上面的绝缘夹层102g到最下面的绝缘夹层102a延伸穿过绝缘夹层102和牺牲层104。基板100的上表面可以通过沟道孔120暴露。在一些示例实施方式中，基板100的上部分也可以通过用于形成沟道孔120的干蚀刻工艺被蚀刻。
硬掩模可以由基于硅或基于碳的旋涂硬掩模(SOH)材料和/或光致抗蚀剂材料形成。
如图9所示，多个沟道孔120可以形成在第二方向上以形成沟道孔行。多个沟道孔行可以形成在第三方向上。沟道孔行可以布置为使得沟道孔120可以形成为沿第二方向和/或第三方向的Z字形布局。
硬掩模可以在形成沟道孔120之后通过灰化工艺和/或剥离工艺被去除。
参照图11，包括电介质层结构122、沟道124和填充图案126的垂直沟道结构128可以形成在沟道孔120中。覆盖垫130可以形成在垂直沟道结构128上以填充沟道孔120的上部分。
在示例实施方式中，电介质层可以形成在沟道孔120的侧壁、基板100的暴露的上表面和模制保护层115的上表面上。电介质层的在基板100的暴露的上表面上的部分和电介质层的在模制保护层115的上表面上的部分可以通过回蚀工艺被除去以形成在沟道孔120的侧壁上的电介质层结构122。电介质层结构122可以具有空心的圆柱形形状。
电介质层可以通过顺序地形成阻挡层、电荷储存层和隧道绝缘层而形成。在一些实施方式中，电介质层可以形成为氧化物-氮化物-氧化物(ONO)分层结构。
沟道层可以形成在模制保护层115的上表面、电介质层结构122的内侧壁和基板100的暴露的上表面上，填充层可以形成在沟道层上以填充沟道孔120的剩余部分。例如，填充层的上部分和沟道层的上部分可以被平坦化直到模制保护层115的上表面可以被暴露，以在沟道孔120中形成沟道124和填充图案126。
沟道124可以具有像杯子一样的形状，并可以接触基板100的上表面。填充图案126可以具有容纳在由沟道124形成的空间中的柱形状。在一些示例实施方式中，沟道层可以形成为填充沟道孔120，在这种情况下，可以不形成填充层和填充图案126。
沟道层可以由半导体诸如多晶硅或非晶硅形成，并可以选择性地用杂质掺杂。在一实施方式中，可以进一步对沟道层进行热处理或激光束照射。在这种情况下，沟道层可以包括单晶硅。填充绝缘层可以由例如硅氧化物或硅氮化物形成。沟道层和填充层可以通过CVD工艺、PECVD工艺、ALD工艺、PVD工艺、溅射工艺等形成。
电介质层结构122的上部分、沟道124的上部分和填充图案126的上部分可以通过例如回蚀工艺被去除以形成凹陷。垫层可以形成在电介质层结构122、沟道124、填充图案126和模制保护层115上以充分地填充该凹陷，垫层的上部分可以通过例如CMP工艺被平坦化直到模制保护层115的上表面可以被暴露，从而形成覆盖垫130。
例如，垫层可以通过溅射工艺或ALD工艺由用n型杂质选择性地掺杂的多晶硅形成。在一实施方式中，可以形成包括非晶硅的初始垫层，然后可以对其进行结晶工艺以形成垫层。
根据沟道行的布置，多个覆盖垫130可以在模制保护层115中限定垫行，多个垫行可以沿第三方向形成。沟道行可以被限定在垫行下面，多个沟道行可以沿第三方向布置。
参照图12至14，第一上绝缘层140可以形成在模制保护层115上以覆盖覆盖垫130。第一上绝缘层140可以通过CVD工艺由例如硅氧化物形成。第一上绝缘层140、模制保护层115和初始有台阶的模制结构105a可以通过例如干蚀刻工艺被蚀刻以形成开口150。
在示例实施方式中，开口150可以穿过模制保护层115和初始有台阶的模制结构105a形成，并可以包括第一开口部分150a和第二开口部分150b。基板100的上表面可以通过开口150暴露。绝缘夹层102和牺牲层104的侧壁可以通过开口150暴露。
第一开口部分150a可以在第二方向上延伸，并可以切割初始有台阶的模制结构105a。多个第一开口部分150a可以形成在第三方向上。
沟道行可以在第三方向上通过第一开口部分150a分为沟道块或沟道组。例如，如图12所示，四个沟道行可以被包括在第一开口部分150a中的相邻的第一开口部分150a之间。然而，第一开口部分150a之间的沟道行的数目可以考虑到垂直存储器件的电路设计或集成度而被适当地调整。
第二开口部分150b可以交叉第一开口部分150a，并可以连接到第一开口部分150a。例如，第二开口部分150b可以在第三方向上延伸，并可以连接到第一开口部分150a的端部分。因此，第一开口部分150a可以经由其端部分与第二开口部分150b合并。
在示例实施方式中，第二开口部分150b可以穿过第一上绝缘层140、模制保护层115、第二绝缘夹层102b、第一牺牲层104a和第一绝缘夹层102a形成。如以上示出的，当形成图7中显示的初始有台阶的模制结构105a时，第二绝缘夹层102b、第一牺牲层104a和第一绝缘夹层102a可以通过第二开口部分150b被切割。
因此，如图13所示，最下面的台阶部分可以通过第二开口部分150b而形成在初始有台阶的模制结构105a中，从而形成有台阶的模制结构105b。
在一些示例实施方式中，第一绝缘夹层102a、第二绝缘夹层102b和第一牺牲层104a的通过第二开口部分150b而与有台阶的模制结构105b分离的部分可以分别保留为虚设绝缘夹层102a'和102b'以及虚设牺牲层104a'。
如以上示出的，当进行用于形成开口150的蚀刻工艺时，可以形成有台阶的模制结构105b的最下面的台阶部分。因此，可以减少在参照图5至7示出的用于形成台阶部分的工艺中使用的光掩模的数目。因此，可以降低用于形成有台阶的模制结构105b的工艺成本，并可以提高用于形成台阶部分的工艺余量。
参照图15和16，可以除去通过开口150暴露的牺牲层104。在示例实施方式中，牺牲层104可以使用相对于硅氮化物具有蚀刻选择性的蚀刻溶液通过湿蚀刻工艺被除去。例如，蚀刻溶液可以包括磷酸。通过蚀刻工艺，虚设牺牲层104a'也可以被除去。
在一些示例实施方式中，当牺牲层104包括多晶硅时，可以使用例如氯气进行气相蚀刻(GPE)工艺。
当牺牲层104被除去时，间隙160可以形成在绝缘夹层102之间，垂直沟道结构128的外侧壁，或者说电介质层结构122的外侧壁可以通过间隙160部分地暴露。间隙160可以在第二方向上延伸，并可以被模制保护层115阻挡。在示例实施方式中，间隙160中的最下面的间隙可以连接到第二开口部分150b。
参照图17和18，界面层175和栅线170(例如170a～170f)可以形成在每个间隙160中。
界面层175可以共形地形成在绝缘夹层102的表面和模制保护层115的表面以及电介质层结构122的外侧壁上。
在一些示例实施方式中，界面层175还可以形成在绝缘夹层102的通过开口150暴露的侧壁上。
界面层175可以通过ALD工艺或溅射工艺由金属氧化物和/或金属氮化物形成。
栅电极层可以形成在界面层175上以填充间隙160并至少部分地填充开口150。栅电极层也可以形成在第一上绝缘层140的上表面上。
栅电极层可以由金属或金属氮化物形成。例如，栅电极层可以由钨、铝、铜、钛、钽等或由其金属氮化物形成。在一实施方式中，栅电极层可以形成为具有多层结构，该多层结构包括由金属氮化物形成的阻挡层以及金属层。栅电极层可以通过CVD工艺、PECVD工艺、ALD工艺、PVD工艺、溅射工艺等形成。
栅电极层可以被部分地除去以在每个水平的间隙160中形成栅线170。例如，栅电极层的上部分可以通过CMP工艺被平坦化直到第一上绝缘层140的上表面可以暴露。栅电极层的形成在开口150中和形成基板100的上表面上的部分可以被蚀刻以获得栅线170。
栅线170可以包括顺序地堆叠并在第一方向上彼此间隔开的GSL(例如栅线170a)、字线(例如栅线170b～170e)和SSL(例如栅线170f)。在该处形成GSL、字线和SSL的水平的数目可以考虑到垂直存储器件的电路设计和容量而增加。
在一些示例实施方式中，虚设界面层176和虚设栅线171可以形成在通过除去虚设牺牲层104a'而形成的空间中。
栅线170、绝缘夹层102以及由栅线170和绝缘夹层102围绕的沟道行可以限定栅线堆叠结构。多个栅线堆叠结构可以通过第一开口部分150a划分，并可以布置在第三方向上。每个栅线堆叠结构中的GSL(例如170a)可以通过第二开口部分150b限定。
参照图19至21，可以进行离子注入工艺以在基板100的通过开口150暴露的上部分处形成杂质区域103。
杂质区域103可以在开口150可以延伸的方向上延伸。杂质区域103的通过第一开口部分150a形成的部分可以在第二方向上延伸，杂质区域103的通过第二开口部分150b形成的部分可以在第三方向上延伸。
间隔物185可以形成在开口150的侧壁上。例如，间隔物层可以通过ALD工艺由绝缘材料例如硅氧化物形成在第一上绝缘层140的上表面和开口150的侧壁和底部上。例如，可以进行各向异性刻蚀工艺或回蚀工艺以部分地除去间隔物层，使得间隔物185可以形成在开口150的侧壁上。
在一些示例实施方式中，间隔物185可以形成在开口150的侧壁上，然后可以通过开口150进行离子注入工艺以形成杂质区域103。
切割图案180可以形成为填充开口150的剩余部分。在示例实施方式中，第一导电层可以形成在第一上绝缘层140上以填充开口150的剩余部分。第一导电层的上部分可以通过CMP工艺被平坦化以形成在开口150中延伸的切割图案180。
切割图案180可以包括第一切割部分182和第二切割部分184，第一切割部分182可以填充第一开口部分150a并在第二方向上延伸，第二切割部分184可以填充第二开口部分150b并在第三方向上延伸。第二切割部分184可以连接到多个第一切割部分182。在一些示例实施方式中，切割图案180可以用作单个结构。
第一切割部分182可以用作限定栅线堆叠结构的边界图案。第二切割部分184可以用作限定GSL的边界图案。
第一导电层可以通过溅射工艺或ALD工艺由金属、金属硅化物和/或掺杂的多晶硅形成。切割图案180可以用作垂直存储器件的CSL。
再次参照图1至3，第二上绝缘层190可以形成在第一上绝缘层140上以覆盖切割图案180和间隔物185。第二上绝缘层190可以包括与第一上绝缘层140的材料基本上相同的材料，例如通过CVD工艺形成的硅氧化物。
接触192(例如192a～192e)可以穿过第一上绝缘层140和第二上绝缘层190、模制保护层115和绝缘夹层102形成以接触或电连接到在相应水平处的栅线170。在一些示例实施方式中，接触192还可以穿过界面层175，并可以直接接触每条栅线170的上表面。
插塞195可以穿过第一上绝缘夹层140和第二上绝缘夹层190形成以接触或电连接到覆盖垫130。
在一些示例实施方式中，用于形成插塞195和接触192的接触孔可以通过相同的蚀刻工艺形成。在这种情况下，第二导电层可以形成为填充接触孔，第二导电层的上部分可以被平坦化直到第二上绝缘层190的上表面可以暴露，从而同时形成插塞195和接触192。第二导电层可以通过溅射工艺或ALD工艺由金属例如铜、钨、铝等形成。
或者，插塞195和接触192可以通过彼此不同的蚀刻工艺和沉积工艺形成。例如，在形成接触192之后，第三上绝缘层(未示出)可以形成在第二上绝缘层190上以覆盖接触192。插塞195可以穿过第一上绝缘层140和第二上绝缘层190以及第三上绝缘层形成以接触或电连接到覆盖垫130。
在一些示例实施方式中，位线(未示出)和布线(未示出)可以进一步形成在第二上绝缘层190上以分别电连接到插塞195和接触192。
图22是示出根据示例实施方式的垂直存储器件的剖视图。例如，图22是沿图1的线I-I'在第一方向上截取的剖视图。
图22的垂直存储器件可以与图1至3的垂直存储器件基本上相同或类似，除了沟道列101之外。因此，同样的附图标记指代同样的元件，为了简便，以下可以省略对其的详细描述。
参照图22，沟道列101可以通过如参照图9和10所示的形成沟道孔120以及在基板100的通过沟道孔120暴露的上表面上进行选择性外延生长(SEG)工艺而形成。包括电介质层结构122a、沟道124a和填充图案126a的垂直沟道结构128a可以通过与参照图11示出的工艺基本上相同或类似的工艺形成在沟道列102上。
在示例实施方式中，沟道列101的上表面可以定位在第一栅线170a的上表面和第二栅线170b的下表面之间。例如，沟道列101可以用作GSL的沟道。界面层175可以用作GSL的栅绝缘层。
在一些示例实施方式中，如图22所示，沟道列101的底部可以被部分地插入到基板100的上部分中。
图23是示出根据示例实施方式的垂直存储器件的剖视图。例如，图23是沿图1的线II-II'在第一方向上截取的剖视图。
图23的垂直存储器件可以与图1至3的垂直存储器件基本上相同或类似，除了垂直沟道结构的形状之外。因此，同样的附图标记指代同样的元件，为了简便，以下可以省略对其的详细描述。
参照图23，垂直沟道结构中的相邻的垂直沟道结构可以通过基板100的内部分连接到彼此。
在一些示例实施方式中，沟槽100a可以形成在基板100的上部分。包括在一对垂直沟道结构中的电介质层结构122b和沟道124b可以形成在沟槽100a上以彼此连接。填充图案126b可以形成在沟道124b上以填充沟槽100a和所述一对垂直沟道结构的剩余部分。
图24是示出根据示例实施方式的垂直存储器件的俯视图。图24的垂直存储器件可以与图1至3的垂直存储器件基本上相同或类似，除了切割图案的形状和/或结构之外。因此，同样的附图标记指代同样的元件，为了简便，以下可以省略对其的详细描述。
参照图24，基板100可以包括第一区域I、第二区域II和第三区域III。覆盖垫130和垂直沟道结构可以形成在基板100的第一区域I上，绝缘夹层102的台阶部分和栅线的台阶部分可以形成在基板100的第二区域II上。
切割图案180a可以包括第一切割部分183和第二切割部分184。第一切割部分183可以在第二方向上延伸，多个第一切割部分183可以形成在第三方向上。栅线堆叠结构可以通过第一切割部分183划分。接触192可以连接到在栅线堆叠结构中包括的栅线的台阶部分。
第二切割部分184可以在第三方向上延伸，多个第一切割部分183可以经由第二切割部分184连接到彼此。第二切割部分184可以设置在第二区域II和第三区域III之间的边界处，并可以定义或限定GSL。切割图案180a的侧壁可以由间隔物185a围绕。
在示例实施方式中，第二切割部分184可以从其端部分在第一切割部分183的内侧处连接到第一切割部分183。例如，第一切割部分183可以包括第一部分183a和第二部分183b，第一部分183a可以从第二切割部分184朝向第二区域II延伸，第二部分183b可以从第二切割部分184朝向第三区域III延伸。
第一切割部分183的第二部分183b可以突出到第三区域III。由于第一切割部分183的第二部分183b，第二切割部分184的布置余量可以增大。另外，CSL的面积或体积可以由于第二部分183b而增大，从而降低其电阻。在一示例实施方式中，第二部分183b可以用作用于连接连接到CSL的接触或插塞的接头(tab)。
图25和26是示出根据示例实施方式的垂直存储器件的俯视图和剖视图。例如，图26是沿图25的线I-I'在第一方向上截取的剖视图。
图25和26的垂直存储器件可以与图1至3的垂直存储器件基本上相同或类似，除了虚设切割图案之外。因此，同样的附图标记指代同样的元件，为了简便，以下可以省略对其的详细描述。
参照图25和26，垂直存储器件还可以包括在基板100的第三区域III上的虚设切割图案186。虚设间隔物187可以形成在虚设切割图案186的侧壁上。
虚设切割图案186可以具有与第二切割部分184的形状基本上相同或类似的形状，并可以在第二方向上与第一和第二切割部分182和184间隔开。在示例实施方式中，虚设切割图案186可以在第三方向上延伸，并可以穿过第一上绝缘层140、模制保护层115、虚设绝缘夹层102b'和102a'、虚设界面层176和虚设栅线171。
在一些示例实施方式中，虚设杂质区域103a'可以形成在基板100的在虚设切割图案186下面的上部分处，虚设切割图案186可以接触虚设杂质区域103a'。
在示例实施方式中，用于形成切割图案180的开口150(参照图1至3)和用于形成虚设切割图案186的虚设开口可以通过相同的蚀刻工艺形成。因此，关于开口150的蚀刻负荷可以通过虚设开口减小，并且可以提高切割图案180的结构的和机械的稳定性和可靠性。
图27和28是示出根据示例实施方式的垂直存储器件的俯视图。例如，图28是用于示出栅线的布置的单元块的俯视图。图27和28的垂直存储器件可以包括与图1至3的元件基本上相同或类似的元件。因此，同样的附图标记指代同样的元件，为了简便，以下可以省略对其的详细描述。
参照图27和28，垂直存储器件可以包括第一区域I、第二区域II和第三区域III。包括绝缘夹层202b、202c、202d、202e、202f和202g的绝缘夹层202和包括栅线270a、270b、270c、270d、270e、270f和270g的栅线270可以交替地形成在基板的第一区域I和第二区域II上，其中栅线270a也被称为GSL 270a，栅线270g也被称为SSL 270g，栅线270b至270f也被称为字线270b至270f。穿过绝缘夹层202和栅线270的垂直沟道结构以及覆盖垫130可以形成在基板的第一区域I上。绝缘夹层202的台阶部分和栅线270的台阶部分可以形成在基板的第二区域II上。虚设绝缘夹层202b'和虚设栅线(未示出)可以形成在基板的第三区域III上。
切割图案可以通过给定的单元切割绝缘夹层202和栅线270，并可以包括第一切割部分200、第二切割部分210和子切割部分205。间隔物220可以形成在第一切割部分200和第二切割部分210的侧壁上，子间隔物225可以形成在子切割部分205的侧壁上。
第一切割部分200可以在第二方向上延伸，多个第一切割部分200可以形成在第三方向上。在示例实施方式中，单元块CB可以通过第一切割部分200中的在第三方向上相邻的第一切割部分200限定。第二切割部分210可以在第三方向上延伸，并可以连接到多个第一切割部分200。GSL 270a在第二方向上的长度可以通过第二切割部分210限制。
子切割部分205可以在第二方向上像第一切割部分200一样地延伸。子切割部分205可以设置在第一切割部分200中的在第三方向上相邻的第一切割部分200之间，并可以与第二切割部分210物理地分开。在示例实施方式中，子切割部分205可以在第二方向上与第二切割部分210间隔开。
在示例实施方式中，如图28所示，子切割图案205可以在第一方向上延伸。子切割图案205可以切割例如SSL 270g和字线270b～270f，GSL 270a可以不被子切割部分205完全地分开。在一些示例实施方式中，子切割图案205可以部分地切割GSL 270a的台阶部分。
在一些示例实施方式中，如图27所示，单元块CB可以通过第一切割部分200中的在第三方向上相邻的第一切割部分200限定，两个子块例如第一子块SUB1和第二子块SUB2可以通过子切割部分205被限定在单元块CB中。
例如，第一子块SUB1和第二子块SUB2以及字线270b～270f可以通过子切割部分205被物理地分开。第一子块SUB1和第二子块SUB2可以共用GSL 270a。如图28所示，为单个结构的GSL 270a可以提供在第一子块SUB1和第二子块SUB2中。
接触230(例如230a、230b、230c、230d和230e)可以连接到栅线270的台阶部分。在一些示例实施方式中，连接到SSL 270g的接触和连接到字线270b～270f的接触230b～230e可以设置在第一子块SUB1和第二子块SUB2的每个中。连接到GSL 270a的接触230a可以提供在每个单元块CB中。例如，连接到GSL 270a的接触230a可以共同地提供用于第一子块SUB1和第二子块SUB2。
如以上示出的，单元块CB可以通过形成子切割部分205而被分为共用GSL 270a的子块，以及用于电连接GSL 270a的接触的数目由单元块CB的数目决定。因此，可以获得用于形成接触230的余量并可以提高垂直存储器件的操作效率。
图29是示出根据示例实施方式的垂直存储器件的俯视图。图29的垂直存储器件可以包括与图1至3的元件基本上相同或类似的元件，除了SSL切割图案240之外。因此，同样的附图标记指代同样的元件，为了简便，以下可以省略对其的详细描述。
参照图29，SSL切割图案240可以形成在基板的第一区域I上，并可以在第一方向上穿透绝缘夹层102和栅线。
在示例实施方式中，每个栅线堆叠结构中的SSL例如170f(参照图2)可以通过SSL切割图案240切割。例如，每个栅线堆叠结构中的SSL 170f可以通过SSL切割图案240被分为两段。
在一些示例实施方式中，字线170b～170e的台阶部分和GSL 170a可以不被SSL切割图案240切割。例如，SSL切割图案240可以仅形成在基板的第一区域I上。
例如，如参照图5至7所示，SSL切割图案240可以在形成初始有台阶的模制结构105a之后在形成垂直沟道结构128(参照图11)之前形成。在一些示例实施方式中，SSL切割图案240可以在形成垂直沟道结构128之后在形成开口150(参照图12)之前形成。
SSL切割图案240可以包括绝缘材料例如硅氧化物。
图30是示出根据示例实施方式的垂直存储器件的俯视图。图30的垂直存储器件可以包括与图1至3、图27和28或图29的元件基本上相同或类似的元件。因此，同样的附图标记指代同样的元件，为了简便，以下可以省略对其的详细描述。
参照图30，如参照图27和28说明的，切割图案可以包括第一切割部分200和第二切割部分210。单元块CB可以通过在第三方向上彼此相邻的第一切割部分200限定。第一切割部分200可以在第二方向上延伸，并可以穿透包括绝缘夹层302b、302c、302d、302e、302f和302g的绝缘夹层302和栅线。
第二切割部分210可以在第三方向上延伸，并可以与第一切割部分200合并。第二切割部分210可以形成在第二区域II和第三区域III之间的边界处，通过第二切割部分210切割的虚设绝缘夹层302b'可以保留在基板的第三区域III上。
在示例实施方式中，子切割部分207可以形成在第一切割部分200中的在第三方向上相邻的第一切割部分200之间。单元块CB可以通过子切割图案207被分为第一子块SUB1和第二子块SUB2。
在示例实施方式中，子切割图案207可以包括切除区域250。在一些示例实施方式中，切除区域250可以在俯视图中交叠基板的第一区域I。在每个水平中的栅线和绝缘夹层302可以通过切除区域在单元块CB中分别连接到彼此。例如，如图30所示，在每个水平中的栅线和绝缘夹层302的每个可以在俯视图中具有像H一样的形状。
在一些示例实施方式中，如参照图29说明的，SSL切割图案240可以形成在基板的第一区域I上，并可以划分SSL。
接触235(例如235a、235b、235c、235d和235e)可以连接到栅线的台阶部分。栅线可以通过切除区域250连接，因此接触235可以分配到单元块CB中的不同的子块SUB1和SUB2中。
如图30所示，接触235可以在俯视图中在第一子块SUB1和第二子块SUB2中设置为Z字形布局。
如以上说明的，根据垂直存储器件的电路设计，垂直存储器件的操作单元可以通过使用切割图案和/或子切割部分和SSL切割图案来控制。另外，连接到栅线的接触的数目可以减少以获得用于形成布线的图案化余量。
垂直存储器件可以应用于具有高层阶梯结构的三维非易失性存储器件，该高层阶梯结构包括大量台阶，例如20个台阶、30个台阶或40个台阶，并且可以提高存储器件的工艺和操作的便利性以及存储器件的可靠性。
以上是对示例实施方式的说明而不应被解释为对其进行限制。尽管已经描述了几个示例实施方式，但是本领域技术人员将容易地理解，在示例实施方式中可以有许多修改，而在实质上没有背离本发明构思的新颖教导和优点。因此，所有这样的修改意在被包括在本发明构思的由权利要求书限定的范围内。在权利要求中，手段加功能条款意在覆盖此处被描述为执行所述功能的结构并且意在不仅覆盖结构上的等价物而且覆盖等价结构。因此，将理解，以上是对各种示例实施方式的说明，而不应被解释为限于所公开的具体示例实施方式，并且将理解，对所公开的示例实施方式的修改以及其他示例实施方式旨在被包括在所附权利要求的范围内。
本申请要求于2016年4月8日在韩国知识产权局(KIPO)提交的韩国专利申请第10-2016-0043335的优先权，其内容通过引用整体地结合于此。

Claims (20)

1.一种垂直存储器件，包括：
基板；
在所述基板上的沟道，所述沟道在基本上垂直于所述基板的上表面的第一方向上延伸；
在所述基板上的栅线，所述栅线在所述第一方向上彼此间隔开，所述栅线的每条围绕所述沟道并在基本上平行于所述基板的所述上表面的第二方向上延伸；以及
在所述基板上的切割图案，
所述切割图案包括在所述第二方向上延伸并切割所述栅线的第一切割部分，并且
所述切割图案包括交叉所述第一切割部分并与所述第一切割部分合并的第二切割部分。
2.根据权利要求1所述的垂直存储器件，其中
所述切割图案包括在第三方向上彼此间隔开的多个第一切割部分，该第三方向基本上平行于所述基板的所述上表面并交叉所述第二方向，
所述第一切割部分的每个在所述第二方向上延伸，以及
所述第二切割部分在所述第三方向上延伸，以及
所述第二切割部分与所述多个第一切割部分合并。
3.根据权利要求2所述的垂直存储器件，其中
所述多个第一切割部分包括端部分，以及
所述第二切割图案与所述多个第一切割部分的所述端部分合并。
4.根据权利要求2所述的垂直存储器件，其中
所述多个第一切割部分包括内侧，以及
所述第二切割部分与所述多个第一切割部分的所述内侧合并。
5.根据权利要求2所述的垂直存储器件，还包括：
在所述基板上的虚设切割图案，其中
所述虚设切割图案在所述第三方向上延伸，以及
所述虚设切割图案在所述第二方向上与所述栅线和所述第二切割图案间隔开。
6.根据权利要求2所述的垂直存储器件，还包括：
子切割部分，在所述基板上在所述多个第一切割部分之间，
其中所述子切割部分在所述第二方向上延伸。
7.根据权利要求6所述的垂直存储器件，其中
所述子切割部分在所述第一方向上切割所述栅线，以及
所述子切割部分与所述第二切割部分物理地分开。
8.根据权利要求6所述的垂直存储器件，其中
所述子切割部分连接到所述第二切割部分，以及
所述子切割部分包括切除区域。
9.根据权利要求8所述的垂直存储器件，其中由所述子切割部分分开的所述栅线通过所述切除区域彼此连接。
10.根据权利要求1所述的垂直存储器件，其中
所述栅线包括地选择线、字线和串选择线，以及
所述第一切割部分在所述第一方向上切割所述串选择线、所述字线和所述地选择线。
11.根据权利要求10所述的垂直存储器件，其中所述第二切割部分限定所述地选择线在所述第二方向上的长度。
12.根据权利要求1所述的垂直存储器件，还包括：
绝缘间隔物，在所述第一切割部分的侧壁和所述第二切割部分的侧壁上，
其中所述第一切割部分和所述第二切割部分包括导电材料。
13.一种垂直存储器件，包括：
基板；
在所述基板上彼此间隔开的多个栅线堆叠结构，所述栅线堆叠结构的每个包括：
沟道，在基本上垂直于所述基板的上表面的第一方向上延伸；和
栅线，在所述第一方向上彼此间隔开，所述栅线的每条围绕所述沟道并在第二方向上延伸，该第二方向基本上平行于所述基板的所述上表面并交叉基本上平行于所述基板的所述上表面的第三方向，所述栅线堆叠结构在所述第三方向上彼此间隔开；以及
公共源极线，沿着所述第二方向和所述第三方向围绕所述栅线堆叠结构的侧壁。
14.根据权利要求13所述的垂直存储器件，其中
所述栅线堆叠为阶梯形状，
所述公共源极线包括第一部分和第二部分，
所述第一部分的每个在所述第二方向上延伸，以及
所述第二部分在所述第三方向上延伸。
15.根据权利要求14所述的垂直存储器件，其中
所述栅线堆叠结构通过所述公共源极线的所述第一部分分开，
所述栅线中的最下面的栅线的台阶部分由所述公共源极线的所述第二部分限定。
16.一种垂直存储器件，包括：
基板；
多条栅线，在所述基板上一条堆叠在另一条的顶部上，所述栅线包括平行于所述基板的上表面延伸不同长度的端部分以限定阶梯形状；
在所述基板上的多个垂直沟道，彼此间隔开并延伸穿过所述多条栅线；以及
公共源极线，包括第二部分和第一部分，该第一部分在所述基板上交叉到所述公共源极线的所述第二部分中，延伸穿过所述多条栅线并彼此间隔开，
所述公共源极线的第二部分延伸穿过所述多条栅线中的最下面的栅线并与所述多条栅线的所述端部分间隔开。
17.根据权利要求16所述的垂直存储器件，还包括：
间隔物，围绕所述公共源极线的所述第一部分和所述第二部分的侧壁。
18.根据权利要求16所述的垂直存储器件，其中所述公共源极线的所述第一部分电连接到所述公共源极线的所述第二部分。
19.根据权利要求16所述的垂直存储器件，还包括：
接触，电连接到所述多条栅线的所述端部分，
其中所述接触垂直于所述基板的所述上表面延伸。
20.根据权利要求16所述的垂直存储器件，其中
所述多条栅线中的所述最下面的栅线包括虚设栅线，以及
所述公共源极线的所述第二部分使所述虚设栅线与所述最下面的栅线的所述端部分隔开。
CN201710223451.5A 2016-04-08 2017-04-07 垂直存储器件 Active CN107425004B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160043335A KR102591057B1 (ko) 2016-04-08 2016-04-08 수직형 메모리 장치 및 이의 제조 방법
KR10-2016-0043335 2016-04-08

Publications (2)

Publication Number Publication Date
CN107425004A true CN107425004A (zh) 2017-12-01
CN107425004B CN107425004B (zh) 2023-09-05

Family

ID=59999607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710223451.5A Active CN107425004B (zh) 2016-04-08 2017-04-07 垂直存储器件

Country Status (3)

Country Link
US (2) US10741571B2 (zh)
KR (1) KR102591057B1 (zh)
CN (1) CN107425004B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649033A (zh) * 2018-03-20 2018-10-12 长江存储科技有限责任公司 半导体器件及其制造方法
CN109904166A (zh) * 2019-02-27 2019-06-18 长江存储科技有限责任公司 三维存储器及形成三维存储器的方法
CN110875325A (zh) * 2018-08-30 2020-03-10 东芝存储器株式会社 半导体存储装置
CN111106125A (zh) * 2018-10-29 2020-05-05 三星电子株式会社 制造垂直存储器装置的方法
CN112885839A (zh) * 2020-06-18 2021-06-01 长江存储科技有限责任公司 三维存储器及制备方法、电子设备
CN112992910A (zh) * 2021-03-24 2021-06-18 长江存储科技有限责任公司 三维存储器及其制备方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180010368A (ko) 2016-07-20 2018-01-31 삼성전자주식회사 메모리 장치
KR102432379B1 (ko) * 2017-10-16 2022-08-12 삼성전자주식회사 반도체 소자
US10868033B2 (en) * 2017-11-16 2020-12-15 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
US10147638B1 (en) * 2017-12-29 2018-12-04 Micron Technology, Inc. Methods of forming staircase structures
KR102633073B1 (ko) 2018-04-24 2024-02-06 삼성전자주식회사 반도체 메모리 소자
KR102617961B1 (ko) 2018-05-09 2023-12-26 삼성전자주식회사 반도체 장치
US11164883B2 (en) 2018-06-27 2021-11-02 Sandisk Technologies Llc Three-dimensional memory device containing aluminum-silicon word lines and methods of manufacturing the same
US10763271B2 (en) * 2018-06-27 2020-09-01 Sandisk Technologies Llc Three-dimensional memory device containing aluminum-silicon word lines and methods of manufacturing the same
KR102546653B1 (ko) * 2018-12-11 2023-06-22 삼성전자주식회사 콘택 플러그를 갖는 반도체 소자
CN109742083B (zh) * 2019-01-02 2021-08-31 长江存储科技有限责任公司 三维存储器及其制造方法
KR20200145919A (ko) 2019-06-20 2020-12-31 삼성전자주식회사 반도체 장치
US11805645B2 (en) 2019-08-16 2023-10-31 Micron Technology, Inc. Integrated assemblies having rugged material fill, and methods of forming integrated assemblies
KR20210043101A (ko) 2019-10-11 2021-04-21 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR102709627B1 (ko) 2019-10-11 2024-09-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 제조 방법
KR102665666B1 (ko) 2020-01-07 2024-05-10 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
US11825654B2 (en) 2020-12-07 2023-11-21 Macronix International Co., Ltd. Memory device
TWI771821B (zh) * 2020-12-07 2022-07-21 旺宏電子股份有限公司 記憶體裝置
KR20220138899A (ko) 2021-04-06 2022-10-14 에스케이하이닉스 주식회사 3차원 반도체 소자
JP2022191841A (ja) * 2021-06-16 2022-12-28 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468283A (zh) * 2010-11-17 2012-05-23 三星电子株式会社 存储器件及其制造方法、存储系统和多层器件
CN102867830A (zh) * 2011-07-06 2013-01-09 爱思开海力士有限公司 非易失性存储器件及其制造方法
US20140199815A1 (en) * 2013-01-17 2014-07-17 Sung-Min Hwang Methods of manufacturing a semiconductor device
CN104659033A (zh) * 2013-11-19 2015-05-27 三星电子株式会社 垂直存储器器件及其制造方法
US20150303214A1 (en) * 2014-04-17 2015-10-22 Samsung Electronics Co., Ltd. Vertical memory devices

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5016928B2 (ja) * 2007-01-10 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8644046B2 (en) * 2009-02-10 2014-02-04 Samsung Electronics Co., Ltd. Non-volatile memory devices including vertical NAND channels and methods of forming the same
KR101559958B1 (ko) * 2009-12-18 2015-10-13 삼성전자주식회사 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치
US9536970B2 (en) * 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US9111799B2 (en) * 2010-05-25 2015-08-18 Samsung Electronics Co., Ltd. Semiconductor device with a pick-up region
KR101713228B1 (ko) 2010-06-24 2017-03-07 삼성전자주식회사 비대칭 워드라인 패드를 갖는 반도체 메모리 소자
DE102011084603A1 (de) * 2010-10-25 2012-05-16 Samsung Electronics Co., Ltd. Dreidimensionales Halbleiterbauelement
KR101744127B1 (ko) * 2010-11-17 2017-06-08 삼성전자주식회사 반도체 소자 및 그 제조방법
KR101805769B1 (ko) * 2010-11-29 2017-12-08 삼성전자주식회사 3차원 반도체 기억 소자의 제조 방법
KR101736454B1 (ko) * 2010-12-30 2017-05-29 삼성전자주식회사 불휘발성 메모리 장치
KR20120088360A (ko) * 2011-01-31 2012-08-08 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법
KR101751950B1 (ko) * 2011-03-03 2017-06-30 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 읽기 방법
KR101907446B1 (ko) * 2011-04-27 2018-10-12 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
US8933502B2 (en) * 2011-11-21 2015-01-13 Sandisk Technologies Inc. 3D non-volatile memory with metal silicide interconnect
KR101936846B1 (ko) * 2012-10-24 2019-01-11 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
KR20140117212A (ko) * 2013-03-26 2014-10-07 에스케이하이닉스 주식회사 반도체 장치
KR102114341B1 (ko) * 2013-07-08 2020-05-25 삼성전자주식회사 수직형 반도체 장치
KR102302092B1 (ko) * 2014-04-17 2021-09-15 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
KR102135181B1 (ko) * 2014-05-12 2020-07-17 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102118159B1 (ko) * 2014-05-20 2020-06-03 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20160138765A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 슬리밍 구조물을 포함하는 반도체 메모리 장치
US20170018566A1 (en) 2015-07-15 2017-01-19 Kabushiki Kaisha Toshiba Semiconductor memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468283A (zh) * 2010-11-17 2012-05-23 三星电子株式会社 存储器件及其制造方法、存储系统和多层器件
CN102867830A (zh) * 2011-07-06 2013-01-09 爱思开海力士有限公司 非易失性存储器件及其制造方法
US20140199815A1 (en) * 2013-01-17 2014-07-17 Sung-Min Hwang Methods of manufacturing a semiconductor device
CN104659033A (zh) * 2013-11-19 2015-05-27 三星电子株式会社 垂直存储器器件及其制造方法
US20150303214A1 (en) * 2014-04-17 2015-10-22 Samsung Electronics Co., Ltd. Vertical memory devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649033A (zh) * 2018-03-20 2018-10-12 长江存储科技有限责任公司 半导体器件及其制造方法
CN110875325A (zh) * 2018-08-30 2020-03-10 东芝存储器株式会社 半导体存储装置
CN110875325B (zh) * 2018-08-30 2023-04-18 铠侠股份有限公司 半导体存储装置
CN111106125A (zh) * 2018-10-29 2020-05-05 三星电子株式会社 制造垂直存储器装置的方法
CN109904166A (zh) * 2019-02-27 2019-06-18 长江存储科技有限责任公司 三维存储器及形成三维存储器的方法
CN112885839A (zh) * 2020-06-18 2021-06-01 长江存储科技有限责任公司 三维存储器及制备方法、电子设备
CN112885839B (zh) * 2020-06-18 2021-12-28 长江存储科技有限责任公司 三维存储器及制备方法、电子设备
CN112992910A (zh) * 2021-03-24 2021-06-18 长江存储科技有限责任公司 三维存储器及其制备方法

Also Published As

Publication number Publication date
US10741571B2 (en) 2020-08-11
US20170294388A1 (en) 2017-10-12
KR20170115753A (ko) 2017-10-18
US10854622B2 (en) 2020-12-01
CN107425004B (zh) 2023-09-05
KR102591057B1 (ko) 2023-10-18
US20200295023A1 (en) 2020-09-17

Similar Documents

Publication Publication Date Title
CN107425004A (zh) 垂直存储器件
US10304847B2 (en) Vertical memory devices and methods of manufacturing the same
KR102333021B1 (ko) 반도체 장치
JP6463872B2 (ja) ３次元メモリデバイスのためのメモリレベル貫通ビア構造
KR102190350B1 (ko) 반도체 메모리 장치 및 그 제조 방법
US9997462B2 (en) Semiconductor memory devices
CN109817628A (zh) 三维半导体存储器件和制造其的方法
CN107799529A (zh) 半导体存储器件及其制造方法
CN110349970A (zh) 半导体存储器件
KR20180114262A (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
CN107046037A (zh) 垂直存储器件及其制造方法
CN107017262B (zh) 垂直存储器件
CN108122925A (zh) 三维半导体存储器件
WO2017213720A1 (en) Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof
CN108735748B (zh) 三维半导体器件
CN109075190A (zh) 阵列内穿存储器级通孔结构及其制备方法
CN109326606A (zh) 垂直存储器件
CN104979357B (zh) 包括具有三维形状的源极线的非易失性存储器件
CN109390344A (zh) 包括垂直结构的三维半导体器件及形成其的方法
CN106847823A (zh) 垂直存储器件
US11778834B2 (en) Three-dimensional (3D) semiconductor memory device
KR102666113B1 (ko) 3차원 반도체 메모리 소자
KR20140037455A (ko) 수직형 비휘발성 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant