CN104659033A - 垂直存储器器件及其制造方法 - Google Patents

垂直存储器器件及其制造方法 Download PDF

Info

Publication number
CN104659033A
CN104659033A CN201410663213.2A CN201410663213A CN104659033A CN 104659033 A CN104659033 A CN 104659033A CN 201410663213 A CN201410663213 A CN 201410663213A CN 104659033 A CN104659033 A CN 104659033A
Authority
CN
China
Prior art keywords
grid line
coupling part
wordline
vertical memory
raceway groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410663213.2A
Other languages
English (en)
Other versions
CN104659033B (zh
Inventor
李锡元
李俊熙
殷东锡
李昌炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN104659033A publication Critical patent/CN104659033A/zh
Application granted granted Critical
Publication of CN104659033B publication Critical patent/CN104659033B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了垂直存储器器件及其制造方法。该垂直存储器器件包括基板、沟道、栅线和连接部分。多个沟道在垂直于基板的上表面的第一方向上延伸。多个栅线在第一方向上堆叠以彼此间隔开，并在垂直于第一方向的第二方向上延伸，每个栅线交叉一组沟道并围绕该组沟道的每个沟道的外侧壁。栅线形成包括多个垂直水平面的台阶结构。连接部分连接多个栅线中的位于相同的垂直水平面的一组栅线，连接部分从第二方向分支，该组栅线中的栅线在第二方向上延伸。

Description

垂直存储器器件及其制造方法
技术领域
示例实施方式涉及垂直存储器器件及其制造方法。更具体地，示例实施方式涉及包括垂直沟道的非易失性存储器器件及其制造方法。
背景技术
近来已经发展包括相对于基板的表面垂直地堆叠的存储器单元的垂直存储器器件，以便实现高的集成度。在垂直存储器器件中，栅线可以相对于基板的上表面垂直地堆叠，并会需要用于施加电信号到栅线的接触和/或配线。
随着栅线的堆叠数目变大，接触和配线的数目也会增加。在这种情况下，垂直存储器器件的电路结构会变得过于复杂，并且用于形成接触和配线的图案化工艺由于例如曝光装置的分辨率极限而不能容易地进行。
发明内容
示例实施方式提供一种具有高集成度的垂直存储器器件。
示例实施方式提供一种制造具有高集成度的垂直存储器器件的方法。
根据示例实施方式，提供一种垂直存储器器件。该垂直存储器器件包括基板、沟道、栅线和连接部分。多个沟道在垂直于基板的上表面的第一方向上延伸。多个栅线在第一方向上堆叠以彼此间隔开，并在垂直于第一方向的第二方向上延伸，每个栅线交叉一组沟道并围绕该组沟道的每个沟道的外侧壁。栅线形成包括多个垂直水平面的台阶结构。连接部分连接多个栅线中的位于相同的垂直水平面的一组栅线。连接部分从第二方向分支，该组栅线中的栅线在第二方向上延伸。
在示例实施方式中，基板可以包括单元区域和在单元区域的侧部处的延伸区域。连接部分可以设置在延伸区域上。
在示例实施方式中，栅线可以包括朝向延伸区域突出的延伸部分。最上水平面的连接部分可以从栅线的延伸部分分支。
在示例实施方式中，多个连接部分可以提供在不同的垂直水平面处并在第一方向上彼此交叠。
在示例实施方式中，连接部分在该组栅线中的栅线在第二方向上的最外端之内并与该组栅线成一体。
在示例实施方式中，延伸区域可以包括在单元区域的两个侧部处的第一延伸区域和第二延伸区域。多个栅线可以在第一方向上堆叠使得多个栅线的上表面可以交替地暴露在第一延伸区域和第二延伸区域上。
在示例实施方式中，连接部分可以设置在第一延伸区域和第二延伸区域中的至少一个上。
在示例实施方式中，垂直存储器器件还可以包括电连接到多个栅线的接触。接触可以在第一方向上交替地布置在第一延伸区域和第二延伸区域上。
在示例实施方式中，多个栅线可以包括接地选择线(GSL)、字线和串选择线(SSL)。在同一水平面的SSL可以彼此分离，在同一水平面的该组字线可以通过连接部分彼此连接或合并。
在示例实施方式中，在同一水平面的GSL可以通过分隔层图案而彼此分离。
在示例实施方式中，分隔层图案可以在第一方向上交叠连接部分。
在示例实施方式中，GSL可以包括容纳分隔层图案的凹陷部分。
在示例实施方式中，GSL可以包括与分隔层图案接触的突出物。
在示例实施方式中，垂直存储器器件还可以包括分别电连接到GSL、字线和SSL的GSL接触、字线接触和SSL接触。在一个水平面的字线接触的数目可以小于在一个水平面的GSL接触的数目或在一个水平面的SSL接触的数目。
在示例实施方式中，GSL接触和SSL接触可以分别提供在每个单独的GSL和每个单独的SSL上。在一个水平面处通过连接部分连接的栅线可以形成字线组。字线接触可以为每个字线组提供。
在示例实施方式中，字线接触可以提供在连接部分上。
在示例实施方式中，多个沟道可以布置在第二方向上以形成沟道行。多个沟道行可以布置在垂直于第二方向的第三方向上。栅线可以围绕沟道行的沟道，连接部分可以连接在相同的垂直水平面处布置在第二方向上的栅线组。
根据示例实施方式，一种垂直存储器器件包括：基板；多个沟道，在垂直于基板的上表面的第一方向上延伸；以及多组栅线，堆叠在第一方向上，每组栅线包括在相同的垂直水平面并在垂直于第一方向的第二方向上延伸的一组栅线，该组栅线彼此平行并在垂直于第一方向且不同于第二方向的第三方向上彼此分离。每组栅线的每个栅线交叉多个沟道，多组栅线形成包括多个垂直水平面的台阶结构。垂直存储器器件还包括连接多个栅线组的第一栅线组的栅线的至少第一连接部分，连接部分整体地形成以连接第一栅线组的栅线并在不同于第二方向的延伸方向上延伸。
根据示例实施方式，多个沟道形成在垂直存储器器件的中央区域处；并且第一连接部分形成在垂直存储器器件的没有形成沟道的外部区域中。
根据示例实施方式，第一栅线组的栅线在第二方向上从中央区域延伸到外部区域并终止在外部区域中的位置；关于第二方向，连接部分位于第一栅线组的栅线的端部与中央区域之间。
根据示例实施方式，垂直存储器器件还包括连接多组栅线中的第二栅线组的栅线的至少第二连接部分，第二栅线组在与第一栅线组不同的垂直水平面处，第二连接部分整体地形成以连接第二栅线组的栅线并在不同于第二方向的延伸方向上延伸。第二连接部分垂直地交叠第一连接部分。
垂直存储器器件还可以包括在第一栅线组的栅线当中共享的字线接触。
根据示例实施方式，一种垂直存储器器件包括基板和在基板上的多个单元块。基板包括单元区域以及在单元区域的相对的侧部处的第一延伸区域和第二延伸区域。多个单元块的每个单元块包括多个沟道、多个栅线和连接部分。沟道在垂直于基板的上表面的第一方向上延伸。每个栅线围绕多个沟道的一组沟道的外侧壁并在垂直于第一方向的第二方向上延伸，多个栅线包括多个栅线的至少两个栅线组，所述栅线组堆叠在第一方向上以彼此间隔开。连接部分连接位于相同的水平面的栅线，并在不同于第二方向的第三方向上从栅线突出。
在示例实施方式中，单元块可以布置在平行于基板的上表面的第三方向上。第一延伸区域和第二延伸区域可以在第二方向上关于单元区域彼此面对。第二方向可以平行于基板的上表面并垂直于第三方向。
在示例实施方式中，单元块的连接部分可以在第三方向上交替地布置在第一延伸区域和第二延伸区域上。
在示例实施方式中，垂直存储器器件还可以包括电连接到栅线的接触，栅线通过连接部分连接到彼此或彼此合并。多个接触可以在第三方向上交替地布置在第一延伸区域和第二延伸区域上。
附图说明
从以下结合附图的详细描述，示例实施方式将被更清楚地理解。图1至图59示出这里描述的非限制性的示例实施方式。
图1是示出根据示例实施方式的垂直存储器器件的透视图；
图2是示出根据一个实施方式的图1的垂直存储器器件的示范性俯视平面图；
图3至图5是根据某些实施方式的分别沿图1的线I-I’、II-II’和III-III’截取的示范性截面图；
图6A和图6B是根据某些实施方式的沿图1的线IV-IV’截取的示范性截面图；
图7至图20B是示出根据示例实施方式的制造垂直存储器器件的方法的透视图、俯视平面图和截面图；
图21是示出根据示例实施方式的垂直存储器器件的透视图；
图22和图23是根据某些实施方式的分别沿图21的线I-I’和II-II’截取的示范性截面图；
图24A和图24B是根据某些实施方式的沿图20的线V-V’截取的示范性截面图；
图25至图32F是示出根据示例实施方式的制造垂直存储器器件的方法的透视图、俯视平面图和截面图；
图33是示出根据示例实施方式的垂直存储器器件的透视图；
图34是示出根据一个实施方式的图33的垂直存储器器件的示范性俯视平面图；
图35至图37是根据某些实施方式的分别沿图33的线I-I’、II-II’和III-III’截取的示范性截面图；
图38至图42D是示出根据示例实施方式的制造垂直存储器器件的方法的透视图、俯视平面图和截面图；
图43至图45是示出根据示例实施方式的垂直存储器器件的俯视平面图；
图46至图52是示出根据示例实施方式的制造垂直存储器器件的方法的截面图和俯视平面图；
图53是示出根据示例实施方式的垂直存储器器件的俯视平面图；
图54至图58是示出根据示例实施方式的制造垂直存储器器件的方法的截面图和俯视平面图；以及
图59是示出根据示例实施方式的垂直存储器器件的俯视平面图。
具体实施方式
在下文将参照附图更全面地描述各个示例实施方式，附图中示出一些示例实施方式。然而，本发明构思可以以多种不同的形式实施，而不应被解释为限于这里阐述的示例实施方式。在附图中，为了清晰，层和区域的尺寸和相对尺寸可以被夸大。相同的附图标记始终指示相同的元件。如这里所用的，术语“和/或”包括一个或多个所列相关项目的任何及所有组合。
将理解，当称一个元件或一层在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或联接到另一元件或层，或者还可以存在插入的元件或层。相反，当称一个元件“接触”另一元件或层上、或“直接在”另一元件或层上、“直接连接到”或“直接联接到”另一元件或层时，不存在插入的元件或层。
将理解，虽然这里可以使用术语第一、第二、第三、第四等描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受到这些术语限制。除非上下文另外地指示，否则这些术语仅用于将一个元件、组件、区域、层或部分与另一区域、层或部分区别开，例如作为命名的约定。因此，以下讨论的第一元件、组件、区域、层或部分可以称为第二元件、组件、区域、层或部分，而没有背离本发明构思的教导。例如，在说明书中被称为“第一”元件的元件可以在权利要求书中被称为“第二”元件，反之亦然。
为便于描述这里可以使用诸如“在…之下”、“在...下面”、“下”、“在…之上”、“上”等空间关系术语以描述如附图所示的一个元件或特征与另一个(些)元件或特征之间的关系。将理解，空间关系术语是用来概括除附图所示取向之外器件在使用或操作中的不同取向的。例如，如果附图中的器件翻转过来，被描述为“在”其他元件或特征“之下”或“下面”的元件将会在其他元件或特征的“上方”。因此，示范性术语“在...下面”就能够涵盖之上和之下两种取向。器件可以被另外地取向(旋转90度或在其他取向)，这里所用的空间关系描述符被相应地解释。
这里所用的术语仅是为了描述特定示例实施方式的目的，并非要限制本发明构思。如此处所用的，除非上下文另有明确表述，否则单数形式“一”、“一个”和“该”也旨在包括复数形式。还将理解的是，术语“包括”和/或“包含”，当在本说明书中使用时，指定了所述特征、整数、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其组合的存在或增加。
这里参照截面图描述了示例实施方式，这些图是理想化的示例实施方式(和中间结构)的示意图。因此，由例如制造技术和/或公差引起的图示形状的偏差是可预期的。因此，示例实施方式不应被解释为限于这里示出的区域的特定形状，而是将包括由例如制造引起的形状偏差。例如，被示出为矩形的注入区将通常具有倒圆或弯曲的特征和/或在其边缘处的注入浓度的梯度，而不是从注入区到非注入区的二元变化。类似地，通过注入形成的埋入区可以导致在埋入区与通过其发生注入的表面之间的区域中的一些注入。因此，附图中示出的区域在本质上是示意性的，它们的形状不旨在限制本发明构思的范围。
如这里使用的术语诸如“相同”、“平坦”或“共平面”，当指示取向、布局、位置、形状、尺寸、量或其他度量时，并不一定表示完全相同的取向、布局、位置、形状、尺寸、量或其他度量，而是旨在涵盖在可接受变化内的几乎相同的取向、布局、位置、形状、尺寸、量或其他度量，该可接受的变化可以例如由于制造工艺而发生。这里可以使用术语“基本上”来反映该含义。
除非另行定义，此处使用的所有术语(包括技术术语和科学术语)都具有本发明所属领域内的普通技术人员所通常理解的同样的含义。还将理解的是，诸如通用词典中所定义的术语，除非这里加以明确定义，否则应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义。
图1至图6B是示出根据示例实施方式的垂直存储器器件的透视图、俯视平面图和截面图。具体地，图1是示出垂直存储器器件的透视图。图2是示出图1的垂直存储器器件的俯视平面图。图3至图5是分别沿图1的线I-I’、II-II’和III-III’截取的截面图。图6A和图6B是沿图1的线IV-IV’截取的截面图。
为了说明的方便，图1至图4以及图6A和6B没有示出垂直半导体器件的全部元件，而是仅示出其一些元件，例如基板、沟道、栅线、焊盘以及位线。
在本说明书中的所有附图中，基本上垂直于基板的上表面的方向被称为第一方向，基本上平行于基板的上表面并彼此交叉的两个方向被称为第二方向和第三方向。例如，第二方向和第三方向可以基本上彼此垂直。另外，通过附图中的箭头指示的方向和与其相反的方向被认为是相同的方向。
参照图1至图6B，垂直存储器器件可以包括从基板100的上表面垂直地突出的沟道135、围绕沟道135的外侧壁的电介质结构130以及围绕沟道135并在第一方向上彼此间隔开的栅线170。焊盘150可以设置在沟道135上。垂直存储器器件还可以包括与焊盘150接触的位线接触190以及电连接到位线接触190的位线195。
基板100可以包括半导体材料，例如单晶硅或锗。在示例实施方式中，基板100可以包括单元区域I和延伸区域II。这些区域还可以被称为内区域或中央区域和外区域或侧区域。
沟道135可以设置在基板100的单元区域I上，并可以与基板100的上表面接触。在某些实施方式中，沟道135可以具有基本上空心的圆柱形形状或基本上杯形。多个沟道135可以沿第三方向布置以形成沟道行。多个沟道行可以沿第二方向布置以形成沟道阵列。沟道135可以包括例如多晶硅或单晶硅。每个沟道135可以在垂直方向上穿过多个栅线170。
图1示出三个沟道135被包括在一个沟道行中并且六个沟道行布置在第二方向上。然而，包括在一个沟道行中的沟道135的数目以及沟道行的数目没有被特别地限制。
如图5所示，具有基本上柱形状或基本上实心圆柱形形状的第一填充层图案140可以形成在沟道135中。第一填充层图案140可以例如包括绝缘材料诸如硅氧化物。
在一个示例实施方式，沟道135可以具有基本上柱形状或基本上实心圆柱形形状。在这种情况下，第一填充层图案140可以被省略。
电介质层结构130可以形成在沟道135的外侧壁上。电介质层结构130可以具有其中央底部敞开的杯形或吸管形状。
电介质层结构130可以包括从沟道135的外侧壁在第三方向上堆叠的多个层。在示例实施方式中，电介质层结构130可以包括隧道绝缘层图案、电荷存储层图案和阻挡层图案。
在示例实施方式中，阻挡层图案可以包括氧化物诸如硅氧化物，电荷存储层图案可以包括氮化物诸如硅氮化物或金属氧化物，隧道绝缘层图案可以包括氧化物诸如硅氧化物。在一个示例实施方式中，电介质层结构130可以具有氧化物-氮化物-氧化物(ONO)层结构。
焊盘150可以形成在第一填充层图案140、沟道135和电介质层结构130上以经由位线接触190电连接至位线195。焊盘150可以用作电荷通过其移动或传输到沟道135的源/漏区域。焊盘150可以包括例如多晶硅或单晶硅。焊盘150还可以包括杂质，例如n型杂质诸如磷(P)或砷(As)。
栅线170可以设置在电介质层结构130的外侧壁上以在第一方向上彼此间隔开。在示例实施方式中，每个栅线170可以围绕包括在栅线所在的高度处的沟道行中的沟道135，并可以在第三方向上延伸。如图6A所示，每个栅线170可以围绕在栅线的相同垂直水平面处并在一个沟道行中的沟道。
在一个示例实施方式中，每个栅线170可以围绕在栅线的相同垂直水平面处的多个沟道行。在这种情况下，包括多个沟道行的沟道行组可以通过栅线170限定。例如，每个栅线170可以围绕四个沟道行，如图6B所示。为了说明的方便起见，邻近于沟道135的电介质层结构130和第一填充层图案140在图6B中省略。
在下文，使用图6A中示出的情形来提供详细说明。
在每个水平面处的栅线170的宽度或长度可以从基板的上表面沿第一方向减小。在示例实施方式中，栅线170可以堆叠在第一方向上以形成基本上棱锥结构或台阶结构。
多个栅线170还可以在第二方向上布置在每个水平面处或每个层处。
图1示出栅线170形成在7个水平面处，并且在每个水平面处，六个栅线170布置在第二方向上。然而，水平面的数目和在每个水平面的栅线170的数目可以考虑到例如垂直存储器器件的集成度和电路设计而被适当地调整。
每个栅线170可以包括金属或金属氮化物。例如，栅线170可以包括具有低电阻的金属或金属氮化物诸如钨(W)、钨氮化物、钛(Ti)、钛氮化物、钽(Ta)、钽氮化物、铂(Pt)等。在一个示例实施方式中，每个栅线170可以具有包括由金属氮化物形成的阻挡层和金属层的多层结构。
最下面的栅线170a可以用作接地选择线(GSL)，在GSL上的四个栅线170b、170c、170d和170e可以用作字线，在字线上的两个栅线170f和170g可以用作串选择线(SSL)。
在下文，两个最上面的栅线170被称为第一SSL 170g和第二SSL 170f。SSL和GSL之间的四个栅线170被称为第一字线170e、第二字线170d、第三字线170c和第四字线170b。
如上所述，GSL、字线和SSL可以分别形成在单个水平面、四个水平面和两个水平面处。然而，形成GSL、字线和SSL的水平面的数目没有被特别地限定。例如，GSL可以形成在2个水平面处，SSL可以形成在单个水平面处。字线可以形成在两个水平面处。在一些示例实施方式中，字线可以形成在2n(n是正整数)个水平面处，例如8个水平面或16个水平面处。栅线170的堆叠数目可以考虑到例如垂直存储器器件的集成度和电路设计而确定。
在示例实施方式中，基板100的交叠第一SSL 170g的部分可以定义为单元区域I。基板100的在单元区域I的两端的侧部区域可以定义为延伸区域II。在示例实施方式中，栅线170的形成在两个延伸区域II处的部分可以关于单元区域I对称。
在示例实施方式中，在一个水平面处的栅线170的不与上部水平面(例如，紧邻的上部水平面)的栅线170交叠或没有被上部水平面的栅线170覆盖的部分可以定义为延伸部分。例如，第一字线170e的形成在延伸区域II上并从第二SSL 170f的侧面在第三方向上突出的部分可以定义为第一字线170e的延伸部分。因此，第一字线170e的延伸部分在第三方向上延伸超过第一字线170f的端部。如图1和图2所示，每个水平面的延伸部分可以形成棱锥状或台阶状结构的台阶或阶梯。
在本发明的示例实施方式中，字线诸如170b、170c、170d或170e可以指的是在特定垂直水平面的在第三方向上延伸的线中的任一个。例如，图1示出在每个垂直水平面的六个字线，那些字线中的任一个可以在这里通过使用标记170b、170c、170d或170e来指代。设置在同一水平面的某些字线可以在第二方向上连接到彼此。例如，第一字线170e、第二字线170d、第三字线170c和第四字线170b的某些可以分别通过第一连接部分175e、第二连接部分175d、第三连接部分175c和第四连接部分175b连接到彼此。GSL 170a也可以通过第五连接部分175a连接到彼此，如图3所示。
在示例实施方式中，连接部分175可以从栅线170分支。例如，如果栅线在纵向方向(例如，图1所示的第三方向)上延伸，则连接部分可以在栅线之间延伸以填充栅线之间的空间，并可以在栅线的相同的垂直水平面处在与栅线不同的方向上(例如，在第二方向上)延伸。在这种情况下，连接部分175可以与栅线170成一体(即，一体地形成)以与栅线170形成统一的或单个构件。在示例实施方式中，在每个水平面处，第一SSL 170g和第二SSL 170f可以在第二方向上彼此物理地分离。通过一个连接部分175连接到彼此的栅线170可以形成栅线组或字线组。然而，在特定垂直水平面的某些栅线170可以不连接到栅线组，并可以被电分离为单独的栅线。
在示例实施方式中，第一连接部分175e可以形成在第一字线170e的延伸部分处。如图3所示，第一至第五连接部分175e、175d、175c、175b和175a可以在第一方向上基本上彼此交叠。
图1至3示出四个栅线170通过一个连接部分175连接到彼此以形成栅线组或字线组。然而，包括在一个栅线组或一个字线组中的栅线170的数目没有被特别地限制，可以考虑到垂直存储器器件的电路结构而调整。
如图5所示，绝缘层间图案106可以设置于在第一方向上相邻的栅线170之间。在某些实施方式中，绝缘层间图案106可以包括基于硅氧化物的材料，例如二氧化硅(SiO2)、硅碳氧化物(SiOC)或硅氟氧化物(SiOF)。包括在一个单元串中的栅线170可以通过绝缘层间图案106而彼此绝缘。
杂质区域101可以形成在相邻的沟道行或单元串之间的基板100的上部分处。杂质区域101可以在第三方向上延伸并可以用作垂直存储器器件的公共源极线(CSL)。杂质区域101可以包括杂质，例如n型杂质诸如磷或砷。在一个示例实施方式中，金属硅化物图案例如钴硅化物图案或镍硅化物图案(未示出)还可以形成在杂质区域101上。
第二填充层图案177可以形成在杂质区域101上。例如，第二填充层图案177可以设置在相邻的单元串之间。第二填充层图案177可以包括绝缘材料，例如硅氧化物。相邻的单元串可以通过第二填充层图案177而彼此绝缘。
上绝缘层185可以形成在最上面的绝缘层间图案106h、焊盘150和第二填充层图案177上。位线接触190可以通过上绝缘层185接触焊盘150。位线195可以电连接到上绝缘层185上的位线接触190。在示例实施方式中，多个位线接触190可以形成与沟道135或焊盘150的布置相当的阵列。每个位线195可以在第二方向上延伸，多个位线195可以沿第三方向设置。
上绝缘层185可以包括绝缘材料，例如硅氧化物。位线接触190和位线195可以包括导电材料，例如金属、金属氮化物或掺杂的多晶硅。
根据示例实施方式，形成在相同的垂直水平面处的一组字线可以通过连接部分175物理地连接到彼此。因此，字线接触和/或用于合并和/或连接字线170的配线的数目可以减少。因此，能够容纳另一个结构的自由空间可以在垂直存储器器件中实现，因此额外的栅线170可以被堆叠。具体地，如果连接部分形成在栅线170在第三方向(例如，每个栅线170延伸的纵向方向)上的端面内部，则通过避免需要在栅线170的端部外面形成连接导电元件，能够节省额外的空间。因此，可以改善垂直存储器器件的容量或集成度。
图7至图20B是示出根据示例实施方式的制造垂直存储器器件的方法的透视图、俯视平面图和截面图。
具体地，图7、8和9A是示出制造垂直存储器器件的方法的透视图。图13A、14A、15A、16A、17A、18A、19A和20A是示出制造垂直存储器器件的方法的俯视平面图。图15B、16B、17B、18B和19B是在第一方向上沿线I-I’截取的截面图。图15C、16C、17C、18C和19C是在第一方向上沿线II-II’截取的截面图。图9B、10、11、12、13B、14B、15D、16D、17D、18D、19D和20B是在第一方向上沿线III-III’截取的截面图。图18E是在第三方向上沿线IV-IV’截取的截面图。
参照图7，多个绝缘间层102和牺牲层104交替地并且重复地形成在基板100上。
基板100可以包括半导体材料，例如单晶硅和/或锗。
在示例实施方式中，绝缘间层102可以使用基于硅氧化物的材料形成，例如二氧化硅、硅碳氧化物或硅氟氧化物。牺牲层104可以使用相对于绝缘间层102具有蚀刻选择性的材料形成并可以通过湿的蚀刻工艺容易地除去。例如，牺牲层104可以使用硅氮化物或硅硼氮化物(SiBN)形成。
绝缘间层102和牺牲层104可以通过化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺、旋涂工艺等形成。最下面的绝缘间层102a可以通过对基板100进行热氧化工艺而形成。
牺牲层104可以在随后的工艺中除去以提供用于GSL、字线和SSL的空间。因此，绝缘间层102和牺牲层104的数目可以考虑到GSL、字线和SSL的数目而调整。在示例实施方式中，GSL可以形成在单个水平面处，字线可以形成在GSL上的4个水平面处。SSL可以形成在字线上的2个水平面处。因此，牺牲层104可以形成在7个水平面处，绝缘间层102可以形成在8个水平面处。在一个示例实施方式中，GSL和SSL的每个可以形成在单个水平面处，字线可以形成在2、8或16个水平面处。在这种情况下，牺牲层104可以形成在4、10或18个水平面处，绝缘间层102可以形成在5、11或19个水平面处。然而，GSL、SSL和字线的数目在这里不被限制。
参照图8，绝缘间层102和牺牲层104可以被部分地蚀刻以形成具有多个台阶或阶梯的模具结构105。
在示例实施方式中，可以形成部分地覆盖最上面的绝缘间层102h的光致抗蚀剂图案(未示出)。绝缘间层102(例如，102h、102g、102f、102e、102d和102c)和牺牲层104(例如，104g、104f、104e、104d、104c和104b)的两端可以使用光致抗蚀剂图案作为蚀刻掩模来蚀刻。然后光致抗蚀剂图案的两端可以被除去使得光致抗蚀剂图案的宽度减小。接下来，绝缘间层102h、102g、102f、102e和102d以及牺牲层104g、104f、104e、104d和104c的两端可以再次使用光致抗蚀剂图案作为蚀刻掩模来蚀刻。蚀刻工艺可以通过与如上所述类似的方式重复以获得图8中示出的模具结构105。
在示例实施方式中，基板100的基本上交叠最上面的绝缘间层102h的部分可以定义为单元区域I。基板100在单元区域I的两个侧部的部分可以定义为延伸区域II。例如，模具结构105的在两个延伸区域II上的部分可以相对于单元区域I对称。
在一个示例实施方式中，模具保护层(未示出)可以形成为覆盖模具结构105的侧部或台阶。例如，覆盖模具结构105的绝缘层可以通过CVD工艺使用例如硅氧化物形成。绝缘层的上部可以被平坦化直到最上面的绝缘间层102h被暴露以形成模具保护层。平坦化工艺可以包括化学机械抛光(CMP)工艺和/或回蚀刻工艺。在下文，为了说明的方便在附图中省略模具保护层。
参照图9A和9B，多个沟道孔115可以穿过绝缘间层102和牺牲层104形成。
在示例实施方式中，硬掩模110可以形成在最上面的绝缘间层102h上。绝缘间层102和牺牲层104可以使用硬掩模110作为蚀刻掩模通过干蚀刻工艺被顺序地蚀刻以形成沟道孔115。基板100的上表面可以被沟道孔115部分地暴露。沟道孔115可以从基板100的上表面在第一方向上延伸。
在示例实施方式中，硬掩模110可以使用相对于绝缘间层102和牺牲层104具有蚀刻选择性的材料形成。例如，硬掩模110可以使用多晶硅或非晶硅形成。
沟道135(见图13A)可以形成在沟道孔115中。因此，多个沟道孔115可以根据沟道135的布置而形成在基板100的单元区域I上。例如，沟道孔115可以在第二方向和第三方向上规则地形成。
参照图10，电介质层120可以形成在沟道孔115的侧壁和底部上(例如，电介质层120可以共形地形成在这些表面上)。电介质层120还可以形成在硬掩模110的上表面上。电介质层120可以例如通过顺序地形成阻挡层、电荷存储层和隧道绝缘层而获得。
在示例实施方式中，第一阻挡层可以使用氧化物例如硅氧化物形成，电荷存储层可以使用硅氮化物或金属氧化物形成，隧道绝缘层可以使用氧化物例如硅氧化物形成。在一个示例实施方式中，电介质层120可以具有氧化物-氮化物-氧化物(ONO)层结构。第一阻挡层、电荷存储层和隧道绝缘层可以通过CVD工艺、PECVD工艺、ALD工艺等形成。
参照图11，电介质层120的形成在第一孔115的底部上的部分可以被部分地蚀刻以暴露基板100的上表面。因此，电介质层120的中央底部可以在沟道孔115中敞开。
参照图12，沟道层132可以形成在基板100的暴露的上表面和电介质层120上，然后第一填充层137可以形成在沟道层132上以充分地填充沟道孔115的剩余部分。沟道层132可以使用可选地用杂质掺杂的多晶硅或非晶硅形成。在一个实施方式中，沟道层132可以共形地形成在电介质层120的内表面和基板100的暴露表面上。在一个示例实施方式中，还可以对沟道层132进行热处理或激光束照射。在这种情况下，沟道层132可以包括单晶硅并且沟道层132中的缺陷可以被消除。第一填充层137可以使用绝缘材料例如硅氧化物或硅氮化物形成。
沟道层132和第一填充层137可以通过CVD工艺、PECVD工艺、ALD工艺等形成。
在一个示例实施方式中，沟道层132可以形成为完全地填充沟道孔115。在这种情况下，可以省略形成填充层137。
参照图13A和13B，第一填充层137、沟道层132、电介质层120和硬掩模110可以被平坦化直到最上面的绝缘间层102h被暴露以形成顺序地堆叠在沟道孔115中的电介质层结构130、沟道135和填充层图案140。平坦化工艺可以包括回蚀刻工艺或CMP工艺。
在示例实施方式中，电介质层结构130可以具有基本上中空的圆柱形的形状或吸管形状。沟道135可以具有基本上杯形。填充层图案140可以具有基本上实心圆柱形的形状或基本上柱形。
在沟道层132完全地填充沟道孔115的情形下，第一填充层图案140可以被省略并且沟道135可以具有基本上实心圆柱形的形状或基本上柱形。
沟道135可以形成与沟道孔115的布置相当的阵列。在示例实施方式中，多个沟道135可以布置在第三方向上以形成沟道行，并且多个沟道行可以布置在第二方向上。
参照图14A和14B，电介质层结构130、沟道135和第一填充层图案140的上部可以被部分地除去以形成凹陷145，然后可以形成覆盖凹陷145的焊盘150。
在示例实施方式中，电介质层结构130、沟道135和第一填充层图案140的上部可以通过回蚀刻工艺除去以形成凹陷145。充分地填充凹陷145的焊盘层可以形成在电介质层结构130、沟道135、第一填充层图案140和最上面的绝缘间层102h上。焊盘层的上部可以被平坦化直到最上面的绝缘间层102h的上表面被暴露以获得焊盘150。在示例实施方式中，焊盘层可以使用多晶硅或掺杂的多晶硅形成。在一个示例实施方式中，初始焊盘层可以使用非晶硅形成，然后可以对其进行结晶工艺以形成焊盘层。平坦化工艺可以包括CMP工艺。
参照图15A至15D，多个开口155可以穿过绝缘间层102和牺牲层104形成。
在示例实施方式中，覆盖焊盘150的掩模图案(未示出)可以形成在模具结构105和上述的模具保护层上。干蚀刻工艺可以使用掩模图案作为蚀刻掩模进行，使得绝缘间层102和牺牲层104在相邻的沟道行之间的部分可以被除去以形成开口155。
在示例实施方式中，掩模图案可以包括在第三方向上延伸的开口部分，模具结构105和模具保护层通过该开口部分被部分地暴露。掩模图案还可以包括在第二方向上延伸并遮挡开口部分的延伸部分。掩模图案的延伸部分可以被叠加在第六绝缘层间图案106f在延伸区域II中的部分上。
绝缘间层102和牺牲层104可以通过形成开口155而被变成绝缘层间图案106和牺牲层图案108。每个水平面的绝缘层间图案106和牺牲层图案108可以在第三方向上延伸。
在示例实施方式中，开口155可以在第三方向上延伸并且基板100的上表面可以被开口155部分地暴露。为了说明的方便起见，第一开口155a、第二开口155b、第三开口155c、第四开口155d和第五开口155e在图15A中示出。
第一开口155a和第五开口155e可以在第二方向上连续地延伸。第二、第三和第四开口155b、155c和155d可以不连续地延伸并且可以被形成在延伸区域II中的围栏结构157切断或阻挡在其间。
围栏结构157可以由于第二、第三和第四开口155b、155c和155d在第三方向上不连续地形成而限定。在示例实施方式中，围栏结构157可以形成在基板100的延伸区域II上并从基板100的上表面在第一方向上突出。围栏结构157可以具有在第二方向上延伸的壁形状。围栏结构157可以包括从基板100的上表面交替地堆叠的绝缘层间图案106a、106b、106c、106d、106e和106f以及牺牲层图案108a、108b、108c、108d和108e。
在模具结构105的上部的绝缘层间图案106和牺牲层图案108的一些可以通过开口155在第二方向上完全地分离。在示例实施方式中，用SSL 170f和170g代替(见图18C和18D)的牺牲层图案108f和108g可以通过开口155在第二方向上完全地分离。
参照图16A至16D，可以除去其侧壁被开口155暴露的牺牲层图案108。例如，牺牲层图案108可以使用例如磷酸和/或硫酸作为蚀刻溶液通过湿蚀刻工艺除去。
通过去除牺牲层图案108，第一间隙160可以限定于在第一方向上相邻的绝缘层间图案106之间。电介质层结构130的外侧壁可以被第一间隙160部分地暴露。如图16B所示，第二间隙161可以限定在围栏结构157的从其除去牺牲层图案108的区域处。
参照图17A至17D，栅电极层167可以形成在电介质层结构130的外侧壁、第一间隙160和第二间隙161的内壁、绝缘层间图案106的表面和基板100的暴露的上表面上。在一个示例实施方式中，在形成栅电极层167之前还可以形成阻挡层。
栅电极层167可以完全地填充第一间隙160和第二间隙161，并可以部分地填充开口155。
在某些实施方式中，栅电极层167可以使用金属或金属氮化物形成。例如，栅电极层167可以使用钨、钨氮化物、钛、钛氮化物、钽、钽氮化物、铂等形成。在一个示例实施方式中，栅电极层167可以形成为包括由金属氮化物形成的阻挡层和金属层的多层结构。
栅电极层167可以通过例如CVD工艺、PECVD工艺、ALD工艺或溅射工艺形成。
参照图18A至18E，栅电极层167可以被部分地除去以形成在每个水平面的第一间隙160中的栅线170和每个水平面的第二间隙161中的连接部分175。
在示例实施方式中，栅电极层167的形成在开口155中的部分可以被蚀刻以形成栅线170。栅电极层167可以通过干蚀刻工艺蚀刻。基板100的上表面可以通过蚀刻工艺被再次暴露。
栅线170可以包括顺序地堆叠并在第一方向上彼此间隔开的GSL、字线和SSL。例如，下栅极线170a可以用作GSL。GSL上的四个栅线170b、170c、170d和170e可以用作字线。字线上的两个栅线170f和170g可以用作SSL。
栅电极层167的保留在第二间隙161中的部分可以定义为连接部分175。因此，连接部分175可以与栅线170同时形成而没有额外的图案化工艺。
在示例实施方式中，在每个水平面处的SSL 170g和170f可以在第二方向上彼此分离。SSL 170g和170f的每个可以在第三方向上延伸。字线170e、170d、170c和170b可以在每个水平面处在第三方向上延伸并可以在延伸区域II上通过连接部分175e、175d、175c和175b在第二方向上连接到彼此或彼此合并。GSL 170a也可以通过连接部分175a连接到彼此或彼此合并。
在示例实施方式中，最上面的连接部分175e可以连接到最上面的字线170e的延伸部分，该延伸部分从SSL 170f的侧壁在第三方向上突出。其他的连接部分175d、175c、175b和175a可以在第一方向上交叠最上面的连接部分175e。
如图18E所示，在每个水平面处，四个字线170可以通过连接部分175连接到彼此。然而，通过连接部分175连接的栅线170的数目可以考虑到垂直存储器器件的电路设计和集成度而调整。
参照图19A至19D，杂质区域101可以形成在基板100的被开口155暴露的上部分处，第二填充层图案177可以形成在开口155中。
N型杂质诸如磷或砷可以通过开口155注入到基板100上以形成杂质区域101。在一个示例实施方式中，金属硅化物图案(未示出)诸如镍硅化物图案或钴硅化物图案可以进一步形成在杂质区域101上。
在示例实施方式中，杂质区域101可以在第三方向上延伸并用作垂直存储器器件的CSL。
第二填充层可以形成在基板100、最上面的绝缘层间图案106h和焊盘150上，以充分地填充开口155。第二填充层的上部分可以通过例如CMP工艺或回蚀刻工艺平坦化直到最上面的绝缘层间图案106h被暴露以形成第二填充层图案177。第二填充层可以使用绝缘材料例如硅氧化物通过例如CVD工艺形成。
参照图20A和20B，上绝缘层185可以形成在绝缘层间图案106、第二填充层图案177和焊盘150上。上绝缘层185可以使用绝缘材料例如硅氧化物通过例如CVD工艺形成。
位线接触190可以穿过上绝缘层185形成以接触焊盘150。位线接触190可以使用例如金属、金属氮化物或掺杂的多晶硅形成。多个位线接触190可以形成与沟道135或焊盘150的布置相当的阵列。
位线195可以形成在上绝缘层185上以电连接到位线接触190。位线195可以使用金属、金属氮化物或掺杂的多晶硅通过例如ALD工艺或溅射工艺形成。如图20A所示，位线195可以在第二方向上延伸并可以电连接到在单元区域I上的多个位线接触190。多个位线195可以布置在第三方向上。
图20B示出上绝缘层185可以形成在第二填充层图案177上。然而，上绝缘层185和第二填充层图案177可以彼此合并或彼此成一体。在这种情况下，第二填充层可以形成为充分地填充开口155并覆盖绝缘层间图案106和焊盘150。第二填充层的上部分可以通过例如CMP工艺平坦化以与上绝缘层185一起形成第二填充层图案177。
图21至24B是示出根据示例实施方式的垂直存储器器件的透视图和截面图。具体地，图21是示出垂直存储器器件的透视图。图22和23是分别沿图21的线I-I’和II-II’截取的截面图。图24A和24B是沿图20的线V-V’截取的截面图。
为了说明的方便，图21没有示出垂直半导体器件的全部元件，而是仅示出其一些元件，例如基板、沟道、栅线、焊盘以及位线。
与参照图1至6B示出的那些基本上相同或相似的元件和/或结构的详细说明被省略。同样的附图标记用来指示同样的元件。
参照图21至24B，垂直存储器器件可以具有与图1至6B示出的结构基本上相同或相似的结构，除了最下面的栅线170a用作GSL之外。
图1至图6B中示出的垂直存储器器件的GSL 170a可以通过与字线170b、170c、170d和170e类似的方式连接到彼此。然而，图24A至24B的垂直存储器器件的GSL 170a’可以在第二方向上彼此完全地分离以在第三方向上延伸。
如图22所示，分隔层图案109可以设置于在第二方向上相邻的GSL170a’之间以分隔GSL 170a’。在示例实施方式中，分隔层图案109可以垂直地交叠连接部分175b、175c、175d和175e。分隔层图案109可以设置在两个最下的绝缘层间图案106例如第一绝缘层间图案106a和第二绝缘层间图案106b之间。在一个示例实施方式中，分隔层图案109可以与第二绝缘层间图案106b合并或成一体。
分隔层图案109可以包括相对于上面描述的牺牲层或牺牲层图案具有蚀刻选择性的材料。例如，分隔层图案109可以包括硅氧化物、硅碳氧化物或硅氟氧化物。
在示例实施方式中，分隔层图案109可以具有大于连接部分175b、175c、175d和175e的顶平面尺寸或横截面尺寸。在这种情况下，GSL 170a’可以包括在邻近于分隔层图案109的区域处的凹陷部分171，如图24A所示。分隔层图案109可以容纳在一对凹陷部分171中。
在一个示例实施方式中，分隔层图案109a可以具有小于连接部分175b、175c、175d和175e的顶平面尺寸或横截面尺寸。在这种情况下，GSL 170a’可以包括在邻近于分隔层图案109a的区域处的突出物173，如图24B所示。分隔层图案109a可以通过一对突出物173而被夹在中间。
垂直存储器器件的选择线(包括SSL 170f和170g以及GSL 170a’)可以在每个水平面处被物理地分离。在每个水平面处，字线170b、170c、170d和170e可以通过在延伸区域II上的连接部分175b、175c、175d和175e而连接到彼此或彼此合并。
因此，可以增大单元选择的可靠性，同时通过连接部分175b、175c、175d和175e将预定数目的字线170b、170c、170d和170e分组。
图25至32F是示出根据示例实施方式的制造垂直存储器器件的方法的透视图、俯视平面图和截面图。
具体地，图25至28和29A是示出制造垂直存储器器件的方法的透视图。图30A是示出制造垂直存储器器件的方法的俯视平面图。图30B、31A和32A是在第一方向上沿线I-I’截取的截面图。图30C、31B和32B是在第一方向上沿线II-II’截取的截面图。图29B、31C和32C是在第一方向上沿线III-III’截取的截面图。图32D是在第三方向上沿图32A的线IV-IV’截取的截面图。图32E和32F是在第三方向上沿图32A的线V-V’截取的截面图。
与参照图7至20B示出的那些基本上相同或相似的工艺和/或材料的详细说明被省略。
参照图25，第一绝缘间层102a和第一牺牲层104a顺序地形成在基板100上。第一牺牲层104a可以通过随后的工艺除去以提供用于形成GSL170a’的空间(见图32A至32C)。
参照图26，第一牺牲层104a被部分地除去以形成分隔孔113。在示例实施方式中，掩模图案(未示出)可以形成在第一牺牲层104a上。分隔孔113可以例如使用掩模图案作为蚀刻掩模通过湿蚀刻工艺形成。第一绝缘间层102a的上表面可以被分隔孔113部分地暴露。掩模图案可以在形成分隔孔113之后通过灰化和/或剥离工艺除去。
在示例实施方式中，多个分隔孔113可以形成在第二方向上。考虑到连接部分175b、175c、175d和175e的位置(见图32A)，分隔孔113可以形成在第一牺牲层104a的预定区域处。因此，分隔孔113可以在第一方向上基本上交叠连接部分175。在一个示例实施方式中，在每个水平面处，分隔孔113可以具有大于连接部分175的顶平面尺寸或横截面尺寸。在一个示例实施方式中，在每个水平面处，分隔孔113可以具有小于连接部分175的顶平面尺寸或横截面尺寸。
参照图27，可以形成填充分隔孔113的分隔层图案109。
在示例实施方式中，充分地填充分隔孔113的分隔层可以形成在第一牺牲层104a上。分隔层的上部可以被平坦化直到第一牺牲层104a的上表面被暴露以形成分隔层图案109。分隔层可以使用相对于第一牺牲层104a具有蚀刻选择性的材料形成，例如硅氧化物、硅碳氧化物或硅氟氧化物。分隔层可以通过例如CVD工艺、PECVD工艺或旋涂工艺形成。
参照图28，第二绝缘间层102b和第二牺牲层104b可以顺序地形成在第一牺牲层104a和分隔层图案109上。类似地，绝缘间层102c、102d、102e、102f、102g和102h以及牺牲层104c、104d、104e、104f和104g可以被交替地和重复地形成。
在一个示例实施方式中，第二绝缘间层102b可以填充分隔孔113同时形成在第一牺牲层104a上。在这种情况下，可以省略形成分隔层，分隔层图案109和第二绝缘间层102b可以彼此合并或成一体。
参照图29A和29B，可以进行与参照图8至14B示出的那些基本上相同或类似的工艺。因此，可以获得包括台阶或阶梯的模具结构105a，电介质层结构130、沟道135和第一填充层图案140可以通过单元区域I上的模具结构105a形成。焊盘150可以形成在电介质层结构130、沟道135和第一填充层图案140上。焊盘150的上表面可以与最上面的绝缘间层102h的上表面基本上共平面。
参照图30A至30C，可以进行与参照图15A至15D示出的工艺基本上相同或类似的工艺。
因此，绝缘间层102和牺牲层104可以被部分地蚀刻以在第二方向上相邻的沟道行之间形成开口155。绝缘间层102和牺牲层104可以通过形成开口155而被分别改变为绝缘层间图案106和牺牲层图案108。围栏结构159可以形成在基板100的延伸区域II上以切断或阻挡其间的开口155b、155c和155d。
如图30B所示，围栏结构159可以包括交替地堆叠在彼此上的绝缘层间图案106a、106b、106c、106d、106e和106f以及牺牲层图案108a'、108b、108c、108d和108e。围栏结构159还可以包括在两个最下的绝缘层间图案106a和106b之间的分隔层图案109。图30B示出围栏结构159包括三个分隔层图案109，因为三个开口155b、155c和155d被围栏结构159切断或阻挡。然而，包括在围栏结构159中的分隔层图案109的数目没有被特别地限制。
参照图31A至31C，可以进行与参照图16A至16D示出的那些基本上相同或相似的工艺以除去被开口155暴露的牺牲层图案108。
因此，第一间隙160可以限定在第一方向上相邻的绝缘层图案106之间，电介质层结构130的外侧壁可以被第一间隙160部分地暴露。牺牲层图案108也可以从围栏结构159除去使得可以限定第二间隙161。另外，第三间隙161a可以被限定在包括在围栏结构159中的两个最下的绝缘层间图案106a和106b之间。分隔层图案109的侧壁可以被第三间隙161a暴露。
参照图32A至32F，可以进行与参照图17A至18E示出的工艺基本上相同或类似的工艺。例如，可以形成填充开口155、第一间隙160、第二间隙161和第三间隙161a的栅电极层。栅电极层形成在开口155中的部分可以被蚀刻以在第一间隙160、第二间隙161和第三间隙161a中形成栅线170。
因此，SSL 170g和170f可以形成在最上面的两个水平面的第一间隙160中。字线170e、170d、170c和170b可以形成在SSL 170g和170f下面的4个水平面的第一间隙160中。在每个水平面处，形成在第二间隙161中的字线170e、170d、170c和170b可以通过连接部分175e、175d、175c和175b而连接到彼此或彼此合并。
GSL 170a’可以形成在最下的第一间隙160和第三间隙161a中。形成在第三间隙161a中的GSL 170a’可以通过分隔层图案109而在第二方向上彼此物理地分离。
如图32E所示，在分隔层图案109具有大于连接部分175b、175c、175d和175e的顶平面尺寸或横截面尺寸的情形下，凹陷部分171可以形成在GSL170a’的邻近于分隔层图案109的区域处。
在一个示例实施方式中，分隔图案109a可以形成为具有小于连接部分175b、175c、175d和175e的顶平面尺寸或横截面尺寸。在这种情况下，突出物173可以形成在GSL 170a’的邻近于分隔层图案109a的区域处，如图32F所示。分隔层图案109a可以在第二方向上被一对突出物173夹在中间。
可以进行与参照图19A和20B示出的工艺基本上相同或相似的工艺，以获得图21至24B中示出的垂直存储器器件。例如，用作CSL的杂质区域101可以形成在基板100的被开口155暴露的上部分上。填充开口155的第二填充层图案177可以形成在杂质区域101上。位线接触190可以形成为与焊盘150接触。位线195可以形成为电连接到多个位线接触。
如上所述，在完成模具结构105a之前，分隔层图案109和109a可以形成在可用GSL 170a’代替的牺牲层104中。当牺牲层图案108在形成围栏结构159之后被除去时，分隔层图案109和109a可以不被除去以保留在围栏结构159中。因此，GSL 170a’可以通过分隔层图案109和109a而彼此分离。SSL 170g和170f以及GSL 170a’可以在每个水平面处彼此分离，字线170b、170c、170d和170e可以通过连接部分175b、175c、175d和175e连接到彼此或彼此合并。因此，可以改善电路设计和电路操作的可靠性。
图33至37是示出根据示例实施方式的垂直存储器器件的透视图、俯视平面图和截面图。具体地，图33是示出垂直存储器器件的透视图。图34是示出图33的垂直存储器器件的俯视平面图。图35至37是分别沿图33的线I-I’、II-II’和III-III’截取的截面图。
为了说明的方便起见，图33至36没有示出垂直半导体器件的全部元件，而是仅示出其一些元件，例如基板、沟道、栅线、焊盘以及位线。
与参照图1至6B示出的那些基本上相同或相似的元件和/或结构的详细说明被省略。同样的附图标记用来指示同样的元件。
参照图33至37，垂直存储器器件可以包括在第一方向上从基板200突出的沟道235、围绕沟道235的外侧壁的电介质层结构230以及在第一方向上彼此间隔开并围绕电介质层结构230和沟道235的栅线270。第一填充层图案240可以形成在沟道235中。焊盘250可以设置在电介质层结构230、沟道235和第一填充层图案240上。与焊盘250接触的位线接触290和电连接到位线接触290的位线295可以设置在垂直存储器器件的上部分处。
在示例实施方式中，基板200可以包括单元区域I和延伸区域。延伸区域可以包括在单元区域I的两个侧部的第一延伸区域IIa和第二延伸区域IIb。
在图1至图6B的垂直存储器器件中，栅线170的台阶或阶梯可以相对于单元区域I对称地布置。然而，根据图33至37中示出的示例实施方式，栅线270的台阶或阶梯可以不对称地布置在第一延伸区域IIa和第二延伸区域IIb处。
在示例实施方式中，栅线270的延伸部分可以在第一延伸区域IIa和第二延伸区域IIb上在第三方向上交替地突出。例如，如图33和图34所示，第七栅线270a的上表面可以暴露在第一延伸区域IIa上，第六栅线270b的上表面可以暴露在第二延伸区域IIb上，第五栅线270c的上表面可以暴露在第一延伸区域IIa上。同样地，其余的栅线270d、270e、270f和270g的上表面可以交替地暴露在第二延伸区域IIb和第一延伸区域IIa上。因此，栅线270的延伸部分可以形成以Z字形布置交替地突出或暴露在第一和第二延伸区域IIa和IIb上的台阶或阶梯。
在示例实施方式中，最下面的第七栅线270a可以用作垂直存储器器件的GSL，在GSL上的四个水平面处的栅线270b、270c、270d、270e可以用作字线。在字线上的两个水平面处的栅线270f和270g可以用作SSL。字线和SSL的数目可以考虑到垂直存储器器件的电路设计和集成度而调整。
在示例实施方式中，字线270b、270c、270d和270e可以在第二方向上通过连接部分275在每个水平面连接到彼此或彼此合并。例如，第一字线270e、第二字线270d、第三字线270c和第四字线270b可以分别通过第一连接部分275e、第二连接部分275d、第三连接部分275c和第四连接部分275b连接。GSL 270a也可以通过第五连接部分275a连接到彼此。连接部分275可以从栅线270分支，并可以与栅线270成一体。SSL 270f和270g可以在每个水平面被彼此物理地分离并在第三方向上延伸。
图33至35示出四个栅线270可以通过连接部分275连接以形成栅线组或字线组。然而，包括在一个栅线组或一个字线组中的栅线170的数目没有被特别地限制，并可以考虑到垂直存储器器件的电路结构而被适当地调整。
在示例实施方式中，连接部分275可以位于延伸区域上。连接部分275可以位于第一延伸区域IIa上，如图33和34所示。然而，连接部分275可以位于第二延伸区域IIb上。在示例实施方式中，连接部分275可以位于第一延伸区域IIa和第二延伸区域IIb中的至少一个上。
如图37所示，绝缘层间图案206可以设置在第一方向上相邻的栅线270之间。杂质区域201可以在相邻的串之间形成在基板200的上部分处。第二填充层图案277可以形成在杂质区域201上以用作栅线切断图案。上绝缘层285可以形成在最上面的绝缘层间图案206h、焊盘250和第二填充层图案277上。位线接触290可以穿过上绝缘层285形成以与焊盘250接触。位线295可以形成在上绝缘层285上以经由位线接触290电连接到焊盘250。位线295可以在单元区域I上在第二方向上延伸以电连接到多个沟道235或焊盘250。
如图33和图34所示，在栅线270具有交替地在第一延伸区域IIa和第二延伸区域IIb上的Z字形布置的情形下，用于将栅线270或字线分组的接触或配线结构不能够形成在延伸区域中的一个上。然而，根据示例实施方式，字线270e、270d、270c和270b可以通过从栅线270分支的连接部分275而在每个水平面处连接到彼此或彼此合并，从而可以形成栅线组或字线组而没有接触或配线结构。
图38至42D是示出根据示例实施方式的制造垂直存储器器件的方法的透视图、俯视平面图和截面图。具体地，图38、39和40A是示出制造垂直存储器器件的方法的透视图。图41A是示出制造垂直存储器器件的方法的俯视平面图。图41B和42A是在第一方向上沿线I-I’截取的截面图。图41C和42B是在第一方向上沿线II-II’截取的截面图。图40B、41D和42C是在第一方向上沿线III-III’截取的截面图。图42D是沿图42A的线IV-IV’截取的截面图。
与参照图7至20B示出的那些基本上相同或相似的工艺和/或材料的详细说明被省略。
用于形成具有Z字形布置的台阶的模具结构或栅线的工艺进一步在韩国专利申请No 10-2012-0091920中描述，其通过引用整体结合于此。
参照图38，可以进行与参照图7示出的工艺基本上相同或相似的工艺，以在基板200上交替地和重复地形成绝缘间层202和牺牲层204。
参照图39，绝缘间层202和牺牲层204的两个侧部可以被蚀刻以形成具有Z字形布置的台阶的模具结构205。
在示例实施方式中，部分地覆盖最上面的绝缘间层202h的光致抗蚀剂图案(未示出)可以形成在最上面的绝缘间层202h上。绝缘间层202h、202g、202f、202e、202d和202c以及牺牲层204g、204f、204e、204d、204c和204b在第一延伸区域IIa上的部分可以使用光致抗蚀剂图案作为蚀刻掩模除去。光致抗蚀剂图案的覆盖第二延伸区域IIb的部分可以被部分地除去从而可以减小光致抗蚀剂图案的宽度。绝缘间层202h、202g、202f、202e和202d以及牺牲层204g、204f、204e、204d和204c在第二延伸区域IIb上的部分可以使用光致抗蚀剂图案作为蚀刻掩模除去。类似地，蚀刻工艺可以在第一延伸区域IIa和第二延伸区域IIb上被交替地重复以获得图39的模具结构205。
在参照图8描述的蚀刻工艺中，在两个延伸区域II上的绝缘间层102和牺牲层104可以在单个蚀刻步骤中被同时蚀刻。然而，在参照图39描述的工艺中，单个蚀刻步骤可以在第一延伸区域IIa和第二延伸区域IIb的一个区域上进行。因此，可以减少总的蚀刻量从而可以防止光致抗蚀剂图案的损伤。
参照图40A和40B，可以进行与参照图9A至14B示出的那些基本上相同或类似的工艺。因此，电介质层结构230、沟道235和第一填充层图案240可以通过模具结构205形成在单元区域I上。焊盘250可以形成在电介质层结构230、沟道235和第一填充层图案240上。
参照图41A至41D，可以进行与参照图15A至15D示出的工艺基本上相同或类似的工艺。
因此，开口255可以在相邻的沟道行之间穿过绝缘间层202和牺牲层204形成。绝缘间层202和牺牲层204可以通过形成开口255而被改变为绝缘层间图案206和牺牲层图案208。围栏结构257可以形成在第一延伸区域IIa上以在其间切断或阻挡开口255b、255c和255d。如图41B所示，围栏结构257可以包括从基板200的上表面交替地和顺序地堆叠的绝缘层间图案206a、206b、206c、206d、206e和206f、牺牲层图案208a、208b、208c、208d和208e。
在一个示例实施方式中，围栏结构257可以形成在第二延伸区域IIb上。
参照图42A至42D，可以进行与参照图15A至18E示出的工艺基本上相同或类似的工艺。因此，可以除去通过开口255暴露的牺牲层图案208，栅线270可以形成在牺牲层图案208从其除去的空间处。在示例实施方式中，两个最上面的栅线207g和207f可以用作SSL，在SSL下面的四个水平面处的栅线270e、270d、270c和270b可以用作字线。最下面的栅线270a可以用作GSL。如图42A和42D所示，连接部分275e、275d、275c和275b可以形成在围栏结构257的牺牲层图案208从其除去的空间处，使得在每个水平面处的字线270e、270d、270c和270b可以在第二方向上连接到彼此或彼此合并。GSL 270a也可以通过连接部分275a连接到彼此。
可以进行与参照图19A至20B示出的工艺基本上相同或相似的工艺，以获得图33至37中示出的垂直存储器器件。例如，用作CSL的杂质区域201可以形成在基板200的被开口255暴露的上部分处。第二填充层图案277可以形成为填充开口255。位线接触290可以形成在焊盘250上，位线295可以形成在位线接触290上以电连接到位线接触290。
在一个示例实施方式中，如参照图21至24B所示，GSL 270a可以在第二方向上彼此分离以在第三方向上延伸。在这种情况下，可以进行与参照图25至32F示出的工艺基本上相同或类似的工艺，使得GSL 270a可以彼此分离。在一个示例实施方式中，交叠连接部分275的分隔层图案可以形成在第一牺牲层204a中。GSL 270a可以通过分隔层图案分离。
根据示例实施方式，在具有Z字形和不对称布置的栅线结构中，在每个水平面处的字线270b、270c、270d和270e可以通过连接部分275b、275c、275d和275e连接到彼此或彼此合并。考虑到电路设计，GSL 270a可以通过连接部分275a可选地连接到彼此或通过分隔层彼此分离。
图43至45是示出根据示例实施方式的垂直存储器器件的俯视平面图。
图43至45的垂直存储器器件可以具有与参照图1至6B或图21至24B示出的那些基本上相同或相似的元件和/或结构，除了接触和配线结构的添加。因此，对其重复的描述被省略。为了说明的方便起见，图43至45没有示出垂直半导体器件的全部元件，而是仅示出其一些元件，例如栅线、位线接触、位线、接触和配线结构。
参照图43，垂直存储器器件可以包括电连接到字线170e、170d、170c和170b的字线接触300a、300b、300c和300d、电连接到GSL 170a的GSL接触320、以及电连接到SSL 170g和170f的SSL接触340a和340b。字线配线310a、310b、310c和310d、GSL配线330以及SSL配线350可以分别经由字线接触300a、300b、300c和300d、GSL接触320以及SSL接触340a和340b而电连接到字线170e、170d、170c和170b、GSL 170以及SSL 170g和170f。
在示例实施方式中，在同一水平面的GSL 170a可以在第二方向上通过分隔层图案109而彼此分离以在第三方向上延伸，如上所述。SSL 170g和170f也可以在每个水平面处彼此分离以在第三方向上延伸。在每个水平面处的预定数目的字线170e、170d、170c和170b可以通过连接部分175连接到彼此或彼此合并。
因此，在一个水平面的字线接触300的数目可以小于在一个水平面的GSL接触320的数目和/或在一个水平面的SSL接触340的数目。
例如，在每个水平面处，SSL 170g和170f以及GSL 170a可以彼此分离。因此，SSL接触340和GSL接触320可以提供在每个单独的SSL 170g和170f以及每个单独的GSL 170a上。然而，在每个水平面，字线170e、170d、170c和170b可以通过连接部分而连接到彼此使得接触可以不形成在每个单独的字线上。在示例实施方式中，一个字线接触300可以在每个水平面处提供在由连接部分175形成的一个字线组(例如，包括一组字线)上。
因此，接触和/或配线结构的数目可以在垂直存储器器件的电路设计中减少使得可以简化电路结构和图案化工艺。
SSL接触340可以提供在与字线接触300和GSL接触320不同的延伸区域上。因此，可以减少单位面积中的接触和/或配线结构的密度。
在示例实施方式中，SSL配线350可以在与字线配线310和GSL配线330不同的方向上延伸。例如，字线配线310和GSL配线330可以在与位线195基本上相同的方向上延伸，如图43所示。SSL配线350可以在第三方向上延伸。
图43示出在俯视平面图中字线接触300a、300b、300c和300d沿相同的线布置。然而，字线接触300a、300b、300c和300d可以提供在包括一个字线组中的任何字线170e、170d、170c和170b上。在一个示例实施方式中，字线接触300a、300b、300c和300d和/或字线配线310a、310b、310c和310d可以在俯视平面图中以交错布置或Z字形布置提供，如图44所示。在这种情况下，可以增加用于图案化字线接触和/或字线配线的工艺容限。
如图45所示，用于最上面的字线170e的字线接触300a’可以提供在连接部分175e上。因此，用于图案化字线接触300a’的工艺容限可以另外地通过连接部分175e实现。
图46至52是示出根据示例实施方式的制造垂直存储器器件的方法的截面图和俯视平面图。具体地，图46、47A、48A、50A、51A和52是沿第一方向截取的截面图。图47B、48B、49A、50B和51B是垂直存储器器件的俯视平面图。图49B、49C、50C和50D是沿图49A的线I-I’截取的截面图。
与参照图7至20B或图25至32F示出的那些基本上相同或相似的工艺和/或材料的详细说明被省略。
参照图46，可以进行与参照图7和图8示出的工艺基本上相同或相似的工艺，以获得模具结构105，模具结构105包括交替地和重复地堆叠在基板100上的绝缘间层102和牺牲层104。模具结构105可以具有包括多个台阶或阶梯的棱锥形状或台阶形状。在一个示例实施方式中，可以进行与参考图25至27示出的那些基本上相同或相似的工艺以在最下的牺牲层104a中形成分隔层图案。
参照图47A和47B，覆盖模具结构105的台阶或阶梯的模具保护层142可以形成在基板100上。
在示例实施方式中，覆盖模具结构105的绝缘层可以形成在基板100上。例如，绝缘层可以通过CVD工艺使用硅氧化物形成。绝缘层的上部分可以被平坦化直到最上面的绝缘间层102h被暴露以形成模具保护层142。平坦化工艺可以包括CMP工艺和/或回蚀刻工艺。
参照图48A和48B，可以进行与参照图9A至14B示出的那些基本上相同或相似的工艺。因此，电介质层结构130、沟道135和第一填充层图案140可以通过模具结构105形成在单元区域I上。焊盘150可以形成在电介质层结构130、沟道135和第一填充层图案140上。焊盘150的上表面可以与最上面的绝缘间层102h的上表面共平面。
参照图49A至49C，可以进行与参照图15A至15D示出的工艺基本上相同或类似的工艺。
因此，模具保护层142、绝缘间层102和牺牲层104可以被部分地蚀刻以在第二方向上相邻的沟道行之间形成开口156。基板100的上表面可以被开口156暴露。绝缘间层102和牺牲层104可以通过形成开口156而被分别改变成绝缘层间图案106和牺牲层图案108。围栏结构157a和159a可以形成在基板100的延伸区域II上以在其间切断或阻挡开口156b、156c和156d。
如图49B所示，围栏结构157a可以包括从基板100的上表面交替地和顺序地堆叠的绝缘层间图案106a、106b、106c、106d、106e和106f、牺牲层图案108a、108b、108c、108d和108e、以及模具保护层142。在分隔层图案109形成在最下的牺牲层104a中的情形下，围栏结构159a可以包括在两个最下的牺牲层图案106a和106b之间的分隔层图案109，如图49C所示。
参照图50A至50D，可以进行与参照图16A至19D示出的工艺基本上相同或类似的工艺。
因此，牺牲层图案108可以用栅线170代替。杂质区域101可以形成在基板100被开口156暴露的上部分处。第二填充层图案177可以形成在杂质区域101上以填充开口156。
栅线170可以包括从基板100的上表面顺序地堆叠的GSL 170a、字线170b、170c、170d和170e以及SSL 170f和170g。如图50C所示，在每个水平面的预定数目的字线170b、170c、170d和170e可以通过连接部分175连接到彼此或彼此合并。在一个示例实施方式中，GSL 170a’可以通过分隔层图案109而在第二方向上彼此分离，如图50D所示。
参照图51A和51B，字线接触300d、300c、300b和300a以及GSL接触320可以穿过模具保护层142和绝缘层间图案106而形成以分别与字线170b、170c、170d和170e以及GSL 170a接触。
在示例实施方式中，模具保护层142和绝缘层间图案106可以被部分地蚀刻以形成暴露字线170b、170c、170d和170e以及GSL 170a的接触孔。填充接触孔的第一导电层可以形成在字线170b、170c、170d和170e以及GSL 170a上。第一导电层的上部分可以通过CMP工艺和/或回蚀刻工艺平坦化，直到模具保护层142的上表面被暴露以形成字线接触300d、300c、300b和300a以及GSL接触320。第一导电层可以使用例如金属、金属氮化物或掺杂的多晶硅通过例如CVD工艺、ALD工艺或溅射工艺形成。
如参照图43描述的，在一个水平面的字线接触300的数目可以小于在一个水平面的GSL接触320的数目。例如，GSL接触320可以提供在每个GSL 170a上。然而，通过连接部分175限定的每一个字线组可以提供一个字线接触300。
如图44所示，字线接触300a、300b、300c和300d可以形成为Z字形布置。如图45所示，最上面的字线接触300a可以形成在连接部分175e上。
第二导电层可以形成在模具保护层142上，然后第二导电层可以被图案化以形成分别电连接到字线接触300a、300b、300c和300d以及GSL接触320的字线配线310a、310b、310c和310d、以及GSL配线330。例如，第二导电层可以使用金属、金属氮化物或掺杂的多晶硅通过CVD工艺、ALD工艺或溅射工艺形成。
字线配线310和GSL配线330可以在第二方向上延伸。
参照图52，可以进行与参照图20A和20B描述的工艺基本上相同或类似的工艺。
因此，位线接触190可以穿过上绝缘层185形成以与焊盘150接触。位线195可以形成在上绝缘层185上以电连接到位线接触190。位线195可以在第二方向上延伸以电连接到多个沟道135。
SSL接触340a和340b可以穿过上绝缘层185、模具保护层142和绝缘层间图案106形成以与SSL 170g和170f接触。SSL接触340a和340b可以与位线接触190同时形成。在示例实施方式中，SSL接触340a和340b可以形成在与字线接触300和GSL接触320不同的延伸区域II上。
SSL配线350可以形成在上绝缘层185上以电连接到SSL接触340a和340b。在示例实施方式中，SSL配线350可以在第三方向上延伸。
如参照图43至45说明的，每一单独的SSL 170f和170g可以提供SSL接触340a和340b。因此，在一个水平面的SSL接触340a和340b的数目可以大于在一个水平面的字线接触300的数目。
如图52所示，字线配线310和GSL配线330可以形成在与SSL配线350不同的水平面上。然而，字线配线310、GSL配线330和和SSL配线350可以形成在相同的水平面上。例如，字线配线310、GSL配线330和SSL配线350可以全部形成在模具保护层142或上绝缘层185上。
图53是示出根据示例实施方式的垂直存储器器件的俯视平面图。
图53的垂直存储器器件可以具有与参照图33至37示出的那些基本上相同或相似的元件和/或结构，除了接触和配线结构的添加。因此，对其重复的描述被省略。为了说明的方便起见，图53没有示出垂直半导体器件的全部元件，而是仅示出其一些元件，例如栅线、位线接触、位线、接触和配线结构。
参照图53，垂直存储器器件可以包括如图33至37所示沿第一方向以Z字形布置堆叠的栅线270。在示例实施方式中，栅线270可以在第三方向上在第一延伸区域IIa和第二延伸区域IIb上交替地突出。因此，电连接到栅线270的接触也可以交替地提供在第一延伸区域IIa和第二延伸区域IIb上。
例如，形成在最下的水平面的GSL接触420可以提供在第一延伸区域IIa上。GSL接触420可以提供在每个单独的GSL 270a上。GSL配线430可以电连接到多个GSL接触420以在第二方向上延伸。
如图53所示，连接到最下的字线270b的第一字线接触400d可以提供在第二延伸区域IIb上。第二字线接触400c可以提供在第一延伸区域IIa上，第三字线接触400b可以提供在第二延伸区域IIb上，第四字线接触400a可以提供在第一延伸区域IIa上。在一个示例实施方式中，通过连接部分275形成的每一个字线组可以提供一个字线接触400。
字线配线410a、410b、410c和410d可以分别电连接到字线接触400a、400b、400c和400d以在第二方向上延伸。
SSL接触440a和440b可以电连接到SSL 270f和270g。SSL配线450可以电连接到SSL接触440a和440b以在第三方向上延伸。SSL接触440可以提供在每个单独的SSL 270f和270g上。
在一个示例实施方式中，如图44所示，字线接触400可以电连接到包括在字线组中的任何字线。如图45所示，最上面的字线接触400a可以形成在连接部分275e上。
图54至58是示出根据示例实施方式的制造垂直存储器器件的方法的截面图和俯视平面图。
具体地，图54、55、56A、57A和58是沿第一方向截取的截面图。图56B和57B是垂直存储器器件的俯视平面图。图56C、56D、57C和57D是沿线I-I’截取的截面图。
与参照图7至20B、图25至32F、图38至42D或图46至52示出的那些基本上相同或相似的工艺和/或材料的详细说明被省略。
参照图54，可以进行与参照图38和39示出的那些基本上相同或相似的工艺以形成模具结构205，模具结构205包括沿第一方向以Z字形布置交替地和重复地堆叠的绝缘间层202和牺牲层204。
参照图55，可以进行与参照图47A和47B示出的那些基本上相同或相似的工艺以形成模具保护层242，模具保护层242覆盖模具结构205的台阶或阶梯。
参照图56A至56D，可以进行与参照图40A至41D或图48A至49C示出的工艺基本上相同或类似的工艺。
因此，电介质层结构230、沟道235和第一填充层图案240可以通过模具结构205形成。焊盘250可以形成在电介质层结构230、沟道235和第一填充层图案240上。
模具保护层242、绝缘间层202和牺牲层204可以被部分地蚀刻以在第二方向上相邻的沟道行之间形成开口256。绝缘间层202和牺牲层204可以通过形成开口256而被改变为绝缘层间图案206和牺牲层图案208。围栏结构257a和259a可以形成在第一延伸区域IIa或第二延伸区域IIb上以在其间切断或阻挡开口256b、256c和256d。
如图56C所示，围栏结构257a可以包括从基板200的上表面交替地和顺序地堆叠的绝缘层间图案206a、206b、206c、206d、206e和206f、牺牲层图案208a、208b、208c、208d和208e、以及模具保护层242。在分隔层图案209形成在最下的牺牲层204a中的情形下，围栏结构259a可以包括在两个最下的牺牲层图案206a和206b之间的分隔层图案209，如图56D所示。
参照图57A至57D，可以进行与参照图16A至19D或图50A至50D示出的工艺基本上相同或类似的工艺。
因此，牺牲层图案208可以被栅线270代替。杂质区域201可以形成在基板200的被开口256暴露的上部分处。第二填充层图案277可以形成在杂质区域201上以填充开口256。
栅线270可以包括从基板200的上表面顺序地堆叠的GSL 270a、字线270b、270c、270d和270e、以及SSL 270f和270g。如图57C所示，在每个水平面的预定数目的字线270b、270c、270d和270e可以通过连接部分275连接到彼此或彼此合并。在一个示例实施方式中，GSL 270a’可以通过分隔层图案209而在第二方向上彼此分离，如图57D所示。
参照图58，可以进行与参照图51A至52示出的工艺基本上相同或类似的工艺。
因此，字线接触400d、400c、400b和400a、以及GSL接触420可以穿过模具保护层242和绝缘层间图案206而形成以分别与字线270b、270c、270d和270e以及GSL 270a接触。
如图53所示，电连接到栅线270的接触可以交替地形成在第一延伸区域IIa和第二延伸区域IIb上。例如，形成在最下的水平面的GSL接触420可以形成在第一延伸区域IIa上。连接到最下的字线270b的第一字线接触400d可以形成在第二延伸区域IIb上。第二字线接触400c可以形成在第一延伸区域IIa上，第三字线接触400b可以形成在第二延伸区域IIb上，第四字线接触400a可以形成在第一延伸区域IIa上。
在示例实施方式中，接触可以交替地分布在延伸区域IIa和IIb两者上，使得可以另外地实现用于形成接触和配线结构的工艺容限。
如图53所示，GSL接触420可以形成在每个单独的GSL 270a上，字线接触400可以在每个水平面处形成在由连接部分275限定的每个字线组上。
GSL配线430可以形成在模具保护层242上以与多个GSL接触420接触并在第二方向上延伸。字线配线410a、410b、410c和410d可以与字线接触400a、400b、400c和400d接触以在第二方向上延伸。
覆盖字线配线410和GSL配线430的上绝缘层285可以形成在模具保护层242上。SSL接触440a和440b以及位线接触290可以穿过上绝缘层形成以分别电连接到SSL 270g和270f以及焊盘250。位线295和SSL配线450可以形成在上绝缘层285上以分别电连接到位线接触290和SSL接触440a和440b。在示例实施方式中，位线295和SSL配线450可以被图案化以分别在第二方向和第三方向上延伸。
在示例实施方式中，SSL接触440a和440b可以形成在每个单独的SSL270f和270g上。
图58示出SSL配线450形成在上绝缘层285上。然而，SSL配线450可以形成在模具保护层242上。在一个示例实施方式中，字线配线410、GSL配线430和SSL配线450可以全部形成在上绝缘层285上。
图59是示出根据示例实施方式的垂直存储器器件的俯视平面图。为了说明的方便起见，图59仅示出导电结构，包括例如栅线、位线、配线或接触。
参照图59，垂直存储器器件可以包括设置在基板上的多个单元块500。基板可以包括单元区域I和延伸区域。延伸区域可以包括在单元区域I的在第三方向上的两个侧部的第一延伸区域IIa和第二延伸区域IIb。
在示例实施方式中，多个单元块500布置在第二方向上。第一延伸区域IIa和第二延伸区域IIb可以相对于单元区域I彼此面对。例如，当从平面图观看时，将第一延伸区域IIa与单元区域I分离的内边界可以面对将第二延伸区域IIb与单元区域I分离的内边界。
栅线170可以沿如图1和2或图21所示的第一方向以包括多个台阶的棱锥形状堆叠。在一个示例实施方式中，栅线可以堆叠为如图33和34所示的Z字形布置。
栅线170可以包括从基板100的上表面顺序地堆叠的GSL 170a、字线170b、170c、170d和170e以及SSL 170f和170g。
单元块500a、500b、500c和500d可以包括通过连接部分175连接到彼此的栅线170。如图59所示，在第三方向上延伸的字线170b、170c、170d和170e可以在每个水平面处通过连接部分175连接到彼此以形成字线组。字线组可以在每个水平面处包括例如四个字线。单元块500可以包括堆叠在第一方向上的多个字线组。包括在一个单元块中的连接部分175b、175c、175d和175e可以在第一方向上彼此交叠。
在一个示例实施方式中，GSL 170a可以通过分隔层图案在第二方向上彼此分离，如图21至24B所示。
单元块500可以包括电连接到栅线170的接触和配线。字线接触300a、300b、300c和300d以及字线配线310a、310b、310c和310d可以提供在字线170b、170c、170d和170e上。GSL接触320和GSL配线330可以提供在GSL 170a上。SSL接触340a和340b以及SSL配线350可以提供在SSL170g和340f上。
在示例实施方式中，在一个水平面的GSL接触320的数目和SSL接触340的数目可以大于在一个水平面的字线接触300的数目。例如，GSL接触320和SSL接触340可以分别提供在每个单独的GSL 170a以及SSL 170f和170g上。然而，字线接触300可以提供在由连接部分175限定的每个字线组上。
在示例实施方式中，连接部分175可以以Z字形布置提供。例如，连接部分175可以沿第二方向交替地布置在第一延伸区域IIa和第二延伸区域IIb上。如图59所示，第一单元块500a的连接部分175可以位于第一延伸区域IIa上，在第二方向上邻近于第一单元块500a的第二单元块500b的连接部分175可以位于第二延伸区域IIb上。第三单元块500c的连接部分175可以位于第一延伸区域IIa上，在第二方向上邻近于第三单元块500c的第四单元块500d的连接部分175可以位于第二延伸区域IIb上。
因此，在俯视平面图中，包括在单元块500a、500b、500c和500d中的最上面的连接部分175e的上表面可以交替地暴露在第一延伸区域IIa和第二延伸区域IIb上。
在示例实施方式中，单元块500的字线接触300和字线配线310可以设置在其上形成有连接部分175的延伸区域上。例如，第一单元块500a的字线接触300和字线配线310可以设置在第一延伸区域IIa上。第二单元块500b的字线接触300和字线配线310可以设置在第二延伸区域IIb上。第三单元块500c的字线接触300和字线配线310可以设置在第一延伸区域IIa上。第四单元块500d的字线接触300和字线配线310可以设置在第二延伸区域IIb上。
因此，字线接触300和字线配线310也可以遍及延伸区域IIa和IIb两者分布，使得可以增加工艺容限和接触面积，并可以实现额外的电路区域。
图59示出GSL接触320和GSL配线330设置在与字线接触300和字线配线310相同的延伸区域上，SSL接触340和SSL配线350设置在与字线接触300和字线配线310不同的延伸区域上。然而，考虑到垂直存储器器件的电路设计，可以调整接触和配线的布置和/或位置。例如，每个单元块500的GSL接触320、GSL配线330、SSL接触340和SSL配线350可以设置在与字线接触300和字线配线310不同的延伸区域上。
电连接到包括在每个单元块中的沟道和/或焊盘的位线接触190和位线195可以设置在SSL 170g上。如图59所示，位线195可以在与GSL配线330和字线配线310相同的方向上延伸，例如第二方向。
根据本发明的示例实施方式，垂直存储器器件在每个水平面的字线可以通过连接部分连接到彼此或彼此合并。因此，可以减少用于将字线分组的接触和配线结构的数目。因此，垂直存储器器件可以用于具有大容量和集成度的非易失性存储器器件。
以上是对示例实施方式的说明而不应被解释为对其进行限制。尽管已经描述了一些示例实施方式，但是本领域技术人员将容易地理解，在示例实施方式中可以有许多修改，而在实质上没有背离本发明构思的新颖教导和优点。因此，所有这样的修改意在被包括在本发明构思的由权利要求书限定的范围内。在权利要求中，方法加功能条款意在覆盖此处所述的执行所述功能的结构以及结构等价物和等价结构。因此，将理解，以上是对各种示例实施方式的说明，而不应被解释为限于所公开的具体示例实施方式，对所公开的示例实施方式的修改以及其他示例实施方式旨在被包括在所附权利要求的范围内。
本申请要求于2013年11月19日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2013-0140354的优先权，其内容通过引用整体地结合于此。

Claims (20)

1.一种垂直存储器器件，包括：
基板；
多个沟道，在垂直于所述基板的上表面的第一方向上延伸；
多个栅线，堆叠在所述第一方向上以彼此间隔开，并在垂直于所述第一方向的第二方向上延伸，每个栅线交叉一组沟道并围绕该组沟道的每个沟道的外侧壁，其中所述栅线形成包括多个垂直水平面的台阶结构；以及
连接部分，连接所述多个栅线中的位于相同的垂直水平面的一组栅线，所述连接部分从第二方向分支，该组栅线中的栅线在所述第二方向上延伸。
2.如权利要求1所述的垂直存储器器件，其中所述基板包括单元区域和在所述单元区域的侧部的延伸区域，并且
其中所述连接部分设置在所述延伸区域上。
3.如权利要求2所述的垂直存储器器件，其中多个所述连接部分提供在不同的垂直水平面处并在所述第一方向上彼此交叠。
4.如权利要求1所述的垂直存储器器件，其中所述连接部分在该组栅线中的栅线在所述第二方向上的最外端之内并与该组栅线成一体。
5.如权利要求2所述的垂直存储器器件，其中所述延伸区域包括在所述单元区域的两个侧部的第一延伸区域和第二延伸区域，并且
其中所述多个栅线在所述第一方向上堆叠，使得所述多个栅线的上表面交替地暴露在所述第一延伸区域和所述第二延伸区域上。
6.如权利要求5所述的垂直存储器器件，还包括电连接到所述多个栅线的接触，并且
其中所述接触在所述第一方向上交替地布置在所述第一延伸区域和所述第二延伸区域上。
7.如权利要求1所述的垂直存储器器件，其中所述多个栅线包括接地选择线、字线和串选择线，并且
其中在相同水平面的所述串选择线彼此分离，在相同水平面的一组字线通过所述连接部分而彼此连接或合并。
8.如权利要求7所述的垂直存储器器件，其中在相同水平面的所述接地选择线通过分隔层图案彼此分离。
9.如权利要求8所述的垂直存储器器件，其中所述分隔层图案在所述第一方向上交叠所述连接部分。
10.如权利要求7所述的垂直存储器器件，还包括分别电连接到所述接地选择线、所述字线和所述串选择线的接地选择线接触、字线接触和串选择线接触，并且
其中在一个水平面的所述字线接触的数目小于在一个水平面的所述接地选择线接触的数目或在一个水平面的所述串选择线接触的数目。
11.如权利要求10所述的垂直存储器器件，其中所述接地选择线接触和串选择线接触分别提供在每个单独的接地选择线和每个单独的串选择线上，
其中在一个水平面处通过所述连接部分连接的栅线形成字线组，并且
其中字线接触为每个字线组提供。
12.如权利要求11所述的垂直存储器器件，其中所述字线接触提供在所述连接部分上。
13.如权利要求1所述的垂直存储器器件，其中多个所述沟道布置在所述第二方向上以形成沟道行，
其中多个所述沟道行布置在垂直于所述第一方向和第二方向的第三方向上，
其中栅线围绕所述沟道行的沟道，并且
其中所述连接部分连接在相同的垂直水平面处布置在所述第二方向上的栅线组。
14.一种垂直存储器器件，包括：
基板；
多个沟道，在垂直于所述基板的上表面的第一方向上延伸；
多组栅线，堆叠在所述第一方向上，每组栅线包括在相同的垂直水平面处并在垂直于所述第一方向的第二方向上延伸的一组栅线，该组栅线彼此平行并且在垂直于所述第一方向且不同于所述第二方向的第三方向上彼此分离，
其中每组栅线的每个栅线交叉多个沟道，并且
其中多组栅线形成包括多个垂直水平面的台阶结构；以及
至少第一连接部分，连接多组栅线的第一栅线组的栅线，所述连接部分被一体地形成以连接所述第一栅线组的栅线并在不同于所述第二方向的延伸方向上延伸。
15.如权利要求14所述的垂直存储器器件，其中：
所述多个沟道形成在所述垂直存储器器件的中央区域处；并且
所述第一连接部分形成在所述垂直存储器器件的没有形成所述沟道的外部区域中。
16.如权利要求15所述的垂直存储器器件，还包括：
至少第二连接部分，连接所述多组栅线中的第二栅线组的栅线，所述第二栅线组在与所述第一栅线组不同的垂直水平面处，所述第二连接部分被一体地形成以连接所述第二栅线组的栅线并在不同于所述第二方向的延伸方向上延伸，
其中所述第二连接部分垂直地交叠所述第一连接部分。
17.如权利要求14所述的垂直存储器器件，还包括：
字线接触，在所述第一栅线组的栅线当中共享。
18.一种垂直存储器器件，包括：
基板，包括：
单元区域；和
第一延伸区域和第二延伸区域，在所述单元区域的相对的侧部处；以及
在所述基板上的多个单元块，每个单元块包括：
多个沟道，在垂直于所述基板的上表面的第一方向上延伸；
多个栅线，每个栅线围绕所述多个沟道的一组沟道的外侧壁并在垂直于所述第一方向的第二方向上延伸，所述多个栅线包括所述多个栅线的至少两个栅线组，所述栅线组堆叠在所述第一方向上以彼此间隔开；以及
连接部分，连接位于相同的水平面的栅线，所述连接部分在不同于所述第二方向的第三方向上从所述栅线突出。
19.如权利要求18所述的垂直存储器器件，其中所述单元块布置在平行于所述基板的上表面的第三方向上，并且
其中所述第一延伸区域和所述第二延伸区域在所述第二方向上关于单元区域彼此面对，所述第二方向平行于所述基板的上表面并垂直于所述第三方向。
20.如权利要求19所述的垂直存储器器件，还包括电连接到所述栅线的接触，所述栅线通过所述连接部分连接到彼此或彼此合并，并且
其中所述单元块的所述连接部分在所述第三方向上交替地布置在所述第一延伸区域和所述第二延伸区域上，
其中多个接触在所述第三方向上交替地布置在所述第一延伸区域和所述第二延伸区域上。
CN201410663213.2A 2013-11-19 2014-11-19 垂直存储器器件及其制造方法 Active CN104659033B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130140354A KR102161814B1 (ko) 2013-11-19 2013-11-19 수직형 메모리 장치 및 그 제조 방법
KR10-2013-0140354 2013-11-19

Publications (2)

Publication Number Publication Date
CN104659033A true CN104659033A (zh) 2015-05-27
CN104659033B CN104659033B (zh) 2019-12-13

Family

ID=53172412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410663213.2A Active CN104659033B (zh) 2013-11-19 2014-11-19 垂直存储器器件及其制造方法

Country Status (3)

Country Link
US (1) US9640549B2 (zh)
KR (1) KR102161814B1 (zh)
CN (1) CN104659033B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876397A (zh) * 2017-03-07 2017-06-20 长江存储科技有限责任公司 三维存储器及其形成方法
CN107425004A (zh) * 2016-04-08 2017-12-01 三星电子株式会社 垂直存储器件
CN107644875A (zh) * 2016-07-20 2018-01-30 三星电子株式会社 存储器装置
CN107885668A (zh) * 2016-09-28 2018-04-06 美光科技公司 包含具有不同垂直间距的多个选择线和控制线的存储器装置
CN108431956A (zh) * 2016-02-16 2018-08-21 桑迪士克科技有限责任公司 具有穿过堆叠体的外围接触通孔结构的多层级存储器器件及其制造方法
CN109003987A (zh) * 2017-06-06 2018-12-14 旺宏电子股份有限公司 存储器元件及其制作方法
CN109148462A (zh) * 2017-06-27 2019-01-04 三星电子株式会社 三维半导体存储器装置
CN110896673A (zh) * 2019-06-17 2020-03-20 长江存储科技有限责任公司 用于利用支撑结构形成三维存储器件的方法和产生的三维存储器件
US11094712B2 (en) 2019-06-17 2021-08-17 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with support structures in slit structures and method for forming the same
US11114458B2 (en) 2019-06-17 2021-09-07 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with support structures in gate line slits and methods for forming the same
US11251195B2 (en) 2019-06-17 2022-02-15 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device without gate line slits and method for forming the same

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102045288B1 (ko) * 2013-01-17 2019-11-15 삼성전자주식회사 수직형 반도체 소자
KR102492979B1 (ko) 2015-12-11 2023-01-31 삼성전자주식회사 수직형 메모리 장치
KR102508897B1 (ko) 2015-12-17 2023-03-10 삼성전자주식회사 수직형 메모리 소자 및 그 형성 방법
KR102536261B1 (ko) 2015-12-18 2023-05-25 삼성전자주식회사 3차원 반도체 장치
KR102509899B1 (ko) 2016-01-14 2023-03-14 삼성전자주식회사 수직형 메모리 소자 및 그 형성 방법
KR102650535B1 (ko) * 2016-01-18 2024-03-25 삼성전자주식회사 3차원 반도체 메모리 장치
KR20170119158A (ko) 2016-04-18 2017-10-26 삼성전자주식회사 반도체 메모리 장치 및 반도체 장치
KR102599668B1 (ko) * 2016-05-09 2023-11-07 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법
KR102450573B1 (ko) 2016-09-19 2022-10-07 삼성전자주식회사 메모리 장치
WO2018055704A1 (ja) 2016-09-21 2018-03-29 東芝メモリ株式会社 半導体装置およびその製造方法
KR102508918B1 (ko) * 2016-12-22 2023-03-10 삼성전자주식회사 수직형 반도체 소자
KR102342552B1 (ko) 2017-03-09 2021-12-23 삼성전자주식회사 3차원 반도체 소자 및 그 형성방법
TWI627710B (zh) * 2017-04-13 2018-06-21 旺宏電子股份有限公司 記憶結構及其製造方法
CN116546817A (zh) * 2017-05-31 2023-08-04 应用材料公司 3d-nand器件中用于字线分离的方法
KR102385564B1 (ko) 2017-06-13 2022-04-12 삼성전자주식회사 반도체 소자
KR102369654B1 (ko) 2017-06-21 2022-03-03 삼성전자주식회사 반도체 장치
KR102373818B1 (ko) 2017-07-18 2022-03-14 삼성전자주식회사 반도체 장치
KR102433893B1 (ko) 2017-07-31 2022-08-23 삼성전자주식회사 수직형 메모리 장치
KR102401178B1 (ko) 2017-11-03 2022-05-24 삼성전자주식회사 3차원 반도체 소자
US11764062B2 (en) * 2017-11-13 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
KR102617961B1 (ko) 2018-05-09 2023-12-26 삼성전자주식회사 반도체 장치
KR20200052127A (ko) 2018-11-06 2020-05-14 삼성전자주식회사 반도체 장치
BR112021007364B1 (pt) * 2018-12-07 2024-01-30 Yangtze Memory Technologies Co., Ltd Dispositivo de memória
WO2020118575A1 (en) 2018-12-12 2020-06-18 Yangtze Memory Technologies Co., Ltd. Contact structures for three-dimensional memory device
KR102161740B1 (ko) * 2019-04-04 2020-10-05 삼성전자주식회사 효율적으로 워드라인을 형성하는 3차원 플래시 메모리 제조 방법
KR20210042759A (ko) * 2019-10-10 2021-04-20 삼성전자주식회사 메모리 장치
KR20210043101A (ko) 2019-10-11 2021-04-21 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
US11495540B2 (en) * 2019-10-22 2022-11-08 Tokyo Electron Limited Semiconductor apparatus having stacked devices and method of manufacture thereof
CN112088406B (zh) 2020-08-06 2023-10-03 长江存储科技有限责任公司 用于三维存储器的多管芯峰值功率管理
KR20220059600A (ko) 2020-11-03 2022-05-10 삼성전자주식회사 반도체 장치, 그 제조 방법, 및 이를 포함하는 대용량 데이터 저장 시스템
KR20220113048A (ko) * 2021-02-05 2022-08-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110227141A1 (en) * 2010-03-16 2011-09-22 Samsung Electroncis Co., Ltd. Non-volatile memory devices having vertical channel structures and related fabrication methods
US20120052672A1 (en) * 2010-08-25 2012-03-01 Toshiro Nakanishi Methods for fabricating a cell string and a non-volatile memory device including the cell string

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5259242B2 (ja) 2008-04-23 2013-08-07 株式会社東芝 三次元積層不揮発性半導体メモリ
KR101434588B1 (ko) 2008-06-11 2014-08-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
US7910979B2 (en) 2008-07-08 2011-03-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR100971552B1 (ko) 2008-07-17 2010-07-21 삼성전자주식회사 플래시 메모리 장치 및 그 동작 방법
JP5288936B2 (ja) 2008-08-12 2013-09-11 株式会社東芝 不揮発性半導体記憶装置
KR20100107661A (ko) 2009-03-26 2010-10-06 삼성전자주식회사 수직 구조를 갖는 비휘발성 메모리 소자의 제조방법
KR101603731B1 (ko) 2009-09-29 2016-03-16 삼성전자주식회사 버티칼 낸드 전하 트랩 플래시 메모리 디바이스 및 제조방법
KR101702060B1 (ko) 2010-02-19 2017-02-02 삼성전자주식회사 3차원 반도체 장치의 배선 구조체
KR101784338B1 (ko) * 2010-10-21 2017-10-11 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US8351243B2 (en) 2010-11-16 2013-01-08 Sandisk 3D Llc Transistor driven 3D memory
KR101744127B1 (ko) * 2010-11-17 2017-06-08 삼성전자주식회사 반도체 소자 및 그 제조방법
US8618614B2 (en) 2010-12-14 2013-12-31 Sandisk 3D Llc Continuous mesh three dimensional non-volatile storage with vertical select devices
KR20120075037A (ko) * 2010-12-28 2012-07-06 삼성전자주식회사 반도체 소자의 제조 방법
KR101113766B1 (ko) 2010-12-31 2012-02-29 주식회사 하이닉스반도체 비휘발성메모리장치 및 그 제조 방법
US8432719B2 (en) 2011-01-18 2013-04-30 Macronix International Co., Ltd. Three-dimensional stacked and-type flash memory structure and methods of manufacturing and operating the same hydride
KR101751950B1 (ko) 2011-03-03 2017-06-30 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 읽기 방법
KR101808822B1 (ko) * 2011-08-04 2017-12-14 삼성전자주식회사 반도체 소자 및 그 제조방법
US8956968B2 (en) 2011-11-21 2015-02-17 Sandisk Technologies Inc. Method for fabricating a metal silicide interconnect in 3D non-volatile memory
KR20130059007A (ko) 2011-11-28 2013-06-05 삼성전자주식회사 불휘발성 메모리 및 그것을 포함하는 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110227141A1 (en) * 2010-03-16 2011-09-22 Samsung Electroncis Co., Ltd. Non-volatile memory devices having vertical channel structures and related fabrication methods
US20120052672A1 (en) * 2010-08-25 2012-03-01 Toshiro Nakanishi Methods for fabricating a cell string and a non-volatile memory device including the cell string

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108431956B (zh) * 2016-02-16 2023-10-10 桑迪士克科技有限责任公司 具有穿过堆叠体的外围接触通孔结构的多层级存储器器件及其制造方法
CN108431956A (zh) * 2016-02-16 2018-08-21 桑迪士克科技有限责任公司 具有穿过堆叠体的外围接触通孔结构的多层级存储器器件及其制造方法
CN107425004A (zh) * 2016-04-08 2017-12-01 三星电子株式会社 垂直存储器件
CN107425004B (zh) * 2016-04-08 2023-09-05 三星电子株式会社 垂直存储器件
CN107644875A (zh) * 2016-07-20 2018-01-30 三星电子株式会社 存储器装置
CN107644875B (zh) * 2016-07-20 2023-07-04 三星电子株式会社 存储器装置
US11785787B2 (en) 2016-09-28 2023-10-10 Micron Technology, Inc. 3D vertical nand memory device including multiple select lines and control lines having different vertical spacing
US11296097B2 (en) 2016-09-28 2022-04-05 Micron Technology, Inc. 3D vertical NAND memory device including multiple select lines and control lines having different vertical spacing
CN107885668B (zh) * 2016-09-28 2021-11-12 美光科技公司 包含具有不同垂直间距的多个选择线和控制线的存储器装置
CN107885668A (zh) * 2016-09-28 2018-04-06 美光科技公司 包含具有不同垂直间距的多个选择线和控制线的存储器装置
US11792989B2 (en) 2017-03-07 2023-10-17 Yangtze Memory Technologies Co., Ltd. Word line structure of three-dimensional memory device
US10651192B2 (en) 2017-03-07 2020-05-12 Yangtze Memory Technologies Co, Ltd. Word line structure of three-dimensional memory device
CN106876397A (zh) * 2017-03-07 2017-06-20 长江存储科技有限责任公司 三维存储器及其形成方法
US11222903B2 (en) 2017-03-07 2022-01-11 Yangtze Memory Technologies Co., Ltd. Word line structure of three-dimensional memory device
CN109003987A (zh) * 2017-06-06 2018-12-14 旺宏电子股份有限公司 存储器元件及其制作方法
CN109148462A (zh) * 2017-06-27 2019-01-04 三星电子株式会社 三维半导体存储器装置
CN109148462B (zh) * 2017-06-27 2024-03-29 三星电子株式会社 三维半导体存储器装置
US11251195B2 (en) 2019-06-17 2022-02-15 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device without gate line slits and method for forming the same
US11716850B2 (en) 2019-06-17 2023-08-01 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with support structures in gate line slits and methods for forming the same
US11183512B2 (en) 2019-06-17 2021-11-23 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory device with support structure and resulting three-dimensional memory device
US11765897B2 (en) 2019-06-17 2023-09-19 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device without gate line slits and method for forming the same
US11114458B2 (en) 2019-06-17 2021-09-07 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with support structures in gate line slits and methods for forming the same
US11094712B2 (en) 2019-06-17 2021-08-17 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with support structures in slit structures and method for forming the same
CN110896673A (zh) * 2019-06-17 2020-03-20 长江存储科技有限责任公司 用于利用支撑结构形成三维存储器件的方法和产生的三维存储器件
US11963356B2 (en) 2019-06-17 2024-04-16 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device without gate line slits and method for forming the same

Also Published As

Publication number Publication date
CN104659033B (zh) 2019-12-13
US9640549B2 (en) 2017-05-02
US20150137216A1 (en) 2015-05-21
KR102161814B1 (ko) 2020-10-06
KR20150057254A (ko) 2015-05-28

Similar Documents

Publication Publication Date Title
CN104659033A (zh) 垂直存储器器件及其制造方法
US10381371B2 (en) Through-memory-level via structures for a three-dimensional memory device
EP3420591B1 (en) Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof
US9431414B2 (en) Vertical memory devices and methods of manufacturing the same
US10177164B2 (en) Semiconductor device
US9905664B2 (en) Semiconductor devices and methods of manufacturing the same
US10741571B2 (en) Vertical memory devices and methods of manufacturing the same
US9905572B2 (en) Vertical memory devices with vertical isolation structures and methods of fabricating the same
US9812461B2 (en) Honeycomb cell structure three-dimensional non-volatile memory device
CN107017262B (zh) 垂直存储器件
EP2948982B1 (en) Non-volatile memory cells with enhanced channel region effective width, and method of making same
US20170047341A1 (en) Semiconductor device and method for manufacturing same
CN111146206B (zh) 存储器装置
KR20170090045A (ko) 수직형 메모리 장치 및 그 제조 방법
US11417659B2 (en) Semiconductor memory device and method of fabricating the same
KR20140092015A (ko) 수직형 메모리 장치 및 그 제조 방법
US20150145014A1 (en) Vertical memory devices
CN108389865B (zh) 具有倾斜栅电极的三维半导体存储器件
KR102414511B1 (ko) 3차원 반도체 소자
KR101206506B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
CN104347638A (zh) 非易失性存储装置
CN107591404A (zh) 包括电介质层的半导体器件
KR20090123476A (ko) 플래시 메모리 소자 및 제조 방법
KR100985882B1 (ko) 플래시 메모리 소자 및 제조 방법
US20220068804A1 (en) Semiconductor storage device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant