CN107644875A - 存储器装置 - Google Patents

存储器装置 Download PDF

Info

Publication number
CN107644875A
CN107644875A CN201710480033.4A CN201710480033A CN107644875A CN 107644875 A CN107644875 A CN 107644875A CN 201710480033 A CN201710480033 A CN 201710480033A CN 107644875 A CN107644875 A CN 107644875A
Authority
CN
China
Prior art keywords
gate electrode
electrode layer
storage arrangement
common source
unitized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710480033.4A
Other languages
English (en)
Other versions
CN107644875B (zh
Inventor
朴秀振
金善煐
尹壮根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160091946A external-priority patent/KR102721966B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107644875A publication Critical patent/CN107644875A/zh
Application granted granted Critical
Publication of CN107644875B publication Critical patent/CN107644875B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种存储器装置，包括：堆叠在衬底的上表面上的栅电极层，每个栅电极层包括沿着第一方向延伸的多个单位电极；和将各单位电极彼此连接的多个连接电极。存储器装置还包括：沿着垂直于衬底的上表面的方向穿过栅电极层而延伸的沟道结构；沿着第一方向延伸并介于各单位电极之间的第一公共源极线；和在各第一公共源极线之间沿着第一方向延伸的第二公共源极线，每条第二公共源极线具有在第一方向上通过连接电极彼此隔离的第一线和第二线。

Description

存储器装置
优先权声明
本申请要求2016年7月20日向韩国知识产权局提出的韩国专利申请No.10-2016-0091946的优先权，其公开通过引用方式整体并入本申请中。
技术领域
本发明构思涉及存储器装置。具体地，本发明构思涉及3D存储器装置，即，具有存储器单元的三维阵列的存储器装置。
背景技术
电子装置在逐渐缩小的同时，日益被要求处理大量的数据。因此，要求用于这种电子装置的半导体存储器装置的集成度的提高。作为提高半导体存储器装置的集成度的一种方法，已提出了具有替代常规平面晶体管结构的竖直晶体管结构的存储器装置。
发明内容
根据本发明构思的一方面，一种存储器装置包括：衬底，其具有上表面；栅电极层堆，其布置在衬底的上表面上并且包括单位电极和连接电极，其中，每个栅电极层包括相应的单位电极组，所述组的每个单位电极沿着第一方向纵向延伸，并且所述组的各单位电极在第二方向上彼此间隔开。此外，在各栅电极层中的至少一些栅电极层的每一个栅电极层内，多个连接电极将该栅电极层的各单位电极彼此连接，该层的多个连接电极中的每一个介于该栅电极层中的相应的相邻的一对单位电极之间并且将它们连接起来，并且该栅电极层的多个连接电极中的至少一个在第一方向上相对于该栅电极层的连接电极中的另一个偏移。所述装置还包括：多个沟道结构，其穿过至少一些栅电极层而竖直地延伸，从而各自沿着垂直于衬底的上表面的方向延伸；多个第一公共源极线，其各自沿着第一方向水平地延伸并且介于栅电极层的各单位电极之间；以及多个第二公共源极线，其沿着第一方向水平地延伸，每条第二公共源极线介于相邻的第一公共源极线之间，并且每条第二公共源极线具有在第一方向上通过栅电极层的相应的连接电极彼此隔离的第一部分和第二部分。
根据本发明构思的另一方面，一种存储器装置包括：衬底；栅极结构，其包括栅电极层堆，栅电极层堆布置在衬底上并且构成至少一条接地选择线、多条字线和至少一条串选择线；多条第一公共源极线，其沿着第一方向水平地延伸并且将栅极结构划分为多个块；以及多条第二公共源极线，其沿着第一方向水平地延伸以将每一个块划分为多个单位区域，每条第二公共源极线具有在所述装置中的相应位置处沿着第一方向彼此隔离的第一部分和第二部分。此外，所述第二公共源极线中的至少一条的第一部分和第二部分彼此隔离的位置在第一方向上从所述第二公共源极线中的另一条的第一部分和第二部分彼此隔离的位置偏移。
根据本发明构思的另一方面，一种存储器装置包括：栅极结构，其具有依次堆叠在衬底上的多个栅电极层，每个栅电极层包括多个单位电极，栅极结构包括由栅电极层形成的至少一条接地选择线、多条字线和至少一条串选择线；多条第一公共源极线，其沿着第一方向延伸以将栅极结构划分为多个块；多条第二公共源极线，其沿着第一方向延伸，并且布置在各条第一公共源极线之间，以将各个块划分为多个单位区域；以及竖直绝缘层，其穿过字线和至少一条接地选择线。
根据本发明构思的另一方面，一种存储器装置包括：衬底；和栅极结构，其包括布置在衬底上的栅电极层的至少一个块，所述块的栅电极层中的每一个包括多个单位电极，并且所述块的栅电极层中的每一个的单位电极沿着第一方向纵向地延伸并且沿着第二方向排列。此外，所述块的栅电极层中的至少一些栅电极层包括将栅电极层的单位电极连接起来的导电元件的连接结构，，并且连接结构具有在第二方向上呈之字形的图案。
附图说明
根据结合附图对本发明构思的示例进行的以下详细描述，将更清楚地理解本发明构思的上述及其它方面、特征和优点，在附图中：
图1是根据本发明构思的示例的存储器装置的示意框图；
图2是示出根据本发明构思的示例的存储器装置的存储器单元阵列的电路图；
图3是根据本发明构思的示例的存储器装置的平面图；
图4是图3所示的存储器装置的区A的透视图；
图5、图6、图7、图8、图9和图10是分别示出根据本发明构思的示例的存储器装置的栅电极层的一部分的平面图；
图11是存储器装置沿着图3的线I-I’截取的剖视图；
图12是存储器装置沿着图3的线II-II’截取的剖视图；
图13是图12所示的存储器装置的区B的放大图；
图14是根据本发明构思的示例的存储器装置的平面图；
图15是图14所示的存储器装置的区C的透视图；
图16和图17是根据本发明构思的示例的存储器装置的平面图；
图18至图36示出了在制造过程中的存储器装置，并且共同示出了根据本发明构思的示例的制造存储器装置的方法，其中，图18、图20、图22、图24、图26、图28、图30、图33和图35是平面图，图19、图21和图23是沿着图18、图20和图22的线III-III’截取的剖视图，图27、图29和图31是沿着图26、图28和图30的线IV-IV’截取的剖视图，图34和图36是沿着图33和图35的线III-III’截取的剖视图，图25和图32是透视图；以及
图37是包括根据本发明构思的示例的存储器装置在内的电子装置的框图。
具体实施方式
在下文中，将参照附图来详细描述本发明构思的示例。
参照图1，根据示例的存储器装置1可包括存储器单元阵列2、行译码器3和核心逻辑电路6。核心逻辑电路6可包括读写电路4和控制电路5。
存储器单元阵列2可包括布置在多行和多列中的多个存储器单元。存储器单元阵列2的存储器单元可通过字线WL、公共源极线CSL、串选择线SSL和接地选择线GSL连接至行译码器3，并且可通过位线BL连接至读写电路4。在一个示例中，布置在一行中的多个存储器单元可连接至一条字线WL，布置在一列中的多个存储器单元可连接至一条位线BL。
可将存储器单元阵列2的存储器单元划分为多个存储器块。每一个存储器块可包括多条字线WL、多条串选择线SSL、多条接地选择线GSL、多条位线BL和至少一条公共源极线CSL。
行译码器3可从外部源接收地址ADDR信息，并且可对接收到的ADDR信息进行译码，以确定被提供给连接至存储器单元阵列2的字线WL、公共源极线CSL、串选择线SSL和接地选择线GSL的至少一部分的电压的电平。
读写电路4可响应于从控制电路5接收到的命令而选择连接至存储器单元阵列2的位线BL的至少一部分。读写电路4可读取存储在连接至选中的至少一部分位线BL的存储器单元中的数据，或可将数据写入连接至选中的至少一部分位线BL的存储器单元中。读写电路4可包括诸如页缓冲器、输入/输出(I/O)缓冲器和数据锁存器之类的电路，以执行上述操作。
控制电路5可响应于从外部源传送来的控制信号CTRL而控制行译码器3和读写电路4的操作。当存储在存储器单元阵列2中的数据被读取时，控制电路5可控制行译码器3以将用于数据读取操作的电压提供给其中存储有数据的字线WL。当用于数据读取操作的电压被提供给某条字线WL时，控制电路5可控制读写电路4，以读取存储在连接至被提供了用于数据读取操作的电压的字线WL的存储器单元中的数据。
当数据被写入存储器单元阵列2中时，控制电路5可控制行译码器3以将用于数据写入操作的电压提供至其中写入数据的字线WL。当用于数据写入操作的电压被提供至某条字线WL时，控制电路5可控制读写电路4，以将数据写入连接至被提供了用于数据写入操作的电压的字线WL的存储器单元中。
图2是根据本发明构思的示例的存储器装置的存储器单元阵列的等效电路图。可将根据示例的存储器装置提供为竖直NAND闪存元件。
参照图2，存储器单元阵列可包括多个存储器单元串S，每个存储器单元串S包括彼此串联连接的n个存储器单元MC1至MCn、以及分别连接至串联的存储器单元MC1至MCn的两端的接地选择晶体管GST和串选择晶体管SST。彼此串联连接的n个存储器单元MC1至MCn可连接至分别用于选择n个存储器单元MC1至MCn的n条字线WL1至WLn。也可在接地选择晶体管GST和第一存储器单元MC1之间以及在串选择晶体管SST和第n存储器单元MCn之间设置虚拟单元。
接地选择晶体管GST的栅极端子可连接至接地选择线GSL，接地选择晶体管GST的源极端子可连接至公共源极线CSL。串选择晶体管SST的栅极端子可连接至串选择线SSL，串选择晶体管SST的源极端子可连接至第n存储器单元MCn的漏极端子。图2示出了这样的结构，其中一个接地选择晶体管GST和一个串选择晶体管SST连接至彼此串联连接的n个存储器单元MC1至MCn。作为替换，多个接地选择晶体管GST或多个串选择晶体管SST可连接至n个存储器单元MC1至MCn。
串选择晶体管SST的漏极端子可连接至多条位线BL1至BLm。当信号通过串选择线SSL被施加至串选择晶体管SST的栅极端子时，通过位线BL1至BLm施加的信号可被传送至彼此串联连接的n个存储器单元MC1至MCn，从而可执行数据读取/写入操作。此外，可通过经由形成在衬底中的阱区将一定电平的擦除电压施加至n个存储器单元MC1至MCn，来执行擦除存储在n个存储器单元MC1至MCn中的数据的数据擦除操作。
参照图2，根据示例的存储器装置可包括至少一个虚拟串DS。该至少一个虚拟串DS可包括与位线BL1至BLm电隔离的虚拟沟道。
图3是根据本发明构思的示例的存储器装置100的示意平面图。
参照图3，根据示例的存储器装置100可包括单元区CR和外围电路区PR。单元区CR可包括多个栅电极层、多个单元沟道结构CH、多个虚拟沟道结构DCH和多个单元触点CNT，并且还可包括用于记录数据的多个存储器单元元件。外围电路区PR可包括多个电路元件190。在一个示例中，每个电路元件190可以是具有有源区191和平面栅电极192的平面晶体管。
单元区CR可包括栅极结构GS，栅极结构GS划分为多个块BK1和BK2或者多个单位区域UA1至UA8。在图3所示的示例中，第一块BK1包括第一单位区域UA1至第四单位区域UA4，第二块BK2包括第五单位区域UA5至第八单位区域UA8。但是，本发明构思不限于具有第一单位区域UA1至第四单位区域UA4的第一块BK1和具有第五单位区域UA5至第八单位区域UA8的第二块BK2。即，根据本发明构思的存储器装置可包括具有与图3的示例的那些不同的块的数量和单位区域的数量的栅极结构。
栅极结构GS可包括堆叠在衬底101上的多个栅电极层。在图3所示的示例中各个栅电极层可沿着Z轴方向堆叠，并且可将多个绝缘层布置在各个栅电极层之间以将各个栅电极层彼此电隔离。各个栅电极层可提供串选择线、字线和接地选择线，并且字线可提供存储器单元元件以及单元沟道结构CH。在一个示例中，栅电极层可在串选择线和字线之间或者在接地选择线和字线之间提供至少一条虚拟线。
根据示例的的存储器装置100可包括以平面方式彼此隔离的单元沟道结构CH和虚拟沟道结构DCH。虚拟沟道结构DCH可不电连接至位线，即，在装置中可电隔离，而与单元沟道结构CH不同。单元沟道结构CH和虚拟沟道结构DCH可沿着垂直于衬底101的上表面(例如，X-Y平面)的方向(例如，Z轴方向)延伸，以穿透各个栅电极层和布置在各个栅电极层上的多个层间绝缘层。在存储器装置100的制造过程中，可设置虚拟沟道结构DCH以确保存储器装置100的稳定性，并且可将虚拟沟道结构DCH布置为邻近每个栅电极层的边缘，如图3所示。
栅电极层可通过沿着第一方向(例如，图3的X轴方向)延伸的多个第一公共源极线102和多个第二公共源极线105划分为多个单位电极。每个单位电极可属于第一单位区域UA1至第八单位区域UA8中的每一个。在一层中，第一单位区域UA1至第八单位区域UA8中的每一个的单位电极的一部分可连接至其它第一单位区域UA1至第八单位区域UA8的其它单位电极。在一层中彼此连接的单位电极可形成第一块BK1和第二块BK2中的每一个内的字线。在图3所示的示例中，可通过在一层内将第一单位区域UA1至第四单位区域UA4的各个单位电极的一部分彼此连接来形成第一块BK1的字线。在每个块BK1或BK2内连接的字线可具有多个字母“H”的形状，其中这些字母“H”的水平横线平行于第二方向(例如，Y轴方向)但在第一方向(X轴方向)上彼此位于不同的位置。
在第一块BK1和第二块BK2的每一块内的每一层中，彼此连接的单位电极可形成字线。为了独立地控制第一单位区域UA1至第八单位区域UA8的存储器单元装置，串选择线和接地选择线在第一单位区域UA1至第八单位区域UA8之间可彼此隔离。在一个示例中，串选择线的各个部分在第一单位区域UA1至第八单位区域UA8之间的边界处可通过第一公共源极线102和第二公共源极线105的第一线103而彼此隔离。此外，接地选择线的各个部分在第一单位区域UA1至第八单位区域UA8之间的边界处可通过第一公共源极线102、第二公共源极线105和隔离绝缘层111而彼此隔离。
通常，第一单位区域UA1至第八单位区域UA8的要形成字线的单位电极可连接至单元触点CNT，其中单元触点CNT通过栅极结构GS上的布线彼此电连接。在一个示例中，可通过布置在第二公共源极线105的第一线103和第二线104之间的连接电极将第一单位区域UA1至第八单位区域UA8的各个单位电极彼此连接，从而形成字线。由此，可提高空间设计的自由度；因此，可增加字线的数量，并且可提高存储器装置100的容量和集成度。下文将参照图4至图10来描述根据示例的存储器装置100的栅电极层的结构。
在图3所示的示例中，可将虚拟沟道结构DCH的至少一部分布置在用于将第一单位区域UA1至第八单位区域UA8的各个单位电极彼此连接的连接电极中。虚拟沟道结构DCH可在考虑工艺裕度的情况下形成在布置于连接电极的上部分上的焊盘区中。当将虚拟沟道结构DCH形成在布置于连接电极上的焊盘区中时，布置于连接电极上的焊盘区可连接至两个单元触点CNT。通过在布置于连接电极上的焊盘区中形成虚拟沟道结构DCH和两个单元触点CNT，可防止字线在制造过程中毁坏并且可更有效地管理工艺裕度。
图4是示出图3所示的存储器装置100的区A的透视图，图5至图10是示出根据本发明构思的示例的存储器装置的栅电极层的一部分的平面图。
参照图4，可在衬底101上形成栅极结构GS，其中栅极结构GS具有统一表示为栅电极层120的多个栅电极层120a至120k和多个绝缘层130。在栅极结构GS中，栅电极层120a至120k与各个绝缘层130可沿着图4的Z轴方向交替地堆叠。
栅电极层120a至120k可与各个绝缘层130配对，并且可以以不同的长度沿着第一方向(例如，图4的X轴方向)延伸，以形成构成了阶梯结构的多个焊盘区。如图4所示，第一焊盘区PAD1至第四焊盘区PAD4中的每一个焊盘区可沿着X轴方向相对于第一焊盘区PAD1至第四焊盘区PAD4中与其相邻的其它焊盘区偏移，并且可彼此形成阶梯结构。
栅电极层120可包括从衬底101的上表面开始沿着层叠方向依次堆叠的至少一条接地选择线120a、多条字线120b至120i、以及至少一条串选择线120k。在一个示例中，虚拟线120j介于至少一条串选择线120k和字线120b至120i之间。因此，虚拟线120j或第八字线120i的最上层可布置为紧接在至少一条串选择线120k之下。
参照图4所示的示例，可以均沿着第一方向(例如，X轴方向)和第二方向(例如，Y轴方向)以阶梯方式设置字线120b至120i。在一个示例中，在第一方向上布置在相同位置处的各个第三焊盘区PAD3可以以阶梯方式沿着第二方向设置。类似地，在第一方向上布置在相同位置处的各个第四焊盘区PAD4可以以阶梯方式沿着第二方向设置。
图5至图10分别是至少一条串选择线120k、虚拟线120j和第五字线120f至第八字线120i的平面图。参照图5，至少一条串选择线120k可由彼此隔离的八个单位电极121k至128k形成。其中八个单位电极121k至128k可彼此隔离的区可以是第一单位区域UA1至第八单位区域UA8之间的边界。通过在第一单位区域UA1至第八单位区域UA8之间的边界处将至少一条串选择线120k的八个单位电极121k至128k彼此隔离，可独立地控制第一单位区域UA1至第八单位区域UA8中的每一个的存储器单元元件。
参照图6，形成虚拟线120j的单位电极121j至128j的一部分可通过连接电极129j彼此连接。第一单位电极121j至第四单位电极124j可彼此连接，第五单位电极125j至第八单位电极128j可彼此连接，从而提供不同的虚拟线。通过第一单位电极121j至第四单位电极124j形成的虚拟线可以是第一块BK1的虚拟线，通过第五单位电极125j至第八单位电极128j形成的虚拟线可以是第二块BK2的虚拟线。第一块BK1和第二块BK2中的每一个的虚拟线可通过布置在第一块BK1和第二块BK2之间的第一公共源极线102彼此隔离。
参照图7，形成第八字线120i的第一单位电极121i至第八单位电极128i的一部分可通过连接电极129i彼此连接。通过连接电极129i彼此连接的第一单位电极121i至第八单位电极128i可形成第一块BK1和第二块BK2中的每一块的字线。
形成第八字线120i的第一单位电极121i至第八单位电极128i的至少一部分(例如，第一单位电极121i和第八单位电极128i)可比第二单位电极122i至第七单位电极127i沿着第一方向(例如，图7的X轴方向)延伸得更长。参照图7，第一单位电极121i和第八单位电极128i可比第二单位电极122i至第七单位电极127i延伸得更长，并且可连接至单元触点CNT。
通过连接至第一单位电极121i的单元触点CNT提供的电压可传送至第一单位电极121i至第四单位电极124i中的全部，并且通过连接至第八单位电极128i的单元触点CNT提供的电压可传送至第五单位电极125i至第八单位电极128i中的全部。因此，在没有通过栅极结构GS内的布线的连接的情况下，布置在第一单位区域UA1至第八单位区域UA8的同一层中的第一单位电极121i至第八单位电极128i可彼此连接以形成第八字线120i。第一单位电极121i和第八单位电极128i以及单元触点CNT可在形成于第一单位区域UA1和第八单位区域UA8中的第三焊盘区PAD3中彼此连接。
参照图8，示出了形成第七字线120h的第一单位电极121h至第八单位电极128h。第一单位电极121h至第八单位电极128h的一部分可通过连接电极129h彼此连接。通过连接电极129h彼此连接的第一单位电极121h至第四单位电极124h可以是第一块BK1的单位电极，通过连接电极129h彼此连接的第五单位电极125h至第八单位电极128h可以是第二块BK2的单位电极。
第一单位电极121h、第二单位电极122h、第七单位电极127h和第八单位电极128h可比第三单位电极123h至第六单位电极126h沿着第一方向(例如，X轴方向)延伸得更长。因此，如图4所示，可均沿着第一方向(例如，X轴方向)和第二方向(例如，Y轴方向)以阶梯方式设置第一字线120b至第八字线120i。第二单位电极122h和第七单位电极127h可连接至单元触点CNT，并且其中第二单位电极122h和第七单位电极127h可连接至单元触点CNT的区可以是形成于第二单位区域UA2和第七单位区域UA7中的第三焊盘区PAD3。
参照图9，可通过第一单位电极121g至第八单位电极128g来形成第六字线120g。第一单位电极121g至第四单位电极124g和第五单位电极125g至第八单位电极128g可分别通过连接电极129g彼此连接，并且可形成第一块BK1和第二块BK2中的每一块的字线。
第四单位电极124g和第五单位电极125g在第一方向(例如，X轴方向)上可比第一单位电极121g至第三单位电极123g和第六单位电极126g至第八单位电极128g更短。第三单位电极123g和第六单位电极126g可连接至形成在第三单位区域UA3和第六单位区域UA6中的第三焊盘区PAD3中的各个单元触点CNT。通过单元触点CNT提供的电压可传送至第一块BK1和第二块BK2中的每一块的全部字线，因此，可在没有通过布线将第一单位电极121g至第八单位电极128g彼此连接的情况下，将存储器装置100划分为块单位。
参照图10，可由第一单位电极121f至第八单位电极128f形成第五字线120f，并且第一单位电极121f至第八单位电极128f的一部分可通过连接电极129f彼此连接。第四单位电极124f和第五单位电极125f可连接至形成在第四单位区域UA4和第五单位区域UA5中的第三焊盘区PAD3中的单元触点CNT。
可通过包括第五字线120f至第八字线120i、虚拟线120j和至少一条串选择线120k的依次堆叠的层来实现具有图4所示的结构的存储器装置100。参照图4至图10，第五字线120f至第八字线120i的连接电极129f至129i可布置在由虚拟线120j形成的第二焊盘区PAD2之下。此外，连接电极129f至129i可沿着第一方向(例如，X轴方向)布置在其每个栅电极层120中的不同位置处。
为了使连接电极129f至129i的各部分布置在第一方向上的不同位置处，由虚拟线120j形成的第二焊盘区PAD2可相对于第一焊盘区PAD1、第三焊盘区PAD3和第四焊盘区PAD4更宽。在此，第一焊盘区PAD1、第三焊盘区PAD3和第四焊盘区PAD4是栅极结构的阶梯的踏板。参照图4，第二焊盘区PAD2在第一方向(例如，X轴方向)上的长度d1可比第一焊盘区PAD1、第三焊盘区PAD3和第四焊盘区PAD4在第一方向上的长度d2大。在一个示例中，d1可比大约d2的两倍更大。在此，术语“比大约……的两倍更大”描述了由设计指定的尺寸关系为大于两倍，但可由于用来制造装置的制造工艺的固有特性而与该关系略有差异。即，术语“比大约……的两倍更大”可以理解为在制造工艺的公差范围内大于两倍。
通过将连接电极129f至129i布置在它们的栅电极层120中的每一个的第一方向上的不同位置处，可防止在形成栅电极层120的处理中可能出现的缺陷。形成栅电极层120的处理可包括去除在各绝缘层130之间的牺牲层的处理和利用导电材料来填充去除了牺牲层的空间的处理。如果连接电极129f至129i全部沿着第一方向对齐，则会出现缺陷。具体地，用于去除牺牲层的磷酸可能未有效地流进所述空间中，或者导电材料可能未完全填充所述空间，结果可形成空隙。
根据本发明构思的一方面，通过使连接电极129f至129i在它们相应的栅电极层120中在第一方向上彼此偏移，可防止上述缺陷。连接电极129f至129i的区可具有在制造工艺期间在其两侧上形成的字线切割，并且字线切割可以是磷酸和导电材料可从其流过的流入通道。因此，连接电极129f至129i可具有之字形，从而缩短磷酸和导电材料的流入通道并且防止在形成栅电极层120的处理中出现缺陷。
在以上描述中，术语“偏移”可用于描述如下情况：栅电极层120的各个连接电极中的至少一些连接电极的对应侧(例如，图7中的各连接电极129i的至少一些连接电极的左侧)沿着第一方向(X轴方向)位于彼此不同的位置处，从而在第二方向(Y轴方向)上没有全部对齐。栅电极层120的各连接电极形成之字形的表述可指如下事实：各连接电极的几何中心(再以各连接电极129i为例)被布置在沿着各单位电极(例如，由各连接电极129i连接的125i至128i)所排列的第二方向(Y轴方向)延伸的线条的相对侧上。或者，换言之，栅电极层120的由各连接电极(例如，129i)形成的连接结构具有之字形图案。因此，在栅电极层120中块的各单位电极(例如，125i至128i)连接起来的路径可呈之字形地来回跨过沿着各单位电极排列的方向(Y轴方向)延伸的线条。
51因为连接电极129f至129i在它们的栅电极层120中的每一个栅电极层中可布置在沿着第一方向的不同位置处，所以第二公共源极线105的第一线103和第二线104的隔离区可位于不同的位置处。参照图3，介于第一单位区域UA1和第二单位区域UA2之间的第一线103和第二线104的隔离区在第一方向上的位置可不同于介于第二单位区域UA2和第三单位区域UA3之间的第一线103和第二线104的隔离区在第一方向上的位置。因此，被设置为形成第一线103和第二线104的字线切割可允许磷酸和导电材料的流入通道缩短。
因为每个连接电极129f至129i的各部分可布置在第一方向上的不同位置处，所以第二公共源极线105的第一线103和第二线104中的至少一些可具有不同的长度。参照图3，介于第一单位区域UA1和第二单位区域UA2之间的第一线103可比介于第二单位区域UA2和第三单位区域UA3之间的第一线103更长。此外，介于第一单位区域UA1和第二单位区域UA2之间的第二线104可比介于第二单位区域UA2和第三单位区域UA3之间的第二线104更短。
图11是存储器装置100的沿着图3的线I-I'截取的剖视图。为了描述方便，下文将参照图3来描述存储器装置100。
参照图11，根据示例的存储器装置100可包括衬底101以及堆叠在衬底101上的栅电极层120和层间绝缘层170。图11示出的沿着线I-I'的剖视图没有示出形成串选择线的栅电极层120k。
栅电极层120上可布置有层间绝缘层170。层间绝缘层170可包括诸如氧化硅或氮化硅之类的绝缘材料，在示例中，可以是高密度等离子体(HDP)氧化物层或四乙基原硅酸盐(TEOS)氧化物层。
栅电极层120和层间绝缘层170可被沿着第一方向(X轴方向)延伸的第一公共源极线102划分为第一块BK1和第二块BK2。第一块BK1和第二块BK2可被第二公共源极线105划分为第一单位区域UA1至第八单位区域UA8。在图11中，仅示出了第二公共源极线105的一部分的第二线104。
形成接地选择线的栅电极层120a可被隔离绝缘层111划分。隔离绝缘层111可布置在将形成字线的栅电极层120的各单位电极彼此连接的连接电极129b至129i之下。相应的第一单位区域UA1至第八单位区域UA8的接地选择线可通过第二公共源极线105的第一线103和第二线104以及布置在第一线103和第二线104之间的隔离绝缘层111而电隔离。因此，可独立地控制相应的第一单位区域UA1至第八单位区域UA8的存储器单元。
第一公共源极线102和第二公共源极线105可连接至位于其下方的衬底101的源极区108。可通过将具有特定导电类型的杂质注入到衬底101中来形成源极区108，在示例中，源极区108可掺杂有N型杂质。与第一公共源极线102和第二公共源极线105相似，源极区108可沿着第一方向延伸。
图12是存储器装置100的沿着图3的线II-II'截取的剖视图。
参照图12，单元沟道结构CH可穿过层间绝缘层170以及统一表示为栅电极层120的栅电极层120a至栅电极层120l而延伸至衬底101。每个单元沟道结构CH可包括栅极绝缘层161、沟道层162、嵌入式绝缘层163、位线焊盘164和外延层165。下文将参照图13来描述单元沟道结构CH。虚拟沟道结构DCH的结构可与单元沟道结构CH的结构相似。
图13是图12所示的存储器装置100的区B的放大图。
参照图13，栅极绝缘层161可包括沿着朝向沟道层162的方向依次布置的阻挡层161a、电荷存储层161b和隧道层161c。
沟道层162可包括诸如多晶硅之类的半导体材料。在图12和图13所示的示例中，可将沟道层162示出为具有内部空间的环形。作为替换，沟道层162可不具有内部空间。在此情况下，可省略掉嵌入式绝缘层163。在图12和图13中，可将全部的栅极绝缘层161示出为围绕沟道层162的外表面。作为替换，栅极绝缘层161的一部分可围绕栅电极层120a至栅电极层120k中的每一个。
图14是根据本发明构思的另一示例的存储器装置100A的平面图。
根据图14所示的示例的存储器装置100A可包括第一虚拟沟道结构DCH1和第二虚拟沟道结构DCH2。第一虚拟沟道结构DCH1可布置为邻近多个栅电极层的边缘。第二虚拟沟道结构DCH2可穿过布置在第二公共源极线105的第一线103和第二线104之间的多个连接电极而延伸，或可布置为邻近连接电极。
第二虚拟沟道结构DCH2可用于缩短磷酸和导电材料的流入通道，其中在形成栅电极层的处理中要求磷酸和导电材料流过所述流入通道。因此，可防止在形成栅电极层的处理中由于栅电极层内形成的空隙而导致的存储器装置100A的特性的下降。
图15是图14所示的存储器装置100A的区C的透视图。
参照图15，根据该示例的存储器装置100A的栅电极层120'可在第一方向(例如，X轴方向)和第二方向(例如，Y轴方向)上具有阶梯部分。在该示例中，在第四单位区域UA4和第五单位区域UA5中的第三焊盘区PAD3的上表面可比在第一单位区域UA1至第三单位区域UA3和第六单位区域UA6至第八单位区域UA8中的第三焊盘区PAD3的上表面更高。第四焊盘区PAD4的结构可与第三焊盘区PAD3的结构相似。可通过对在形成第一焊盘区PAD1和第二焊盘区PAD2以及第三焊盘区PAD3和第四焊盘区PAD4的处理中使用的掩模层的适当的排序和构造来影响栅电极层120'的阶梯部分的阶梯上升和下降的方向。
图16和图17是根据本发明构思的其它示例的存储器装置200和存储器装置200A的平面图。
参照图16，根据示例的存储器装置200可包括第一单位区域UA1至第四单位区域UA4以及第一块BK1和第二块BK2。第二公共源极线205可分别布置在第一块BK1和第二块BK2内，因此将形成字线的各单位电极连接起来的连接电极可分别形成在第一块BK1和第二块BK2中的每一块内的在第一方向(X轴方向)上的相同位置处。
为了解决在形成栅电极层中可能出现的问题，根据图16所示出的示例的存储器装置200可具有分别形成在第一单位区域UA1至第四单位区域UA4内的竖直绝缘层209。可通过形成与竖直绝缘层209相对应的开口区然后使磷酸和导电材料流过开口区，来形成栅电极层。与竖直绝缘层209相对应的开口区可用作磷酸和导电材料的流入通道以及与第一公共源极线202和第二公共源极线205相对应的字线切割。与竖直绝缘层209相对应的开口区可使磷酸和导电材料的流入通道多样化，从而减少在形成栅电极层时可能出现的缺陷的数量。
参照图16，竖直绝缘层209可以是从第一公共源极线202开始延伸的区。在根据图17所示的示例的存储器装置200A中，竖直绝缘层209A可与第一公共源极线202和第二公共源极线205间隔开。竖直绝缘层209和竖直绝缘层209A可布置为与在第一单位区域UA1至第四单位区域UA4中将形成字线的各单位电极连接起来的连接电极相邻近。因为磷酸和导电材料的流入通道在与连接电极相邻近的区中更长，所以将竖直绝缘层209和竖直绝缘层209A形成为缩短磷酸和导电材料的流入通道。
图18至图36是示出制造根据本发明构思的示例的存储器装置的方法的示图。
图19是沿着图18的线III-III'截取的剖视图的示图。参照图18和图19，可在第一衬底301上形成第一绝缘层IL1和第一牺牲层SL1。第一绝缘层IL1和第一牺牲层SL1中的每一个可包括具有预定刻蚀选择性的材料。在示例中，第一绝缘层IL1可包括氧化硅，第一牺牲层SL1可包括氮化硅。
参照图20和图21，可在第一牺牲层SL1中形成多个开口区OP。可通过开口区OP使第一绝缘层IL1的部分暴露。可将开口区OP的至少一部分形成在沿着第一方向(例如，X轴方向)的不同位置处。
参照图22和图23，还可在第一牺牲层SL1上形成第二牺牲层SL2至第十五牺牲层SL15以及第二绝缘层IL2至第十六绝缘层IL16。统一表示为牺牲层SL的第一牺牲层SL1至第十五牺牲层SL15以及统一表示为绝缘层IL的第一绝缘层IL1至第十六绝缘层IL16中的每一层，可包括具有预定刻蚀选择性的材料。根据要形成在存储器装置中的栅电极层的数量，牺牲层SL的数量和绝缘层IL的数量可与图示的那些数量不同。可利用绝缘材料来填充形成在第一牺牲层SL1中的开口区OP。因此，可形成绝缘区311。
参照图24和图25，可通过刻蚀牺牲层SL和绝缘层IL来形成焊盘区PAD。图25是图24的区D的透视图。参照图25，在堆叠方向(例如，Z轴方向)上彼此相邻的牺牲层SL和绝缘层IL可在第一方向(例如，X轴方向)上延伸相同的长度，同时彼此配对。每一对牺牲层SL和绝缘层IL可具有不同的长度，以形成焊盘区PAD，如图25所示。
使绝缘层IL14的上表面暴露出来的焊盘区可沿着第一方向延伸得比其它焊盘区更长。参照图24和图25，使绝缘层IL14的上表面暴露出来的焊盘区在第一方向上的长度d3可比其它焊盘区在第一方向上的长度d4更长。在一个示例中，d3可大于大约d4的两倍。
参照图26和图27，可在焊盘区PAD上形成层间绝缘层370，并且可形成多个单元沟道结构CH和多个虚拟沟道结构DCH。层间绝缘层370可被形成在焊盘区PAD上以覆盖绝缘层IL和牺牲层SL，并且可包括氧化硅或氮化硅。在示例中，可通过彼此层叠的方式形成实质上相同材料的多层来形成层间绝缘层370。
单元沟道结构CH可在没有形成焊盘区PAD的区中穿过层间绝缘层370、牺牲层SL和绝缘层IL延伸。虚拟沟道结构DCH可在形成有焊盘区PAD的区中布置为与牺牲层SL和绝缘层IL的边缘相邻近。单元沟道结构CH和虚拟沟道结构DCH可具有相似的结构。与电连接至在后续处理中形成的位线的单元沟道结构CH不同，虚拟沟道结构DCH可与位线电隔离。
可通过形成多个沟道孔和在沟道孔中形成栅极绝缘层361来开始形成单元沟道结构CH和虚拟沟道结构DCH的处理。每个栅极绝缘层361可包括从每个沟道孔的内壁开始依次形成的阻挡层、电荷存储层和隧道层，并且可填充每个沟道孔的内部空间的一部分。
在一个示例中，阻挡层可包括高k电介质材料。在此，高k电介质材料可指介电常数比氧化硅更高的电介质材料。隧道层可允许电荷能够以F-N隧道方式被传输至电荷存储层。例如，隧道层可包括氧化硅。电荷存储层可以是电荷俘获层或导电浮置栅极层。例如，电荷存储层可包括电介质材料、量子点或纳米晶体。在此，量子点或纳米晶体可包括导体(例如，金属的微粒)或可包括半导体。
例如，阻挡层可包括氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)或高k电介质材料。高k电介质材料可以是氧化铝(Al2O3)、氧化钽(Ta2O3)、氧化钛(TiO2)、氧化钇(Y2O3)、氧化锆(ZrO2)、锆硅氧化物(ZrSixOy)、氧化铪(HfO2)、铪硅氧化物(HfSixOy)、氧化镧(La2O3)、镧铝氧化物(LaAlxOy)、镧铪氧化物(LaHfxOy)、铪铝氧化物(HfAlxOy)和氧化镨(Pr2O3)之一。在一个示例中，阻挡层可包括一层、两层或更多层。当阻挡层包括多层时，阻挡层可包括具有不同介电常数的高k电介质层和低k电介质层，并且低k电介质层可布置为邻近电荷存储层。高k电介质层可包括介电常数比隧道层更高的材料，低k电介质层可包括介电常数比高k电介质层更低的材料。通过将低k电介质层布置在高k电介质层的侧表面上，可调节诸如势垒的高度之类的能带，以改善非易失性存储器装置的特性(例如，擦除特性)。
电荷存储层可以是电荷俘获层或导电浮置栅极层。当电荷存储层是导电浮置栅极层时，可通过利用低压化学气相沉积(LPCVD)工艺沉积多晶硅，来形成电荷存储层。当电荷存储层是电荷俘获层时，电荷存储层可包括氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化钽(Ta2O3)、氧化钛(TiO2)、铪铝氧化物(HfAlxOy)、铪钽氧化物(HfTaxOy)、铪硅氧化物(HfSixOy)、氮化铝(AlxNy)和铝镓氮化物(AlGaxNy)中的至少一种。
隧道层可包括氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铪(HfO2)、铪硅氧化物(HfSixOy)、氧化铝(Al2O3)和氧化锆(ZrO2)中的至少一种。
每个沟道层362可形成在栅极绝缘层361的内部，并且可包括多晶硅。在一个示例中，沟道层362形成在栅极绝缘层361的阻挡层、电荷存储层和隧道层当中最后形成的隧道层的内部。沟道层362的厚度可以是每个沟道孔的直径的约1/50至约1/5，并且与栅极绝缘层361相似，可利用原子层沉积(ALD)工艺或化学气相沉积(CVD)工艺来形成。
沟道层362可具有中空环形，并且可在其中嵌入绝缘层363。在形成嵌入式绝缘层363之前，可额外地执行在包括氢或重氢的气体氛围下对其中形成有沟道层362的结构进行热处理的氢退火操作。氢退火操作可允许出现在沟道层362中的晶体缺陷的多个部分被纠正。此后，可在沟道层362上由诸如多晶硅之类的导电材料形成位线焊盘364。
在沟道孔中形成栅极绝缘层361、沟道层362和嵌入式绝缘层363之前，可通过将选择性外延生长(SEG)工艺施加至在沟道孔中暴露的衬底301的上表面的一部分，来形成外延层365。外延层365的上表面可被布置在比形成在牺牲层SL的底部上的第一牺牲层SL1的上表面更高的水平处。
参照图28和图29，可形成多个字线切割WC1和多个字线切割WC2。可在后续工艺中可形成公共源极线的区中形成字线切割WC1和字线切割WC2。如图28和图29所示，衬底301的上表面的部分可在字线切割WC1和字线切割WC2的底部暴露出来。
如图28和图29所示，根据示例的字线切割WC1和字线切割WC2可具有不同的形状。与第一字线切割WC1不同，第二字线切割WC2在对第一牺牲层SL1进行划分的隔离区311上方可具有彼此隔离的多个区。此外，第二字线切割WC2可布置在彼此相邻的各第一字线切割WC1之间，并且在第一方向(X轴方向)上可比第一字线切割WC1更短。
参照图30至图32，可通过流经第一字线切割WC1和第二字线切割WC2的刻蚀液来去除牺牲层SL。在一个示例中，刻蚀液可包括磷酸。当利用磷酸去除牺牲层SL时，可在第一绝缘层IL1至第十六绝缘层IL16之间形成多个水平空隙hv，如图31和图32所示。通过水平空隙hv彼此隔离的第一绝缘层IL1至第十六绝缘层IL16可被单元沟道结构CH和虚拟沟道结构DCH支撑。可通过利用与绝缘层IL相同的材料来填充开口区OP来形成隔离区311，因此在隔离区311中没有保留水平空隙hv。
在允许磷酸被引入以去除牺牲层SL的处理中，可允许磷酸流经第一字线切割WC1和第二字线切割WC2。可通过在其中各第二字线切割WC2可彼此隔离的隔离区311上方的相对长的路径来引入磷酸。因此，当没有适当地固定磷酸的流入通道时，牺牲层SL的一部分会保留而没有被去除。
在一个示例中，隔离区311，例如，各第二字线切割WC2彼此隔离的区，可被布置为之字形，从而解决这样的问题。参照图30，可示出彼此相邻的第二字线切割WC2中磷酸所流过的第一至第四流入通道R。如图30所示，可通过有效地布置磷酸流经的第一至第四流入通道R，来解决牺牲层SL的一部分保留的问题。
参照图33和图34，第一字线切割WC1和第二字线切割WC2可允许导电材料流经它们从而形成统一表示为栅电极层GL的多个第一栅电极层GL1至多个第十五栅电极层GL15。栅电极层GL可形成接地选择线、字线、虚拟线和串选择线。在图34所示的示例中，第一栅电极层GL1可形成接地选择线，第二栅电极层GL2至第四栅电极层GL4以及第十三栅电极层GL13可形成虚拟线。第五栅电极层GL5至第十二栅电极层GL12可形成字线，第十四栅电极层GL14和第十五栅电极层GL15可形成串选择线。
参照图33和图34，形成字线和虚拟线的第二栅电极层GL2至第十三栅电极层GL13中的每一层可通过统一表示为连接电极SE的连接电极SE2至连接电极SE13，来在第一块BK1和第二块BK2中的每一块内形成一条字线和一条虚拟线。形成接地选择线的第一栅电极层GL1在第一单位区域UA1至第八单位区域UA8中的每一个中可通过隔离区311划分为分离的各个单位电极。形成串选择线的第十四栅电极层GL14和第十五栅电极层GL15在第一单位区域UA1至第八单位区域UA8中的每一个中可被第一字线切割WC1和第二字线切割WC2划分为分离的各个单位电极。结果，在第一块BK1和第二块BK2中的每一块中形成字线和虚拟线的相应的第二栅电极层GL2至第十三栅电极层GL13可在一个区中彼此连接，并且相应的第一栅电极层GL1、第十四栅电极层GL14和第十五栅电极层GL15在第一单位区域UA1至第八单位区域UA8中的每一个中可彼此隔离于分离的区域中。
可允许用于形成栅电极层GL的导电材料流经第一字线切割WC1和第二字线切割WC2。导电材料流到隔离区311的各第二字线切割WC2可彼此隔离的上部分上的流入通道R可以与图30所示的相同。与上述磷酸的流入通道R相似，可通过缩短导电材料流经的流入通道R的长度，来解决在形成栅电极层GL的处理中可能产生空隙的问题。
参照图35和图36，可通过第一字线切割WC1和第二字线切割WC2在衬底301中形成源极区308，第一侧面间隔件306和第二侧面间隔件307以及第一公共源极线302和第二公共源极线305可形成在第一字线切割WC1和第二字线切割WC2的内部。在第一块BK1和第二块BK2中的每一块中将第一单位区域UA1和第八单位区域UA8彼此隔离的各条第二公共源极线305中的每一条可包括第一线303和第二线304。第一栅电极层GL1至第十五栅电极层GL15中的每一个可连接至单元触点CNT。
如上所述，在第一块BK1和第二块BK2中的每一块内形成字线的相应的第五栅电极层GL5至第十二栅电极层GL12可在一个区中彼此连接。结果，在一个示例中，使得不需要将位于同一层上的字线连接为一组的额外布线。因此，本发明构思的优点在于，存储器装置的空间利用的自由度得到提高，使得可以提供更多数量的字线层，从而提高了存储器装置的容量及其集成度。
图37是包括根据本发明构思的存储器装置在内的电子装置的示例的框图。
参照图37，根据示例的电子装置1000可包括通信单元1010、输入单元1020、输出单元1030、存储器1040和处理器1050。
通信单元1010可包括诸如无线因特网模块、局域通信模块、全球定位系统(GPS)模块或移动通信模块之类的有线/无线通信模块。通信单元1010的有线/无线通信模块可基于各种通信标准连接至外部通信网络，以发送和接收数据。
输入单元1020可包括机械开关、触摸屏、声音识别模块等，以作为用户对电子装置1000的操作进行控制的模块。此外，输入单元1020还可包括鼠标或基于轨迹球或激光指示器来工作的手指鼠标装置，并且还可包括使得用户能够输入数据的各种传感器模块。
输出单元1030可以以音频格式或视频格式输出由电子装置1000处理的信息，存储器1040可存储用于处理器1050的处理或控制的程序、或数据。存储器1040可包括如上所述的根据本发明构思的各个示例的存储器装置100、存储器装置100A、存储器装置200、存储器装置200A和存储器装置300中的至少一个，处理器1050可根据需要的操作而将命令发送至存储器1040，以将数据存入存储器1040或从存储器1040获得数据。
存储器1040可嵌入在电子装置1000中，或可通过额外的接口与处理器1050通信。当存储器1040通过额外的接口与处理器1050通信时，处理器1050可通过诸如安全数字(SD)、安全数字高容量(SDHC)、安全数字扩展容量(SDXC)、微SD、通用串行总线(USB)等的各种接口标准将数据存入存储器1040或从存储器1040获得数据。
处理器1050可控制电子装置1000的每个组件的操作。处理器1050可执行与语音呼叫、视频呼叫、数据通信等相关联的控制和处理，或者可进行用于多媒体再现和管理的控制和处理。处理器1050还可处理用户通过输入单元1020键入的输入，并且通过输出单元1030输出其结果。此外，如上所述，处理器1050可向存储器1040存储对电子装置1000的操作进行控制所需要的数据，或从存储器1040获得对电子装置1000的操作进行控制所需要的数据。
如上所述，根据本发明构思的一方面，存储器装置可包括多个单位区域，每一个单位区域可包括堆叠在衬底上的多个单位电极。形成字线的单位电极可通过多个连接电极在各个单位区域之间的边界处彼此连接，以形成多个块。将各个单位电极彼此连接的各个连接电极的至少一部分可布置在沿着给定方向的不同位置处，从而提高存储器装置的可靠性。
虽然已经示出和描述了本发明构思的各个示例，但是本领域技术人员容易理解，在不脱离由所附权利要求限定的本发明构思的范围的情况下，可以对所述示例进行各种修改和变型。

Claims (25)

1.一种存储器装置，包括：
衬底，其具有上表面；
栅电极层堆，其布置在衬底的上表面上并且包括单位电极和连接电极，
其中，每个栅电极层包括相应的单位电极组，所述组的每个单位电极沿着第一方向纵向延伸，并且所述组的各单位电极在第二方向上彼此间隔开，并且
在各栅电极层中的至少一些栅电极层的每一个栅电极层内，多个连接电极将该栅电极层的各单位电极彼此连接，该层的多个连接电极中的每一个介于该栅电极层中的相应的相邻的一对单位电极之间并且将它们连接起来，并且该栅电极层的多个连接电极中的至少一个在第一方向上相对于该栅电极层的连接电极中的另一个偏移；
多个沟道结构，其穿过至少一些栅电极层而竖直地延伸，从而各自沿着垂直于衬底的上表面的方向延伸；
多个第一公共源极线，其各自沿着第一方向水平地延伸，并且介于栅电极层的各单位电极之间；以及
多个第二公共源极线，其沿着第一方向水平地延伸，每条第二公共源极线介于相邻的第一公共源极线之间，并且每条第二公共源极线具有在第一方向上通过栅电极层的相应的连接电极彼此隔离的第一部分和第二部分。
2.根据权利要求1所述的存储器装置，其中栅电极层构成至少一条串选择线、至少一条接地选择线和多条字线。
3.根据权利要求2所述的存储器装置，其中，在所述装置的位于相邻的第一公共源极线之间的区中，连接电极将构成字线的单位电极连接起来。
4.根据权利要求2所述的存储器装置，其中，构成至少一条串选择线的单位电极通过第一公共源极线和第二公共源极线而彼此隔离。
5.根据权利要求2所述的存储器装置，其中，构成至少一条接地选择线的单位电极通过布置在连接电极之下的隔离绝缘层、第一公共源极线和第二公共源极线而彼此隔离。
6.根据权利要求2所述的存储器装置，其中，栅电极层包括至少一条虚拟线，所述至少一条虚拟线位于所述至少一条串选择线和字线之间，并且/或者位于至少一条接地选择线和字线之间。
7.根据权利要求1所述的存储器装置，其中，各栅电极层中的一个栅电极层的单位电极组在第一方向上的长度与其它栅电极层中的至少一些的单位电极组中的每一个的长度不同，使得所述一个栅电极层的端部和所述其它栅电极层的端部布置在所述装置中在衬底上方的不同水平处，从而使得栅电极层堆具有阶梯部分。
8.根据权利要求7所述的存储器装置，其中，阶梯部分具有多个踏板和多个立板，并且阶梯部分的各踏板中的至少一个在第一方向上比其它踏板中的每一个更长。
9.根据权利要求7所述的存储器装置，其中，各栅电极层中相应的栅电极层构成字线；以及
构成字线的栅电极层的单位电极的端部在第一方向上和与第一方向相交的第二方向上布置在不同的水平处，使得栅电极层堆具有其中各阶梯沿着第一方向和第二方向下降的阶梯结构。
10.根据权利要求1所述的存储器装置，其中，布置在彼此相邻的第一公共源极线之间的单位电极、连接电极和沟道结构提供了一个块。
11.根据权利要求10所述的存储器装置，其中，布置在彼此相邻的第二公共源极线之间的单位电极和沟道结构提供单位区域，并且所述一个块包括多个单位区域。
12.根据权利要求11所述的存储器装置，其中，所述一个块的各单位区域彼此独立地操作。
13.根据权利要求1所述的存储器装置，其中，第二公共源极线在第一方向上比第一公共源极线更短。
14.根据权利要求1所述的存储器装置，其中，在栅电极层的所述至少一些栅电极层中的至少一个内，各单位电极中的至少一个单位电极在第一方向上的长度与通过连接电极连接至所述至少一个单位电极的每个其它连接电极的长度不同。
15.根据权利要求1所述的存储器装置，其中，沟道结构包括连接至位线的多个单元沟道结构和在所述装置中与位线电隔离的多个虚拟沟道结构。
16.根据权利要求15所述的存储器装置，其中，所述多个虚拟沟道结构中的至少一部分穿过连接电极而延伸。
17.根据权利要求15所述的存储器装置，其中，虚拟沟道结构包括：布置为与至少一些单位电极的边缘相邻近的多个第一虚拟沟道结构；以及在各第一虚拟沟道结构之间布置为与至少一个连接电极相邻近的多个第二虚拟沟道结构。
18.一种存储器装置，包括：
衬底；
栅极结构，其包括栅电极层堆，栅电极层堆布置在衬底上并且构成至少一条接地选择线、多条字线和至少一条串选择线；
多条第一公共源极线，其沿着第一方向水平地延伸并且将栅极结构划分为多个块；以及
多条第二公共源极线，其沿着第一方向水平地延伸以将每一个块划分为多个单位区域，每条第二公共源极线具有在所述装置中的相应位置处沿着第一方向彼此隔离的第一部分和第二部分，
其中，所述第二公共源极线中的至少一条的第一部分和第二部分彼此隔离的位置在第一方向上从所述第二公共源极线中的另一条的第一部分和第二部分彼此隔离的位置偏移。
19.根据权利要求18所述的存储器装置，其中，所述栅电极层中的至少一些栅电极层各自包括连接电极，并且
所述第二公共源极线中的每一条的第一部分和第二部分通过所述栅电极层中的所述至少一些栅电极层的连接电极而彼此隔离。
20.根据权利要求19所述的存储器装置，其中，所述栅电极层中的包括连接电极的所述至少一些栅电极层构成字线。
21.一种存储器装置，包括：
衬底；以及
栅极结构，其包括布置在衬底上的栅电极层的至少一个块，所述块的栅电极层中的每一个包括多个单位电极，并且所述块的栅电极层中的每一个的单位电极沿着第一方向纵向地延伸并且沿着第二方向排列，并且
其中，所述块的栅电极层中的至少一些栅电极层包括将栅电极层的单位电极连接起来的导电元件的连接结构，并且
连接结构具有在第二方向上呈之字形的图案。
22.根据权利要求21所述的存储器装置，还包括：多条第一公共源极线，其沿着第一方向水平地延伸并且将栅极结构划分为多个块；以及
多条第二公共源极线，其沿着第一方向水平地延伸以将每一个块划分为多个单位区域，每条第二公共源极线具有在第一方向上彼此隔离的第一部分和第二部分，
其中，第二公共源极线的第一部分和第二部分通过所述栅电极层中的所述至少一些栅电极层的连接结构而隔离。
23.根据权利要求21所述的存储器装置，其中，所述栅电极层中的所述至少一些中的每一个的多个单位电极在第一方向上的长度与所述栅电极层中的所述至少一些中的每个其它栅电极层的多个单位电极的长度不同，使得栅电极层的所述至少一个块具有沿着第一方向下降的各个阶梯。
24.根据权利要求23所述的存储器装置，其中，每个阶梯具有踏板和立板，所述阶梯中的一个阶梯的踏板在第一方向上的长度大于其它阶梯的每个踏板的长度，并且在平面图中观察时连接结构都被限定在所述阶梯中的所述一个阶梯的踏板内的区。
25.根据权利要求21所述的存储器装置，其中，在所述块的栅电极层中的所述至少一些栅电极层中的至少一个中，至少一个单位电极在第一方向上的长度与至少一个其它单位电极的长度不同，并且栅极结构的所述至少一个块具有沿着第二方向下降的各个阶梯。
CN201710480033.4A 2016-07-20 2017-06-22 存储器装置 Active CN107644875B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0091946 2016-07-20
KR1020160091946A KR102721966B1 (ko) 2016-07-20 메모리 장치

Publications (2)

Publication Number Publication Date
CN107644875A true CN107644875A (zh) 2018-01-30
CN107644875B CN107644875B (zh) 2023-07-04

Family

ID=60988804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710480033.4A Active CN107644875B (zh) 2016-07-20 2017-06-22 存储器装置

Country Status (2)

Country Link
US (3) US10559583B2 (zh)
CN (1) CN107644875B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110473879A (zh) * 2018-05-09 2019-11-19 三星电子株式会社 竖直存储器件
CN111146208A (zh) * 2018-11-06 2020-05-12 三星电子株式会社 半导体器件
TWI771821B (zh) * 2020-12-07 2022-07-21 旺宏電子股份有限公司 記憶體裝置
US11825654B2 (en) 2020-12-07 2023-11-21 Macronix International Co., Ltd. Memory device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559583B2 (en) * 2016-07-20 2020-02-11 Samsung Electronics Co., Ltd. Memory device
KR102342552B1 (ko) * 2017-03-09 2021-12-23 삼성전자주식회사 3차원 반도체 소자 및 그 형성방법
US11037954B2 (en) * 2017-10-11 2021-06-15 Samsung Electronics Co., Ltd. Three dimensional flash memory element with middle source-drain line and manufacturing method thereof
KR102617961B1 (ko) 2018-05-09 2023-12-26 삼성전자주식회사 반도체 장치
JP7089067B2 (ja) * 2018-05-18 2022-06-21 長江存儲科技有限責任公司 ３次元メモリデバイスおよびその形成方法
JP7089967B2 (ja) * 2018-07-17 2022-06-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102666113B1 (ko) 2018-10-08 2024-05-17 삼성전자주식회사 3차원 반도체 메모리 소자
KR102634709B1 (ko) * 2018-10-15 2024-02-08 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
KR102689650B1 (ko) 2018-10-25 2024-07-31 삼성전자주식회사 3차원 반도체 소자
KR20200088680A (ko) 2019-01-15 2020-07-23 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US10937801B2 (en) * 2019-03-22 2021-03-02 Sandisk Technologies Llc Three-dimensional memory device containing a polygonal lattice of support pillar structures and contact via structures and methods of manufacturing the same
KR20210008983A (ko) 2019-07-15 2021-01-26 삼성전자주식회사 3차원 반도체 소자
KR20240006088A (ko) * 2019-08-23 2024-01-12 양쯔 메모리 테크놀로지스 씨오., 엘티디. 수직 메모리 디바이스
US10978478B1 (en) * 2019-12-17 2021-04-13 Micron Technology, Inc. Block-on-block memory array architecture using bi-directional staircases
KR102665666B1 (ko) 2020-01-07 2024-05-10 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR20210099861A (ko) 2020-02-05 2021-08-13 삼성전자주식회사 3차원 반도체 메모리 장치
KR20210112051A (ko) 2020-03-04 2021-09-14 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR20210122399A (ko) 2020-03-31 2021-10-12 삼성전자주식회사 반도체 소자
KR20220036640A (ko) 2020-09-16 2022-03-23 삼성전자주식회사 메모리 소자 및 이를 포함하는 전자 시스템
KR20220059600A (ko) 2020-11-03 2022-05-10 삼성전자주식회사 반도체 장치, 그 제조 방법, 및 이를 포함하는 대용량 데이터 저장 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100097859A1 (en) * 2008-10-16 2010-04-22 Samsung Electronics Co., Ltd. Nonvolatile memory device
CN102104034A (zh) * 2009-12-18 2011-06-22 三星电子株式会社 三维半导体器件
CN104659033A (zh) * 2013-11-19 2015-05-27 三星电子株式会社 垂直存储器器件及其制造方法
US20150263031A1 (en) * 2014-03-13 2015-09-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20160093631A1 (en) * 2014-09-29 2016-03-31 Tae Hwan Yun Memory devices and methods of fabricating the same

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101539697B1 (ko) * 2008-06-11 2015-07-27 삼성전자주식회사 수직형 필라를 활성영역으로 사용하는 3차원 메모리 장치,그 제조 방법 및 그 동작 방법
KR101498676B1 (ko) 2008-09-30 2015-03-09 삼성전자주식회사 3차원 반도체 장치
US8644046B2 (en) 2009-02-10 2014-02-04 Samsung Electronics Co., Ltd. Non-volatile memory devices including vertical NAND channels and methods of forming the same
KR20110042619A (ko) * 2009-10-19 2011-04-27 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
JP2011138945A (ja) 2009-12-28 2011-07-14 Toshiba Corp 不揮発性半導体記憶装置
KR101652873B1 (ko) * 2010-02-18 2016-08-31 삼성전자주식회사 3차원 반도체 장치 및 그 동작 방법
KR20110104317A (ko) * 2010-03-16 2011-09-22 삼성전자주식회사 수직 채널 구조의 비휘발성 메모리 소자
KR20110111809A (ko) * 2010-04-05 2011-10-12 삼성전자주식회사 계단형 구조를 구현할 수 있는 패터닝 방법 및 이를 이용한 불휘발성 메모리 소자의 제조 방법
KR101738533B1 (ko) * 2010-05-24 2017-05-23 삼성전자 주식회사 적층 메모리 장치 및 그 제조 방법
KR20120003351A (ko) * 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
KR101855324B1 (ko) * 2011-05-04 2018-05-09 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
JP6140400B2 (ja) * 2011-07-08 2017-05-31 エスケーハイニックス株式会社ＳＫ ｈｙｎｉｘ Ｉｎｃ． 半導体装置及びその製造方法
US8933502B2 (en) 2011-11-21 2015-01-13 Sandisk Technologies Inc. 3D non-volatile memory with metal silicide interconnect
KR101936846B1 (ko) * 2012-10-24 2019-01-11 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
US9502349B2 (en) * 2014-01-17 2016-11-22 Macronix International Co., Ltd. Separated lower select line in 3D NAND architecture
US8853818B2 (en) * 2013-02-20 2014-10-07 Macronix International Co., Ltd. 3D NAND flash memory
KR102054181B1 (ko) 2013-02-26 2019-12-10 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
JP2014187176A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 不揮発性半導体記憶装置
KR20140137632A (ko) * 2013-05-23 2014-12-03 에스케이하이닉스 주식회사 반도체 장치
JP2015028982A (ja) * 2013-07-30 2015-02-12 株式会社東芝 不揮発性記憶装置およびその製造方法
JP2015028989A (ja) * 2013-07-30 2015-02-12 株式会社東芝 不揮発性記憶装置
KR102083483B1 (ko) * 2013-08-12 2020-03-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조 방법
SG11201507090PA (en) * 2013-08-19 2015-10-29 Toshiba Kk Memory system
KR20150021742A (ko) * 2013-08-21 2015-03-03 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20150026209A (ko) 2013-09-02 2015-03-11 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR20150033932A (ko) 2013-09-25 2015-04-02 에스케이하이닉스 주식회사 반도체 장치
KR20150073251A (ko) 2013-12-20 2015-07-01 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR101678660B1 (ko) 2014-01-03 2016-11-23 에스케이플래닛 주식회사 사용자 로그 기반 상품 추천 방법, 이를 위한 시스템 및 장치
KR102128465B1 (ko) 2014-01-03 2020-07-09 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
KR102161738B1 (ko) * 2014-04-07 2020-10-05 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작 방법
KR20150116995A (ko) 2014-04-09 2015-10-19 삼성전자주식회사 수직형 메모리 장치
US9147468B1 (en) * 2014-05-21 2015-09-29 Macronix International Co., Ltd. Multiple-bit-per-cell, independent double gate, vertical channel memory
KR20160025866A (ko) 2014-08-28 2016-03-09 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20160045340A (ko) * 2014-10-17 2016-04-27 에스케이하이닉스 주식회사 3차원 비휘발성 메모리 장치
KR20160080365A (ko) * 2014-12-29 2016-07-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9578859B2 (en) 2015-01-06 2017-02-28 Albany Medical College Transgenic mice expressing human pyrin domain only protein 2
US10559538B2 (en) 2015-02-25 2020-02-11 Mitsubishi Electric Corporation Power module
US9553105B2 (en) * 2015-03-10 2017-01-24 Samsung Electronics Co., Ltd. Semiconductor devices including gate insulation layers on channel materials
US10181476B2 (en) * 2015-03-31 2019-01-15 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods for manufacturing the same
US20160315089A1 (en) * 2015-04-27 2016-10-27 Kabushiki Kaisha Toshiba Semiconductor memory device
US20160322378A1 (en) * 2015-04-28 2016-11-03 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same
US9646981B2 (en) 2015-06-15 2017-05-09 Sandisk Technologies Llc Passive devices for integration with three-dimensional memory devices
US20170077134A1 (en) * 2015-09-10 2017-03-16 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
US9831121B2 (en) * 2015-09-14 2017-11-28 Toshiba Memory Corporation Semiconductor memory device with contact plugs extending inside contact connection portions
US9711528B2 (en) * 2015-10-06 2017-07-18 Kabushiki Kaisha Toshiba Semiconductor memory device
US10381371B2 (en) * 2015-12-22 2019-08-13 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
US10049744B2 (en) * 2016-01-08 2018-08-14 Samsung Electronics Co., Ltd. Three-dimensional (3D) semiconductor memory devices and methods of manufacturing the same
KR102650535B1 (ko) * 2016-01-18 2024-03-25 삼성전자주식회사 3차원 반도체 메모리 장치
KR102530757B1 (ko) * 2016-01-18 2023-05-11 삼성전자주식회사 메모리 장치
JP6581012B2 (ja) * 2016-02-17 2019-09-25 東芝メモリ株式会社 半導体記憶装置及びその製造方法
KR102533011B1 (ko) * 2016-03-15 2023-05-17 에스케이하이닉스 주식회사 반도체 장치
US10396091B2 (en) * 2016-03-17 2019-08-27 Toshiba Memory Corporation Semiconductor memory device
KR102591057B1 (ko) * 2016-04-08 2023-10-18 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
US9905514B2 (en) 2016-04-11 2018-02-27 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
JP2017195275A (ja) * 2016-04-20 2017-10-26 東芝メモリ株式会社 半導体記憶装置およびその製造方法
KR102604053B1 (ko) * 2016-05-09 2023-11-20 삼성전자주식회사 수직형 메모리 장치
US10256248B2 (en) * 2016-06-07 2019-04-09 Sandisk Technologies Llc Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof
US10249640B2 (en) * 2016-06-08 2019-04-02 Sandisk Technologies Llc Within-array through-memory-level via structures and method of making thereof
US10559583B2 (en) * 2016-07-20 2020-02-11 Samsung Electronics Co., Ltd. Memory device
KR102450573B1 (ko) * 2016-09-19 2022-10-07 삼성전자주식회사 메모리 장치
KR20180096878A (ko) 2017-02-21 2018-08-30 삼성전자주식회사 3차원 반도체 메모리 장치 및 그의 제조 방법
KR102385564B1 (ko) 2017-06-13 2022-04-12 삼성전자주식회사 반도체 소자
KR102570901B1 (ko) 2017-11-20 2023-08-25 삼성전자주식회사 3차원 반도체 소자
KR102677082B1 (ko) * 2018-11-06 2024-06-21 삼성전자주식회사 반도체 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100097859A1 (en) * 2008-10-16 2010-04-22 Samsung Electronics Co., Ltd. Nonvolatile memory device
CN102104034A (zh) * 2009-12-18 2011-06-22 三星电子株式会社 三维半导体器件
CN104659033A (zh) * 2013-11-19 2015-05-27 三星电子株式会社 垂直存储器器件及其制造方法
US20150263031A1 (en) * 2014-03-13 2015-09-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20160093631A1 (en) * 2014-09-29 2016-03-31 Tae Hwan Yun Memory devices and methods of fabricating the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110473879A (zh) * 2018-05-09 2019-11-19 三星电子株式会社 竖直存储器件
US11991883B2 (en) 2018-05-09 2024-05-21 Samsung Electronics Co., Ltd. Vertical memory device
CN111146208A (zh) * 2018-11-06 2020-05-12 三星电子株式会社 半导体器件
CN111146208B (zh) * 2018-11-06 2024-02-02 三星电子株式会社 半导体器件
TWI771821B (zh) * 2020-12-07 2022-07-21 旺宏電子股份有限公司 記憶體裝置
US11825654B2 (en) 2020-12-07 2023-11-21 Macronix International Co., Ltd. Memory device

Also Published As

Publication number Publication date
US20180026047A1 (en) 2018-01-25
CN107644875B (zh) 2023-07-04
US20200161329A1 (en) 2020-05-21
US20220059568A1 (en) 2022-02-24
US10559583B2 (en) 2020-02-11
KR20180010368A (ko) 2018-01-31
US11950420B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
CN107644875A (zh) 存储器装置
CN106935587B (zh) 存储器元件及其制作方法
US10211218B2 (en) U-shaped vertical thin-channel memory
CN103915117B (zh) 一种具有三维与非门阵列的快闪存储装置及其操作方法
US9287291B2 (en) Multiple-bit-per-cell, independent double gate, vertical channel memory having split channel
US9698156B2 (en) Vertical thin-channel memory
KR102600997B1 (ko) 메모리 장치
US9530503B2 (en) And-type SGVC architecture for 3D NAND flash
US9721668B2 (en) 3D non-volatile memory array with sub-block erase architecture
CN107958869B (zh) 使用蚀刻停止层的存储器装置
CN102386188B (zh) 具有二极管于存储串行中的三维阵列存储器架构
US10396093B2 (en) Three-dimensional semiconductor memory device and method of operating the same
CN107634065A (zh) 存储器件
CN106449648A (zh) 具有虚设通道区的垂直存储装置
KR102450573B1 (ko) 메모리 장치
CN102376357A (zh) 具有三维存储单元阵列的非易失性存储器件
CN111564449B (zh) 存储器元件及其制作方法
US10971238B2 (en) Three-dimensional semiconductor memory devices and methods of operating the same
TW202006933A (zh) 半導體記憶體及其製造方法
KR102565717B1 (ko) 메모리 장치
US20230410919A1 (en) Three-dimensional flash memory for improving integration and operation method thereof
CN106531213B (zh) 具备子区块抹除架构的存储器
KR102721966B1 (ko) 메모리 장치
US11901008B2 (en) Three-dimensional flash memory and operation method therefor
KR20170121024A (ko) 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant