JP2015028989A - 不揮発性記憶装置 - Google Patents

不揮発性記憶装置 Download PDF

Info

Publication number
JP2015028989A
JP2015028989A JP2013157577A JP2013157577A JP2015028989A JP 2015028989 A JP2015028989 A JP 2015028989A JP 2013157577 A JP2013157577 A JP 2013157577A JP 2013157577 A JP2013157577 A JP 2013157577A JP 2015028989 A JP2015028989 A JP 2015028989A
Authority
JP
Japan
Prior art keywords
wiring
plug
extending
coil
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013157577A
Other languages
English (en)
Inventor
博臣 中島
Hiroomi Nakajima
博臣 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013157577A priority Critical patent/JP2015028989A/ja
Priority to US14/199,041 priority patent/US9076502B2/en
Publication of JP2015028989A publication Critical patent/JP2015028989A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】インダクタの占有面積を縮小することが可能な不揮発性記憶装置を提供する。【解決手段】不揮発性記憶装置１００は、メモリセルアレイ１と、メモリセルアレイ１の周辺に設けられたコイル２と、を備える。メモリセルアレイ１は、下地層１０に対して垂直な第１方向Ｚに並んだ複数のメモリセルと、第１方向Ｚに直交する第２方向Ｘに延在し、複数のメモリセル１のうちの１つの動作を制御する第１配線２０と、を有する。コイル２は、第２方向Ｘに延在し、第２方向Ｘの中心軸を第１配線２０と共有する第２配線２０Ｇと、第１方向Ｚに延在し、一方の端が第２配線２０Ｇに接続された第１プラグ９１と、第１プラグ９１の他方の端に電気的に接続され、下地層１０に平行な方向に延在する第３配線１０３と、第３配線１０３に一方の端が電気的に接続され、第１方向Ｚとは逆方向ーＺに延在する第２プラグ９２と、を含む巻線を有する。【選択図】図２

Description

実施形態は、不揮発性記憶装置に関する。
ＬＳＩチップ間およびチップ内の信号伝送にマイクロ波通信を用いる方式が検討されている。例えば、情報を処理する中央演算装置（ＣＰＵ）と、情報を記憶する不揮発性記憶装置と、の間でマイクロ波を介した信号伝送が行われる。しかしながら、これを実現するためには、不揮発性記憶装置の内部にインダクタを設ける必要がある。インダクタは、回路要素であると共に電波を送受信するアンテナとしても機能する。このため、インダクタのサイズを縮小することは難しく、不揮発性記憶装置のチップサイズの拡大や記憶容量の低下の要因となる。
特開平０６−６１０５８号公報
実施形態は、インダクタの占有面積を縮小することが可能な不揮発性記憶装置を提供する。
実施形態に係る不揮発性記憶装置は、メモリセルアレイと、前記メモリセルアレイの周辺に設けられたコイルと、を備える。前記メモリセルアレイは、下地層の上に設けられ、前記下地層に平行な面に対して垂直な第１方向に並んだ複数のメモリセルと、前記第１方向に直交する第２方向に延在し、前記複数のメモリセルのうちの１つの動作を制御する第１配線と、を有する。前記コイルは、前記第２方向に延在し、前記第２方向の中心軸を前記第１配線と共有する第２配線と、前記第１方向に延在し、一方の端が前記第２配線に接続された第１プラグと、前記第１プラグの他方の端に電気的に接続され、前記下地層に平行な方向に延在する第３配線と、前記第３配線に一方の端が電気的に接続され、前記第１方向とは逆方向に延在する第２プラグと、を含む巻線を有する。
実施形態に係る不揮発性記憶装置を表す模式断面図。 実施形態に係る不揮発性記憶装置の別の断面を表す模式図。 実施形態に係るコイルを表す模式図。 実施形態に係る不揮発性記憶装置の製造過程を表す模式図。 図４に続く製造過程を表す模式図。 図５に続く製造過程を表す模式断面図。 図６に続く製造過程を表す模式断面図。 図７に続く製造過程を表す模式断面図。 図８に続く製造過程を表す模式断面図。 実施形態の変形例に係るコイルを表す模式図。 実施形態の別の変形例に係るコイルを表す模式図。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
図１は、実施形態に係る不揮発性記憶装置１００を表す模式断面図である。
図２は、実施形態に係る不揮発性記憶装置１００の別の断面を表す模式図である。
不揮発性記憶装置１００は、３次元構造のメモリセルアレイ１と、メモリセルアレイ１の周辺に設けられたコイル２と、を備える。図１は、ワードライン２０に直交する断面を表し、図２は、ワードライン２０の延在方向に平行な断面を表している。
メモリセルアレイ１は、下地層（例えば、基板１０）の上に設けられる。そして、メモリセルアレイ１は、基板１０に対して垂直な第１方向（Ｚ方向）に並んだ複数のメモリセルＭＣと、第１配線（以下、ワードライン２０）と、を有する。ワードライン２０は、第１方向に直交する第２方向（Ｘ方向）に延在し、複数のメモリセルＭＣのうちの１つの動作を制御する。
コイル２は、第２配線、第３配線、第１プラグおよび第２プラグを１つの巻線として含む。第２配線（配線２０Ｇ）は、Ｘ方向に延在し、Ｘ方向の中心軸をワードライン２０Ｋと共有する。すなわち、配線２０ＧをＸ方向へ延長すれば、ワードライン２０Ｋに重なる。第１プラグ（プラグ９１）は、Ｚ方向に延在し、一方の端が配線２０Ｇに接続される。第３配線（配線１０３）は、プラグ９１の他方の端に電気的に接続され、基板１０に平行な方向に延在する。第２プラグ（プラグ９２）は、その一方の端が配線１０３に電気的に接続され、Ｚ方向とは逆の−Ｚ方向に延在する。
以下、図１および図２を参照して、不揮発性記憶装置１００の構造を詳細に説明する。ここでは、ＮＡＮＤ型フラッシュメモリを例に説明するが、本実施形態はこれに限定される訳ではない。例えば、クロスポイント型のメモリセルアレイを有する構造であっても良い。
以下の説明では、第１方向をＺ方向とし、第１方向に直交する第２方向をＸ方向、第１方向および第２方向に直交する第３方向をＹ方向として説明する。また、Ｚ方向を上方、−Ｚ方向を下方と表す場合がある。
不揮発性記憶装置１００は、基板１０の上に設けられたメモリセルアレイ１と、メモリセルアレイ１の上に設けられた配線部５と、基板１０に設けられた回路７と、を備える。回路７は、配線部５を介してメモリセルアレイ１の動作を制御する。
図１に表すように、メモリセルアレイ１は、基板１０の上に、層間絶縁膜１３を介して設けられる。メモリセルアレイ１は、層間絶縁膜１３の上に設けられた導電層１４と、導電層１４の上に積層された複数のワードライン２０と、ワードライン２０の上に設けられた選択ゲート電極２３と、を有する。
導電層１４とワードライン２０との間には、絶縁層３１が設けられる。Ｚ方向に積層されたワードライン２０の間には、絶縁層３５がそれぞれ設けられる。ワードライン２０と選択ゲート電極２３との間には、絶縁層３７が設けられる。ワードライン２０は、例えば、多結晶シリコンを含む。絶縁層３１、３５および３７は、例えば、シリコン酸化膜およびシリコン窒化膜の少なくともいずれかを含む。
ワードライン２０は、Ｙ方向にも並設される。そして、Ｙ方向において隣り合うワードライン２０の間には、絶縁膜４３が設けられる。ワードライン２０の上に設けられる選択ゲート電極２３はＹ方向に並設される。Ｙ方向において隣り合う選択ゲート電極２３の間には、絶縁膜４５が設けられる。
ワードライン２０は、絶縁膜４３に接する端部２０ａにシリサイドを含む。選択ゲート電極２３は、絶縁膜４５に接する端部２３ａにシリサイドを含む。これにより、ワードライン２０および選択ゲート電極２３の抵抗が低減される。
メモリセルアレイ１は、Ｚ方向に延在する半導体層３０と、連結部３３と、メモリ膜４０と、をさらに備える。半導体層３０は、複数のワードライン２０、および、選択ゲート電極２３をＺ方向に貫通する。連結部３３は、Ｙ方向に延在し、導電層１４とワードライン２０との間に設けられる。そして、連結部３３は、Ｙ方向において隣り合うワードライン２０のそれぞれを貫通する２つの半導体層３０を電気的に接続する。
メモリ膜４０は、ワードライン２０と、半導体層３０と、の間に設けられる。メモリ膜４０は、例えば、シリコン酸化膜およびシリコン窒化膜を含む多層膜であり、半導体層３０から注入される電荷を蓄積することができる。すなわち、メモリ膜４０を介して半導体層３０とワードライン２０との間にメモリセルＭＣが設けられる。そして、半導体層３０の延在方向（Ｚ方向）に沿って並んだ複数のメモリセルが設けられる。
また、メモリ膜４０は、ゲート絶縁膜として機能する厚さに設けられる。そして、メモリ膜４０を介して向き合う半導体層３０と選択ゲート電極２３との間に選択トランジスタＳＧが形成される。導電層１４は、メモリ膜４０を介して連結部３３の底面および側面を覆い、バックゲートとして機能する。
このように、隣り合うワードライン２０を貫通する２つの半導体層３０は、連結部３３により電気的に接続され、複数のメモリセル（ＭＣ）と、その両側に設けられた選択トランジスタ（ＳＧ）を含むＮＡＮＤストリング５０を形成する。
配線部５は、ビット線６０と、ソース線８０と、を含む。ビット線６０およびソース線８０は、それぞれプラグ６１および８２を介して半導体層３０に電気的に接続される。すなわち、ＮＡＮＤストリング５０の両端に電気的に接続される。ビット線６０とソース線８０との間は、層間絶縁膜４９により電気的に絶縁される。
また、不揮発性記憶装置１００は、複数のＮＡＮＤストリングス５０を有する。ＮＡＮＤストリングス５０は、Ｘ方向およびＹ方向に並設され、メモリセルＭＣおよびワードライン２０の配置は３次元構造を有する。
図２に表すように、メモリセルアレイ１の端には、第１リセス部（以下、リセス部１３１）が設けられる。リセス部１３１は、複数のワードライン２０のそれぞれの端を露出させたステップ状の壁面を有する。
さらに、メモリセルアレイ１を囲む周辺部には、第２リセス部（以下、リセス部１３３）が設けられる。リセス部１３３は、配線部５に含まれる制御配線と回路７との間を電気的に接続するコンタクトプラグを含む。また、リセス部１３３は、ステップ状に設けられた壁面を有する。
コイル２は、リセス部１３１と、リセス部１３３と、の間に設けられる。すなわち、配線２０Ｇは、リセス部１３１と、リセス部１３３と、の間に設けられる。そして、リセス部１３１は、配線２０Ｇの一方の端部を延出させた壁面を有する。リセス部１３３は、配線２０Ｇの他方の端部を延出させた壁面を有する。
コイル２は、配線２０Ｇの上に積層された配線２０Ｈ（第４配線）および配線２０Ｊを含む。配線２０Ｈおよび２０Ｊは、共にＸ方向に延在し、それぞれ複数のワードライン２０のうちの１つとＸ方向の中心軸ＣＸを共有する。すなわち、配線２０Ｈおよび２０Ｊは、配線２０Ｇと中心軸ＣＸを共有するワードライン２０Ｋとは別のワードライン２０Ｌおよび２０ＭとＸ方向の中心軸を共有する。そして、ワードライン２０Ｌおよび２０Ｍは、Ｚ方向に並んだ複数のメモリセルＭＣのうちのワードライン２０Ｋにより制御されるメモリセルＭＣとは別のメモリセルＭＣをそれぞれ制御する。
配線２０Ｈは、プラグ９２の他方の端に接続される。そして、コイル２は、配線２０Ｈと、プラグ９３（第３プラグ）と、配線１０５（第５配線）と、プラグ９４（第４プラグ）と、を１つの巻線としてさらに含む。プラグ９３は、Ｚ方向に延在し、一方の端が配線２０Ｈに接続される。配線１０５は、プラグ９３の他方の端に電気的に接続され、基板１０に平行な方向に延在する。プラグ９４は、その一方の端が配線１０５に電気的に接続され、Ｚ方向とは逆の−Ｚ方向に延在する。
リセス部１３１では、配線２０Ｇ、２０Ｈおよび２０Ｊの一方の端部が、一方の壁面から階段状に延出する。そして、配線２０Ｇ、２０Ｈおよび２０Ｊを延出させた壁面とは反対側の他方の壁面において、複数のワードライン２０の端部が階段状に延出する。一方、リセス部１３３では、配線２０Ｇ、２０Ｈおよび２０Ｊの他方の端部が階段状に延出する。
リセス部１３１の内部、および、リセス部１３３の内部には、絶縁膜５３が埋め込まれる。そして、配線部５は、リセス部１３１およびリセス部１３３の上を覆うように設けられる。配線部５は、配線１０３、配線１０５、制御配線７５〜７８および配線７９を含む。
配線部５は、例えば、Ｄ０層、Ｄ１層、Ｄ２層を有する３層配線である。そして、配線１０３は、例えば、Ｄ２層に設けられ、Ｘ方向に延在する。配線１０３の一方の端は、リセス部１３１の上に位置し、他方の端は、リセス部１３３の上に位置する。配線１０５は、Ｄ２層よりも下層のＤ１層に設けられ、Ｘ方向に延在する。配線１０５の一方の端は、リセス部１３１の上に位置し、他方の端は、リセス部１３３の上に位置する。配線１０３および１０５は、例えば、タングステン（Ｗ）を含み、層間絶縁膜４９による相互に絶縁される。
リセス部１３１は、プラグ７１、７２、９０、９２、９４を含む。プラグ７１（第５プラグ）は、ワードライン２０の端部と制御配線７５との間、および、選択ゲート電極２３と制御配線７６との間を電気的に接続する。プラグ７２は、導電層１４と制御配線７７を電気的に接続する。プラグ９０は、配線２０Ｇの端部と配線７９ａとの間を電気的に接続する。プラグ９２は、配線１０３の一方の端と、配線２０Ｈの端部と、の間を電気的に接続する。プラグ９４は、配線１０５の一方の端と、配線２０Ｊの端部と、の間を電気的に接続する。
リセス部１３３は、プラグ７３、９１、９３、９５を含む。プラグ７３（第６プラグ）は、回路７の端子１９と制御配線７８との間を電気的に接続する。プラグ９１は、配線１０３の他方の端と、配線２０Ｇの端部と、の間を電気的に接続する。プラグ９３は、配線１０５の他方の端と、配線２０Ｈの端部と、の間を電気的に接続する。プラグ９５は、配線２０Ｊの端部と配線７９ｂとの間を電気的に接続する。
このように、ワードライン２０、選択ゲート電極２３および導電層１４（バックゲート）は、それぞれリセス部１３１に設けられた各プラグにより制御配線７５〜７７に電気的に接続される。そして、リセス部１３３に設けられたプラグ７３は、基板１０に設けられた回路７と、制御配線７８と、の間を電気的に接続する。制御配線７５〜７８は、例えば、Ｄ０層に設けられる。そして、Ｄ０層の上層であるＤ１層に設けられた配線８１にそれぞれ電気的に接続される。配線８１は、例えば、制御配線７５を介して回路７からワードライン２０に信号を供給するように適宜接続することができる。また、配線７９は、例えば、コイル２を回路７に電気的に接続し、高周波信号の送受信アンテナとして機能させる。
図３は、実施形態に係るコイル２を表す模式図である。図３（ａ）は、リセス部１３１およびリセス部１３３を上方から見た平面図である。図３（ｂ）は、Ｙ方向に見たコイル２の構成を表す模式図である。
図３（ａ）に表すように、隣り合うワードライン２０の間に設けられた絶縁膜４３は、−Ｘ方向に延在し、リセス部１３１および１３３にも設けられる。この例では、配線２０Ｇ、２０Ｈおよび２０Ｊは、隣り合う絶縁膜４３ａおよび４３ｂの間に順に積層される。そして、プラグ９０、９２および９４は、リセス部１３１に延出する配線２０Ｇ、２０Ｈおよび２０Ｊの端部にそれぞれ接続される。また、プラグ９１、９３および９５は、リセス部１３３に延出する配線２０Ｇ、２０Ｈおよび２０Ｊの端部にそれぞれ接続される。
図３（ｂ）に表すように、コイル２は、配線２０Ｇ、プラグ９１、配線１０３およびプラグ９２を含む１つの巻線と、配線２０Ｈ、プラグ９３、配線１０５およびプラグ９４を含む１つの巻線と、を同一平面内に含む。
本実施形態では、配線部５が３層配線を含む例を示したが、さらに配線の層数を増やしても良い。これにより、同一のＸ−Ｚ平面内に含まれるコイルの巻線数も増やすことができる。すなわち、コイル２は、基板１０に対して垂直な平面に含まれる少なくとも２以上の巻線を含む。
次に、図４〜図９を参照して、不揮発性記憶装置１００の製造方法を説明する。図４（ａ）〜図９（ｂ）は、実施形態に係る不揮発性記憶装置１００の製造過程を表す模式図である。図４（ａ）および図５（ａ）は、メモリセルアレイ１が設けられる領域の周辺におけるウェーハの上面を表す模式図である。図４（ｂ）、図５（ｂ）、図６（ａ）〜図９（ｂ）は、それぞれウェーハの部分断面を表す模式図である。以下の説明では、メモリセルアレイ１の製造過程における基板１０をウェーハと表現する場合がある。
図４（ａ）および図４（ｂ）に表すように、導電層１４の上に、複数のワードライン２０および選択ゲート電極２３を形成する。ここで、図４（ｂ）は、図４（ａ）に示す４Ｂ−４Ｂ線に沿った断面を表している。
まず、導電層１４の上に形成された積層体１２０を分断し、複数のワードライン２０を形成する。積層体１２０は、導電層１４の上に形成された絶縁層３１と、絶縁層３１の上に交互に積層された導電層２２および絶縁層３５と、導電層２２の上に設けられた絶縁層３７と、を含む。導電層２２は、例えば、多結晶シリコン層であり、絶縁層３１、３５および３７は、例えば、シリコン酸化膜である。
積層体１２０は、Ｘ方向に延在する複数の溝（スリット４２）により、複数のワードライン２０に分断される。ワードライン２０は、Ｘ方向に延在するストライプ状に形成される。スリット４２の内部には、絶縁膜４３が埋め込まれる。さらに、絶縁層３７の上に設けられた導電層および絶縁層３９を溝４４により分断し、選択ゲート電極２３を形成する。そして、溝４４の内部に絶縁膜４５を形成する。この時、メモリセルアレイ１が設けられる領域には、半導体層３０、連結部３３および選択ゲート電極２３が形成されている。
さらに、絶縁膜４３に接するワードライン２０の端部２０ａ、および、絶縁膜４５に接する選択ゲート電極２３の端部２３ａは、シリサイドを含む。例えば、図４（ａ）および図４（ｂ）に示す工程の前段階において、スリット４２の側壁に露出するワードライン２０の端面上、および、溝４４の側壁に露出する選択ゲート電極２３の端面上にニッケル（Ｎｉ）またはコバルト（Ｃｏ）などの金属膜を形成する。続いて、ウェーハを熱処理し、ワードライン２０の端部２０ａ、および、選択ゲート電極２３の端部２３ａをシリサイド化する。
次に、図５（ａ）および図５（ｂ）に表すように、リセス部１３１および１３３をエッチングするためのマスク１３０を形成する。図５（ｂ）は、図５（ａ）に示す５Ｂ−５Ｂ線に沿った断面を表している。
まず、リセス部１３１および１３３を形成する領域の絶縁層３９および選択ゲート電極２３を除去する。続いて、ウェーハ上に、例えば、マスク１３０となるレジスト膜を塗布し、フォトリソグラフィを用いてストライプ状の開口１３０ａおよび１３０ｂを形成する。マスク１３０は、リセス部１３１が形成される領域に開口１３０ａを有し、リセス部１３３が形成される領域に開口１３０ｂを有する。
次に、図６（ａ）および図６（ｂ）に表すように、開口１３０ａおよび１３０ｂの底面に露出した絶縁層３７をエッチングする（第１ステップ）。続いて、絶縁層３７をエッチングした後に露出するワードライン２０をエッチングする（第２ステップ）。
絶縁層３７のエッチングには、ワードライン２０をエッチングしない条件、もしくは、ワードライン２０のエッチング速度が絶縁層３７のエッチング速度よりも遅いエッチング条件を用いることが好ましい。また、ワードライン２０のエッチングには、下層の絶縁層３５をエッチングしない条件、もしくは、絶縁層３５のエッチング速度がワードライン２０のエッチング速度よりも遅いエッチング条件を用いることが好ましい。すなわち、それぞれの下層に対してエッチングの選択性を持つエッチング条件を用いることが望ましい。
次に、図７（ａ）に表すように、マスク１３０を等方的にエッチングし、開口１３０ａおよび１３０ｂの幅を広げる（第３ステップ）。マスク１３０がレジスト膜である場合には、例えば、酸素プラズマを用いたアッシングによりエッチングすることができる。Ｘ方向および−Ｘ方向におけるマスク１３０のエッチング量は、ワードライン２０の端にプラグ７１を接触させることが可能な幅に設定する。
次に、図７（ｂ）に表すように、拡張した開口１３０ａおよび１３０ｂのそれぞれの底部に露出した絶縁層３５をエッチングする（第１ステップ）。続いて、絶縁層３５のエッチング後に露出したワードライン２０をエッチングする（第２ステップ）。これにより、開口１３０ａおよび１３０ｂのそれぞれの底面にエッチングホールが形成される。そして、その側壁には、プラグ７１を接触させることが可能なステップ１３５が形成される。続いて、マスク１３０を等方的にエッチングし、開口１３０ａおよび１３０ｂの幅をさらに広げる（第３ステップ）。
図８（ａ）に表すように、上記の第１ステップ〜第３ステップを繰り返すことにより、リセス部１３１を形成することができる。同図に表すようにリセス部１３１の一方の壁面には、配線２０Ｇ、２０Ｈおよび２０Ｊのそれぞれの端部が階段状に延出する。そして、リセス部１３１の他方の壁面には、ワードライン２０の端部が階段状に延出する。リセス部１３３も同様に形成される。このように、配線２０Ｇ、２０Ｈおよび２０Ｊは、ワードライン２０をリセス部１３１により分断することにより形成される。
続いて、図８（ｂ）に表すように、リセス部１３１および１３３の内面を覆う絶縁層５２を形成する。さらに、リセス部１３１および１３３を埋め込む絶縁膜５３を形成する。
次に、図９（ａ）に表すように、絶縁膜５３の上面から、絶縁膜５３、絶縁層５２および３５を貫通してワードライン２０の端部、および、配線２０Ｇ、２０Ｈ、２０Ｊのそれぞれの端部に至るコンタクトホール７１ａ、９０ａ、９２ａおよび９４ａを形成する。また、絶縁膜５３の上面から、絶縁膜５３、リセス部１３１の底面に形成された絶縁層５２および３１を貫通して導電層１４に至るコンタクトホール７２ａを設ける。
続いて、図９（ｂ）に表すように、各コンタクトホールの内部を埋め込んだプラグ７１、７２、９０、９２および９４を形成する。各プラグは、例えば、タングステン（Ｗ）を含む。リセス部１３３においても、配線２０Ｇ、２０Ｈおよび２０Ｊのそれぞれの他方の端部に接触するプラグ９１、９３および９５が同様に形成される。また、リセス部１３３には、プラグ７３が形成され、回路７の端子１９に接続される。さらに、絶縁膜５３の上に配線部５を形成し、不揮発性記憶装置１００を完成する。
図１０（ａ）〜図１０（ｃ）は、実施形態の変形例に係るコイル３を表す模式図である。図１０（ａ）は、リセス部１３１およびリセス部１３３を上方から見た平面図である。図１０（ｂ）は、Ｙ方向に見たコイル３の構成を表す模式図である。図１０（ｃ）は、コイル３を表す斜視図である。
図１０（ａ）および図１０（ｂ）に表すように、プラグ９０および９１は、リセス部１３１および１３３のそれぞれに延出する配線２０Ｇの両端に接続される。プラグ９２および９３は、配線２０Ｇの斜め上方に並設された配線２０Ｈの両端に接続される。プラグ９４および９５は、配線２０Ｈの斜め上方に並設された配線２０Ｊの両端に接続される。
また、図１０（ｃ）に表すように、配線１０３および配線１０５は、同一層、例えば、Ｄ０層に設けられる。配線１０３は、プラグ９１および９２に電気的に接続される。配線１０５は、プラグ９３および９４に電気的に接続される。
この例でも、配線２０Ｇ、プラグ９１、配線１０３およびプラグ９２は、１つの巻線を構成する。そして、配線２０Ｈ、プラグ９３、配線１０５およびプラグ９４は、プラグ９２につながった別の巻線を構成する。配線１０３および１０５は、異なる層に設けても良い。例えば、配線１０３をＤ１層、配線１０５をＤ０層に形成しても良い。
図１１（ａ）および図１１（ｂ）は、実施形態の別の変形例に係るコイル４を表す模式図である。図１１（ａ）は、リセス部１３１およびリセス部１３３を上方から見た平面図である。図１１（ｂ）は、コイル４を表す斜視図である。
図１１（ａ）に表すように、プラグ９０および９１は、リセス部１３１および１３３のそれぞれに延出する配線２０Ｇの両端に接続される。プラグ９２および９３は、配線２０Ｇに対して−Ｙ方向に並設された配線２０Ｈの両端に接続される。プラグ９４および９５は、配線２０Ｈに対して−Ｙ方向に並設された配線２０Ｊの両端に接続される。
また、図１０（ｂ）に表すように、配線１０３および配線１０５は、同一層、例えば、Ｄ０層に設けられる。配線１０３は、プラグ９１および９２に電気的に接続される。配線１０５は、プラグ９３および９４に電気的に接続される。
この例でも、配線２０Ｇ、プラグ９１、配線１０３およびプラグ９２は、１つの巻線を構成する。そして、配線２０Ｈ、プラグ９３、配線１０５およびプラグ９４は、プラグ９２につながった別の巻線を構成する。
このように、本実施形態は、コイル２〜４を備えた不揮発性記憶装置１００を提供する。不揮発性記憶装置１００は、３次元構造のメモリセルアレイを有し、３次元配置された複数のワードライン２０を有する。そして、コイル２〜４は、下地層（基板１０）に対して垂直な回転面を有し、ワードライン２０の一部分を含む。これにより、チップ面内におけるコイル（インダクタ）の占有面積を縮小することができる。
また、コイル２〜４は、ワードライン２０と配線部５とを電気的に接続するためのリセス部１３１、および、メモリセルアレイ１を駆動するための回路７と配線部５を電気的に接続するためのリセス部１３３を利用して形成できる。このため、コイル２〜４を形成する新たな工程を必要としない点でも有利である。
また、コイル２では、巻線を同一平面内に設けることができるため、チップ面における専有面積を最小にすることが可能である。一方、コイル４では、回転面の面積を最大にすることが可能である。例えば、所望の性能を有するコイルを得るために、コイル２〜４の構成を適宜組み合わせることも可能である。
コイル２〜４を用いると、下地層に平行な回転面を有するコイルに比べて、チップ面の占有面積を大幅に縮小することができる。言い換えれば、チップ面内の微小な領域に大きなインダクタを設けることが可能となる。これにより、不揮発性記憶装置１００の小型化および大容量化を図ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１・・・メモリセルアレイ、 ２、３、４・・・コイル、 ５・・・配線部、 ７・・・回路、 １０・・・基板、 １３、４９・・・層間絶縁膜、 １４、２２・・・導電層、 １９・・・端子、 ２０、２０Ｋ、２０Ｌ・・・ワードライン、 ２０Ｇ、２０Ｈ、２０Ｊ、７９、７９ａ、７９ｂ、８１、１０３、１０５・・・配線、 ２０ａ、２３ａ・・・端部、 ２３・・・選択ゲート電極、 ３０・・・半導体層、 ３１、３５、３７、３９、５２・・・絶縁層、 ３３・・・連結部、 ４０・・・メモリ膜、 ４２・・・スリット、 ４３、４３ａ、４５、５３・・・絶縁膜、 ４４・・・溝、 ５０・・・ＮＡＮＤストリング、 ６０・・・ビット線、 ６１、７１、７２、７３、９０、９１、９２、９３、９４、９５・・・プラグ、 ７１ａ、７２ａ コンタクトホール、 ７５、７６、７７、７８・・・制御配線、 ８０・・・ソース線、 １００・・・不揮発性記憶装置、 １２０・・・積層体、 １３０・・・マスク、 １３０ａ、１３０ｂ・・・開口、 １３１、１３３・・・リセス部、 １３５・・・ステップ、 ＣＸ・・・中心軸

Claims (5)

  1. 下地層の上に設けられ、前記下地層に対して垂直な第１方向に並んだ複数のメモリセルと、
    前記第１方向に直交する第２方向に延在し、前記複数のメモリセルのうちの１つの動作を制御する第１配線と、
    を有するメモリセルアレイと、
    前記メモリセルアレイの周辺に設けられたコイルであって、
    前記第２方向に延在し、前記第２方向の中心軸を前記第１配線と共有する第２配線と、
    前記第１方向に延在し、一方の端が前記第２配線に接続された第１プラグと、
    前記第１プラグの他方の端に電気的に接続され、前記下地層に平行な方向に延在する第３配線と、
    前記第３配線に一方の端が電気的に接続され、前記第１方向とは逆方向に延在する第２プラグと、
    を含む巻線を有するコイルと、
    を備えた不揮発性記憶装置。
  2. 前記コイルは、
    前記第２配線に並設され、前記第２方向に延在する第４配線であって、前記第２プラグの他方の端に接続された第４配線と、
    前記第１方向に延在し、一方の端が前記第４配線に接続された第３プラグと、
    前記第３プラグの他方の端に電気的に接続され、前記下地層に平行な方向に延在する第５配線と、
    前記第５配線に一方の端が電気的に接続され、前記第１方向とは逆の方向に延在する第４プラグと、
    を含む巻線をさらに有する請求項１記載の不揮発性記憶装置。
  3. 前記メモリセルアレイは、前記複数のメモリセルのうちの前記１つに並設された別のメモリセルと、
    前記第２方向に延在し、前記別のメモリセルの動作を制御する別の第１配線と、
    をさらに有し、
    前記第４配線は、前記別の第１配線と前記第２方向の中心軸を共有する請求項２記載の不揮発性記憶装置。
  4. 前記第３配線および第５配線は、前記下地層に平行な平面内に設けられる請求項２または３に記載の不揮発性記憶装置。
  5. 前記コイルは、
    前記第２配線の上に積層され、前記第２方向に延在する第４配線であって、前記第２プラグの他方の端に接続された第４配線と、
    前記第１方向に延在し、一方の端が前記第４配線に接続された第３プラグと、
    前記第３プラグの他方の端に電気的に接続され、前記下地層に平行な方向に延在する第５配線と、
    前記第５配線に一方の端が電気的に接続され、前記第１方向とは逆の方向に延在する第４プラグと、
    を含む巻線を有する請求項１記載の不揮発性記憶装置。
JP2013157577A 2013-07-30 2013-07-30 不揮発性記憶装置 Pending JP2015028989A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013157577A JP2015028989A (ja) 2013-07-30 2013-07-30 不揮発性記憶装置
US14/199,041 US9076502B2 (en) 2013-07-30 2014-03-06 Non-volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013157577A JP2015028989A (ja) 2013-07-30 2013-07-30 不揮発性記憶装置

Publications (1)

Publication Number Publication Date
JP2015028989A true JP2015028989A (ja) 2015-02-12

Family

ID=52427530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013157577A Pending JP2015028989A (ja) 2013-07-30 2013-07-30 不揮発性記憶装置

Country Status (2)

Country Link
US (1) US9076502B2 (ja)
JP (1) JP2015028989A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170039444A (ko) * 2015-10-01 2017-04-11 에스케이하이닉스 주식회사 메모리 장치의 제조 방법
KR101745647B1 (ko) 2015-03-31 2017-06-12 삼성전자주식회사 반도체 메모리 장치
KR20170079309A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9966381B2 (en) 2016-03-18 2018-05-08 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
US10186519B2 (en) 2015-03-31 2019-01-22 Samsung Electronics Co., Ltd. Semiconductor memory devices
US10559533B2 (en) 2017-09-07 2020-02-11 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
US10665598B2 (en) 2018-04-19 2020-05-26 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US10896915B2 (en) 2018-01-09 2021-01-19 Toshiba Memory Corporation Semiconductor memory device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728499B2 (en) * 2014-11-26 2017-08-08 Sandisk Technologies Llc Set of stepped surfaces formation for a multilevel interconnect structure
TWI548064B (zh) * 2015-02-16 2016-09-01 力晶科技股份有限公司 非揮發性記憶體及其製作方法
US9646988B2 (en) * 2015-03-13 2017-05-09 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US9768233B1 (en) 2016-03-01 2017-09-19 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
KR20180010368A (ko) * 2016-07-20 2018-01-31 삼성전자주식회사 메모리 장치
JP6762897B2 (ja) * 2017-03-22 2020-09-30 キオクシア株式会社 半導体記憶装置及びその製造方法
US10192929B2 (en) 2017-03-24 2019-01-29 Sandisk Technologies Llc Three-dimensional memory devices having through-stack contact via structures and method of making thereof
US9960181B1 (en) 2017-04-17 2018-05-01 Sandisk Technologies Llc Three-dimensional memory device having contact via structures in overlapped terrace region and method of making thereof
US10283566B2 (en) 2017-06-01 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device with through-stack contact via structures and method of making thereof
US10224373B2 (en) 2017-06-28 2019-03-05 Sandisk Technologies Llc Three-dimensional ReRAM memory device employing replacement word lines and methods of making the same
US10622369B2 (en) 2018-01-22 2020-04-14 Sandisk Technologies Llc Three-dimensional memory device including contact via structures that extend through word lines and method of making the same
US10804284B2 (en) * 2018-04-11 2020-10-13 Sandisk Technologies Llc Three-dimensional memory device containing bidirectional taper staircases and methods of making the same
JP2019201038A (ja) * 2018-05-14 2019-11-21 東芝メモリ株式会社 半導体装置およびその製造方法
TWI766796B (zh) * 2018-08-07 2022-06-01 日商鎧俠股份有限公司 半導體記憶裝置
US10784192B2 (en) * 2018-11-07 2020-09-22 Micron Technology, Inc. Semiconductor devices having 3-dimensional inductive structures
KR20210016215A (ko) 2019-08-02 2021-02-15 삼성전자주식회사 3차원 반도체 메모리 장치
JP2021118252A (ja) * 2020-01-24 2021-08-10 キオクシア株式会社 半導体装置およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60138954A (ja) * 1983-12-27 1985-07-23 Toshiba Corp 半導体装置
JP2006032769A (ja) * 2004-07-20 2006-02-02 Toshiba Corp 多層基板
US20100090188A1 (en) * 2008-10-15 2010-04-15 Takuya Futatsuyama Semiconductor device
JP2013038138A (ja) * 2011-08-04 2013-02-21 Renesas Electronics Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661058A (ja) 1992-08-11 1994-03-04 Rohm Co Ltd 半導体集積回路装置
JP4969715B2 (ja) 2000-06-06 2012-07-04 ルネサスエレクトロニクス株式会社 半導体装置
EP1886377A4 (en) * 2005-05-31 2014-10-29 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
JP5325495B2 (ja) * 2008-08-12 2013-10-23 学校法人慶應義塾 半導体装置及びその製造方法
US20100127937A1 (en) 2008-11-25 2010-05-27 Qualcomm Incorporated Antenna Integrated in a Semiconductor Chip
US7961503B2 (en) * 2009-01-19 2011-06-14 Seagate Technology Llc Magnetic floating gate memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60138954A (ja) * 1983-12-27 1985-07-23 Toshiba Corp 半導体装置
JP2006032769A (ja) * 2004-07-20 2006-02-02 Toshiba Corp 多層基板
US20100090188A1 (en) * 2008-10-15 2010-04-15 Takuya Futatsuyama Semiconductor device
JP2010098067A (ja) * 2008-10-15 2010-04-30 Toshiba Corp 半導体装置
JP2013038138A (ja) * 2011-08-04 2013-02-21 Renesas Electronics Corp 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101745647B1 (ko) 2015-03-31 2017-06-12 삼성전자주식회사 반도체 메모리 장치
US10186519B2 (en) 2015-03-31 2019-01-22 Samsung Electronics Co., Ltd. Semiconductor memory devices
US10685977B2 (en) 2015-03-31 2020-06-16 Samsung Electronics Co., .Ltd. Semiconductor memory devices
KR20170039444A (ko) * 2015-10-01 2017-04-11 에스케이하이닉스 주식회사 메모리 장치의 제조 방법
KR102499385B1 (ko) 2015-10-01 2023-02-14 에스케이하이닉스 주식회사 메모리 장치의 제조 방법
KR20170079309A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102497116B1 (ko) 2015-12-30 2023-02-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9966381B2 (en) 2016-03-18 2018-05-08 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
US10559533B2 (en) 2017-09-07 2020-02-11 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
US10896915B2 (en) 2018-01-09 2021-01-19 Toshiba Memory Corporation Semiconductor memory device
US11557605B2 (en) 2018-01-09 2023-01-17 Kioxia Corporation Semiconductor memory device
US10665598B2 (en) 2018-04-19 2020-05-26 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same

Also Published As

Publication number Publication date
US20150036407A1 (en) 2015-02-05
US9076502B2 (en) 2015-07-07

Similar Documents

Publication Publication Date Title
JP2015028989A (ja) 不揮発性記憶装置
US11817428B2 (en) Memory device
TWI738202B (zh) 三維快閃記憶體及其陣列佈局
US9929180B2 (en) Semiconductor device
TWI772378B (zh) 積體電路元件及其製造方法
US8482051B2 (en) 3D nonvolatile memory device including a plurality of channel contacts coupled to a plurality of channel layers and a plurality of section lines coupled to the plurality of channel contacts and method for fabricating the same
TWI794794B (zh) 半導體記憶裝置
US9276074B2 (en) Methods of fabricating semiconductor devices having buried channel array
US9679982B2 (en) Semiconductor device and method of manufacturing the same
JP2015028982A (ja) 不揮発性記憶装置およびその製造方法
KR101847628B1 (ko) 금속함유 도전 라인을 포함하는 반도체 소자 및 그 제조 방법
KR20120109967A (ko) 불휘발성 반도체 기억 장치 및 그의 제조 방법
JP2000286263A (ja) 半導体装置及びその製造方法
US20150028410A1 (en) Non-volatile memory device and method for manufacturing same
TWI595601B (zh) 記憶體元件及其製作方法
US11476276B2 (en) Semiconductor device and method for fabricating the same
US20140284687A1 (en) Nonvolatile memory device and method for manufacturing same
US20160099209A1 (en) Memory device and manufacturing method thereof
JP2008109042A (ja) 半導体記憶装置及びその製造方法
US9178078B2 (en) Non-volatile memory device
CN107293551B (zh) 半导体结构与其制造方法
CN115206983A (zh) 具有沟道插塞的半导体存储器装置
CN115720446A (zh) 三维快闪存储器装置
JP2013225584A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161220