KR20210112051A - 비휘발성 메모리 장치 및 그 제조 방법 - Google Patents

비휘발성 메모리 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20210112051A
KR20210112051A KR1020200027131A KR20200027131A KR20210112051A KR 20210112051 A KR20210112051 A KR 20210112051A KR 1020200027131 A KR1020200027131 A KR 1020200027131A KR 20200027131 A KR20200027131 A KR 20200027131A KR 20210112051 A KR20210112051 A KR 20210112051A
Authority
KR
South Korea
Prior art keywords
stack
mold
mold structure
block
insulating
Prior art date
Application number
KR1020200027131A
Other languages
English (en)
Inventor
임근원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200027131A priority Critical patent/KR20210112051A/ko
Priority to US16/998,141 priority patent/US11476275B2/en
Priority to CN202110163677.7A priority patent/CN113363262A/zh
Publication of KR20210112051A publication Critical patent/KR20210112051A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H01L27/1157—
    • H01L27/11565—
    • H01L27/11575—
    • H01L27/11582—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

제품 신뢰성이 향상된 비휘발성 메모리 장치 및 그 제조 방법이 제공된다. 비휘발성 메모리 장치는, 기판, 기판 상에, 교대로 적층되는 복수의 제1 몰드 절연막 및 복수의 제1 게이트 전극을 포함하는 제1 몰드 구조체, 제1 몰드 구조체를 관통하여 복수의 제1 게이트 전극과 교차하는 채널 구조체, 및 복수의 제1 몰드 절연막 및 복수의 제1 게이트 전극과 교차하는 절연 필러를 포함하고, 제1 몰드 구조체는, 제1 방향으로 연장되는 워드 라인 절단 영역에 의해 전기적으로 분리되어 제1 블록 영역 및 제2 블록 영역을 형성하고, 절연 필러는, 워드 라인 절단 영역 내에 배치되어 제1 블록 영역과 제2 블록 영역을 연결한다.

Description

비휘발성 메모리 장치 및 그 제조 방법{NONVOLATILE MEMORY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 비휘발성 메모리 장치 및 그 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 워드 라인 절단 영역을 포함하는 비휘발성 메모리 장치 및 그 제조 방법에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 메모리 장치와 비휘발성 메모리 장치로 구분될 수 있다.
한편, 소비자가 요구하는 우수한 성능 및 저렴한 가격을 만족시키기 위해, 비휘발성 메모리 장치의 집적도가 증가하고 있다. 그런데, 2차원 또는 평면형 메모리 장치의 경우, 단위 메모리 셀이 점유하는 면적에 의해서 집적도가 결정된다. 따라서, 최근에는 단위 메모리 셀을 수직으로 배치하는 3차원 메모리 장치가 개발되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 제품 신뢰성이 향상된 비휘발성 메모리 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 제품 신뢰성이 향상된 비휘발성 메모리 장치의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 비휘발성 메모리 장치는, 기판, 기판 상에, 교대로 적층되는 복수의 제1 몰드 절연막 및 복수의 제1 게이트 전극을 포함하는 제1 몰드 구조체, 제1 몰드 구조체를 관통하여 복수의 제1 게이트 전극과 교차하는 채널 구조체, 및 복수의 제1 몰드 절연막 및 복수의 제1 게이트 전극과 교차하는 절연 필러를 포함하고, 제1 몰드 구조체는, 제1 방향으로 연장되는 워드 라인 절단 영역에 의해 전기적으로 분리되어 제1 블록 영역 및 제2 블록 영역을 형성하고, 절연 필러는, 워드 라인 절단 영역 내에 배치되어 제1 블록 영역과 제2 블록 영역을 연결한다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 비휘발성 메모리 장치는, 기판, 서로 이격되는 제1 블록 영역 및 제2 블록 영역을 포함하는 몰드 구조체로, 기판 상에 적층되는 복수의 게이트 전극을 포함하는 몰드 구조체, 몰드 구조체를 관통하여 복수의 게이트 전극과 교차하는 복수의 채널 구조체, 제1 방향으로 연장되어 각각의 채널 구조체와 접속되는 비트 라인, 제1 방향과 교차하는 제2 방향으로 연장되어 제1 블록 영역과 제2 블록 영역을 분리하는 워드 라인 트렌치, 및 제1 블록 영역과 제2 블록 영역 사이에, 기판의 상면과 교차하는 제3 방향으로 연장되어 제1 블록 영역과 제2 블록 영역을 연결하는 절연 필러를 포함하고, 제1 블록 영역은, 서로 이격되는 제1 스택 및 제2 스택과, 제2 방향으로 연장되어 제1 스택과 제2 스택을 분리하는 블록 트렌치와, 제1 스택과 제2 스택 사이에 제1 스택과 제2 스택을 연결하는 스택 연결부를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 비휘발성 메모리 장치의 제조 방법은, 기판 상에, 교대로 적층되는 복수의 제1 몰드 절연막 및 복수의 제1 희생 패턴을 포함하는 제1 몰드 구조체를 형성하고, 제1 몰드 구조체를 관통하여 복수의 제1 희생 패턴과 교차하는 채널 구조체를 형성하고, 제1 몰드 구조체를 관통하여 복수의 제1 몰드 절연막 및 복수의 제1 희생 패턴과 교차하는 절연 필러를 형성하고, 제1 몰드 구조체 내에, 제1 방향으로 연장되며, 절연 필러와 제1 방향을 따라 교대로 배열되는 워드 라인 트렌치를 형성하는 것을 포함하고, 제1 몰드 구조체는 절연 필러와 워드 라인 트렌치에 의해 전기적으로 분리되는 제1 블록 영역 및 제2 블록 영역을 형성한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 예시적인 회로도이다.
도 2는 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 레이아웃도이다.
도 3은 도 2의 R1을 확대한 확대도이다.
도 4는 도 2의 A-A를 따라서 절단한 단면도이다.
도 5는 도 4의 R2를 확대한 확대도이다.
도 6은 도 2의 B-B를 따라서 절단한 단면도이다.
도 7은 도 2의 C-C를 따라서 절단한 단면도이다.
도 8은 도 2 내지 도 7의 비휘발성 메모리 장치를 설명하기 위한 개략적인 부분 분해 사시도이다.
도 9는 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 단면도이다.
도 10은 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 단면도이다.
도 11은 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 단면도이다.
도 12는 도 11의 비휘발성 메모리 장치를 설명하기 위한 개략적인 부분 분해 사시도이다.
도 13은 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 단면도이다.
도 14는 도 13의 R3을 확대한 확대도이다.
도 15는 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 개략적인 부분 분해 사시도이다.
도 16은 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 레이아웃도이다.
도 17은 도 16의 R4를 확대한 확대도이다.
도 18은 도 16의 D-D를 따라서 절단한 단면도이다.
도 19는 도 16 내지 도 18의 비휘발성 메모리 장치를 설명하기 위한 개략적인 부분 분해 사시도이다.
도 20 내지 도 26은 몇몇 실시예에 따른 비휘발성 메모리 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 27은 몇몇 실시예에 따른 비휘발성 메모리 장치의 제조 방법을 설명하기 위한 중간 단계 도면이다.
도 28 및 도 29는 몇몇 실시예에 따른 비휘발성 메모리 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 30 및 도 31은 몇몇 실시예에 따른 비휘발성 메모리 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
이하에서, 도 1 내지 도 19를 참조하여, 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명한다.
도 1은 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 예시적인 회로도이다.
몇몇 실시예에 따른 비휘발성 메모리 장치의 메모리 셀 어레이는 공통 소오스 라인(CSL), 복수의 비트 라인(BL)들 및 복수의 셀 스트링(CSTR)들을 포함할 수 있다.
복수의 비트 라인(BL)들은 2차원적으로 배열될 수 있다. 예를 들어, 비트 라인(BL)들은 서로 이격되어 제1 방향(X)으로 각각 연장될 수 있다. 각각의 비트 라인(BL)에는 복수의 셀 스트링(CSTR)들이 병렬로 연결될 수 있다. 셀 스트링(CSTR)들은 공통 소오스 라인(CSL)에 공통으로 연결될 수 있다. 즉, 비트 라인(BL)들과 공통 소오스 라인(CSL) 사이에 복수의 셀 스트링(CSTR)들이 배치될 수 있다.
몇몇 실시예에서, 복수의 공통 소오스 라인(CSL)들은 2차원적으로 배열될 수 있다. 예를 들어, 공통 소오스 라인(CSL)들은 서로 이격되어 제1 방향(X)과 교차하는 제2 방향(Y)으로 각각 연장될 수 있다. 공통 소오스 라인(CSL)들에는 전기적으로 동일한 전압이 인가될 수도 있고, 또는 서로 다른 전압이 인가되어 별개로 제어될 수도 있다.
각각의 셀 스트링(CSTR)은 공통 소오스 라인(CSL)에 접속되는 그라운드 선택 트랜지스터(GST), 비트 라인(BL)에 접속되는 스트링 선택 트랜지스터(SST), 및 그라운드 선택 트랜지스터(GST)와 스트링 선택 트랜지스터(SST) 사이에 배치되는 복수의 메모리 셀 트랜지스터(MCT)들을 포함할 수 있다. 각각의 메모리 셀 트랜지스터(MCT)는 데이터 저장 소자(data storage element)를 포함할 수 있다. 그라운드 선택 트랜지스터(GST), 스트링 선택 트랜지스터(SST) 및 메모리 셀 트랜지스터(MCT)들은 직렬로 연결될 수 있다.
공통 소오스 라인(CSL)은 그라운드 선택 트랜지스터(GST)들의 소오스들에 공통으로 연결될 수 있다. 또한, 공통 소오스 라인(CSL)과 비트 라인(BL) 사이에는 그라운드 선택 라인(GSL), 복수의 워드 라인들(WL11~WL1n, WL21~WL2n) 및 스트링 선택 라인(SSL)이 배치될 수 있다. 그라운드 선택 라인(GSL)은 그라운드 선택 트랜지스터(GST)의 게이트 전극으로 사용될 수 있고, 워드 라인들(WL11~WL1n, WL21~WL2n)은 메모리 셀 트랜지스터(MCT)들의 게이트 전극으로 사용될 수 있고, 스트링 선택 라인(SSL)은 스트링 선택 트랜지스터(SST)의 게이트 전극으로 사용될 수 있다.
도 2는 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 레이아웃도이다. 도 3은 도 2의 R1을 확대한 확대도이다. 도 4는 도 2의 A-A를 따라서 절단한 단면도이다. 도 5는 도 4의 R2를 확대한 확대도이다. 도 6은 도 2의 B-B를 따라서 절단한 단면도이다. 도 7은 도 2의 C-C를 따라서 절단한 단면도이다. 도 8은 도 2 내지 도 7의 비휘발성 메모리 장치를 설명하기 위한 개략적인 부분 분해 사시도이다. 설명의 편의를 위해, 도 2 및 도 8에서 비트 라인(BL)의 도시는 생략한다. 또한, 도 8에서 필링 절연막(150)의 도시는 생략한다.
도 2 내지 도 8을 참조하면, 몇몇 실시예에 따른 비휘발성 메모리 장치는 기판(100), 제1 몰드 구조체(MS1), 제2 몰드 구조체(MS2), 복수의 채널 구조체(CS)들, 복수의 비트 라인(BL), 제1 절연 필러(IP1) 및 제2 절연 필러(IP2)를 포함한다.
기판(100)은 예를 들어, 실리콘 기판, 게르마늄 기판 혹은 실리콘-게르마늄 기판 등과 같은 반도체 기판을 포함할 수 있다. 또는, 기판(100)은 실리콘-온-인슐레이터(Silicon-On-Insulator: SOI) 기판 혹은 게르마늄-온-인슐레이터(Germanium-On-Insulator: GOI) 기판 등을 포함할 수도 있다.
기판(100)은 셀 어레이 영역(CAR) 및 확장 영역(EXT)을 포함할 수 있다.
셀 어레이 영역(CAR)에는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이가 형성될 수 있다. 메모리 셀 어레이는 복수의 메모리 셀들 및 각각의 상기 메모리 셀과 전기적으로 연결되는 복수의 워드 라인들 및 복수의 비트 라인들을 포함할 수 있다. 예를 들어, 셀 어레이 영역(CAR)에는 후술되는 복수의 채널 구조체(CS)들 및 비트 라인(BL) 등이 형성될 수 있다.
확장 영역(EXT)은 셀 어레이 영역(CAR)의 주변에 배치될 수 있다. 확장 영역(EXT)에는 후술되는 복수의 게이트 전극들(GSL, WL11~WL1n, WL21~WL2n, SSL)이 계단 형태로 적층될 수 있다. 또한, 확장 영역(EXT)에는 각각의 게이트 전극(GSL, WL11~WL1n, WL21~WL2n, SSL)과 접속되는 메모리 셀 콘택들(미도시)이 형성될 수 있다. 예를 들어, 메모리 셀 콘택들은 도 7의 제1 층간 절연막(140) 및 제2 층간 절연막(165)을 관통하여 각각의 게이트 전극(GSL, WL11~WL1n, WL21~WL2n, SSL)과 접속되도록 형성될 수 있다.
몇몇 실시예에서, 기판(100)은 판형 공통 소오스 라인(plate CSL)으로 제공될 수 있다.
제1 몰드 구조체(MS1)는 기판(100) 상에 형성될 수 있다. 제1 몰드 구조체(MS1)는 기판(100) 상에 교대로 적층되는 복수의 제1 게이트 전극들(GSL, WL11~WL1n) 및 복수의 제1 몰드 절연막(110)들을 포함할 수 있다. 예를 들어, 각각의 제1 게이트 전극(GSL, WL11~WL1n) 및 각각의 제1 몰드 절연막(110)은 기판(100)의 상면과 평행한 제1 방향(X) 및 제2 방향(Y)으로 연장되는 층상 구조일 수 있다. 또한, 제1 게이트 전극(GSL, WL11~WL1n) 및 제1 몰드 절연막(110)은 기판(100)의 상면과 교차하는(예를 들어, 수직하는) 제3 방향(Z)을 따라 교대로 적층될 수 있다.
몇몇 실시예에서, 제1 게이트 전극들(GSL, WL11~WL1n)은 기판(100) 상에 차례로 적층되는 그라운드 선택 라인(GSL) 및 복수의 제1 워드 라인들(WL11~WL1n)을 포함할 수 있다.
제2 몰드 구조체(MS2)는 제1 몰드 구조체(MS1) 상에 형성될 수 있다. 제2 몰드 구조체(MS2)는 제1 몰드 구조체(MS1) 상에 교대로 적층되는 복수의 제2 게이트 전극들(WL21~WL2n, SSL) 및 복수의 제2 몰드 절연막(112)들을 포함할 수 있다. 예를 들어, 각각의 제2 게이트 전극(WL21~WL2n, SSL) 및 각각의 제2 몰드 절연막(112)은 제1 방향(X) 및 제2 방향(Y)으로 연장되는 층상 구조일 수 있다. 또한, 제2 게이트 전극(WL21~WL2n, SSL) 및 제2 몰드 절연막(112)은 제3 방향(Z)을 따라 교대로 적층될 수 있다.
몇몇 실시예에서, 복수의 제2 게이트 전극들(WL21~WL2n, SSL)은 제1 몰드 구조체(MS1) 상에 차례로 적층되는 복수의 제2 워드 라인들(WL21~WL2n) 및 스트링 선택 라인(SSL)을 포함할 수 있다.
제1 게이트 전극들(GSL, WL11~WL1n) 및 제2 게이트 전극들(WL21~WL2n, SSL)은 도전 물질을 포함할 수 있다. 예를 들어, 제1 게이트 전극들(GSL, WL11~WL1n) 및 제2 게이트 전극들(WL21~WL2n, SSL)은 텅스텐(W), 코발트(Co), 니켈(Ni) 등의 금속이나 실리콘과 같은 반도체 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
제1 몰드 절연막(110) 및 제2 몰드 절연막(112)은 절연 물질을 포함할 수 있다. 예를 들어, 제1 몰드 절연막(110) 및 제2 몰드 절연막(112)은 실리콘 산화물을 포함할 수 있으나, 이에 제한되는 것은 아니다.
복수의 채널 구조체(CS)들은 제1 몰드 구조체(MS1) 및 제2 몰드 구조체(MS2)를 관통하여, 복수의 게이트 전극들(GSL, WL11~WL1n, WL21~WL2n, SSL)과 교차하는 방향으로 연장될 수 있다. 예를 들어, 각각의 채널 구조체(CS)는 제3 방향(Z)으로 연장되는 필러(pillar) 모양(예를 들어, 원기둥 모양)일 수 있다. 각각의 채널 구조체(CS)는 반도체 패턴(130) 및 정보 저장막(132)을 포함할 수 있다.
반도체 패턴(130)은 제1 몰드 구조체(MS1) 및 제2 몰드 구조체(MS2)를 관통할 수 있다. 예를 들어, 반도체 패턴(130)은 제3 방향(Z)으로 연장될 수 있다. 반도체 패턴(130)은 컵(cup) 형상인 것으로 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 반도체 패턴(130)은 원통 형상, 사각통 형상, 속이 찬 필러 형상 등 다양한 형상을 가질 수도 있다.
반도체 패턴(130)은 예를 들어, 단결정 실리콘, 다결정 실리콘, 유기 반도체물 및 탄소 나노 구조체 등의 반도체 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
정보 저장막(132)은 반도체 패턴(130)과 각각의 게이트 전극(GSL, WL11~WL1n, WL21~WL2n, SSL) 사이에 개재될 수 있다. 예를 들어, 정보 저장막(132)은 반도체 패턴(130)의 측면을 따라 연장될 수 있다.
정보 저장막(132)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 실리콘 산화물보다 유전율이 큰 고유전율 물질 중 적어도 하나를 포함할 수 있다. 상기 고유전율 물질은 예를 들어, 알루미늄 산화물(aluminum oxide), 하프늄 산화물(hafnium oxide), 란타늄 산화물(lanthanum oxide), 탄탈륨 산화물(tantalum oxide), 티타늄 산화물(titanium oxide), 란타늄 하프늄 산화물(lanthanum hafnium oxide), 란타늄 알루미늄 산화물(lanthanum aluminum oxide), 디스프로슘 스칸듐 산화물(dysprosium scandium oxide) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
몇몇 실시예에서, 정보 저장막(132)은 다중막으로 형성될 수 있다. 예를 들어, 도 5에 도시된 것처럼, 정보 저장막(132)은 반도체 패턴(130) 상에 차례로 적층되는 터널 절연막(132a), 전하 저장막(132b) 및 블로킹 절연막(132c)을 포함할 수 있다.
터널 절연막(132a)은 예를 들어, 실리콘 산화물 또는 실리콘 산화물보다 높은 유전율을 갖는 고유전율 물질(예를 들어, 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO2))을 포함할 수 있다. 전하 저장막(132b)은 예를 들어, 실리콘 질화물을 포함할 수 있다. 블로킹 절연막(132c)은 예를 들어, 실리콘 산화물 또는 실리콘 산화물보다 높은 유전율을 갖는 고유전율 물질(예를 들어, 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO2))을 포함할 수 있다.
몇몇 실시예에서, 각각의 채널 구조체(CS)는 제1 충진 패턴(134)을 더 포함할 수 있다. 제1 충진 패턴(134)은 컵 형상인 반도체 패턴(130)의 내부를 채우도록 형성될 수 있다. 예를 들어, 반도체 패턴(130)은 제1 충진 패턴(134)의 측면 및 바닥면을 따라 연장될 수 있다. 제1 충진 패턴(134)은 예를 들어, 실리콘 산화물을 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 각각의 채널 구조체(CS)는 채널 패드(136)를 더 포함할 수 있다. 채널 패드(136)는 반도체 패턴(130)의 상부와 접속되도록 형성될 수 있다. 예를 들어, 채널 패드(136)는 몰드 구조체(MS) 상에 형성되는 제1 층간 절연막(140) 내에 형성될 수 있다. 채널 패드(136)는 예를 들어, 불순물이 도핑된 폴리 실리콘을 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 복수의 채널 구조체(CS)들은 지그재그(zigzag) 형태로 배열될 수 있다. 예를 들어, 도 2에 도시된 것처럼, 복수의 채널 구조체(CS)들은 제1 방향(X) 및 제2 방향(Y) 모두에서 서로 엇갈리게 배열될 수 있다. 지그재그 형태로 배열된 복수의 채널 구조체(CS)들은 비휘발성 메모리 장치의 집적도를 보다 향상시킬 수 있다.
몇몇 실시예에서, 제1 몰드 구조체(MS1)를 관통하는 채널 구조체(CS)의 폭은 기판(100)에 가까워짐에 따라 감소할 수 있다. 또한, 제2 몰드 구조체(MS2)를 관통하는 채널 구조체(CS)의 폭은 기판(100)의 상면에 가까워짐에 따라 감소할 수 있다. 이는, 채널 구조체(CS)를 형성하기 위한 식각 공정의 특성에 기인할 수 있다.
몇몇 실시예에서, 제1 몰드 구조체(MS1) 내의 채널 구조체(CS)의 최상부의 폭은, 제2 몰드 구조체(MS2) 내의 채널 구조체(CS)의 최하부의 폭보다 클 수 있다. 이는, 제1 몰드 구조체(MS1)를 관통하는 식각 공정 및 제2 몰드 구조체(MS2)를 관통하는 식각 공정이 별개로 수행됨에 기인할 수 있다. 그러나, 도시된 것과 달리, 제1 몰드 구조체(MS1)를 관통하는 식각 공정 및 제2 몰드 구조체(MS2)를 관통하는 식각 공정은 동시에 수행될 수도 있음은 물론이다.
복수의 비트 라인(BL)들은 서로 이격되어 나란히 연장될 수 있다. 예를 들어, 각각의 비트 라인(BL)은 제1 방향(X)으로 연장될 수 있다. 몇몇 실시예에서, 복수의 비트 라인(BL)들은 제2 몰드 구조체(MS2) 상에 형성될 수 있다.
각각의 비트 라인(BL)은 복수의 채널 구조체(CS)들과 접속될 수 있다. 예를 들어, 도 4 및 도 6에 도시된 것처럼, 비트 라인(BL)은 비트 라인 콘택(170)을 통해 복수의 채널 구조체(CS)들과 접속될 수 있다. 비트 라인 콘택(170)은 예를 들어, 제2 층간 절연막(165)을 관통하여 비트 라인(BL)과 채널 구조체(CS)를 전기적으로 연결할 수 있다.
제1 몰드 구조체(MS1) 및 제2 몰드 구조체(MS2)는 제2 방향(Y)으로 각각 연장되는 제1 워드 라인 절단 영역(WLC1) 및 제2 워드 라인 절단 영역(WLC2)에 의해 전기적으로 분리될 수 있다. 제1 워드 라인 절단 영역(WLC1) 및 제2 워드 라인 절단 영역(WLC2)은 서로 이격되어 나란히 연장될 수 있다.
제1 워드 라인 절단 영역(WLC1) 및 제2 워드 라인 절단 영역(WLC2)에 의해 분리된 제1 몰드 구조체(MS1) 및 제2 몰드 구조체(MS2)는 제1 내지 제3 블록 영역(BLK1)을 형성할 수 있다. 예를 들어, 도 2에 도시된 것처럼, 제1 워드 라인 절단 영역(WLC1)은 제1 블록 영역(BLK1)과 제2 블록 영역(BLK2)을 정의할 수 있고, 제2 워드 라인 절단 영역(WLC2)은 제1 블록 영역(BLK1)과 제3 블록 영역(BLK3)을 정의할 수 있다.
제1 워드 라인 절단 영역(WLC1) 내에는 제1 워드 라인 트렌치(WT1) 및 제1 절연 필러(IP1)가 형성될 수 있다. 제1 워드 라인 트렌치(WT1)와 제1 절연 필러(IP1)는 제2 방향(Y)을 따라 교대로 배열되어, 제1 블록 영역(BLK1)과 제2 블록 영역(BLK2)을 (전기적으로) 분리할 수 있다. 즉, 제1 절연 필러(IP1)는 제2 방향(Y)을 따라 복수 개로 배열될 수 있다. 몇몇 실시예에서, 제1 워드 라인 트렌치(WT1)와 제1 절연 필러(IP1)는 셀 어레이 영역(CAR) 및 확장 영역(EXT)에 걸쳐 교대로 배열될 수 있다.
제1 워드 라인 트렌치(WT1)는 제2 방향(Y)으로 연장될 수 있다. 제1 워드 라인 트렌치(WT1)는 제1 블록 영역(BLK1)과 제2 블록 영역(BLK2) 사이에 개재되어, 제1 몰드 구조체(MS1)와 제2 몰드 구조체(MS2)를 (물리적 및 전기적으로) 분리할 수 있다.
제1 절연 필러(IP1)는 제1 블록 영역(BLK1)과 제2 블록 영역(BLK2) 사이에 개재되어, 제1 블록 영역(BLK1)과 제2 블록 영역(BLK2)을 (물리적으로) 연결할 수 있다. 제1 절연 필러(IP1)는 절연 물질을 포함할 수 있다. 이에 따라, 제1 절연 필러(IP1)는 제1 블록 영역(BLK1)과 제2 블록 영역(BLK2)을 전기적으로 분리할 수 있다. 제1 절연 필러(IP1)는 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 실리콘 산화물보다 유전율이 작은 저유전율 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
도 4 및 도 8에 도시된 것처럼, 제1 절연 필러(IP1)는 복수의 게이트 전극들(GSL, WL11~WL1n, WL21~WL2n, SSL)뿐만 아니라 복수의 제1 몰드 절연막(110)들 및 복수의 제2 몰드 절연막(112)들과 교차하도록 연장될 수 있다. 예를 들어, 제1 절연 필러(IP1)는 제3 방향(Z)으로 연장되는 필러(pillar) 형상을 가질 수 있다.
몇몇 실시예에서, 제1 절연 필러(IP1)의 폭은 기판(100)에 가까워짐에 따라 감소할 수 있다. 이는, 제1 절연 필러(IP1)를 형성하기 위한 식각 공정의 특성에 기인할 수 있다.
제1 절연 필러(IP1)는 평면적 관점에서 제1 몰드 구조체(MS1)(또는 제2 몰드 구조체(MS2))와 경계면을 이룰 수 있다. 예를 들어, 도 3에 도시된 것처럼, 제1 절연 필러(IP1)는 제1 몰드 구조체(MS1)(또는 제2 몰드 구조체(MS2))와 경계면을 이루는 제1 측면(IPS1)을 포함할 수 있다.
제1 절연 필러(IP1)의 제1 측면(IPS1)은 복수의 게이트 전극들(GSL, WL11~WL1n, WL21~WL2n, SSL)뿐만 아니라 복수의 제1 몰드 절연막(110)들 및 복수의 제2 몰드 절연막(112)들과도 경계면을 이룰 수 있다. 예를 들어, 제1 절연 필러(IP1)의 제1 측면(IPS1)은 스트링 선택 라인(SSL) 및 제2 몰드 절연막(112)과 경계면을 이룰 수 있다.
몇몇 실시예에서, 제1 절연 필러(IP1)는 제1 몰드 절연막(110)(또는 제2 몰드 절연막(112))과 서로 다른 절연 물질을 포함할 수 있다. 예를 들어, 제1 몰드 절연막(110)은 제1 산화물을 포함할 수 있고, 제1 절연 필러(IP1)는 상기 제1 산화물과 다른 제2 산화물을 포함할 수 있다. 이에 따라, 제1 절연 필러(IP1)는 제1 몰드 절연막(110)과 경계면을 이룰 수 있다.
몇몇 실시예에서, 제1 절연 필러(IP1)의 제1 측면(IPS1)은 제1 몰드 구조체(MS1)(또는 제2 몰드 구조체(MS2))를 향해 볼록할 수 있다. 이는, 제1 절연 필러(IP1)를 형성하기 위한 식각 공정의 특성에 기인할 수 있다.
몇몇 실시예에서, 제1 절연 필러(IP1)의 제1 방향(X)으로의 폭(W12)은 제1 워드 라인 트렌치(WT1)의 폭(W11)보다 클 수 있다. 그러나, 이는 예시적인 것일 뿐이고, 제1 절연 필러(IP1)의 제1 방향(X)으로의 폭(W12)은 제1 워드 라인 트렌치(WT1)의 폭(W11)과 같거나 그보다 작을 수도 있다.
제1 절연 필러(IP1)는 평면적 관점에서 제1 워드 라인 트렌치(WT1)와 경계면을 이룰 수 있다. 예를 들어, 도 3에 도시된 것처럼, 제1 절연 필러(IP1)는 제1 워드 라인 트렌치(WT1)와 경계면을 이루는 제2 측면(IPS2)을 포함할 수 있다. 즉, 제1 워드 라인 트렌치(WT1)는 제1 절연 필러(IP1)의 제2 측면(IPS2)을 노출시킬 수 있다.
몇몇 실시예에서, 제1 절연 필러(IP1)의 제2 측면(IPS2)은 제1 워드 라인 트렌치(WT1)를 향해 오목할 수 있다. 이는, 제1 워드 라인 트렌치(WT1)를 형성하기 위한 식각 공정의 특성에 기인할 수 있다.
몇몇 실시예에서, 제1 절연 필러(IP1)의 제2 방향(Y)으로의 최대 폭(W22)은, 인접하는 제1 워드 라인 트렌치(WT1)들 사이의 최단 거리(W21)보다 클 수 있다. 예를 들어, 제1 절연 필러(IP1)의 적어도 일부는 제1 워드 라인 트렌치(WT1)의 적어도 일부와 제1 방향(X)에서 중첩될 수 있다.
제2 워드 라인 절단 영역(WLC2) 내에는 제2 워드 라인 트렌치(WT2) 및 제2 절연 필러(IP2)가 형성될 수 있다. 제2 워드 라인 트렌치(WT2)와 제2 절연 필러(IP2)는 제2 방향(Y)을 따라 교대로 배열되어, 제1 블록 영역(BLK1)과 제3 블록 영역(BLK3)을 (전기적으로) 분리할 수 있다. 즉, 제2 절연 필러(IP2)는 제2 방향(Y)을 따라 복수 개로 배열될 수 있다. 몇몇 실시예에서, 제2 워드 라인 트렌치(WT2)와 제2 절연 필러(IP2)는 셀 어레이 영역(CAR) 및 확장 영역(EXT)에 걸쳐 교대로 배열될 수 있다.
제2 워드 라인 트렌치(WT2)는 상술한 제1 워드 라인 트렌치(WT1)와 유사하고, 제2 절연 필러(IP2)는 상술한 제1 절연 필러(IP1)와 유사하므로, 이하에서 자세한 설명은 생략한다.
도 2 및 도 8에서, 제1 절연 필러(IP1)와 제2 절연 필러(IP2)는 제1 방향(X)을 따라 일렬로 배열되는 것으로 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 도시된 것과 달리, 제1 절연 필러(IP1)와 제2 절연 필러(IP2)는 제1 방향(X)에서 서로 엇갈리게 배열될 수도 있음은 물론이다.
몇몇 실시예에서, 제1 절연 필러(IP1) 및 제2 절연 필러(IP2) 아래의 기판(100) 내에 불순물 영역(105)이 형성될 수 있다. 불순물 영역(105)은 제2 방향(Y)으로 연장되어, 몇몇 실시예에 따른 비휘발성 메모리 장치의 공통 소오스 라인(예를 들어, 도 1의 CSL)으로 제공될 수 있다.
몇몇 실시예에서, 제1 블록 영역(BLK1)은 제2 방향(Y)으로 각각 연장되는 제1 블록 절단 영역(BC1) 및 제2 블록 절단 영역(BC2)에 의해 분리될 수 있다. 제1 블록 절단 영역(BC1) 및 제2 블록 절단 영역(BC2)은 서로 이격되어 나란히 연장될 수 있다. 제1 블록 영역(BLK1)은 2개의 블록 절단 영역(BC1, BC2)에 의해 분리되는 것만이 도시되었으나, 이는 예시적인 것일 뿐이며, 3개 이상의 블록 절단 영역이 제1 블록 영역(BLK1)을 분리할 수도 있음은 물론이다.
제1 블록 절단 영역(BC1) 및 제2 블록 절단 영역(BC2)에 의해 분리된 제1 블록 영역(BLK1)은 제1 내지 제3 스택(S11, S12, S13)을 형성할 수 있다. 예를 들어, 도 2에 도시된 것처럼, 제1 블록 절단 영역(BC1)은 서로 이격되는 제1 스택(S11)과 제2 스택(S12)을 정의할 수 있고, 제2 블록 절단 영역(BC2)은 서로 이격되는 제2 스택(S12)과 제3 스택(S13)을 정의할 수 있다.
제1 블록 절단 영역(BC1) 내에는 제1 블록 트렌치(BT1) 및 제1 스택 연결부(CP1)가 형성될 수 있다. 제1 블록 트렌치(BT1)와 제1 스택 연결부(CP1)는 제2 방향(Y)을 따라 교대로 배열되어, 제1 스택(S11)과 제2 스택(S12)을 이격시킬 수 있다. 즉, 제1 스택 연결부(CP1)는 제2 방향(Y)을 따라 복수 개로 배열될 수 있다. 몇몇 실시예에서, 제1 블록 트렌치(BT1) 및 제1 스택 연결부(CP1)는 셀 어레이 영역(CAR) 및 확장 영역(EXT)에 걸쳐 교대로 배열될 수 있다.
제1 블록 트렌치(BT1)는 제2 방향(Y)으로 연장될 수 있다. 제1 블록 트렌치(BT1)는 제1 스택(S11)과 제2 스택(S12) 사이에 개재되어, 제1 스택(S11)과 제2 스택(S12)을 (물리적 및 전기적으로) 분리할 수 있다.
제1 스택 연결부(CP1)는 제1 스택(S11)과 제2 스택(S12) 사이에 개재되어, 제1 스택(S11)과 제2 스택(S12)을 (물리적으로) 연결할 수 있다. 제1 스택(S11), 제2 스택(S12) 및 제1 스택 연결부(CP1)는 일체로 제1 몰드 구조체(MS1) 및 제2 몰드 구조체(MS2)를 구성할 수 있다. 예를 들어, 제1 스택(S11), 제2 스택(S12) 및 제1 스택 연결부(CP1)는 각각 복수의 제1 게이트 전극들(GSL, WL11~WL1n), 복수의 제1 몰드 절연막(110)들, 복수의 제2 게이트 전극들(WL21~WL2n, SSL) 및 복수의 제2 몰드 절연막(112)들을 포함할 수 있다.
몇몇 실시예에서, 제1 절연 필러(IP1)와 제1 스택 연결부(CP1)는 제1 방향(X)을 따라 일렬로 배열될 수 있다. 예를 들어, 제1 절연 필러(IP1)와 제1 스택 연결부(CP1)는 제1 방향(X)에서 중첩되도록 배열될 수 있다.
제2 블록 절단 영역(BC2) 내에는 제2 블록 트렌치(BT2) 및 제2 스택 연결부(CP2)가 형성될 수 있다. 제2 블록 트렌치(BT2)와 제2 스택 연결부(CP2)는 제2 방향(Y)을 따라 교대로 배열되어, 제2 스택(S12)과 제3 스택(S13)을 이격시킬 수 있다. 즉, 제2 스택 연결부(CP2)는 제2 방향(Y)을 따라 복수 개로 배열될 수 있다. 몇몇 실시예에서, 제2 블록 트렌치(BT2) 및 제2 스택 연결부(CP2)는 셀 어레이 영역(CAR) 및 확장 영역(EXT)에 걸쳐 교대로 배열될 수 있다.
제2 블록 트렌치(BT2)는 상술한 제1 블록 트렌치(BT1)와 유사하고, 제2 스택 연결부(CP2)는 상술한 제1 스택 연결부(CP1)와 유사하므로, 이하에서 자세한 설명은 생략한다.
도 2 및 도 8에서, 제1 스택 연결부(CP1)와 제2 스택 연결부(CP2)는 제1 방향(X)을 따라 일렬로 배열되는 것으로 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 도시된 것과 달리, 제1 스택 연결부(CP1)와 제2 스택 연결부(CP2)는 제1 방향(X)에서 서로 엇갈리게 배열될 수도 있음은 물론이다.
몇몇 실시예에서, 제2 몰드 구조체(MS2) 내에 제1 절단 라인(CL1) 및 제2 절단 라인(CL2)이 형성될 수 있다. 제1 절단 라인(CL1) 및 제2 절단 라인(CL2)은 스트링 선택 라인(SSL)을 절단할 수 있다. 예를 들어, 도 4 및 도 8에 도시된 것처럼, 제1 절단 라인(CL1) 및 제2 절단 라인(CL2)은 각각 제2 방향(Y)으로 연장되어 스트링 선택 라인(SSL)을 절단할 수 있다. 제1 절단 라인(CL1) 및 제2 절단 라인(CL2)은 서로 이격되어 나란히 연장될 수 있다.
몇몇 실시예에서, 제1 절단 라인(CL1)은 제1 스택 연결부(CP1) 내에 형성될 수 있고, 제2 절단 라인(CL2)은 제2 스택 연결부(CP2) 내에 형성될 수 있다. 이에 따라, 제1 스택(S11) 내의 채널 구조체(CS)와 제2 스택(S12) 내의 채널 구조체(CS)는, 제1 절단 라인(CL1)에 의해 절단된 스트링 선택 라인(SSL)을 통해 별개로 선택되어 제어될 수 있다. 마찬가지로, 제2 스택(S12) 내의 채널 구조체(CS)와 제3 스택(S13) 내의 채널 구조체(CS)는, 제2 절단 라인(CL2)에 의해 절단된 스트링 선택 라인(SSL)을 통해 별개로 선택되어 제어될 수 있다.
제1 절단 라인(CL1) 및 제2 절단 라인(CL2)은 제1 스택 연결부(CP1) 및 제2 스택 연결부(CP2) 내에 형성되는 것만이 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 제1 절단 라인(CL1) 및 제2 절단 라인(CL2)은 제1 내지 제3 스택(S11, S12, S13) 내에 형성되어 스트링 선택 라인(SSL)을 절단할 수 있음은 물론이다.
몇몇 실시예에서, 제1 몰드 구조체(MS1) 및 제2 몰드 구조체(MS2) 내에 필링 절연막(150)이 형성될 수 있다. 도 6에 도시된 것처럼, 필링 절연막(150)은 제1 워드 라인 트렌치(WT1), 제2 워드 라인 트렌치(WT2), 제1 블록 트렌치(BT1) 및 제2 블록 트렌치(BT2)를 채울 수 있다.
필링 절연막(150)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 실리콘 산화물보다 유전율이 작은 저유전율 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 필링 절연막(150)은 제1 절연 필러(IP1) 및 제2 절연 필러(IP2)와 다른 절연 물질을 포함할 수 있다. 예를 들어, 제1 절연 필러(IP1) 및 제2 절연 필러(IP2)는 제2 산화물을 포함할 수 있고, 필링 절연막(150)은 상기 제2 산화물과 다른 제3 산화물을 포함할 수 있다. 이에 따라, 제1 절연 필러(IP1) 및 제2 절연 필러(IP2)는 필링 절연막(150)과 경계면을 이룰 수 있다.
비휘발성 메모리 장치가 고집적화됨에 따라, 워드 라인 트렌치에 의해 전기적으로 절단된 블록 영역(예를 들어, 상술한 제1 블록 영역(BLK1)) 내에 점점 많은 수의 채널 구조체들이 배치되게 되었다. 또한, 블록 영역 내의 많은 수의 채널 구조체들을 개별적으로 제어하기 위해, 블록 영역은 다시 블록 트렌치에 의해 절단되어 복수의 스택들(예를 들어, 상술한 제1 내지 제3 스택(S11, S12, S13))을 형성할 수 있다.
한편, 비휘발성 메모리 장치의 종횡비(AR; aspect ratio)가 증가함에 따라, 각각의 스택들이 부러지거나 일 방향으로 기울어지는 등의 리닝(leaning) 현상이 발생할 수 있다. 이를 방지하기 위해, 블록 영역을 'H'자 형상으로 패터닝함으로써 스택들 사이를 지지하는 스택 연결부(예를 들어, 상술한 제1 및 제2 스택 연결부(CP1, CP2))가 형성될 수 있다.
그러나, 이러한 스택 연결부는, 스택 연결부가 형성되는 블록 절단 영역(예를 들어, 상술한 제1 및 제2 블록 절단 영역(BC1, BC2))과 스택 연결부가 형성되지 않는 워드 라인 절단 영역(예를 들어, 상술한 제1 및 제2 워드 라인 절단 영역(WLC1, WLC2)) 간의 산포 불량을 야기하여 제품 신뢰성을 저하시키는 원인이 된다. 예를 들어, 블록 영역을 'H'자 형상으로 패터닝하는 과정에서, 에천트(etchant)는 스택 연결부의 존재로 인해 블록 트렌치와 워드 라인 트렌치에 균일하게 주입되지 않을 수 있다.
이와 대조적으로, 몇몇 실시예에 따른 비휘발성 메모리 장치에서는, 제1 및 제2 워드 라인 절단 영역(WLC1, WLC2) 내에 제1 및 제2 절연 필러(IP1, IP2)가 형성될 수 있다. 제1 및 제2 절연 필러(IP1, IP2)는 제1 및 제2 스택 연결부(CP1, CP2)와 유사한 형상으로 제1 내지 제3 블록 영역(BLK1, BLK2, BLK3) 사이에 개재될 수 있으므로, 제1 및 제2 블록 절단 영역(BC1, BC2)과 제1 및 제2 워드 라인 절단 영역(WLC1, WLC2) 간의 산포 불량을 해소할 수 있다. 또한, 제1 및 제2 절연 필러(IP1, IP2)는 제1 내지 제3 블록 영역(BLK1, BLK2, BLK3)을 지지함으로써 제1 내지 제3 블록 영역(BLK1, BLK2, BLK3)의 리닝 현상을 방지할 수 있다. 이에 따라, 제품 신뢰성이 향상된 비휘발성 메모리 장치가 제공될 수 있다.
도 9는 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 단면도이다. 설명의 편의를 위해, 도 1 내지 도 8을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 9를 참조하면, 몇몇 실시예에 따른 비휘발성 메모리 장치에서, 제1 절연 필러(IP1)의 측면 및 제2 절연 필러(IP2)의 측면은 요철(凹凸)을 가진다.
예를 들어, 제1 절연 필러(IP1)는 필러부(IPP1) 및 복수의 돌출부(IPP2)들을 포함할 수 있다. 필러부(IPP1)는 제3 방향(Z)으로 연장되어 제1 몰드 구조체(MS1) 및 제2 몰드 구조체(MS2)를 관통할 수 있다. 이 때, 복수의 돌출부(IPP2)들은 필러부(IPP1)의 측면으로부터 돌출될 수 있다. 이는, 제1 절연 필러(IP1)를 형성하기 위한 식각 공정의 특성에 기인할 수 있다.
몇몇 실시예에서, 돌출부(IPP2)는 각각의 게이트 전극(GSL, WL11~WL1n, WL21~WL2n, SSL)을 향해 돌출될 수 있다. 이러한 경우에, 각각의 게이트 전극(GSL, WL11~WL1n, WL21~WL2n, SSL)을 전기적으로 분리하는 제1 절연 필러(IP1)의 부분의 폭이 넓어질 수 있으므로, 제품 신뢰성이 보다 향상된 비휘발성 메모리 장치가 제공될 수 있다.
도 10은 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 단면도이다. 설명의 편의를 위해, 도 1 내지 도 8을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 10을 참조하면, 몇몇 실시예에 따른 비휘발성 메모리 장치에서, 제1 몰드 구조체(MS1) 내의 제1 및 제2 절연 필러(IP1, IP2)의 최상부의 폭은, 제2 몰드 구조체(MS2) 내의 제1 및 제2 절연 필러(IP1, IP2)의 최하부의 폭보다 크다.
예를 들어, 제1 절연 필러(IP1)는 하부 필러(IPL) 및 하부 필러(IPL) 상의 상부 필러(IPU)를 포함할 수 있다. 하부 필러(IPL)는 제3 방향(Z)으로 연장되어 제1 몰드 구조체(MS1)를 관통할 수 있고, 상부 필러(IPU)는 제3 방향(Z)으로 연장되어 제2 몰드 구조체(MS2)를 관통할 수 있다. 이 때, 하부 필러(IPL)의 최상부의 폭은 상부 필러(IPU)의 최하부의 폭보다 클 수 있다. 이는, 제1 몰드 구조체(MS1)를 관통하는 식각 공정 및 제2 몰드 구조체(MS2)를 관통하는 식각 공정이 별개로 수행됨에 기인할 수 있다.
도 11은 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 단면도이다. 도 12는 도 11의 비휘발성 메모리 장치를 설명하기 위한 개략적인 부분 분해 사시도이다. 설명의 편의를 위해, 도 1 내지 도 8을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 11 및 도 12를 참조하면, 몇몇 실시예에 따른 비휘발성 메모리 장치에서, 제1 및 제2 절연 필러(IP1, IP2)는 제1 몰드 구조체(MS1)와 교차하지 않는다.
예를 들어, 제1 절연 필러(IP1)는 제2 몰드 구조체(MS2)의 제1 블록 영역(BLK1)과 제2 몰드 구조체(MS2)의 제2 블록 영역(BLK2)을 연결하고, 제1 몰드 구조체(MS1)의 제1 블록 영역(BLK1)과 제1 몰드 구조체(MS1)의 제2 블록 영역(BLK2)을 연결하지 않을 수 있다.
몇몇 실시예에서, 제2 방향(Y)으로 연장되어 제1 몰드 구조체(MS1)의 제1 블록 영역(BLK1)과 제1 몰드 구조체(MS1)의 제2 블록 영역(BLK2)을 분리하는 제3 워드 라인 트렌치(WT3)가 형성될 수 있다. 또한, 제2 방향(Y)으로 연장되어 제1 몰드 구조체(MS1)의 제1 블록 영역(BLK1)과 제1 몰드 구조체(MS1)의 제3 블록 영역(BLK3)을 분리하는 제4 워드 라인 트렌치(WT4)가 형성될 수 있다.
몇몇 실시예에서, 제3 워드 라인 트렌치(WT3) 및 제4 워드 라인 트렌치(WT4)는 제2 방향(Y)으로 길게 연장되어 제1 몰드 구조체(MS1)를 완전히 절단할 수 있다. 도 11에 도시된 것처럼, 필링 절연막(150)은 제3 워드 라인 트렌치(WT3) 및 제4 워드 라인 트렌치(WT4)를 채울 수 있다. 이러한 경우에, 제1 절연 필러(IP1) 및 제2 절연 필러(IP2)는 필링 절연막(150)의 상면 상에 형성될 수 있다.
몇몇 실시예에서, 제1 몰드 구조체(MS1)의 제1 블록 영역(BLK1)은 제2 방향(Y)으로 각각 연장되는 제3 블록 트렌치(BT3) 및 제4 블록 트렌치(BT4)에 의해 분리될 수 있다. 제3 블록 트렌치(BT3) 및 제4 블록 트렌치(BT4)는 서로 이격되어 나란히 연장될 수 있다.
제3 블록 트렌치(BT3) 및 제4 블록 트렌치(BT4)에 의해 분리된 제1 몰드 구조체(MS1)의 제1 블록 영역(BLK1)은 제4 내지 제6 스택(S21, S22, S23)을 형성할 수 있다. 예를 들어, 도 12에 도시된 것처럼, 제3 블록 트렌치(BT3)는 서로 이격되는 제4 스택(S21)과 제5 스택(S22)을 정의할 수 있고, 제4 블록 트렌치(BT4)는 서로 이격되는 제5 스택(S22)과 제6 스택(S23)을 정의할 수 있다.
몇몇 실시예에서, 제3 블록 트렌치(BT3) 및 제4 블록 트렌치(BT4)는 제2 방향(Y)으로 길게 연장되어 제1 몰드 구조체(MS1)의 제1 블록 영역(BLK1)을 완전히 절단할 수 있다. 도 11에 도시된 것처럼, 필링 절연막(150)은 제3 블록 트렌치(BT3) 및 제4 블록 트렌치(BT4)를 채울 수 있다. 이러한 경우에, 제2 몰드 구조체(MS2) 내의 제1 스택 연결부(CP1) 및 제2 스택 연결부(CP2)는 필링 절연막(150)의 상면 상에 형성될 수 있다.
도 13은 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 단면도이다. 도 14는 도 13의 R3을 확대한 확대도이다. 설명의 편의를 위해, 도 1 내지 도 8을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 13 및 도 14를 참조하면, 몇몇 실시예에 따른 비휘발성 메모리 장치는 베이스 기판(10), 주변 회로 구조체(PS) 및 소오스 구조체(200)를 더 포함한다.
주변 회로 구조체(PS)는 베이스 기판(10) 상에 형성될 수 있다. 주변 회로 구조체(PS)는 각각의 메모리 셀의 동작을 제어하는 주변 회로를 구성할 수 있다. 예를 들어, 주변 회로 구조체(PS)는 로우 디코더(row decoder), 칼럼 디코더(column decoder), 페이지 버퍼(page buffer) 및 제어 회로 등을 포함할 수 있다. 예를 들어, 주변 회로 구조체(PS)는 주변 회로 소자(PT) 및 배선 구조체(PW)를 포함할 수 있다. 몇몇 실시예에서, 주변 회로 소자(PT)는 트랜지스터(transistor)를 포함할 수 있다.
몇몇 실시예에서, 주변 회로 소자(PT)는 고전압 트랜지스터일 수 있다. 주변 회로 소자(PT)는 트랜지스터인 것만을 설명하였으나, 이는 예시적인 것일 뿐이고 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 주변 회로 소자(PT)는 트랜지스터 등의 다양한 능동 소자(active element)뿐만 아니라, 커패시터(capacitor), 레지스터(resistor), 인덕터(inductor) 등의 다양한 수동 소자(passive element)를 포함할 수도 있다.
몇몇 실시예에서, 베이스 기판(10) 상에 제3 층간 절연막(20)이 형성될 수 있다. 제3 층간 절연막(20)은 베이스 기판(10) 상의 주변 회로 소자(PT)를 덮도록 형성될 수 있다.
배선 구조체(PW)는 주변 회로 배선(22)들 및 주변 회로 콘택(24)들을 포함할 수 있다. 주변 회로 배선(22)들 및 주변 회로 콘택(24)들은 예를 들어, 제3 층간 절연막(20) 내에 형성될 수 있다. 주변 회로 배선(22)들은 주변 회로 콘택(24)들을 통해 주변 회로 소자(PT)와 연결될 수 있다.
몇몇 실시예에서, 기판(100)은 주변 회로 구조체(PS)를 포함하는 제3 층간 절연막(20) 상에 형성될 수 있다.
소오스 구조체(200)는 기판(100) 상에 형성될 수 있다. 몇몇 실시예에서, 소오스 구조체(200)는 기판(100)과 제1 몰드 구조체(MS1) 사이에 개재될 수 있다. 소오스 구조체(200)는 도전 물질을 포함할 수 있다. 예를 들어, 소오스 구조체(200)는 불순물이 도핑된 폴리 실리콘 또는 금속을 포함할 수 있다.
몇몇 실시예에서, 채널 구조체(CS)는 소오스 구조체(200)를 관통하여 기판(100)과 접속될 수 있다. 예를 들어, 채널 구조체(CS)의 하부는 기판(100)의 상부 내에 매립되도록 형성될 수 있다.
몇몇 실시예에서, 소오스 구조체(200)는 채널 구조체(CS)의 반도체 패턴(130)과 접속될 수 있다. 예를 들어, 소오스 구조체(200)는 정보 저장막(132)을 관통하여 반도체 패턴(130)과 접속되도록 형성될 수 있다.
몇몇 실시예에서, 반도체 패턴(130)에 인접하는 소오스 구조체(200)의 일부는 정보 저장막(132)을 향해 돌출된 형태를 가질 수 있다. 예를 들어, 반도체 패턴(130)에 인접하는 영역에서, 소오스 구조체(200)가 제3 방향(Z)으로 연장되는 길이는 더 길어질 수 있다. 이는, 소오스 구조체(200)를 형성하기 위해 정보 저장막(132)의 일부를 제거하는 식각 공정의 특성에 기인할 수 있다.
도 15는 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 개략적인 부분 분해 사시도이다. 설명의 편의를 위해, 도 1 내지 도 8을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 15를 참조하면, 몇몇 실시예에 따른 비휘발성 메모리 장치에서, 제1 스택 연결부(CP1)와 제2 스택 연결부(CP2)는 지그재그(zigzag) 형태로 배열된다.
예를 들어, 제1 스택 연결부(CP1)와 제2 스택 연결부(CP2)는 제1 방향(X)에서 서로 엇갈리게 배열될 수 있다.
몇몇 실시예에서, 제1 절연 필러(IP1)와 제1 스택 연결부(CP1)는 지그재그 형태로 배열될 수 있다. 예를 들어, 제1 절연 필러(IP1)와 제1 스택 연결부(CP1)는 제1 방향(X)에서 엇갈리게 배열될 수 있다.
몇몇 실시예에서, 제1 워드 라인 트렌치(WT1)가 제2 방향(Y)으로 연장되는 제1 길이(L11)는 제1 블록 트렌치(BT1)가 제2 방향(Y)으로 연장되는 제2 길이(L21)와 다를 수 있다. 제1 길이(L11)는 제2 길이(L21)보다 큰 것만이 도시되었으나, 이는 예시적인 것일 뿐이고, 제1 길이(L11)는 제2 길이(L21)보다 작을 수도 있음은 물론이다.
제1 길이(L11)는 제2 워드 라인 트렌치(WT2)가 제2 방향(Y)으로 연장되는 제3 길이(L12)와 동일한 것만이 도시되었으나, 이는 예시적인 것일 뿐이고, 제1 길이(L11)와 제3 길이(L12)는 다를 수도 있음은 물론이다. 또한, 제2 길이(L21)는 제2 블록 트렌치(BT2)가 제2 방향(Y)으로 연장되는 제4 길이(L22)와 동일한 것만이 도시되었으나, 이는 예시적인 것일 뿐이고, 제2 길이(L21)와 제4 길이(L22)는 다를 수도 있음은 물론이다.
도 16은 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 레이아웃도이다. 도 17은 도 16의 R4를 확대한 확대도이다. 도 18은 도 16의 D-D를 따라서 절단한 단면도이다. 도 19는 도 16 내지 도 18의 비휘발성 메모리 장치를 설명하기 위한 개략적인 부분 분해 사시도이다. 설명의 편의를 위해, 도 1 내지 도 8을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 16 내지 도 19를 참조하면, 몇몇 실시예에 따른 비휘발성 메모리 장치에서, 제1 및 제2 절연 필러(IP1, IP2)는 평면적 관점에서 제2 방향(Y)을 따라 일직선으로 연장된다.
예를 들어, 도 17에 도시된 것처럼, 제1 절연 필러(IP1)의 제1 측면(IPS1)은 제2 방향(Y)을 따라 일직선으로 연장될 수 있다. 몇몇 실시예에서, 제1 절연 필러(IP1)의 제1 방향(X)으로의 폭(W13)은 제1 워드 라인 트렌치(WT1)의 폭(W11)보다 작을 수 있다.
제1 및 제2 절연 필러(IP1, IP2)의 제1 방향(X)으로의 폭은 제1 및 제2 절단 라인(CL1, CL2)의 제1 방향(X)으로의 폭과 동일한 것만이 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 제1 절연 필러(IP1)의 제1 방향(X)으로의 폭(W13)은 제1 절단 라인(CL1)의 폭보다 크거나 작을 수 있다.
이하에서, 도 1 내지 도 31을 참조하여, 몇몇 실시예에 따른 비휘발성 메모리 장치의 제조 방법을 설명한다. 참고적으로, 도 20 내지 도 31은 몇몇 실시예에 따른 비휘발성 메모리 장치의 제조 방법을 설명하기 위한 개략적인 부분 분해 사시도이다.
도 20 내지 도 26은 몇몇 실시예에 따른 비휘발성 메모리 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 설명의 편의를 위해, 도 1 내지 도 8을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 20을 참조하면, 복수의 제1 희생막(210)들 및 복수의 제1 몰드 절연막(110)들을 포함하는 제1 몰드 구조체(MS1)를 형성한다.
제1 희생막(210) 및 제1 몰드 절연막(110)은 제3 방향(Z)을 따라 교대로 적층될 수 있다. 제1 희생막(210)은 제1 몰드 절연막(110)과 식각 선택비를 갖는 물질을 포함할 수 있다. 예를 들어, 제1 몰드 절연막(110)이 실리콘 산화물을 포함하는 경우에, 제1 희생막(210)은 실리콘 질화물을 포함할 수 있다.
도 21을 참조하면, 제1 몰드 구조체(MS1)를 관통하는 복수의 희생 채널(220)들을 형성한다.
예를 들어, 제1 몰드 구조체(MS1)를 관통하여 제3 방향(Z)으로 연장되는 복수의 제1 관통홀들이 형성될 수 있다. 이어서, 각각의 상기 제1 관통홀을 채우는 복수의 희생 채널(220)들이 형성될 수 있다. 희생 채널(220)은 제1 희생막(210) 및 제1 몰드 절연막(110)과 식각 선택비를 갖는 물질을 포함할 수 있다. 예를 들어, 희생 채널(220)은 폴리 실리콘을 포함할 수 있다.
도 22를 참조하면, 제1 몰드 구조체(MS1) 상에, 복수의 제2 희생막(212)들 및 복수의 제2 몰드 절연막(112)들을 포함하는 제2 몰드 구조체(MS2)를 형성한다.
제2 희생막(212) 및 제2 몰드 절연막(112)은 제3 방향(Z)을 따라 교대로 적층될 수 있다. 제2 희생막(212)은 제2 몰드 절연막(112)과 식각 선택비를 갖는 물질을 포함할 수 있다. 예를 들어, 제2 몰드 절연막(112)이 실리콘 산화물을 포함하는 경우에, 제2 희생막(212)은 실리콘 질화물을 포함할 수 있다.
몇몇 실시예에서, 제2 희생막(212)은 제1 희생막(210)과 동일한 물질을 포함할 수 있고, 제2 몰드 절연막(112)은 제1 몰드 절연막(110)과 동일한 물질을 포함할 수 있다.
몇몇 실시예에서, 제2 몰드 구조체(MS2) 내에 제1 절단 라인(CL1) 및 제2 절단 라인(CL2)이 더 형성될 수 있다. 제1 절단 라인(CL1) 및 제2 절단 라인(CL2)은 서로 이격되어, 복수의 제2 희생막(212)들 중 적어도 일부의 제2 희생막(212)을 절단할 수 있다. 예를 들어, 제1 절단 라인(CL1) 및 제2 절단 라인(CL2)은 각각 제2 방향(Y)으로 연장되어 최상부의 제2 희생막(212)을 절단할 수 있다.
도 23을 참조하면, 제1 몰드 구조체(MS1) 및 제2 몰드 구조체(MS2)를 관통하는 복수의 채널 구조체(CS)들을 형성한다.
예를 들어, 제1 몰드 구조체(MS1) 및 제2 몰드 구조체(MS2)를 관통하여 제3 방향(Z)으로 연장되는 복수의 제2 관통홀들이 형성될 수 있다. 상기 제2 관통홀들은 희생 채널(도 21의 220)들을 노출시키도록 형성될 수 있다. 이어서, 상기 제2 관통홀들에 의해 노출된 희생 채널(220)이 제거될 수 있고, 상기 제1 관통홀들 및 상기 제2 관통홀들을 채우는 복수의 채널 구조체(CS)들이 형성될 수 있다.
상기 제1 관통홀 및 상기 제2 관통홀은 별개로 형성되는 것만이 설명되었으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 몇몇 실시예에서, 희생 채널(220)을 형성하는 단계는 생략될 수도 있고, 제1 몰드 구조체(MS1) 및 제2 몰드 구조체(MS2)를 동시에 관통하는 관통홀들이 형성될 수도 있음은 물론이다.
도 24를 참조하면, 제1 몰드 구조체(MS1) 및 제2 몰드 구조체(MS2)를 관통하는 제1 절연 필러(IP1) 및 제2 절연 필러(IP2)를 형성한다.
예를 들어, 제1 몰드 구조체(MS1) 및 제2 몰드 구조체(MS2)를 관통하여 제3 방향(Z)으로 연장되는 복수의 제3 관통홀들이 형성될 수 있다. 이어서, 상기 제3 관통홀들을 채우는 제1 절연 필러(IP1) 및 제2 절연 필러(IP2)가 형성될 수 있다.
이에 따라, 제1 절연 필러(IP1) 및 제2 절연 필러(IP2)는 제1 몰드 구조체(MS1)(또는 제2 몰드 구조체(MS2))와 경계면을 이룰 수 있다. 예를 들어, 제1 절연 필러(IP1)는 제1 몰드 구조체(MS1)(또는 제2 몰드 구조체(MS2))와 경계면을 이루는 제1 측면(도 3의 IPS1)을 포함할 수 있다.
몇몇 실시예에서, 제1 절연 필러(IP1) 및 제2 절연 필러(IP2)는 각각 제2 방향(Y)을 따라 복수 개로 배열되도록 형성될 수 있다.
도 25를 참조하면, 제1 몰드 구조체(MS1) 및 제2 몰드 구조체(MS2)를 절단하는 제1 워드 라인 트렌치(WT1) 및 제2 워드 라인 트렌치(WT2)를 형성한다.
제1 워드 라인 트렌치(WT1)는 제2 방향(Y)으로 연장되어 제1 블록 영역(BLK1)과 제2 블록 영역(BLK2)을 분리할 수 있다. 제1 워드 라인 트렌치(WT1)는 제1 절연 필러(IP1)의 측면을 노출시키도록 형성될 수 있다. 이에 따라, 제1 워드 라인 트렌치(WT1)와 제1 절연 필러(IP1)는 제2 방향(Y)을 따라 교대로 배열되어, 제1 블록 영역(BLK1)과 제2 블록 영역(BLK2)을 (전기적으로) 분리할 수 있다.
제2 워드 라인 트렌치(WT2)는 제2 방향(Y)으로 연장되어 제1 블록 영역(BLK1)과 제3 블록 영역(BLK3)을 분리할 수 있다. 제2 워드 라인 트렌치(WT2)는 제2 절연 필러(IP2)의 측면을 노출시키도록 형성될 수 있다. 이에 따라, 제2 워드 라인 트렌치(WT2)와 제2 절연 필러(IP2)는 제2 방향(Y)을 따라 교대로 배열되어, 제1 블록 영역(BLK1)과 제3 블록 영역(BLK3)을 (전기적으로) 분리할 수 있다.
몇몇 실시예에서, 제1 워드 라인 트렌치(WT1)(또는 제2 워드 라인 트렌치(WT2))는 평면적 관점에서 제1 절연 필러(IP1)(또는 제2 절연 필러(IP2))의 적어도 일부와 중첩되도록 형성될 수 있다. 이에 따라, 제1 절연 필러(IP1)(또는 제2 절연 필러(IP2))는 제1 워드 라인 트렌치(WT1)(또는 제2 워드 라인 트렌치(WT2))와 경계면을 이룰 수 있다. 예를 들어, 제1 절연 필러(IP1)는 제1 워드 라인 트렌치(WT1)와 경계면을 이루는 제2 측면(도 3의 IPS2)을 포함할 수 있다.
몇몇 실시예에서, 제2 방향(Y)으로 연장되어 제1 스택(S11)과 제2 스택(S12)을 분리하는 제1 블록 트렌치(BT1)가 더 형성될 수 있다. 이에 따라, 제1 블록 트렌치(BT1)와 제1 스택 연결부(CP1)는 제2 방향(Y)을 따라 교대로 배열되어, 제1 스택(S11)과 제2 스택(S12)을 이격시킬 수 있다. 몇몇 실시예에서, 제1 블록 트렌치(BT1)는 제1 절단 라인(CL1)과 중첩되도록 형성될 수 있다. 이에 따라, 제1 절단 라인(CL1)은 제1 스택 연결부(CP1) 내에 형성될 수 있다.
몇몇 실시예에서, 제2 방향(Y)으로 연장되어 제2 스택(S12)과 제3 스택(S13)을 분리하는 제2 블록 트렌치(BT2)가 더 형성될 수 있다. 이에 따라, 제2 블록 트렌치(BT2)와 제2 스택 연결부(CP2)는 제2 방향(Y)을 따라 교대로 배열되어, 제2 스택(S12)과 제3 스택(S13)을 이격시킬 수 있다. 몇몇 실시예에서, 제2 블록 트렌치(BT2)는 제2 절단 라인(CL2)과 중첩되도록 형성될 수 있다. 이에 따라, 제2 절단 라인(CL2)은 제2 스택 연결부(CP2) 내에 형성될 수 있다.
도 26을 참조하면, 복수의 제1 게이트 전극들(GSL, WL11~WL1n) 및 복수의 제2 게이트 전극들(WL21~WL2n, SSL)을 형성한다.
복수의 제1 게이트 전극들(GSL, WL11~WL1n)은 복수의 제1 희생막(210)들이 제거된 영역 내에 형성될 수 있다. 즉, 복수의 제1 희생막(210)들은 복수의 제1 게이트 전극들(GSL, WL11~WL1n)로 대체될 수 있다. 복수의 제2 게이트 전극들(WL21~WL2n, SSL)은 복수의 제2 희생막(212)들이 제거된 영역 내에 형성될 수 있다. 즉, 복수의 제2 희생막(212)들은 복수의 제2 게이트 전극들(WL21~WL2n, SSL)로 대체될 수 있다.
이에 따라, 도 2 내지 도 8을 이용하여 상술한 비휘발성 메모리 장치가 제조될 수 있다. 몇몇 실시예에서, 상기 제3 관통홀을 형성하는 식각 공정은, 제1 몰드 절연막(110) 및 제2 몰드 절연막(112) 대비 제1 희생막(210) 및 제2 희생막(212)을 더 식각할 수 있다. 이러한 경우에, 도 9를 이용하여 상술한 비휘발성 메모리 장치가 제조될 수 있다.
도 27은 몇몇 실시예에 따른 비휘발성 메모리 장치의 제조 방법을 설명하기 위한 중간 단계 도면이다. 설명의 편의를 위해, 도 1 내지 도 26을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다. 참고적으로, 도 27은 도 21 이후의 단계를 설명하기 위한 도면이다.
도 27을 참조하면, 제1 몰드 구조체(MS1)를 관통하는 제1 절연 필러(IP1) 및 제2 절연 필러(IP2)를 형성한다.
예를 들어, 제1 몰드 구조체(MS1)를 관통하여 제3 방향(Z)으로 연장되는 복수의 제4 관통홀들이 형성될 수 있다. 이어서, 상기 제4 관통홀들을 채우는 제1 절연 필러(IP1) 및 제2 절연 필러(IP2)가 형성될 수 있다.
이어서, 도 22 내지 도 26을 이용하여 상술한 단계가 수행될 수 있다. 이에 따라, 도 10을 이용하여 상술한 비휘발성 메모리 장치가 제조될 수 있다.
도 28 및 도 29는 몇몇 실시예에 따른 비휘발성 메모리 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 설명의 편의를 위해, 도 1 내지 도 26을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다. 참고적으로, 도 28은 도 21 이후의 단계를 설명하기 위한 도면이다.
도 28을 참조하면, 제1 몰드 구조체(MS1) 내에 제3 워드 라인 트렌치(WT3) 및 제4 워드 라인 트렌치(WT4)를 형성한다.
제3 워드 라인 트렌치(WT3)는 제2 방향(Y)으로 연장되어 제1 블록 영역(BLK1)과 제2 블록 영역(BLK2)을 분리할 수 있다. 제4 워드 라인 트렌치(WT4)는 제2 방향(Y)으로 연장되어 제1 블록 영역(BLK1)과 제3 블록 영역(BLK3)을 분리할 수 있다. 몇몇 실시예에서, 제3 워드 라인 트렌치(WT3) 및 제4 워드 라인 트렌치(WT4)는 제2 방향(Y)으로 길게 연장되어 제1 몰드 구조체(MS1)를 완전히 절단할 수 있다. 이어서, 제3 워드 라인 트렌치(WT3) 및 제4 워드 라인 트렌치(WT4)를 채우는 필링막(230)이 형성될 수 있다.
몇몇 실시예에서, 제1 몰드 구조체(MS1) 내에 제3 블록 트렌치(BT3) 및 제4 블록 트렌치(BT4)가 더 형성될 수 있다. 제3 블록 트렌치(BT3)는 제2 방향(Y)으로 연장되어 제4 스택(S21)과 제5 스택(S22)을 분리할 수 있다. 제4 블록 트렌치(BT4)는 제2 방향(Y)으로 연장되어 제5 스택(S22)과 제6 스택(S23)을 분리할 수 있다. 몇몇 실시예에서, 제3 블록 트렌치(BT3) 및 제4 블록 트렌치(BT4)는 제2 방향(Y)으로 길게 연장되어 제1 몰드 구조체(MS1)를 완전히 절단할 수 있다. 이어서, 제3 블록 트렌치(BT3) 및 제4 블록 트렌치(BT4)를 채우는 필링막(230)이 형성될 수 있다.
이어서, 도 22 및 도 23을 이용하여 상술한 단계가 수행될 수 있다.
도 29를 참조하면, 제2 몰드 구조체(MS2)를 관통하는 제1 절연 필러(IP1) 및 제2 절연 필러(IP2)를 형성한다.
몇몇 실시예에서, 제1 절연 필러(IP1) 및 제2 절연 필러(IP2)는 필링막(230) 상에 형성될 수 있다. 즉, 제1 절연 필러(IP1) 및 제2 절연 필러(IP2)는 제1 몰드 구조체(MS1)를 관통하지 않을 수 있다.
이어서, 도 25 및 도 26을 이용하여 상술한 단계가 수행될 수 있다. 몇몇 실시예에서, 필링막(230)은 제거되어 필링 절연막(도 11의 150)으로 대체될 수 있다. 이에 따라, 도 11을 이용하여 상술한 비휘발성 메모리 장치가 제조될 수 있다.
도 30 및 도 31은 몇몇 실시예에 따른 비휘발성 메모리 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 설명의 편의를 위해, 도 1 내지 도 26을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다. 참고적으로, 도 30은 도 23 이후의 단계를 설명하기 위한 도면이다.
도 30을 참조하면, 제1 몰드 구조체(MS1) 및 제2 몰드 구조체(MS2)를 절단하는 제1 절연 필러(IP1) 및 제2 절연 필러(IP2)를 형성한다.
예를 들어, 제1 절연 필러(IP1) 및 제2 절연 필러(IP2)는 서로 이격되어, 제1 몰드 구조체(MS1) 및 제2 몰드 구조체(MS2)를 절단할 수 있다. 예를 들어, 제1 절연 필러(IP1) 및 제2 절연 필러(IP2)는 각각 제2 방향(Y)으로 연장되어 제1 몰드 구조체(MS1) 및 제2 몰드 구조체(MS2)를 완전히 절단할 수 있다.
도 31을 참조하면, 제1 몰드 구조체(MS1) 및 제2 몰드 구조체(MS2)를 절단하는 제1 워드 라인 트렌치(WT1) 및 제2 워드 라인 트렌치(WT2)를 형성한다. 몇몇 실시예에서, 제1 블록 트렌치(BT1) 및 제2 블록 트렌치(BT2)가 더 형성될 수 있다.
제1 워드 라인 트렌치(WT1), 제2 워드 라인 트렌치(WT2), 제1 블록 트렌치(BT1) 및 제2 블록 트렌치(BT2)를 형성하는 것은 도 25를 이용하여 상술한 것과 유사하므로, 이하에서 자세한 설명은 생략한다.
이어서, 도 26을 이용하여 상술한 단계가 수행될 수 있다. 이에 따라, 도 16 내지 도 19를 이용하여 상술한 비휘발성 메모리 장치가 제조될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 105: 불순물 영역
130: 반도체 패턴 132: 정보 저장막
134: 제1 충진 패턴 136: 채널 패드
140: 제1 층간 절연막 150: 필링 절연막
165: 제2 층간 절연막 170: 비트 라인 콘택
BC1, BC2: 블록 절단 영역 BL: 비트 라인
BLK1, BLK2, BLK3: 블록 영역 BT1, BT2: 블록 트렌치
CL1, CL2: 절단 라인 CP1, CP2: 스택 연결부
IP1, IP2: 절연 필러 MS1, MS2: 몰드 구조체
S11, S12, S13: 스택 WLC1, WLC2: 워드 라인 절단 영역
WT1, WT2: 워드 라인 트렌치

Claims (10)

  1. 기판;
    상기 기판 상에, 교대로 적층되는 복수의 제1 몰드 절연막 및 복수의 제1 게이트 전극을 포함하는 제1 몰드 구조체;
    상기 제1 몰드 구조체를 관통하여 복수의 상기 제1 게이트 전극과 교차하는 채널 구조체; 및
    복수의 상기 제1 몰드 절연막 및 복수의 상기 제1 게이트 전극과 교차하는 절연 필러를 포함하고,
    상기 제1 몰드 구조체는, 제1 방향으로 연장되는 워드 라인 절단 영역에 의해 전기적으로 분리되어 제1 블록 영역 및 제2 블록 영역을 형성하고,
    상기 절연 필러는, 상기 워드 라인 절단 영역 내에 배치되어 상기 제1 블록 영역과 상기 제2 블록 영역을 연결하는 비휘발성 메모리 장치.
  2. 제 1항에 있어서,
    상기 워드 라인 절단 영역 내에, 상기 제1 방향으로 연장되어 상기 제1 블록 영역과 상기 제2 블록 영역을 분리하는 워드 라인 트렌치를 더 포함하고,
    상기 절연 필러는, 각각의 상기 제1 몰드 절연막과 대향되는 제1 측면과, 상기 워드 라인 트렌치와 대향되는 제2 측면을 포함하는 비휘발성 메모리 장치.
  3. 제 2항에 있어서,
    평면적 관점에서, 상기 제1 측면은 각각의 상기 제1 몰드 절연막을 향해 볼록하고, 상기 제2 측면은 상기 워드 라인 트렌치를 향해 오목한 비휘발성 메모리 장치.
  4. 제 2항에 있어서,
    평면적 관점에서, 상기 제1 측면은 상기 제1 방향을 따라 일직선으로 연장되는 비휘발성 메모리 장치.
  5. 제 1항에 있어서,
    상기 기판과 상기 제1 몰드 구조체 사이에, 교대로 적층되는 복수의 제2 몰드 절연막 및 복수의 제2 게이트 전극을 포함하는 제2 몰드 구조체를 더 포함하고,
    상기 제2 몰드 구조체는, 상기 워드 라인 절단 영역에 의해 전기적으로 분리되어 상기 제1 블록 영역 및 상기 제2 블록 영역을 형성하고,
    상기 절연 필러는, 복수의 상기 제2 몰드 절연막 및 복수의 상기 제2 게이트 전극과 더 교차하는 비휘발성 메모리 장치.
  6. 제 1항에 있어서,
    상기 기판과 상기 제1 몰드 구조체 사이에, 교대로 적층되는 복수의 제2 몰드 절연막 및 복수의 제2 게이트 전극을 포함하는 제2 몰드 구조체와,
    상기 워드 라인 절단 영역 내에, 상기 제1 방향으로 연장되어 상기 제2 몰드 구조체를 전기적으로 분리하는 필링 절연막을 더 포함하고,
    상기 절연 필러는 상기 필링 절연막 상에 배치되는 비휘발성 메모리 장치.
  7. 제 1항에 있어서,
    상기 제1 블록 영역은, 제1 스택과, 상기 제1 방향으로 연장되는 블록 절단 영역에 의해 상기 제1 스택으로부터 이격되는 제2 스택과, 상기 제1 스택과 상기 제2 스택 사이에 상기 제1 스택과 상기 제2 스택을 연결하는 스택 연결부를 포함하고,
    각각의 상기 제1 스택, 상기 제2 스택 및 상기 스택 연결부는, 교대로 적층되는 복수의 상기 제1 몰드 절연막 및 복수의 상기 제1 게이트 전극을 포함하는 비휘발성 메모리 장치.
  8. 기판;
    서로 이격되는 제1 블록 영역 및 제2 블록 영역을 포함하는 몰드 구조체로, 상기 기판 상에 적층되는 복수의 게이트 전극을 포함하는 몰드 구조체;
    상기 몰드 구조체를 관통하여 복수의 상기 게이트 전극과 교차하는 복수의 채널 구조체;
    제1 방향으로 연장되어 각각의 상기 채널 구조체와 접속되는 비트 라인;
    상기 제1 방향과 교차하는 제2 방향으로 연장되어 상기 제1 블록 영역과 상기 제2 블록 영역을 분리하는 워드 라인 트렌치; 및
    상기 제1 블록 영역과 상기 제2 블록 영역 사이에, 상기 기판의 상면과 교차하는 제3 방향으로 연장되어 상기 제1 블록 영역과 상기 제2 블록 영역을 연결하는 절연 필러를 포함하고,
    상기 제1 블록 영역은, 서로 이격되는 제1 스택 및 제2 스택과, 상기 제2 방향으로 연장되어 상기 제1 스택과 상기 제2 스택을 분리하는 블록 트렌치와, 상기 제1 스택과 상기 제2 스택 사이에 상기 제1 스택과 상기 제2 스택을 연결하는 스택 연결부를 포함하는 비휘발성 메모리 장치.
  9. 제 8항에 있어서,
    각각의 상기 제1 스택, 상기 제2 스택 및 상기 스택 연결부는, 교대로 적층되는 복수의 상기 게이트 전극을 포함하는 비휘발성 메모리 장치.
  10. 기판 상에, 교대로 적층되는 복수의 제1 몰드 절연막 및 복수의 제1 희생 패턴을 포함하는 제1 몰드 구조체를 형성하고,
    상기 제1 몰드 구조체를 관통하여 복수의 상기 제1 희생 패턴과 교차하는 채널 구조체를 형성하고,
    상기 제1 몰드 구조체를 관통하여 복수의 상기 제1 몰드 절연막 및 복수의 상기 제1 희생 패턴과 교차하는 절연 필러를 형성하고,
    상기 제1 몰드 구조체 내에, 제1 방향으로 연장되며, 상기 절연 필러와 상기 제1 방향을 따라 교대로 배열되는 워드 라인 트렌치를 형성하는 것을 포함하고,
    상기 제1 몰드 구조체는 상기 절연 필러와 상기 워드 라인 트렌치에 의해 전기적으로 분리되는 제1 블록 영역 및 제2 블록 영역을 형성하는 비휘발성 메모리 장치의 제조 방법.
KR1020200027131A 2020-03-04 2020-03-04 비휘발성 메모리 장치 및 그 제조 방법 KR20210112051A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200027131A KR20210112051A (ko) 2020-03-04 2020-03-04 비휘발성 메모리 장치 및 그 제조 방법
US16/998,141 US11476275B2 (en) 2020-03-04 2020-08-20 Nonvolatile memory device and method of fabricating the same
CN202110163677.7A CN113363262A (zh) 2020-03-04 2021-02-05 非易失性存储器装置和制造非易失性存储器装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200027131A KR20210112051A (ko) 2020-03-04 2020-03-04 비휘발성 메모리 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20210112051A true KR20210112051A (ko) 2021-09-14

Family

ID=77524615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200027131A KR20210112051A (ko) 2020-03-04 2020-03-04 비휘발성 메모리 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US11476275B2 (ko)
KR (1) KR20210112051A (ko)
CN (1) CN113363262A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120045461A (ko) 2010-10-29 2012-05-09 삼성전자주식회사 아일랜드형 지지 패턴들을 갖는 반도체 소자
KR102074982B1 (ko) 2013-04-09 2020-02-10 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR20150029403A (ko) 2013-09-10 2015-03-18 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9825048B2 (en) 2014-09-24 2017-11-21 Sandisk Technologies Llc Process for word line connections in 3D memory
US9831266B2 (en) 2015-11-20 2017-11-28 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
KR20180010368A (ko) 2016-07-20 2018-01-31 삼성전자주식회사 메모리 장치
US9978766B1 (en) 2016-11-09 2018-05-22 Sandisk Technologies Llc Three-dimensional memory device with electrically isolated support pillar structures and method of making thereof
JP6980518B2 (ja) 2017-12-27 2021-12-15 キオクシア株式会社 半導体記憶装置
KR102628007B1 (ko) * 2018-05-09 2024-01-22 삼성전자주식회사 수직형 메모리 장치
JP2019212687A (ja) * 2018-05-31 2019-12-12 東芝メモリ株式会社 半導体メモリ

Also Published As

Publication number Publication date
US20210280599A1 (en) 2021-09-09
CN113363262A (zh) 2021-09-07
US11476275B2 (en) 2022-10-18

Similar Documents

Publication Publication Date Title
CN107768377B (zh) 半导体装置
CN107039457B (zh) 三维半导体存储器件及其制造方法
KR102638740B1 (ko) 3차원 반도체 메모리 소자
KR20180096878A (ko) 3차원 반도체 메모리 장치 및 그의 제조 방법
US11557603B2 (en) Semiconductor devices
KR20210077098A (ko) 반도체 메모리 소자 및 그의 제조 방법
CN113380811A (zh) 半导体存储器件
KR20200076393A (ko) 3차원 반도체 메모리 소자
US20240088045A1 (en) Semiconductor device and method of fabricating the same
US20240155844A1 (en) Semiconductor memory device with mold structure
US20230371262A1 (en) 3d semiconductor memory device
KR20210117522A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20210015172A (ko) 비휘발성 메모리 장치 및 그 제조 방법
US11864384B2 (en) Method for fabricating nonvolatile memory device
US11456254B2 (en) Three-dimensional semiconductor memory device
US11974426B2 (en) Semiconductor device having transistor device of three-dimensional structure
KR20210112051A (ko) 비휘발성 메모리 장치 및 그 제조 방법
US11594550B2 (en) Nonvolatile memory device with h-shaped blocks and method of fabricating the same
KR20210051262A (ko) 반도체 메모리 장치 및 반도체 메모리 장치 제조 방법
US11315947B2 (en) Nonvolatile memory device and method for fabricating the same
KR20220104663A (ko) 반도체 메모리 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination