CN107885668A - 包含具有不同垂直间距的多个选择线和控制线的存储器装置 - Google Patents

包含具有不同垂直间距的多个选择线和控制线的存储器装置 Download PDF

Info

Publication number
CN107885668A
CN107885668A CN201710901715.8A CN201710901715A CN107885668A CN 107885668 A CN107885668 A CN 107885668A CN 201710901715 A CN201710901715 A CN 201710901715A CN 107885668 A CN107885668 A CN 107885668A
Authority
CN
China
Prior art keywords
line
selection line
selection
storage arrangement
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710901715.8A
Other languages
English (en)
Other versions
CN107885668B (zh
Inventor
作井浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN107885668A publication Critical patent/CN107885668A/zh
Application granted granted Critical
Publication of CN107885668B publication Critical patent/CN107885668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请案涉及一种包含具有不同垂直间距的多个选择线和控制线的存储器装置。一些实施例包含设备和形成与操作所述设备的方法。所述设备中的一些包含包含长度的柱、位置沿着所述柱的第一片段的存储器单元串和控制线以及位置沿着所述柱的第二片段的选择线。所述控制线包含至少第一控制线和第二控制线。所述第一控制线邻近所述第二控制线。所述第一控制线与所述第二控制线在所述柱的所述长度的方向上分开第一距离。所述选择线包含至少第一选择线和第二选择线。所述第一选择线与所述第二选择线在所述柱的所述长度的所述方向上分开第二距离。所述第二距离小于所述第一距离。

Description

包含具有不同垂直间距的多个选择线和控制线的存储器装置
技术领域
本申请案涉及存储器装置。
背景技术
存储器装置广泛地用于计算机和许多其它电子物品中来存储信息。存储器装置通常具有众多存储器单元。存储器装置执行写入操作以将信息存储在存储器单元中，执行读取操作以读取所存储的信息，和执行擦除操作以从存储器单元中的一些或全部擦除信息(例如，作废的信息)。存储器装置还具有其它组件(例如，控制线和选择线)以在读取、写入和擦除操作期间存取存储器单元。此类组件的结构可影响存储器装置的性能。如以下更详细地描述，描述的存储器装置包含允许其具有对一些常规存储器装置的改善的结构。
发明内容
在一个方面中，本申请案提供一种设备，其包括：柱，其包含长度；存储器单元串和控制线，其位置沿着所述柱的第一片段，所述控制线包含至少第一控制线和第二控制线，所述第一控制线邻近所述第二控制线且与所述第二控制线在所述柱的所述长度的方向上分开第一距离；以及选择线，其位置沿着所述柱的第二片段，所述选择线包含至少第一选择线和第二选择线，所述第一选择线与所述第二选择线在所述柱的所述长度的所述方向上分开第二距离，其中所述第二距离小于所述第一距离。
在另一方面中，本申请案提供一种设备，其包括：柱，其包含在第一方向上延伸的长度，所述柱包含第一片段、第二片段和第三片段，所述第二片段位于所述第一与第三片段之间；存储器单元串和控制线，其位置沿着所述柱的所述第一片段；选择线，其位置沿着所述柱的所述第三片段，所述选择线相互耦合；以及额外选择线，其位置沿着所述柱的所述第二片段，其中所述控制线、所述选择线和所述额外选择线包含在第二方向上延伸的相同宽度。
在另一方面中，本申请案提供一种方法，其包括：在存储器装置的操作期间将第一电压施加到所述存储器装置的第一选择线，所述第一选择线位置沿着所述存储器装置的柱的第一片段；以及在所述操作期间将第二电压施加到所述存储器装置的第二选择线和第三选择线，所述第二选择线位置沿着所述柱的第二片段，所述第三选择线位置沿着所述柱的第三片段，所述柱包含位置沿着所述柱的第四片段的存储器单元串和控制线，且所述第一片段在所述第四片段与所述第二和第三片段之间。
在另一方面中，本申请案提供一种方法，其包括：形成从导电材料区域向外延伸的柱；以及沿着所述柱的不同片段形成存储器单元串、第一控制线、第二控制线、第一选择线和第二选择线，使得所述第一控制线邻近所述第二控制线且与所述第二控制线在所述柱的长度的方向上分开第一距离，使得所述第一选择线与所述第二选择线在所述柱的所述长度的所述方向上分开第二距离，且使得所述第二距离小于所述第一距离。
附图说明
图1展示根据本文中描述的一些实施例的呈存储器装置的形式的设备的框图。
图2展示根据本文中描述的一些实施例的包含具有存储器单元串和相关联的选择电路的存储器阵列的存储器装置的一部分的框图。
图3展示根据本文中描述的一些实施例的图2的存储器装置的示意图。
图4展示根据本文中描述的一些实施例的图3的存储器装置的一部分的示意图，其包含耦合于源极与相应数据线之间的存储器单元串和选择电路。
图5展示根据本文中描述的一些实施例的漏极选择线相互耦合且源极选择线相互耦合的图4的存储器装置的部分的示意图。
图6展示根据本文中描述的一些实施例的图4的存储器装置的一部分的结构的侧视图。
图7A展示根据本文中描述的一些实施例的包含额外漏极选择线的可为图5的存储器装置的变化的存储器装置的一部分的框图。
图7B展示根据本文中描述的一些实施例的图7A的存储器装置的一部分的结构的侧视图。
图8A展示根据本文中描述的一些实施例的包含额外源极选择线的可为图5的存储器装置的另一变化的存储器装置的一部分的框图。
图8B展示根据本文中描述的一些实施例的图8A的存储器装置的一部分的结构的侧视图。
图9A展示根据本文中描述的一些实施例的包含额外漏极和源极选择线的可为图5的存储器装置的再一变化的存储器装置的一部分的框图。
图9B展示根据本文中描述的一些实施例的图9A的存储器装置的一部分的结构的侧视图。
图10展示根据本文中描述的一些实施例的存储器装置的一部分的结构的俯视图。
图11展示根据本文中描述的一些实施例的另一存储器装置的一部分的结构的俯视图。
图12展示根据本文中描述的一些实施例的另一存储器装置的一部分的结构的俯视图。
图13到图15展示根据本文中描述的一些实施例的形成存储器装置的过程。
具体实施方式
图1展示根据本文中描述的一些实施例的呈存储器装置100的形式的设备的框图。存储器装置100可包含存储器阵列(或多个存储器阵列)101，其含有布置于例如框190和191的框(存储器单元的框)中的存储器单元102。框190和191中的每一个可包含子框。举例来说，框190可包含子框1901和1902。框191可包含子框1911和1912。在存储器装置100的物理结构中，存储器单元102可垂直布置(例如，相互堆叠)于存储器装置100的衬底(例如，半导体衬底)上。图1将具有两个框190和191和在所述框中的每一个中的两个子框的存储器装置100展示为实例。存储器装置100可具有多于两个框和在所述框中的每一个中的多于两个子框。
如图1中所展示，存储器装置100可包含存取线(其可包含字线)150和数据线(其可包含位线)170。存取线150可携带信号(例如，字线信号)WL0到WLm。数据线170可携带信号(例如，位线信号)BL0到BLn。存储器装置100可使用存取线150选择性存取框190和191的存储器单元102，和使用数据线170与框190和191的存储器单元102选择性交换信息(例如，数据)。
存储器装置100可包含地址寄存器107以在线(例如，地址线)103上接收地址信息(例如，地址信号)ADDR。存储器装置100可包含行可解码来自地址寄存器107的地址信息的存取电路系统108和列存取电路系统109。基于解码的地址信息，存储器装置100可确定将在存储器操作期间存取框190和191的哪些子框的哪些存储器单元102。存储器装置100可执行读取操作以读取(例如，感测)框190和191的存储器单元102中的信息(例如，先前存储的信息)，或执行写入(例如，编程)操作以存储(例如，编程)框190和191的存储器单元102中的信息。存储器装置100可使用与信号BL0到BLn相关联的数据线170提供待存储于存储器单元102中的信息或获得从存储器单元102读取(例如，感测)的信息。存储器装置100也可执行擦除操作以擦除来自框190和191的存储器单元102中的一些或全部的信息。
存储器装置100可包含控制单元118，其可被配置以基于线104上的控制信号控制存储器装置100的存储器操作。线104上的控制信号的实例包含一或多个时钟信号和其它信号(例如，芯片启用信号CE#、写入启用信号WE#)以指示存储器装置100可执行哪一操作(例如，读取、写入或擦除操作)。
存储器装置100可包含感测和缓冲电路系统120，其可包含例如感测放大器和页缓冲电路(例如，数据锁存器)的组件。感测和缓冲电路系统120可响应来自列存取电路系统109的信号BL_SEL0到BL_SELn。感测和缓冲电路系统120可被配置以确定(例如，通过感测)从框190和191的存储器单元102读取(例如，在读取操作期间)的信息的值，且将信息的值提供到线(例如，全局数据线)175。感测和缓冲电路系统120也可被配置以使用线175上的信号基于线175上的信号的值(例如，电压值)来确定待存储(例如，编程)于框190和191的存储器单元102中的信息的值(例如，在写入操作期间)。
存储器装置100可包含输入/输出(I/O)电路系统117以在框190和191的存储器单元102与线(例如，I/O线)105之间交换信息。线105上地信号DQ0到DQN可表示从框190和191的存储器单元102读取或存储于所述存储器单元中的信息。线105可包含在存储器装置100或存储器装置100可驻留的包装上的接脚(或焊料球)内的节点。在存储器装置100外部的其它装置(例如，存储器控制器或处理器)可通过线103、104和105与存储器装置100通信。
存储器装置100可接收包含供电电压Vcc和Vss的供电电压。供电电压Vss可在地面电位(例如，具有大致零伏特的值)下操作。供电电压Vcc可包含从例如电池或交流到直流(AC-DC)转换器电路系统的外部电源供应到存储器装置100的外部电压。
存储器单元102中的每一个可被编程以存储表示位的一小部分的值、单个位的值或多个位(例如两个、三个、四个或另一位数)的值的信息。举例来说，存储器单元102中的每一个可被编程以存储表示单个位的二进制值“0”或“1”的信息。每单元的所述单个位有时叫作单级单元。在另一实例中，存储器单元102中的每一个可被编程以存储表示多个位的值的信息，例如，两个位的四个可能值“00”、“01”、“10”和“11”中的一个，三个位的八个可能值“000”、“001”、“010”、“011”、“100”、“101”、“110”和“111”中的一个，或另一数目个多个位的其它值中的一个。具有存储多个位的能力的单元有时叫作多级单元(或多状态单元)。
存储器装置100可包含非易失性存储器装置，且存储器单元102可包含非易失性存储器单元，使得当电力(例如，电压Vcc、Vss或两个)与存储器装置100断开连接时，存储器单元102可保留存储于其上的信息。举例来说，存储器装置100可为快闪存储器装置，例如“与非(NAND)”快闪(例如，3维(3-D)NAND)或“或非(NOR)”快闪存储器装置，或另一种类的存储器装置，例如可变电阻存储器装置(例如，相变存储器装置或电阻性RAM(随机存取存储器)装置))。
所属领域的技术人员可认识到，存储器装置100可包含其它组件，其中的若干未在图1中展示以便混淆本文中描述的实例实施例。存储器装置100的至少一部分可包含结构和执行操作，所述结构和操作类似于或等同于以下参看图2到图15描述的存储器装置中的任一个的结构和操作。
图2展示根据本文中描述的一些实施例的包含具有存储器单元串和相关联的选择电路的存储器阵列201的存储器装置200的一部分的框图。存储器装置200可对应于图1的存储器装置100。举例来说，存储器阵列201可形成图1的存储器阵列101的部分。
如图2中所展示，存储器装置200可包含框(存储器单元的框)290和291。将两个框展示为实例。存储器装置200可包含许多框(例如，多达数千个或更多的框)。框290和291中的每一个可包含子框。举例来说，框290可包含子框2901和2902。框291可包含子框2911(和未展示的一或多个额外子框)。框290和291可包含相同数目个子框。
子框2901、2902和2911中的每一个具有其自身的存储器单元串，且存储器单元串中的每一个可与选择电路相关联(例如，耦合到选择电路)。举例来说，子框2901具有存储器单元串231a、232a、233a、234a、235a和236a，和相关联的选择电路(例如，漏极选择电路)241a、242a、243a、244a、245a和246a，和选择电路(例如，源极选择电路)241'a、242'a、243'a、244'a、245'a和246'a。
子框2902具有存储器单元串231b、232b、233b、234b、235b和236b，和相关联的选择电路(例如，漏极选择电路)241b、242b、243b、244b、245b和246b，和选择电路(例如，源极选择电路)241'b、242'b、243'b、244'b、245'b和246'b。
子框2911具有存储器单元串231c、232c和233c，和相关联的选择电路(例如，漏极选择电路)241c、242c和243c，和选择电路(例如，源极选择电路)241'c、242'c和243'c。存储器装置200的框(例如，框290和291)的子框可具有相同数目个存储器单元串和相关联的选择电路。
图2展示子框中(例如，子框2901中)的六个存储器单元串和其相关联电路的实例。在框290和291的每一子框中的存储器单元串和其相关联的选择电路的数目可变化。
存储器装置200可包含分别携带信号BL0、BL1和BL2的数据线270、271和272。数据线270、271和272中的每一个可结构化为导电线(其包含导电材料)。框290和291的存储器单元串可共享数据线270、271和272。举例来说，存储器单元串231a、234a、231b、234b和231c可共享数据线270。存储器单元串232a、235a、232b、235b和232c可共享数据线271。存储器单元串233a、236a、233b、236b和233c可共享数据线272。图2展示三个数据线270、271和272作为实例。数据线的数目可变化。
存储器装置200可包含可携带信号SRC(例如，源极线信号)的线299。线299可结构化为导电线(其包含导电材料)，且可形成存储器装置200的源极(例如，源极线)的部分。框290与291可共享线299。
存储器装置200可包含框290和291中的单独的控制线。举例来说，在框290中，存储器装置200包含可携带对应的信号(例如，字线信号)WL00、WL10、WL20和WL30的控制线2200、2210、2220和2230。在框291中，存储器装置200包含可携带对应的信号(例如，字线信号)WL01、WL11、WL21和WL31的控制线2201、2211、2221和2231。控制线2200到2230和2201到2231可结构化为导电控制线(其包含导电材料)，所述导电控制线可形成存储器装置200的相应存取线的部分以存取相应框中的存储器单元。图2展示框290和291中的每一个中的四个控制线(2200到2230或2201到2231)作为实例。控制线的数目可变化。
如子框2901中所展示，存储器装置200包含可由选择电路241a、242a和243a共享的选择线(例如，漏极选择线)282A0、284A0和286A0；可由选择电路244a、245a和246a共享的选择线(例如，漏极选择线)282A1、284A1和286A1；可由选择电路241'a、242'a和243'a共享的选择线(例如，源极选择线)281A0、283A0和285A0；和可由选择电路244'a、245'a和246'a共享的选择线(例如，源极选择线)281A1、283A1和285A1。
在子框2902中，存储器装置200包含可由选择电路241b、242b和243b共享的选择线(例如，漏极选择线)282B0、284B0和286B0；可由选择电路244b、245b和246b共享的选择线(例如，漏极选择线)282B1、284B1和286B1；可由选择电路241'b、242'b和243'b共享的选择线(例如，源极选择线)281B0、283B0和285B0；和可由选择电路244'b、245'b和246'b共享的选择线(例如，源极选择线)281B1、283B1和285B1。
在子框2911中，存储器装置200包含可由选择电路241c、242c和243c共享的选择线(例如，漏极选择线)282C0、284C0和286C0；和可由选择电路241'c、242'c和243'c共享的选择线(例如，源极选择线)281C0、283C0和285C0。
图2展示存储器装置200包含与漏极选择电路(例如，241a、242a或243a)相关联的三个漏极选择线(例如，282A0、284A0和286A0)的实例。然而，存储器装置200可包含少于三个或多于三个的与漏极选择电路相关联的漏极选择线。类似地，图2展示存储器装置200包含与源极选择电路(例如，241'a、242'a或243'a)相关联的三个源极选择线(例如，281A0、283A0和285A0)的实例。然而，存储器装置200可包含少于三个或多于三个的与漏极选择电路相关联的源极选择线。
图2展示连接281″A、283″A和285″A以指示选择线281A0与281A1可相互耦合、选择线283A0与283A1可相互耦合且选择线285A0与285A1可相互耦合的存储器装置200的实例。因此，在存储器装置200的实例中，选择线281A0与281A1可具备同一信号；选择线283A0与283A1可具备同一信号；且选择线285A0与285A1可具备同一信号。
类似地，图2中的连接281″B、283″B和285″B指示选择线281B0与281B1可相互耦合、选择线283B0与283B1可相互耦合且选择线285B0与285B1可相互耦合的存储器装置200的实例。因此，在存储器装置200的实例中，选择线281B0与281B1可具备同一信号；选择线283B0与283B1可具备同一信号；且选择线285B0与285B1可具备同一信号。
在存储器装置200的结构中，连接281″A、283″A和285″A中的每一个可为直接连接。作为实例，在直接连接中，选择线281A0和281A1可为导电材料的同一段(例如，导电材料的同一层)的部分；选择线283A0和283A1可为导电材料的同一段(例如，导电材料的同一层)的部分；且选择线285A0和285A1可为导电材料的同一段(例如，导电材料的同一层)的部分。替代地，连接281″A、283″A和285″A中的每一个可为间接连接。举例来说，在间接连接中，选择线281A0与281A1可不从导电材料的同一段(例如，层)形成，但它们可通过晶体管(或通过多个晶体管)相互耦合(例如，电耦合)；选择线283A0与283A1可不从导电材料的同一段(例如，层)形成，但它们可通过晶体管(或通过多个晶体管)相互耦合(例如，电耦合)；且选择线285A0与285A1可不从导电材料的同一段(例如，层)形成，但它们可通过晶体管(或通过多个晶体管)相互耦合(例如，电耦合)。
类似地，在存储器装置200的结构中，连接281″B、283″B和285″B中的每一个可为直接连接。作为实例，在直接连接中，选择线281B0和281B1可为导电材料的同一段(例如，导电材料的同一层)的部分；选择线283B0和283B1可为导电材料的同一段(例如，导电材料的同一层)的部分；且选择线285B0和285B1可为导电材料的同一段(例如，导电材料的同一层)的部分。替代地，连接281″B、283″B和285″B中的每一个可为间接连接。举例来说，在间接连接中，选择线281B0与281B1可不从导电材料的同一段(例如，层)形成，但它们可通过晶体管(或通过多个晶体管)相互耦合(例如，电耦合)；选择线283B0与283B1可不从导电材料的同一段(例如，层)形成，但它们可通过晶体管(或通过多个晶体管)相互耦合(例如，电耦合)；且选择线285B0与285B1可不从导电材料的同一段(例如，层)形成，但它们可通过晶体管(或通过多个晶体管)相互耦合(例如，电耦合)。
图2展示实例，其中选择线282A0、284A0与286A0相互未耦合(即，相互独立)；选择线282A1、284A1与286A1相互未耦合；选择线282B0、284B0和286B0相互未耦合；选择线282B1、284B1和286B1相互未耦合；且选择线282C0、284C0与286C0相互未耦合。替代地，选择线282A0、284A0与286A0可相互耦合(例如，直接耦合)；选择线282A1、284A1与286A1可相互耦合(例如，直接耦合)；选择线282B0、284B0和286B0可相互耦合(例如，直接耦合)；选择线282B1、284B1和286B1可相互耦合(例如，直接耦合)；且选择线282C0、284C0与286C0可相互耦合(例如，直接耦合)。
存储器装置200的选择电路中的每一个可包含多个选择栅极(例如，三个晶体管，图3中展示)。选择栅极可由相应选择线上的信号的电平(例如，电压电平)控制(例如，接通或断开)。
在图2中，存储器装置200的存储器单元串中的每一个具有布置成串(例如，相互之间串联耦合)的存储器单元(图3中展示)以存储信息。在存储器装置200的操作(例如，读取、写入或擦除操作)期间，可个别地选择存储器单元串以存取选定存储器单元串中的存储器单元以便将信息存储于选定存储器单元串中或从选定存储器单元串读取信息。取决于存储器装置200对选定存储器单元串执行哪一操作，可激活(例如，通过接通选择电路(或选定电路)中的晶体管)与选定存储器单元串相关联的一或两个选择电路(漏极选择电路和源极选择电路)。
在存储器装置200的操作期间激活存储器装置200的选择电路当中的特定选择可包含将具有某些值的电压提供(例如，施加)到与那个特定选择电路相关联的选择线上的信号。当激活存储器装置200的特定漏极选择电路时，其可将与那个特定选择电路相关联的选定存储器单元串耦合到相应数据线(例如，数据线270、271或272中的一个)(例如，形成从选定存储器单元串到相应数据线的电流路径)。当激活特定源极选择电路时，其可将与那个特定选择电路相关联的选定存储器单元串耦合到源极(例如，线299)(例如，形成从选定存储器单元串到源极的电流路径)。
图3展示根据本文中描述的一些实施例的图2的存储器装置200的示意图。为简单起见，在图3中只标注图2的存储器装置200的存储器单元串中的一些和选择电路中的一些。
如图3中所展示，每一选择线可携带相关联的选择信号。举例来说，在子框2901中，选择线(例如，漏极选择线)282A0、284A0、286A0、282A1、284A1和286A1可分别携带相关联的信号SGD3A0、SGD2A0、SGD1A0、SGD3A1、SGD2A1和SGD1A1；选择线(例如，源极选择线)281A0、283A0、285A0、281A1、283A1和285A1可分别携带相关联的信号SGS3A0、SGS2A0、SGS1A0、SGS3A1、SGS2A1和SGS1A1。在子框2902中，选择线(例如，漏极选择线)282B0、284B0、286B0、282B1、284B1和286B1可分别携带相关联的信号SGD3B0、SGD2B0、SGD1B0、SGD3B1、SGD2B1和SGD1B1；选择线(例如，源极选择线)281B0、283B0、285B0、281B1、283B1和285B1可分别携带相关联的信号SGS3B0、SGS2B0、SGS1B0、SGS3B1、SGS2B1和SGS1B1。在子框2911中，选择线(例如，漏极选择线)282C0、284C0和286C0可分别携带相关联的信号SGD3C0、SGD2C0和SGD1C0；选择线(例如，源极选择线)281C0、283C0和285C0可分别携带相关联的信号SGS3C0、SGS2C0和SGS1C0。
如图3中所展示，存储器装置200可包含存储器单元210、211、212和213；选择栅极(例如，漏极选择栅极或晶体管)262、264、266；和选择栅极(例如，源极选择栅极或晶体管)261、263和265，其可关于存储器装置200的结构(图6中展示)按例如x、y及z维度(例如，方向)的三维(3-D)物理布置。
存储器装置200的存储器单元串(例如，存储器单元串231a、232a、233a、234a、231b、234b、231c)中的每一个可包含存储器单元210中的一个、存储器单元211中的一个、存储器单元212中的一个和存储器单元213中的一个。图3展示每一存储器单元串中的四个存储器单元210、211、212和213的实例。每一存储器单元串中的存储器单元的数目可变化。此外，所属领域的技术人员将认识到，存储器装置200的存储器单元串的存储器单元210、211、212和213当中的存储器单元中的一些可为虚拟存储器单元。虚拟存储器单元为未被配置来存储信息的存储器单元。虚拟存储器单元可针对所属领域的技术人员已知的目的来配置。在存储器装置200的一些实例中，在存储器装置200的每一存储器单元串的两个末端处的存储器单元中的一或两个(或更多个)(例如，紧挨着选择栅极265、选择栅极266或两个选择栅极265和266的存储器单元)可为虚拟存储器单元。
在图3中，选择电路中的每一个可包含三个选择栅极。选择电路241a、242a、243a、244a、241b、244b和241c中的每一个可包含三个选择栅极：选择栅极262中的一个、选择栅极264中的一个和选择栅极266中的一个。选择电路241'a、242'a、243'a、244'a、241'b、244'b和241'c中的每一个可包含三个选择栅极：选择栅极261中的一个、选择栅极263中的一个和选择栅极265中的一个。
选择栅极261到266中的每一个可作为晶体管操作。特定选择电路间共享的选择线可由那些特定选择电路的选择栅极共享。举例来说，选择线282A0可由选择电路241a、242a和243a的选择栅极262共享；选择线284A0可由选择电路241a、242a和243a的选择栅极264共享；且选择线286A0可由选择电路241a、242a和243a的选择栅极266共享。在另一实例中，选择线281A0可由选择电路241'a、242'a和243'a的选择栅极261共享；选择线283A0可由选择电路241'a、242'a和243'a的选择栅极263共享；且选择线285A0可由选择电路241'a、242'a和243'a的选择栅极265共享。
选择线(例如，选择线282A0)可携带信号(例如，信号SGD3A0)，但其不像开关(例如，晶体管)那样操作。选择栅极(例如，选择栅极262)可从相应选择线(例如，选择线282A0)接收信号(例如，信号SGD3A0)，且可像开关(例如，晶体管)那样操作。
为了集中于本文中论述的实施例，以下参看图4到图9B的描述集中于子框2901，其包含：三个存储器单元串231a、232a和233a；选择电路(例如，漏极选择电路)241a、242a和243a；和选择电路(例如，源极选择电路)241'a、242'a和243'a。存储器装置200的其它存储器单元串和选择电路具有类似结构和连接。
图4展示根据本文中描述的一些实施例的图3的存储器装置200的一部分的示意图，其包含存储器单元串231a、232a和233a和耦合于线299与数据线270、271和272当中的相应数据线之间的选择电路241a、242a、243a、241'a、242'a和243'a。如图4中所展示，选择电路241a、242a和243a中的每一个的选择栅极262、264和266可串联耦合于数据线270、271和272当中的相应数据线与存储器单元串231a、232a和233a当中的相应存储器单元串之间。选择电路241'a、242'a和243'a中的每一个的选择栅极261、263和265可耦合于线299与存储器单元串231a、232a和233a当中的相应存储器单元串之间。
选择电路241a、242a和243a中的每一个的选择栅极262具有可为选择线282A0的部分(例如，由其一部分形成)的端子(例如，晶体管栅极)。选择电路241a、242a和243a中的每一个的选择栅极264具有可为选择线284A0的部分(例如，由其一部分形成)的端子(例如，晶体管栅极)。选择电路241a、242a和243a中的每一个的选择栅极266具有可为选择线286A0的部分(例如，由其一部分形成)的端子(例如，晶体管栅极)。选择栅极262、264和266可分别由信号SGD3A0、SGD2A0和SGD1A0控制(例如，接通或断开)。
选择电路241'a、242'a和243'a中的每一个的选择栅极261具有可为选择线281A0的部分(例如，由其一部分形成)的端子(例如，晶体管栅极)。选择电路241'a、242'a和243'a中的每一个的选择栅极263具有可为选择线283A0的部分(例如，由其一部分形成)的端子(例如，晶体管栅极)。选择电路241'a、242'a和243'a中的每一个的选择栅极265具有可为选择线285A0的部分(例如，由其一部分形成)的端子(例如，晶体管栅极)。选择栅极261、263和265可分别由信号SGS3A0、SGS2A0和SGS1A0控制(例如，接通或断开)。
在存储器装置200的操作(例如，读取或写入操作)期间，信号SGD1A0、SGD2A0和SGD3A0可具备电压以激活(例如，同时接通)或去激活(例如，同时断开)选择电路241a、242a和243a中的每一个的选择栅极262、264和266，这取决于是否选择存取存储器单元串231a、232a和233a。类似地，在存储器装置200的操作(例如，读取或写入操作)期间，信号SGS1A0、SGS2A0和SGS3A0可具备电压以激活(例如，同时接通)或去激活(例如，同时断开)选择电路241'a、242'a和243'a中的每一个的选择栅极261、263和265，这取决于是否选择存取存储器单元串231a、232a和233a。
举例来说，在图4中，在存储器装置200的写入操作期间，如果选择存取存储器单元串231a、232a和233a以在其中存储信息，那么可激活(例如，接通)选择电路241a、242a和243a的选择栅极262、264和266以分别将存储器单元串231a、232a和233a耦合(电耦合)到数据线270、271和272；可去激活(例如，断开)选择电路241'a、242'a和243'a的选择栅极261、263和265。在另一实例中，在图4中，在存储器装置200的读取操作期间，如果选择存取存储器单元串231a、232a和233a以从它们读取信息，那么可激活(例如，接通)选择电路241a、242a和243a的选择栅极262、264和266以分别将存储器单元串231a、232a和233a耦合(电耦合)到数据线270、271和272。在读取操作中，也可激活(例如，接通)选择电路241'a、242'a和243'a的选择栅极261、263和265以将存储器单元串231a、232a和233a耦合(电耦合)到线299。
在擦除操作期间，信号SGD3A0、SGD2A0、SGD1A0、SGS3A0、SGS2A0和SGS1A0可具备电压以使选择栅极261到266处于使得可产生栅极诱发漏极泄漏(GIDL)电流以便帮助擦除操作的条件中。举例来说，在擦除操作期间由选择栅极261到266产生的GIDL电流可加速在选定子框中的存储器单元串(例如，存储器单元串231a、232a和233a)的主体的充电。
因此，如上所述，选择栅极261到266可在读取或写入操作期间作为开关(例如，晶体管)操作(以在读取或写入操作期间选择对应的存储器单元串)，且可作为GIDL产生器操作以产生用于擦除操作的GIDL电流。
如果在存储器装置200的实例操作中，不选择(未选择)存取存储器单元串231a、232a和233a(以在其中存储信息或从其读取信息)，那么可去激活(例如，断开)选择栅极261到266。
图4展示选择线282A0、284A0和286A0相互未耦合且分别携带单独的信号SGD3A0、SGD2A0和SGD1A0的实例。替代地，选择线282A0、284A0和286A0可相互耦合(例如，物理或电耦合)。类似地，图4展示选择线281A0、283A0和285A0相互未耦合且分别携带单独的信号SGS3A0、SGS2A0和SGS1A0的实例。替代地，选择线281A0、283A0和285A0可相互耦合(例如，物理或电耦合)。
图5展示根据本文中描述的一些实施例的图4的存储器装置200的部分的示意图，其中选择线282A0、284A0和286A0通过连接580相互耦合，且选择线281A0、283A0和285A0通过连接581相互耦合。如图5中所展示，存储器装置200可包含驱动器电路560、561和562。驱动器电路560(例如，字线驱动器电路)可包含驱动晶体管(未图示)，其可操作以将控制线2200、2210、2220和2230耦合到信号线(未图示)。取决于在存储器装置200的操作(例如，读取或写入操作)期间选择存取存储器单元串231a、232a和233a的存储器单元210、211、212和213当中哪些存储器单元，信号线可具有相同电压或不同电压。
驱动器电路561可包含可由信号DR1控制(例如，接通或断开)的驱动晶体管(例如，高电压晶体管(可操作3V或更高的电压的晶体管))Tr1。驱动晶体管Tr1可操作以将连接580耦合到具有信号(电压信号)V1的信号线。取决于在存储器装置200的操作(例如，读取或写入操作)期间是否选择存取存储器单元串231a、232a和233a，信号V1可具备具有激活(例如，接通)或去激活(例如，断开)选择电路241a、242a和243a中的每一个的选择栅极262、264和266的值的电压。
驱动器电路562可包含可由信号DR2控制(例如，接通或断开)的驱动晶体管(例如，高电压晶体管)Tr2。驱动晶体管Tr2可操作以将连接581耦合到具有信号(电压信号)V2的信号线。取决于在存储器装置200的操作(例如，读取或写入操作)期间是否选择存取存储器单元串231a、232a和233a，信号V2可具备具有激活(例如，接通)或去激活选择电路241'a、242'a和243'a中的每一个的选择栅极261、263和265的值的电压。
图6示出根据本文中描述的一些实施例的存储器装置200的一部分的结构的侧视图。图6中的存储器装置200的结构对应于图4或图5中所示的存储器装置200的示意图的一部分。为简单起见，类似元件的一些实例的标签从图6省略。如图6所示，存储器装置200可包含衬底690，在其上方可形成(例如相对于衬底690垂直形成)子框2901的存储器单元串231a、232a和233a的存储器单元210、211、212和213。存储器装置200包含相对于z维度的不同等级607到616。等级607到616是存储器装置200的衬底690与数据线270、271和272之间的内部装置等级。如图6所示，存储器单元210、211、212和213可分别位于等级610、611、612和613中。控制线2200、2210、2220和2230(分别与存储器单元210、211、212和213相关联)也可分别位于等级610、611、612和613中。选择线281A0、283A0和285A0可位于衬底690与存储器单元串231a、232a和233a之间的不同等级(例如分别为等级607、608和609)中。选择线282A0、284A0和286A0可位于不同等级(例如分别为等级616、615和614)中，使得存储器单元串231a、232a和233a在选择线282A0、284A0和286A0与衬底690之间。
存储器装置200的衬底690可包含单晶(还被称作单晶体)半导体材料。举例来说，衬底690可包含单晶硅(还被称作单晶体硅)。衬底690的单晶半导体材料可包含杂质，使得衬底690可具有特定导电性类型(例如n型或p型)。尽管图6中未图示，但衬底690可包含可直接位于线299以及支柱631、632和633下方的电路。此类电路可包含感测放大器、缓冲器(例如页缓冲器)、解码器以及存储器装置200的其它电路组件。
数据线270、271和272中的每一者在y维度的方向(例如在图6中所示的视图中从左到右延伸)上具有宽度，y维度垂直于z维度。数据线270、271和272中的每一者具有在x维度的方向(例如图3中所示)上延伸的长度，x维度垂直于z维度和y维度。数据线270、271和272中的每一者可包含导电材料(例如经导电掺杂的多晶硅(经掺杂多晶硅)、金属或其它导电材料)。线299可包含导电材料，且可具有在y维度的方向上延伸的长度。图6示出其中线299(例如源极)可形成于衬底690的一部分之上(例如通过将导电材料沉积在衬底690之上)的实例。或者，线299可形成于衬底690中或形成于衬底690的一部分上(例如通过掺杂衬底690的一部分)。
如图6所示，存储器装置200可包含支柱(导电柱)631、632和633，其具有从线299的导电材料区向外(例如在存储器装置200的z维度的方向上垂直地)延伸的长度。支柱631、632和633中的每一者可包含部分643、644、645和646。相应支柱的部分643可耦合(例如直接耦合)到相应数据线。举例来说，部分643的材料可直接接触数据线270、271和272之中的相应数据线的导电材料区。相应支柱的部分646可耦合(例如直接耦合)到线299。举例来说，部分646的材料可直接接触线299的导电材料区。相应支柱的部分644可位于相应支柱的部分643与646之间。相应支柱的部分645可由相应支柱的部分643、644和646环绕。
部分643、644和646中的每一者可包含导电材料(例如经掺杂多晶硅)。部分645(例如填充剂)可包含电介质材料(例如硅的氧化物，例如二氧化硅)。图6示出其中支柱631、632和633中的每一者包含部分645(例如电介质材料)的实例。或者，可省略部分645，使得部分644的材料也可占用部分645所占用的空间。
部分643和646可包含相同导电性类型的材料。部分644可包含具有与部分643和646的导电性类型不同的导电性类型的材料。举例来说，部分643和646可包含n型的半导体材料(例如n型多晶硅)，且部分644可包含p型的半导体材料(例如p型多晶硅)。或者，部分643、644和646可包含相同导电性类型的材料(例如n型多晶硅)。
部分644以及部分643和646中的每一者的至少一部分可形成支柱631、632和633之中的相应支柱中的导电通道(例如存储器单元串的主体的一部分)。导电通道可在存储器装置200的操作(例如读取、写入或擦除)期间运载电流(例如在数据线270、271和272与线299(例如源极)之间的电流)。图6示出其中部分643的一部分可从相应数据线延伸到大约在等级616处的相应支柱中的位置的实例。然而，部分643的一部分可延伸到等级614与616之间的相应支柱中的任何位置。
如图6所示，存储器单元串233a的存储器单元210、211、212和213可沿支柱633的区段(例如支柱633的从等级610延伸到等级613的区段)定位。在类似结构中，存储器单元串231a和232a的存储器单元210、211、212和213(图6中未标记)可沿支柱631和632之中的相应支柱的区段定位。
控制线2200、2210、2220、2230(与相应存储器单元210、211、212和213相关联)可沿支柱631、632和633之中的相应支柱的区段(例如从等级610延伸到等级613的区段)定位。控制线2200，2210，2220，2230的材料可包含导电材料(例如经导电掺杂的n型多晶硅、金属或其它导电材料)。
选择线282A0可沿支柱631、632和633中的每一者的区段(等级616处的区段)位于等级616中。选择线284A0可沿支柱631、632和633中的每一者的区段(等级615处的区段)位于等级615中。选择线286A0可沿支柱631、632和633中的每一者的区段(等级614处的区段)位于等级614中。选择线282A0、284A0和286A0的材料可包含经导电掺杂的多晶硅、金属或其它导电材料，且可与控制线2200、2210、2220、2230的导电材料相同。
选择线281A0可沿支柱631、632和633中的每一者的区段(等级607处的区段)位于等级607中。选择线283A0可沿支柱631、632和633中的每一者的区段(等级608处的区段)位于等级608中。选择线285A0可沿支柱631、632和633中的每一者的区段(等级609处的区段)位于等级609中。选择线281A0、283A0和285A0的材料可包含经导电掺杂的多晶硅、金属或其它导电材料，且可与控制线2200、2210、2220、2230的材料相同。
如图6所示，存储器单元串231a、232a和233a中的每一者可包含结构630，其包含位于相应支柱与控制线2200、2210、2220、2230之间的部分601、602和603。举例来说，存储器单元串232a中的结构630位于支柱632与控制线2200、2210、2220和2230之间。存储器单元串232a的存储器单元210、211、212和213中的每一者可包含结构630的一部分(部分601、602和603的一部分)。结构630可为TANOS(TaN、Al2O3、Si3N4、SiO2、Si)结构的一部分。举例来说，部分601(例如多晶硅层间电介质)可包含一或多种电荷阻挡材料(例如电介质材料，例如TaN和Al2O3)，其能够阻止电荷的隧穿。部分602可包含电荷储存元件(例如一或多种电荷储存材料，例如Si3N4)，其可提供电荷储存功能(例如捕获电荷)，以表示存储在存储器单元210、211、212或213中的信息的值。部分603可包含一或多种隧道电介质材料(例如SiO2)，其能够允许电荷(例如电子)的隧穿。举例来说，部分603可允许电子在写入操作期间从部分644隧穿到部分602，且允许电子在存储器装置200的擦除操作从部分602隧穿到部分644。此外，部分603可允许电穴从部分644隧穿到部分602，从而在存储器装置200的擦除操作期间补偿所捕获电子再结合。在存储器装置200的替代布置中，结构630可为SONOS(Si、SiO2、Si3N4、SiO2、Si)结构的一部分。在另一个替代布置中，结构630可为浮动栅极结构的一部分。
如图6所示，选择线(例如282A0、284A0、286A0、281A0、283A0或285A0)是一片(例如单层)导电材料(例如多晶硅、金属或其它导电材料)。如上文所描述，选择线可运载信号(例如图3中的信号SGD1A0、SGD2A0、SGD3A0、SGS1A0、SGS2A0或SGS3A0)，但其并不像开关(例如晶体管)那样操作。选择栅极(例如选择栅极261到266中的每一者)可包含相应选择线的一部分(例如形成相应选择线的所述片导电材料的一部分)以及额外结构，以执行功能(例如晶体管的功能)。举例来说，在图6中，选择栅极262可包含选择线282A0的一部分和结构630的一部分，且选择栅极261可包含选择线281A0的一部分和结构630的一部分。
图6示出其中选择栅极261到266具有与存储器单元210、211、212和213相同的结构(例如TANOS结构)的实例。或者，选择栅极261、263和265(例如源极选择栅极)；选择栅极262、264和268(例如漏极选择栅极)，或选择栅极261到266(源极选择栅极和漏极选择栅极两者)可具有不同结构，例如场效应晶体管(FET)结构。FET的实例包含金属-氧化物半导体(MOS)晶体管结构。如所属领域的技术人员已知，FET通常包含晶体管栅极、晶体管主体沟道，以及晶体管栅极与晶体管主体沟道之间的栅极氧化物，其可与晶体管栅极和晶体管主体沟道直接接触。
如图6所示，控制线2200、2210、2220和2230之中的两个邻近控制线(在z维度的方向上，紧挨着彼此垂直定位的两个控制线)彼此垂直分开距离(例如间距)D1。选择线282A0，284A0和286A0之中的两个邻近选择线(例如在z维度的方向上，紧挨着彼此垂直定位的两个漏极选择线)彼此垂直分开距离(例如间距)D2。选择线281A0，283A0和285A0之中的两个邻近选择线(在z维度的方向上，紧挨着彼此垂直定位的两个源极选择线)彼此垂直分开距离(例如间距)D2'。距离D2和D2'可相同(例如大体上相等)。距离D2和D2'中的每一者可小于(例如短于)距离D1。
如图6所示，距离D1是从两个垂直邻近控制线中的任一者的最近顶部或底部边缘(相对于z维度直接彼此面对的表面)测得的垂直距离(例如垂直间距)。如上文所描述，控制线2200、2210、2220和2230中的每一者可由导电材料(例如金属或另一导电材料)形成。因此，距离D1可在形成两个邻近控制线的材料的两个最近边缘之间测得。举例来说，距离D1可从形成控制线2200和2210的材料的最近边缘、形成控制线2210和2220的材料的最近边缘，或形成控制线2220和2230的材料的最近边缘测得。
距离D2是从选择线282A0、284A0和286A0之中的任何两个垂直邻近选择线的最近顶部或底部边缘(相对于z维度直接彼此面对的表面)测得的垂直距离(例如垂直间距)。如上文所描述，选择线282A0、284A0和286A0之中的选择线中的每一者可由导电材料(例如金属或另一导电材料)形成。因此，距离D2可在形成选择线282A0、284A0和286A0之中的两个邻近选择线的材料的两个最近边缘之间测得。举例来说，距离D2可在形成选择线282A0和284A0的材料的最近边缘或形成选择线284A0和286A0的材料的最近边缘之间测得。
距离D2'是从选择线281A0，283A0和285A0之中的两个垂直邻近选择线中的任一者的最近顶部或底部边缘(相对于z维度的边缘，其相对于z维度直接彼此面对)测得的垂直距离(例如垂直间距)。如上文所描述，选择线281A0、283A0和285A0之中的选择线中的每一者可由导电材料(例如金属或另一导电材料)形成。因此，距离D2'可在形成选择线281A0、283A0和285A0之中的两个邻近选择线的材料的两个最近边缘之间测得。举例来说，距离D2'可在形成选择线281A0和283A0的材料的最近边缘或形成选择线283A0和285A0的材料的最近边缘之间测得。
图6还示出存储器装置200中的元件之间的距离D1'和D1″。距离D1'是距控制线2200、2210、2220和2230最近的选择线(在此实例中，例如选择线282A0、284A0和286A0之中的286A0)与距选择线282A0、284A0和286A0最近(在此实例中，距选择线286A0最近)的控制线(例如2230)之间的垂直距离(例如垂直间距)。因此，距离D1'可在形成选择线286A0和控制线2230的材料的两个最近边缘之间测得。距离D1″是距控制线2200、2210、2220和2230最近的选择线(在此实例中，例如选择线281A0、283A0和285A0之中的285A0)与距选择线281A0、283A0和285A0最近(在此实例中，距选择线285A0最近)的控制线(例如2200)之间的垂直距离(例如垂直间距)。因此，距离D1″可在形成选择线285A0和控制线2200的材料的两个最近边缘之间测得。
如图6所示，控制线2200、2210、2220和2230中的每一者在z维度中具有厚度T1。厚度T1是控制线2200、2210、2220和2230之中的相应控制线的材料的垂直厚度。选择线282A0、284A0和286A0中的每一者在z维度中具有厚度T2。厚度T2是选择线282A0、284A0和286A0之中的相应选择线的材料的垂直厚度。选择线281A0、283A0和285A0中的每一者在z维度中具有厚度T2'。厚度T2'是选择线281A0、283A0和285A0之中的相应选择线的材料的垂直厚度。厚度T1、T2和T2'可相同(例如大体上相等)。或者，厚度T2和T2'可相同(例如大体上相等)，且厚度T2和T2'中的每一者可小于厚度T1。
如图6所示，存储器装置200可包含位于存储器装置200的元件之间的电介质(例如硅的氧化物)655。举例来说，电介质655可位于控制线2200、2210、2220和2230之中的两个邻近控制线之间(例如占用其之间的空间)。因此，距离D1可为控制线2200、2210、2220和2230之中的两个邻近控制线之间的相应电介质(例如电介质655)的材料(例如硅的氧化物)的厚度。
电介质655还可位于选择线282A0、284A0和286A0之中的两个邻近选择线之间(例如占用其之间的空间)。因此，距离D2可为选择线282A0、284A0和286A0之中的两个邻近选择线之间的相应电介质(例如电介质655)的材料(例如硅的氧化物)的厚度。
电介质655还可位于选择线281A0、283A0和285A0之中的两个邻近选择线之间(例如占用其之间的空间)。因此，距离D2'可为选择线281A0，283A0和285A0之中的两个邻近选择线之间的相应电介质(例如电介质655)的材料(例如硅的氧化物)的厚度。
图6示出存储器装置200的元件中的节距P1、P2和P2'。节距P1是控制线2200、2210和2220的厚度T1；控制线2200和2210之间的距离D1以及控制线2210和2220之间的距离D1的组合的垂直间距的量度(例如以纳米为单位)。节距P2是选择线282A0、284A0和286A0的厚度T2；选择线282A0和284A0之间的距离D2以及选择线284A0和286A0之间的距离D2的组合的垂直间距的量度(例如以纳米为单位)。节距P2'是选择线281A0、283A0和285A0的厚度T2'、选择线281A0和283A0之间的距离D2'以及选择线283A0和285A0之间的距离D2'的组合的垂直间距的量度(例如以纳米为单位)。
如图6中示出，间距P2和P2'可相同(例如大体上相等)。间距P2和P2'中的每一者可小于节距P1。间距P1与间距P2和P2'中的每一者的差异可允许存储器装置200具有优于一些常规存储器裝置的改进。
举例来说，在一些常规存储器裝置(例如3-D NAND快闪存储器裝置)中，选择线的节距与控制线的节距相同。归因于工艺波动，这可使得与选择线相关联的选择栅极难以产生用于常规存储器裝置中的擦除操作的GIDL电流。此类工艺波动可在支柱的底部导致过蚀刻，且可导致难以控制杂质浓度。工艺波动还可导致用于GIDL产生的电场的所要点不对准。因此，在一些常规存储器裝置中，擦除操作期间的GIDL电流的强度可具有宽分布，其可使装置性能降级。
在存储器装置200中，通过提供多个选择线(例如多个漏极选择线和多个源极选择线)，且通过产生选择线的小于(例如紧于)控制线的节距(例如图6中的节距P1)的节距(例如图6中的节距P2和节距P2')，可获得稳定GIDL产生。这可允许存储器装置200具有优于一些常规存储器裝置的改进(例如装置性能的改进)。另外，使选择线的节距小于控制线的节距可允许存储器装置200的制造期间较稳健的工艺，其可避免或减少支柱的底部的过蚀刻，且可增强杂质浓度控制。此外，选择线的较紧密的节距(例如图6中的P2<P1，且P2'<P1)可允许漏极选择栅极相互耦合(例如通过图5中的连接580)，且源极选择栅极相互耦合(例如通过图5中的连接581)。这可进一步改进(例如简化)对提供到存储器装置200的源极和漏极选择线的信号的控制。另外，使源极和漏极选择线的厚度(例如图6中的T2或T2')与控制线的厚度(例如图6中的T1)相同也可简化制作存储器装置200的源极和漏极选择线的工艺。
图7A示出根据本文中描述的一些实施例的存储器装置700的一部分的框图，所述存储器装置可为图5的存储器装置200的变化。存储器装置700包含类似于或等同于图5的存储器装置200的那些元件的元件。为简单起见，存储器装置200和700之间的类似或相同元件(其在图5和图7A中具有相同标签)的描述在图7A的描述中不再重复。
如图7A所示，除包含类似于(或相同于)存储器装置200(图5)的元件的元件以外，存储器装置700可包含选择线788A0(额外漏极选择线)和选择栅极768(额外选择栅极)。可通过选择线788A0来控制(例如接通或断开)选择栅极768。存储器装置700还可包含驱动器电路763，其可包含驱动晶体管(例如高压晶体管)Tr3，其可由信号DR3控制(例如接通或断开)。驱动晶体管Tr3可操作，以将选择线788A0耦合到具有信号(电压信号)V3的信号线。信号V3可具备电压，其具有用以激活(例如接通)或去活(例如断开)选择栅极768的值，取决于在存储器装置700的操作(例如读取或写入操作)期间，是否选择存取存储器单元串231a、232a和233a。
选择栅极768和选择栅极262、266和264可操作来服务不同操作中的不同功能。如上文参看图4所描述，选择栅极261到266(图4)可在读取或写入操作期间操作以充当串选择器(例如作为开关)(以在读取或写入操作期间选择相应的存储器单元串)，且在擦除操作期间操作以充当GIDL产生器(以产生GIDL电流)。因此，在图4的存储器装置200中，相同选择栅极(例如261到266)可操作以服务不同操作中的不同功能(例如串选择和GIDL产生功能)。
然而，在图7A的存储器装置700中，存储器单元串选择和GIDL产生功能可由不同的选择栅极执行。在读取或写入操作期间，可激活(例如接通)选择电路241a、242a和243a的选择栅极262、266和264以充当传递晶体管。举例来说，在读取或写入操作期间提供到信号V1'的电压的值可大约为3V到5V(或其它值)，使得施加到选择线282A0、284A0和286A0(通过驱动晶体管Tr1和连接580)的电压的值也可大约为3V到5V，以便激活选择栅极262、266和264。在读取或写入操作期间，如果选择存取存储器单元串231a、232a和233a，那么选择栅极768可激活(例如接通)，且操作(作为开关)以充当串选择器。可通过接通驱动晶体管Tr3以便将信号V3(例如，读取或写入操作中，V3＝1V到3V)施加到选择线788A0(其控制选择栅极768)，来激活选择栅极768。在读取或写入操作期间提供到信号V3的电压的值可与存储器装置700的供电电压(例如Vcc，图7A中未图示)的值相同。
在擦除操作中，可使选择电路241a、242a和243a的选择栅极262、266和264处于使得选择栅极262、266和264可作为GIDL产生器操作以产生用于擦除操作的GIDL电流的条件。举例来说，在擦除操作期间，可接通驱动晶体管Tr1，以将信号V1'施加到选择线282A0、284A0和286A0。在擦除操作期间提供到信号V1'的电压的值可接近在擦除操作期间施加到数据线270、271和272的电压(例如VERASE，图7A中未图示)的值(例如VERASE＝20V，且V1'＝15V到17V)。电压VERASE的值可比存储器装置700的供电电压的值(例如Vcc＝1V到3V)大得多。在擦除操作中，可使选择栅极768处于“浮动”条件，使得它们可不作为GIDL产生器操作(可不产生用于擦除操作的GIDL电流)。在擦除操作中，可使选择线788A0处于“浮动”状态，以致使选择栅极768处于浮动条件。在浮动状态下，可使选择线788A0从提供信号V3的信号线去耦(例如驱动晶体管Tr3可断开)。
图7B示出根据本文中描述的一些实施例的存储器装置700的一部分的结构的侧视图。图7B中的存储器装置700的结构可为图6的存储器装置200的结构的变化。为简单起见，存储器装置200和700之间的类似或相同元件(其在图6和图7B中具有相同标签)的描述在图7B的描述中不再重复。如图7B所示，图7B的存储器装置700与存储器装置200(图6)之间的差异包含选择线788A0。
如图7B所示，选择线788A0邻近于(紧挨着它定位)控制线2230，且与控制线2230垂直分开一距离(例如间距)D1'(其可为与图6的距离D1'相同)。选择线788A0邻近于(紧挨着它定位)选择线286A0，且与选择线286A0垂直分开一距离(例如间距)D3。距离D3是在形成选择线286A0和选择线788A0的材料的两个最近边缘之间测得的垂直距离(例如垂直间距)。距离D1'和D3可相同(例如大体上相等)。距离D1和D3可相同。选择线788A0具有可与厚度T1相同(例如大体上相等)的厚度T3。选择栅极768中的每一者可具有与存储器单元210、211、212和213相同的结构(例如TANOS结构)。存储器装置700(图7A和图7B)可包含至少类似于存储器装置200的那些改进的改进。
图8A示出根据本文中描述的一些实施例的存储器装置800的一部分的框图，所述存储器装置可为图5的存储器装置200的变化。存储器装置800包含类似于或等同于图5的存储器装置200的那些元件的元件。为简单起见，存储器装置200和800之间的类似或相同元件(其在图5和图8A中具有相同标签)的描述在图8A的描述中不再重复。
如图8A所示，除包含类似于(或相同于)存储器装置200(图5)的元件的元件以外，存储器装置800可包含额外选择线(额外源极选择线)887A0和选择栅极867。存储器装置800还可包含驱动器电路864，其可包含可由信号DR4控制(例如接通或断开)的驱动晶体管(例如高压晶体管)Tr4。驱动晶体管Tr4可操作，以将选择线887A0耦合到具有信号(电压信号)V4的信号线。信号V4可具备电压，其具有激活(例如接通)或去活(例如断开)选择栅极867的值，取决于在存储器装置800的操作(例如读取或写入操作)期间是否选择存取存储器单元串231a、232a和233a。
选择栅极261、263和265的操作和功能可类似于图7A的选择栅极262、264和266的那些操作和功能。举例来说，图8A的选择栅极261、263和265可在存储器装置800的读取或写入操作期间操作以充当传递晶体管，且在存储器装置800的擦除操作期间操作以充当GIDL产生器来产生GIDL电流。信号V2'可具备电压，其具有类似于图7A的信号V1'的那些值的值。举例来说，在读取或写入操作期间，提供到图8A中的信号V2'的电压的值可大约为3V到5V(或其它值)。在擦除操作期间，信号V2'可具备电压(例如15V到17V)，其接近在擦除操作期间施加到线299的擦除电压的值(例如VERASE＝20V，图8A中未图示)。
图8A的选择栅极867的操作和功能可类似于图7A的选择栅极768的那些操作和功能。举例来说，图8A的选择栅极867可在存储器装置800的读取或写入操作期间操作(例如作为开关)以充当存储器单元串选择器。在存储器装置800的擦除操作期间，可使选择栅极867处于浮动条件(例如不充当GIDL产生器)。在读取或写入操作期间，信号V4可具备电压，其具有类似于图7A的信号V3的那些值的值。在擦除操作中，可使选择线887A0处于“浮动”状态，以致使选择栅极867处于浮动条件。在浮动状态下，可使选择线887A0从提供信号V4的线去耦(例如Tr4可断开)。
图8B示出根据本文中描述的一些实施例的存储器装置800的一部分的结构的侧视图。图8B中的存储器装置800的结构可为图6的存储器装置200的结构的变化。为简单起见，存储器装置200和800之间的类似或相同元件(其在图6和图8B中具有相同标签)的描述在图8B的描述中不再重复。如图8B所示，图8B的存储器装置800与存储器装置200(图6)之间的差异包含选择线887A0。
如图8B所示，选择线887A0邻近于(紧挨着它定位)控制线2200，且与控制线2200垂直分开一距离(例如间距)D1″(其可为与图6的距离D1″相同)。选择线887A0邻近于(紧挨着它定位)选择线285A0，且与选择线285A0垂直分开一距离(例如间距)D4。距离D4是在形成选择线285A0和选择线887A0的材料的两个最近边缘之间测得的垂直距离(例如垂直间距)。距离D1″和D4可相同(例如大体上相等)。距离D1和D4可相同(例如大体上相等)。选择线887A0具有可与厚度T1相同(例如大体上相等)的厚度T4。选择栅极867中的每一者可具有与存储器单元210、211、212和213相同的结构(例如TANOS结构)。存储器装置800(图8A和图8B)可包含至少类似于存储器装置200的那些改进的改进。
图9A示出存储器装置900的一部分的框图，其可为图5的存储器装置500的变化。存储器装置900包含元件和执行操作，所述元件和操作类似于或等同于图5的存储器装置200、图7A的存储器装置700和图8A的存储器装置800的那些元件和操作。举例来说，如图9A所示，存储器装置900可包含存储器装置700(图7A)的一部分与存储器装置800(图8A)的一部分的组合。为简单起见，存储器装置200(图5)、存储器装置700(图7A)、存储器装置800(图8A)和存储器装置900之中的类似或相同元件(其在图5、图7A、图8A和图9A中具有相同标签)的描述在图9A的描述中不再重复。
图9B示出根据本文中描述的一些实施例的存储器装置900的一部分的结构的侧视图。图9B中的存储器装置900的结构可为存储器装置700(图7B)的结构的一部分与存储器装置800(图8B)的结构的一部分的组合。为简单起见，存储器装置200(图6)、存储器装置700(图7B)、存储器装置800(图8B)和存储器装置900之中的类似或相同元件(其在图6、图7B、图8B和图9B中具有相同标签)的描述在图9B的描述中不再重复。存储器装置900(图9A和图9B)可包含至少类似于存储器装置200的那些改进的改进。
图10示出根据本文中描述的一些实施例的存储器装置1000的一部分的结构的俯视图。存储器装置1000可包含类似于或等同于上文参看图2到图6所述的存储器装置200的那些元件的元件。为简单起见，存储器装置200和1000之间的类似或相同元件(其在图6和图10中具有相同标签)的描述在图10的描述中不再重复。
如图10中所示，存储器装置1000可包含子框2901和2902之间的缝隙(例如间隙)1001、1002和1003。缝隙1001、1002和1003可包含位于(填充在)缝隙1001、1002和1003中的每一者中的电介质材料(例如硅的氧化物)。缝隙1001、1002和1003是存储器装置1000的材料(例如层)中的切口，且其在形成存储器装置1000的工艺(例如镶嵌工艺)期间形成。如图10中所示，缝隙1001、1002和1003中两个可紧靠地位于子框(例如子框2901)的控制线(例如2200、2210、2220和2230)的对置侧(例如左侧和右侧)上。
如图10中的剖面图中示出，选择线286A0在选择线284A0下面，且选择线284A0在选择线282A0下面。选择线(例如漏极选择线)282A0、284A0和286A0中的每一者具有在y维度的方向上延伸的长度和在x维度的方向上延伸的宽度。其它漏极选择线(例如282A1、284A1、286A1、282B0、284B0、286B0、282B1、284B1和286B1)具有类似于选择线282A0、284A0和286A0的布置。
如图10中所示，控制线2200在控制线2210下面，控制线2210在控制线2220下面，控制线2220在控制线2230下面。类似地，控制线2201在控制线2211下面，控制线2211在控制线2221下面，控制线2221在控制线2231下面。控制线2200、2210、2220、2230、2201、2211、2221和2231中的每一者具有在y维度的方向上延伸的长度和在x维度的方向上延伸的宽度。特定控制线(例如2230)的宽度是从一个缝隙(例如1001)到另一缝隙(例如1002)测得的特定控制线的尺寸。控制线2200、2210、2220和2230中的每一者可通过连接10290、10291、10292和10293之中的相应连接耦合到控制线2201、2211、2221和2231中的相应一者。如图10中所示，选择线282A0、284A0和286A0中的每一者的宽度可小于控制线2200、2210、2220和2230中的每一者的宽度。
图10还示出数据线270、271和272；支柱631、632和633(其还在图6中示出)；以及其它支柱1030。数据线270、271和272中的每一者具有在x维度的方向上延伸的长度。支柱631、632、633和1030中的每一者的部分643耦合到数据线270、271和272之中的相应数据线。举例来说，支柱631、632、633和1030中的每一者的部分643可直接接触数据线270、271和272之中的相应数据线的导电材料区。
如图10中所示，选择线(例如源极选择线)281A0和281A1(标记为281A0/A1)可为相同选择线(例如可由同一片导电材料形成)。类似地，选择线283A0和283A1(标记为283A0/A1)可为相同选择线；选择线285A0和285A1(标记为285A0/A1)可为相同选择线；选择线281B0和281B1(标记为281B0/B1)可为相同选择线；选择线283B0和283B1(标记为283B0/B1)可为相同选择线；以及选择线285B0和285B1(标记为285B0/B1)可为相同选择线。
存储器装置1000的源极选择线(例如281A0/A1)中的每一者可具有在y维度的方向上延伸的长度，以及在x维度的方向上延伸的宽度。源极选择线的宽度可与存储器装置1000的控制线2200、2210、2220、2230、2201、2211、2221和2231的宽度相同(例如大体上相等)。
图11示出根据本文中描述的一些实施例的存储器装置1100的一部分的结构的俯视图。存储器装置1100可为具有子框1190j，1190j+1和1190j+2的框(存储器单元框)1190。图11示出其中框1190包含三个子框的实例。然而，框1190可包含多于三个子框。举例来说，框1190可包含在子框1190j左侧的一子框(或若干子框)以及在子框1190j+2右侧的一子框(或若干子框)。
如图11所示，存储器装置1100可包含框1190的子框之间的缝隙(例如间隙)1101、1102、1103和1104，例如子框1190j和1190j+1之间的缝隙1102，以及子框1190j+1和1190j+2之间的缝隙1103。缝隙1101、1102、1103和1104是存储器装置1100的材料(例如层)中的切口，且在形成存储器装置1100的工艺(例如镶嵌工艺)期间形成。如图11所示，缝隙1101、1102、1103和1104(例如1102和1103)中的两个可紧靠地位于存储器装置1100的子框的对置侧(例如左侧和右侧)上。
存储器装置1100可包含数据线1170i，1170i+1，1170i+2和1170i+3(为简单起见，统称为数据线1170(i,i+1,i+2,i,i+3))。数据线1170(i,i+1,i+2,i,i+3)和相关联的信号BLi、BLi+1、BLi+2和BLi+3可类似于存储器装置200的(图2到图6)数据线(例如数据线270、271和272)及其相关联的信号(例如BL0、BL1和BL2)。如图11所示，数据线1170(i,i+1,i+2,i,i+3)具有在y维度的方向上延伸的长度，且位于存储器装置1100的其它元件上方。
存储器装置1100可包含支柱1130，其可包含相应部分(例如导电材料)1143。支柱1130可对应于图6的存储器装置600的支柱(例如631、632和633)，使得图11的支柱1130中的每一者可具有在z维度(其垂直于x维度和y维度)的方向上延伸的长度，且使得图11的支柱1130的部分1143可对应于图6的支柱的部分643。如图11所示，支柱1130中的每一者可位于数据线1170(i,i+1,i+2,i+3)之中的相应数据线下面且耦合到所述相应数据线。举例来说，支柱1130中的每一者的部分1143可直接接触数据线1170(i,i+1,i+2,i+3)之中的相应数据线的导电材料区。
存储器装置1100可包含控制线1120j、1121j、1122j、1123j、1120j+1、1121j+1、1122j+1、1123j+1、1120j+2、1121j+2、1122j+2和1123j+2(为简单起见，统称为控制线1120/1121/1122/1123(j,j+1,j+2)。控制线1120/1121/1122/1123(j,j+1,j+2)和相关联的信号WL00、WL10、WL20和WL30可类似于图6的存储器装置200的控制线2200、2210、2220和2230及其相关联的信号(WL00、WL10、WL20和WL30)。因此，控制线1120/1121/1122/1123(j,j+1,j+2)可(相对于z维度)彼此分开一距离，所述距离类似于或等同于图6的距离D1。控制线1120/1121/1122/1123(j,j+1,j+2)中的每一者可具有类似于或等同于图6的厚度T1的厚度(相对于z维度)。如图11所示，控制线1120/1121/1122/1123(j,j+1,j+2)可通过连接11290、11291、11292和11293相互耦合。
存储器装置1100可包含选择线(例如漏极选择线)1182j、1184j、1186j、1182j+1、1184j+1、1186j+1、1182j+2、1184j+2和1186j+2(为简单起见，统称为选择线1182/1184/1186(j,j+1,j+2))。选择线1182/1184/1186(j,j+1,j+2)(在剖面图中示出)位于存储器装置1100的控制线上方。选择线1182/1184/1186(j,j+1,j+2)以及相关联的信号SGD1j、SGD2j和SGD3j；或SGD1j+1、SGD2j+1，SGD3j+1；或SGD1j+2、SGD2j+2和SGD3j+2可类似于图6的存储器装置200的图6中的漏极选择线282A0、284A0和286A0(以及图4中的其相关联的信号SGD3A0，SGD2A0和SGD1A0)。因此，选择线1182/1184/1186(j,j+1,j+2)可(相对于z维度)彼此分开某一距离，所述距离类似于或等同于图6的距离D2。选择线1182/1184/1186(j,j+1,j+2)中的每一者可具有类似于或等同于图6的厚度T2的厚度(相对于z维度)。
存储器装置1100可包含选择线(例如源极选择线)1181j、1183j、1185j、1181j+1、1183j+1、1185j+1、1181j+2、1183j+2和1185j+2(为简单起见，统称为选择线1181/1183/1185(j,j+1,j+2))。以短划线来说明选择线1181/1183/1185(j,j+1,j+2)(在剖面图中示出)，以指示它们位于控制线1120/1121/1122/1123(j,j+1,j+2)下面。选择线1181/1183/1185(j,j+1,j+2)以及相关联的信号SGS1j、SGS2j和SGS3j；或SGS1j+1、SGS2j+1、SGS3j+1；或SGS1j+2、SGS2j+2和SGS3j+2可类似于图6的存储器装置200的图6中的漏极选择线281A0、283A0和285A0(以及图4中的其相关联的信号SGS3A0、SGS2A0和SGS1A0)。因此，选择线1181/1183/1185(j,j+1,j+2)可(相对于z维度)彼此分开某一距离，所述距离类似于或等同于图6的距离D2'。选择线1181/1183/1185(j,j+1,j+2)中的每一者可具有类似于或等同于图6的厚度T2'的厚度(相对于z维度)。如图11所示，选择线1181/1183/1185(j,j+1,j+2)可通过连接1189相互耦合。
如图11所示，控制线1120/1121/1122/1123(j,j+1,j+2)中的每一者具有在y维度的方向上延伸的长度以及在x维度的方向上延伸的宽度W。特定控制线(例如1123j)的宽度W是从一个缝隙(例如1101)到另一缝隙(例如1102)测得的特定控制线(例如1123j)的整个尺寸。
选择线1182/1184/1186(j,j+1,j+2)中的每一者具有在y维度的方向上延伸的长度，以及在x维度的方向上延伸的宽度W。选择线1182/1184/1186(j,j+1,j+2)的长度可小于控制线1120/1121/1122/1123(j,j+1,j+2)的长度。选择线1182/1184/1186(j,j+1,j+2)之中的特定选择线(例如漏极选择线1182j)的宽度W是从一个缝隙(例如1101)到另一缝隙(例如1102)测得的特定选择线(例如漏极选择线1182j)的整个尺寸。
选择线1181/1183/1185(j,j+1,j+2)中的每一者具有在y维度的方向上延伸的长度，以及在x维度的方向上延伸的宽度W。选择线1181/1183/1185(j,j+1,j+2)的长度可大于控制线1120/1121/1122/1123(j,j+1,j+2)的长度。选择线1181/1183/1185(j,j+1,j+2)之中的特定选择线(例如源极选择线1181j)的宽度W是从一个缝隙(例如1101)到另一缝隙(例如1102)测得的特定选择线(例如源极选择线1181j)的整个尺寸。
因此，如图11所示，在存储器装置1100中，控制线1120/1121/1122/1123(j,j+1,j+2)、选择线1182/1184/1186(j,j+1,j+2)和选择线1181/1183/1185(j,j+1,j+2)可具有相同宽度W。
另外，如图11所示，缝隙1101、1102、1103和1104中的两个可紧挨着存储器装置1100的子框的控制线、漏极选择线和源极选择线的对置侧(例如左侧和右侧)定位。举例来说，缝隙1102和1103(其包含填充在其中的电介质材料)紧挨着子框1190j+1的控制线1120j+1、1121j+1、1122j+1、1123j+1；选择线1182j+1、1184j+1和1186j+1以及选择线1181j+1、1183j+1和1185j+1的对置侧(例如左侧和右侧)定位。
图12示出根据本文中描述的一些实施例的存储器装置1200的一部分的结构的俯视图。存储器装置1200可为存储器装置1100的变化。因此，存储器装置1200的结构可类似于存储器装置1100的结构。为简单起见，存储器装置1100和1200之间的类似或相同元件(其在图11和图12中具有相同标签)的描述在图12的描述中不再重复。如图12中所示，存储器装置1100和1200之间的差异包含数据线1170(i,i+1,i+2,i+3)和支柱1130的布置，以及数据线1170(i,i+1,i+2,i+3)与支柱1130之间的连接。
如图12中所示，存储器装置1200可包含导电桥1270。导电桥1270可通过导电触点(例如导电插头)1275耦合到数据线1170(i,i+1,i+2,i+3)。导电桥1270可通过部分1143耦合到支柱1130。导电触点1275可位于缝隙1101、1102、1103和1104处。导电桥1270中的每一者可包含一片导电材料，其具有在x维度的方向上延伸的长度。导电桥1270可位于存储器装置1200的在支柱1130上方且在数据线1170(i,i+1,i+2,i+3)下方的等级上。
图13到图15示出根据本文中描述的一些实施例的形成存储器装置1300的过程。参看图13到图15描述的过程可用以形成上文参看图1到图12所述的存储器装置(及其变化)。所属领域的技术人员可容易知晓形成存储器装置1300的过程中的一些以及存储器装置1300的元件中的一些。因此，为了帮助集中于本文所述的实施例，省略图13到图15示出的形成存储器装置1300的过程中的一些以及完成存储器装置1300的额外过程。另外，为简单起见，图2到图15中的存储器裝置之中的类似或相同元件被给予相同标签。
图13示出在材料655'和1302形成于线(例如源极)299和衬底690之上之后的存储器装置1300。形成材料655'和1302可包含将交替的电介质材料(例如使材料655'的层和材料1302的层交替)沉积在线299和衬底690上方。材料655'可包含硅的氧化物(例如二氧化硅SiO2)。材料1302可包含硅和氮的组合(例如氮化硅SiNO4)。材料1302可形成于存储器装置1300的等级607到616的每一者中(例如材料1302的每一层可形成于等级607到616之中的相应等级中)。
如图13中所示，在等级607到616中的每一者，材料1302可形成为具有所述T1、T2和T2'，其可为相同厚度(例如T1＝T2＝T2')。材料655'中的一些(例如材料655'的一些层)可形成为具有不同厚度，例如厚度TD1、TD1、TD1″、TD2和TD2'。厚度TD2和TD2'可相同(例如大体上相等)。厚度TD2和TD2'中的每一者可小于厚度TD1。
图14示出在形成存储器装置1300的一些元件之后的存储器装置1300。此类存储单元包含支柱631、632和633；存储器单元串231a、232a和233a；控制线2200、2210、2220和2230；选择线282A0、284A0和286A0；选择线281A0、283A0和285A0，以及可类似于图6的存储器装置600的那些元件的其它元件(如图14所示)中的每一者的一部分。
形成图14中的存储器装置1300的元件可包含使用例如镶嵌工艺或其它过程等工艺。举例来说，在形成材料655'和1302(图13)之后，可在材料655'和1302中，在支柱631、632和633的位置处形成电穴(垂直电穴，未图示)。可通过去除材料655'和1302的部分(在电穴的位置处)且留下材料655'(其为图14中的电介质655的其中未形成电穴的材料)的其余部分，且留下材料1302的其余部分(其中未形成电穴)，来形成电穴。电穴的底部可在线299处。在形成电穴之后，存储器单元串231a、232a和233a(包含结构630)可形成于电穴的位置处。存储器装置1300的其它结构(例如部分644、645、646，以及部分643的若干部分)也可形成于电穴的位置处。
在形成支柱631、632和633的部分之后，可去除(例如通过蚀刻)材料1302的其余部分(其中未形成电穴)。去除材料1302可包含在材料655'的其余部分中且在材料1302的其余部分中形成缝隙(例如图11和图12中的缝隙1101、1102、1103和1104)。接着，可随后穿过缝隙蚀刻掉材料1302，从而在等级607到616中的每一者上材料1302曾经所在(在其去除之前)的位置处留下空位。
在去除材料1302之后，可在材料1302去除了的空位(例如图14中的等级607到616中的每一者上的空位)中形成(例如填充)导电材料(例如金属，如钨，或其它导电材料)。图14中的等级607到616中的每一者上的导电材料形成如图14所示的存储器装置1300的相应选择线281A0、283A0和285A0；控制线2200、2210、2220和2230；以及选择线286A0、284A0和282A0。
因此，如上文所描述，选择线281A0、282A0、283A0、284A0、285A0和286A0以及控制线2200、2210、2220和2230可同时形成(通过相同工艺步骤(或步骤)形成)。另外，选择线281A0、282A0、283A0、284A0、285A0和286A0以及控制线2200、2210、2220和2230还可由相同导电材料(例如金属或其它导电材料)形成。
图15示出在形成存储器装置1300的其它元件之后的存储器装置1300。此类元件在部分643处包含额外导电材料，以完成支柱631、632和633，以及存储器装置1300的其它部分。如图15中所示，存储器装置1300可包含类似于或等同于图6的存储器装置200的元件的元件。
设备(例如存储器装置100、200、700、800、900、1000、1100、1200和1300)和方法(例如与存储器装置100、200、700、800、900、1000、1100、1200和1300相关联的操作方法)，以及形成这些存储器装置的方法(例如工艺)的图解意在提供各种实施例的结构的一般理解，且无意提供可利用本文所述的结构的设备的所有元件和特征的完整描述。本文的设备是指例如装置(例如存储器装置100、200、700、800、900、1000、1100、1200和1300中的任一者)或包含例如存储器装置100、200、700、800、900、1000、1100、1200和1300中的任一者的装置的系统(例如计算机、蜂窝式电话或其它电子系统)。
上文参看图1到图15所述的组件中的任一者可以若干方式实施，包含经由软件的模拟。因此，上文所述的设备(例如存储器装置100、200、700、800、900、1000、1100、1200和1300，或这些存储器装置中的每一者的一部分，包含这些存储器装置中的控制单元，例如控制单元118(图1))在本文中可全部表征为“若干模块”(或“模块”)。此类模块可包含硬件电路、单处理器和/或多处理器电路、存储器电路、软件程序模块和对象和/或固件及其组合，如对于各种实施例的特定实施方案来说需要和/或适当。举例来说，此类模块可包含于系统操作模拟包中，例如软件电信号模拟包、电力使用和范围模拟包、电容-电感模拟包、电力/散热模拟包、信号发射-接收模拟包，和/或用以操作或模拟各种潜在实施例的操作的软件和硬件的组合。
存储器装置100、200、700、800、900、1000、1100、1200和1300可包含于设备(例如电子电路)中，例如高速计算机、通信和信号处理电路、单处理器或多处理器模块、单个或多个嵌入式处理器、多核处理器、消息信息开关以及专用模块，包含多层、多片模块。此类设备可进一步包括作为多种其它设备(例如电子系统)(例如电视机、蜂窝电话、个人计算机(例如膝上型计算机计算机、桌上型计算机、手持式计算机、平板计算机等)、工作站、无线电、视频播放器、音频播放器(例如MP3(动画专家组、音频层3)播放器)、车辆、医疗器件(例如心脏监视器、血压监视器等)、机顶盒等)内的子组件。
上文参看图1到图15所述的实施例包含设备，以及形成和操作所述设备的方法。所述设备中的一些包含包括长度的柱、沿所述柱的第一区段定位的存储器单元串和控制线，以及沿所述柱的第二区段定位的选择线。所述控制线包含至少第一控制线和第二控制线。所述第一控制线邻近所述第二控制线。所述第一控制线与所述第二控制线在所述支柱的所述长度的方向上分开第一距离。所述选择线包含至少第一选择线和第二选择线。所述第一选择线与所述第二选择线在所述支柱的长度的方向上分开第二距离。所述第二距离小于所述第一距离。描述包含额外设备和方法的其它实施例。
以上描述和图说明发明性标的物的一些实施例，以使所属领域的技术人员能够实践发明性标的物的实施例。其它实施例可并入有结构性、逻辑上、电性、工艺以及其它变化。实例仅例示可能变化。一些实施例的部分和特征可包含于其它实施例的那些部分和特征中，或替代所述部分和特征。在阅读和理解以上描述后，所属领域的技术人员将明白许多其它实施例。

Claims (25)

1.一种设备，其包括：
柱，其包含长度；
存储器单元串和控制线，其位置沿着所述柱的第一片段，所述控制线包含至少第一控制线和第二控制线，所述第一控制线邻近所述第二控制线且与所述第二控制线在所述柱的所述长度的方向上分开第一距离；以及
选择线，其位置沿着所述柱的第二片段，所述选择线包含至少第一选择线和第二选择线，所述第一选择线与所述第二选择线在所述柱的所述长度的所述方向上分开第二距离，其中所述第二距离小于所述第一距离。
2.根据权利要求1所述的设备，进一步包括衬底，其中所述存储器单元串位于所述衬底与所述选择线之间。
3.根据权利要求1所述的设备，进一步包括衬底，其中所述选择线位于所述存储器单元串与所述衬底之间。
4.根据权利要求1所述的设备，进一步包括位置沿着所述柱的第三片段的额外选择线，所述存储器单元串位于所述选择线与所述额外选择线之间，所述额外选择线包含至少第一额外选择线和第二额外选择线，所述第一额外选择线与所述第二额外选择线在所述柱的所述长度的所述方向上分开第三距离，其中所述第三距离小于所述第一距离。
5.根据权利要求1所述的设备，其中所述选择线包含位置沿着所述柱的所述第一片段且紧靠着所述第二选择线的第三选择线，所述第三选择线与所述第二选择线在所述柱的所述长度的所述方向上分开第三距离，其中所述第三距离小于所述第一距离。
6.根据权利要求5所述的设备，其中所述第一、第二和第三选择线相互耦合。
7.根据权利要求1所述的设备，进一步包括与所述选择线不同的额外选择线，所述额外选择线位置沿着所述柱的在所述第一选择线与所述第二控制线之间的额外片段，
所述额外选择线邻近所述第一选择线且与所述第一选择线在所述柱的所述长度的所述方向上分开第三距离，其中所述第二距离小于所述第三距离。
8.根据权利要求7所述的设备，其中所述额外选择线与所述第二控制线在所述柱的所述长度的所述方向上分开第四距离，其中所述第四距离等于所述第一距离。
9.根据权利要求1所述的设备，其中所述第一选择线、所述第二选择线、所述第一控制线和所述第二控制线在所述柱的所述长度的所述方向上具有相同厚度。
10.根据权利要求1所述的设备，其中所述第一选择线、所述第二选择线、所述第一控制线和所述第二控制线包含相同材料。
11.根据权利要求1所述的设备，其中所述第一选择线、所述第二选择线、所述第一控制线和所述第二控制线由金属形成。
12.一种设备，其包括：
柱，其包含在第一方向上延伸的长度，所述柱包含第一片段、第二片段和第三片段，所述第二片段位于所述第一与第三片段之间；
存储器单元串和控制线，其位置沿着所述柱的所述第一片段；
选择线，其位置沿着所述柱的所述第三片段，所述选择线相互耦合；以及
额外选择线，其位置沿着所述柱的所述第二片段，其中所述控制线、所述选择线和所述额外选择线包含在第二方向上延伸的相同宽度。
13.根据权利要求12所述的设备，其中：
所述控制线包含至少第一控制线和第二控制线，所述第一控制线邻近所述第二控制线且与所述第二控制线在所述第一方向上分开第一距离；且
所述选择线包含至少第一选择线和第二选择线，所述第一选择线与所述第二选择线在所述第一方向上分开第二距离，所述第二距离小于所述第一距离。
14.根据权利要求13所述的设备，进一步包括位置沿着所述柱的第四片段的额外选择线，所述柱的所述第一片段在所述柱的所述第二与第四片段之间，所述额外选择线包含至少第一额外选择线和第二额外选择线，所述第一额外选择线与所述第二额外选择线在所述第一方向上分开第三距离，所述第三距离小于所述第一距离。
15.根据权利要求12所述的设备，进一步包括数据线，所述数据线包含在所述第二方向上延伸的长度，其中所述柱包含直接接触所述数据线的导电材料。
16.根据权利要求12所述的设备，进一步包括数据线，所述数据线包含在所述第二方向上延伸的长度，和耦合到所述柱和所述数据线的导电桥，所述导电桥包含在所述第二方向上延伸的长度。
17.根据权利要求12所述的设备，进一步包括：
第一狭缝和所述第一狭缝中的第一电介质材料，所述第一狭缝紧靠地位于所述控制线的第一侧、所述选择线和所述额外选择线上；以及
第二狭缝和所述第二狭缝中的第二介电材料，所述第二狭缝位置紧挨着与所述控制线的所述第一侧相对的第二侧、所述选择线和所述额外选择线。
18.一种方法，其包括：
在存储器装置的操作期间将第一电压施加到所述存储器装置的第一选择线，所述第一选择线位置沿着所述存储器装置的柱的第一片段；以及
在所述操作期间将第二电压施加到所述存储器装置的第二选择线和第三选择线，所述第二选择线位置沿着所述柱的第二片段，所述第三选择线位置沿着所述柱的第三片段，所述柱包含位置沿着所述柱的第四片段的存储器单元串和控制线，且所述第一片段在所述第四片段与所述第二和第三片段之间。
19.根据权利要求18所述的方法，其中所述操作包含所述存储器装置的读取操作。
20.根据权利要求18所述的方法，其中所述操作包含所述存储器装置的写入操作。
21.根据权利要求18所述的方法，其中所述操作为第一操作，且所述方法进一步包括：
在所述存储器装置的第二操作期间将第三电压施加到所述第二和第三选择线；以及
在所述第二操作期间将所述第一选择线置于浮动状态中。
22.根据权利要求21所述的方法，其中所述第二操作包含所述存储器装置的擦除操作。
23.一种方法，其包括：
形成从导电材料区域向外延伸的柱；以及
沿着所述柱的不同片段形成存储器单元串、第一控制线、第二控制线、第一选择线和第二选择线，使得所述第一控制线邻近所述第二控制线且与所述第二控制线在所述柱的长度的方向上分开第一距离，使得所述第一选择线与所述第二选择线在所述柱的所述长度的所述方向上分开第二距离，且使得所述第二距离小于所述第一距离。
24.根据权利要求23所述的方法，其中所述第一和第二选择线与所述第一和第二控制线同时形成。
25.根据权利要求23所述的方法，其中所述第一和第二选择线和所述第一和第二控制线由金属形成。
CN201710901715.8A 2016-09-28 2017-09-28 包含具有不同垂直间距的多个选择线和控制线的存储器装置 Active CN107885668B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/278,405 US10042755B2 (en) 2016-09-28 2016-09-28 3D vertical NAND memory device including multiple select lines and control lines having different vertical spacing
US15/278,405 2016-09-28

Publications (2)

Publication Number Publication Date
CN107885668A true CN107885668A (zh) 2018-04-06
CN107885668B CN107885668B (zh) 2021-11-12

Family

ID=61686578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710901715.8A Active CN107885668B (zh) 2016-09-28 2017-09-28 包含具有不同垂直间距的多个选择线和控制线的存储器装置

Country Status (2)

Country Link
US (5) US10042755B2 (zh)
CN (1) CN107885668B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468423B2 (en) 2016-09-28 2019-11-05 Micron Technology, Inc. Memory device including multiple select lines and control lines having different vertical spacing

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9916901B1 (en) * 2017-01-26 2018-03-13 Micron Technology, Inc. Memory device including multiple gate-induced drain leakage current generator circuits
US10366763B2 (en) 2017-10-31 2019-07-30 Micron Technology, Inc. Block read count voltage adjustment
JP2020144962A (ja) 2019-03-07 2020-09-10 キオクシア株式会社 半導体記憶装置
KR102668957B1 (ko) 2019-05-09 2024-05-28 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 및 불휘발성 메모리 장치를 포함하는 스토리지 시스템
KR102618474B1 (ko) * 2019-05-30 2023-12-26 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101517707A (zh) * 2006-09-19 2009-08-26 桑迪士克股份有限公司 具有由衬底沟槽中的间隔物形成的浮动栅极的非易失性存储器单元的阵列
US20130092994A1 (en) * 2011-10-18 2013-04-18 Sunil Shim Three-dimensional semiconductor memory device
CN103872057A (zh) * 2012-12-17 2014-06-18 爱思开海力士有限公司 非易失性存储器件及其制造方法
US20140198573A1 (en) * 2013-01-15 2014-07-17 Bong-Kil Jung Memory system and method of operation thereof
WO2014158739A1 (en) * 2013-03-14 2014-10-02 Sandisk Technologies Inc. Compensation for temperature-dependence of bit line resistance
WO2015031051A1 (en) * 2013-08-30 2015-03-05 Micron Technology, Inc. Independently addressable memory array address spaces
CN104659033A (zh) * 2013-11-19 2015-05-27 三星电子株式会社 垂直存储器器件及其制造方法
US20150160857A1 (en) * 2013-12-06 2015-06-11 Sandisk Technologies Inc. Lower Page Only Host Burst Writes
US20150370705A1 (en) * 2010-08-20 2015-12-24 Chi Weon Yoon Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays
US20160011971A1 (en) * 2014-07-14 2016-01-14 Jae-Il Lee Storage medium, memory system, and method of managing storage area in memory system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241558A (ja) 2003-02-05 2004-08-26 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法、半導体集積回路及び不揮発性半導体記憶装置システム
US9449983B2 (en) * 2013-12-19 2016-09-20 Sandisk Technologies Llc Three dimensional NAND device with channel located on three sides of lower select gate and method of making thereof
US9659958B2 (en) * 2015-10-13 2017-05-23 Samsung Elctronics Co., Ltd. Three-dimensional semiconductor memory device
US10042755B2 (en) 2016-09-28 2018-08-07 Micron Technology, Inc. 3D vertical NAND memory device including multiple select lines and control lines having different vertical spacing
CN110265404B (zh) * 2019-06-28 2020-10-23 长江存储科技有限责任公司 用于三维存储器的叠层结构、三维存储器及其制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101517707A (zh) * 2006-09-19 2009-08-26 桑迪士克股份有限公司 具有由衬底沟槽中的间隔物形成的浮动栅极的非易失性存储器单元的阵列
US20150370705A1 (en) * 2010-08-20 2015-12-24 Chi Weon Yoon Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays
US20130092994A1 (en) * 2011-10-18 2013-04-18 Sunil Shim Three-dimensional semiconductor memory device
CN103872057A (zh) * 2012-12-17 2014-06-18 爱思开海力士有限公司 非易失性存储器件及其制造方法
US20140198573A1 (en) * 2013-01-15 2014-07-17 Bong-Kil Jung Memory system and method of operation thereof
WO2014158739A1 (en) * 2013-03-14 2014-10-02 Sandisk Technologies Inc. Compensation for temperature-dependence of bit line resistance
WO2015031051A1 (en) * 2013-08-30 2015-03-05 Micron Technology, Inc. Independently addressable memory array address spaces
CN105612582A (zh) * 2013-08-30 2016-05-25 美光科技公司 可独立寻址的存储器阵列地址空间
CN104659033A (zh) * 2013-11-19 2015-05-27 三星电子株式会社 垂直存储器器件及其制造方法
US20150160857A1 (en) * 2013-12-06 2015-06-11 Sandisk Technologies Inc. Lower Page Only Host Burst Writes
US20160011971A1 (en) * 2014-07-14 2016-01-14 Jae-Il Lee Storage medium, memory system, and method of managing storage area in memory system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468423B2 (en) 2016-09-28 2019-11-05 Micron Technology, Inc. Memory device including multiple select lines and control lines having different vertical spacing
US10916553B2 (en) 2016-09-28 2021-02-09 Micron Technology, Inc. 3D vertical NAND memory device including multiple select lines and control lines having different vertical spacing
US11296097B2 (en) 2016-09-28 2022-04-05 Micron Technology, Inc. 3D vertical NAND memory device including multiple select lines and control lines having different vertical spacing
US11785787B2 (en) 2016-09-28 2023-10-10 Micron Technology, Inc. 3D vertical nand memory device including multiple select lines and control lines having different vertical spacing

Also Published As

Publication number Publication date
US10042755B2 (en) 2018-08-07
US20220302133A1 (en) 2022-09-22
US10468423B2 (en) 2019-11-05
US20180322045A1 (en) 2018-11-08
US11296097B2 (en) 2022-04-05
US10916553B2 (en) 2021-02-09
CN107885668B (zh) 2021-11-12
US20200066736A1 (en) 2020-02-27
US20210233917A1 (en) 2021-07-29
US20180090208A1 (en) 2018-03-29
US11785787B2 (en) 2023-10-10

Similar Documents

Publication Publication Date Title
US11049879B2 (en) Three-dimensional vertical NOR flash thin-film transistor strings
KR102448489B1 (ko) 3-차원 수직 nor 플래시 박막 트랜지스터 스트링들
CN107885668A (zh) 包含具有不同垂直间距的多个选择线和控制线的存储器装置
JP6802350B2 (ja) 複数の選択ゲートと異なるバイアス条件を有するメモリ素子
CN109104879A (zh) 多栅极诱发的漏极泄漏电流产生器
US20190244971A1 (en) Three-dimensional vertical NOR Flash Thin-Film Transistor Strings
JP5052575B2 (ja) 不揮発性半導体記憶装置
CN108140416A (zh) 多层面存储器装置及操作
CN109427802A (zh) 包含存储器块之间的共享选择栅极连接件的3d存储器装置
US7701767B2 (en) Strap-contact scheme for compact array of memory cells
US9001584B2 (en) Sub-block decoding in 3D memory
CN204991153U (zh) 存储器单元和非易失性存储器
US11915760B2 (en) Semiconductor storage device
CN110021609A (zh) 具有共享柱结构的多栅极串驱动器
KR20170022043A (ko) 3차원 낸드 메모리 장치 및 이의 동작
TW201428751A (zh) 用於降低在堆疊式記憶體結構中程式化干擾的程式化技術

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant