KR102161740B1 - 효율적으로 워드라인을 형성하는 3차원 플래시 메모리 제조 방법 - Google Patents

효율적으로 워드라인을 형성하는 3차원 플래시 메모리 제조 방법 Download PDF

Info

Publication number
KR102161740B1
KR102161740B1 KR1020190039735A KR20190039735A KR102161740B1 KR 102161740 B1 KR102161740 B1 KR 102161740B1 KR 1020190039735 A KR1020190039735 A KR 1020190039735A KR 20190039735 A KR20190039735 A KR 20190039735A KR 102161740 B1 KR102161740 B1 KR 102161740B1
Authority
KR
South Korea
Prior art keywords
word line
line group
flash memory
word lines
etching process
Prior art date
Application number
KR1020190039735A
Other languages
English (en)
Inventor
송윤흡
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190039735A priority Critical patent/KR102161740B1/ko
Priority to US17/436,684 priority patent/US20220149073A1/en
Priority to PCT/KR2020/004488 priority patent/WO2020204614A1/ko
Priority to CN202080025030.1A priority patent/CN113678254A/zh
Application granted granted Critical
Publication of KR102161740B1 publication Critical patent/KR102161740B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H01L27/11582—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L27/11565—
    • H01L27/11568—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Abstract

효율적으로 워드라인을 형성하는 3차원 플래시 메모리 제조 방법이 개시된다. 일 실시예에 따르면, 3차원 플래시 메모리 제조 방법은, 수평 방향으로 적층된 복수의 워드라인들을 상부 워드라인 그룹 및 하부 워드라인 그룹-상기 상부 워드라인 그룹 및 상기 하부 워드라인 그룹은 각각의 적어도 일부 상면이 노출되도록 서로 다른 수평 크기를 가진 채 계단 형상으로 순서대로 적층됨-으로 구분하여 준비하는 단계; 상기 상부 워드라인 그룹의 적어도 일부 상면 및 상기 하부 워드라인 그룹의 적어도 일부 상면에 포토레지스트들을 형성하는 단계; 및 상기 포토레지스트들이 형성된 상부 워드라인 그룹 및 하부 워드라인 그룹 각각에 대해 식각 공정을 동시에 수행하는 단계를 포함한다.

Description

효율적으로 워드라인을 형성하는 3차원 플래시 메모리 제조 방법{THREE DIMENSIONAL FLASH MEMORY MANUFACTURING METHOD FOR FORMING WORDLINE EFFICIENTLY}
아래의 실시예들은 3차원 플래시 메모리 제조 방법에 관한 것으로, 보다 상세하게는, 효율적으로 워드라인을 형성하는 3차원 플래시 메모리 제조 방법에 대한 기술이다.
플래시 메모리는 전기적으로 소거가능하며 프로그램 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, F-N 터널링(Fowler-Nordheimtunneling) 또는 열전자 주입(Hot electron injection)에 의해 전기적으로 데이터의 입출력을 제어한다.
최근 플래시 메모리에는, 소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 수직적으로 셀을 적층하며 집적도를 증가시키는 3차원 구조가 적용되었다. 이러한 기존의 3차원 플래시 메모리를 나타낸 도 1을 참조하면, 3차원 플래시 메모리(100)는 수직 방향으로 형성된 채널층(110), 채널층(110)을 감싸도록 형성된 전하 저장층(120), 전하 저장층(120)에 연결되며 수평 방향으로 적층된 복수의 전극층들(130) 및 복수의 전극층들(130)에 교번하며 개재되는 복수의 절연층들(140)을 포함하는 구조를 갖는다. 이하, 복수의 전극층들(130) 각각이 워드라인으로 사용되는 바, 복수의 전극층들(130)을 복수의 워드라인들(130)로 기재한다.
여기서, 복수의 워드라인들(130)에는 외부 배선과 연결되기 위한 컨택트가 형성되어야 하기 때문에, 복수의 워드라인들(130)은 도면과 같이 계단 형상을 이루게 된다.
이러한 기존의 3차원 플래시 메모리를 제조하기 위한 방법에 대해 도 2a 내지 2d를 참조하여 살펴보면, 기존의 3차원 플래시 메모리 제조 방법은 도 2a와 같이 복수의 워드라인들(210) 및 복수의 절연층들(220)이 교대로 적층된 몰드 구조체의 상부에 포토레지스트(230)를 형성하여 트림(Trim)한 뒤, 도 2b와 같이 복수의 워드라인들(210) 중 최상단의 워드라인(211)에 대해 식각 공정을 수행함으로써, 계단 형상의 한 부분을 형성할 수 있다. 이어서, 기존의 3차원 플래시 메모리 제조 방법은 도 2c와 같이 포토레지스트(230)를 트림한 뒤, 도 2d와 같이 표면이 노출된 워드라인들(211, 212) 각각에 대한 식각 공정을 수행함으로써, 계단 형상의 두 부분들을 형성할 수 있다. 이처럼 기존의 3차원 플래시 메모리 제조 방법은 트림 공정과 식각 공정을 도 2j까지 반복 수행한 뒤 도 2k와 같이 포토레지스트(230)을 제거함으로써 계단 형상의 워드라인들(210)을 완성할 수 있다.
그러나 기존의 3차원 플래시 메모리 제조 방법에 따르면, 식각 공정이 워드라인들(210)의 적층 단수보다 1이 적은 횟수만큼 반복 수행되어야 하는 단점이 존재한다.
따라서, 식각 공정의 반복 횟수를 감소시켜 워드라인의 제조 공정을 단순화하는 기술이 제안될 필요가 있다.
일 실시예들은 워드라인의 식각 공정의 반복 횟수를 감소시켜 제조 공정을 단순화하는 3차원 플래시 메모리 제조 방법을 제안한다.
보다 상세하게, 일 실시예들은 복수의 워드라인들을 계단 형상으로 순서대로 적층되는 상부 워드라인 그룹 및 하부 워드라인 그룹으로 구분하여 준비한 뒤, 상부 워드라인 그룹 및 하부 워드라인 그룹 각각에 대해 식각 공정을 동시에 수행함으로써, 워드라인의 식각 공정의 반복 횟수를 현저히 감소시킨 3차원 플래시 메모리 제조 방법을 제안한다.
또한, 일 실시예들은 상기 3차원 플래시 메모리 제조 방법에 의해 제조되는 3차원 플래시 메모리를 제안한다.
구체적으로, 일 실시예들은 복수의 워드라인들로 등간격 폭 및 등간격 높이의 계단 형상을 형성하는 가운데, 계단 형상 중 상이한 높이를 갖는 한 부분을 포함하는 구조의 3차원 플래시 메모리를 제안한다.
또한, 일 실시예들은 복수의 워드라인들로 등간격 폭 및 등간격 높이의 계단 형상을 형성하는 가운데, 계단 형상 중 상이한 폭을 갖는 한 부분을 포함하는 구조의 3차원 플래시 메모리를 제안한다.
또한, 일 실시예들은 복수의 워드라인들로 등간격 폭 및 등간격 높이의 계단 형상을 형성하는 가운데, 계단 형상 중 상이한 높이를 갖는 한 부분 및 상이한 폭을 갖는 한 부분을 포함하는 구조의 3차원 플래시 메모리를 제안한다.
일 실시예에 따르면, 효율적으로 워드라인을 형성하는 3차원 플래시 메모리 제조 방법은, 수평 방향으로 적층된 복수의 워드라인들을 상부 워드라인 그룹 및 하부 워드라인 그룹-상기 상부 워드라인 그룹 및 상기 하부 워드라인 그룹은 각각의 적어도 일부 상면이 노출되도록 서로 다른 수평 크기를 가진 채 계단 형상으로 순서대로 적층됨-으로 구분하여 준비하는 단계; 상기 상부 워드라인 그룹의 적어도 일부 상면 및 상기 하부 워드라인 그룹의 적어도 일부 상면에 포토레지스트들을 형성하는 단계; 및 상기 포토레지스트들이 형성된 상부 워드라인 그룹 및 하부 워드라인 그룹 각각에 대해 식각 공정을 동시에 수행하는 단계를 포함한다.
일측에 따르면, 상기 하부 워드라인 그룹은, 상기 상부 워드라인 그룹보다 큰 수평 크기를 갖는 것을 특징으로 할 수 있다.
다른 일측에 따르면, 상기 복수의 워드라인들을 상부 워드라인 그룹 및 하부 워드라인 그룹으로 구분하여 준비하는 단계는, 상기 하부 워드라인 그룹에 대해 식각 공정이 수행될 때 상기 상부 워드라인 그룹의 최하단 워드라인이 식각되는 것을 방지하기 위하여, 식각 방지 거리를 포함하도록 상기 하부 워드라인 그룹의 수평 크기를 결정하는 단계를 포함할 수 있다.
또 다른 일측에 따르면, 상기 복수의 워드라인들을 상부 워드라인 그룹 및 하부 워드라인 그룹으로 구분하여 준비하는 단계는, 상기 상부 워드라인 그룹에 대해 식각 공정이 수행될 때 상기 하부 워드라인 그룹의 최상단 워드라인이 식각되는 것을 방지하기 위하여, 상기 상부 워드라인 그룹 및 상기 하부 워드라인 그룹 사이에 식각 방지 보호층을 배치하는 단계를 포함할 수 있다.
또 다른 일측에 따르면, 상기 상부 워드라인 그룹 및 하부 워드라인 그룹 각각에 대해 식각 공정을 동시에 수행하는 단계는, 상기 상부 워드라인 그룹에 포함되는 워드라인들이 적층된 단수 및 상기 하부 워드라인 그룹에 포함되는 워드라인들이 적층된 단수에 기초하여 반복 수행되는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 수평 방향으로 적층된 복수의 워드라인들을 포함하는 3차원 플래시 메모리는, 상기 복수의 워드라인들로 등간격 폭 및 등간격 높이의 계단 형상을 형성하는 가운데, 상기 계단 형상 중 상이한 높이를 갖는 한 부분을 포함하는 것을 특징으로 한다.
일측에 따르면, 상기 상이한 높이를 갖는 한 부분은, 상기 복수의 워드라인들에 대한 식각 공정이 수행되는 과정에서 상기 복수의 워드라인들 중 하부 워드라인 그룹에 포함되는 최상단 워드라인이 불필요하게 식각되는 것을 방지하기 위한 식각 방지 보호층에 의해 형성되는 것임을 특징으로 할 수 있다.
일 실시예에 따르면 수평 방향으로 적층된 복수의 워드라인들을 포함하는 3차원 플래시 메모리는, 상기 복수의 워드라인들로 등간격 폭 및 등간격 높이의 계단 형상을 형성하는 가운데, 상기 계단 형상 중 상이한 폭을 갖는 한 부분을 포함하는 것을 특징으로 한다.
일측에 따르면, 상기 상이한 폭을 갖는 한 부분은, 상기 복수의 워드라인들에 대한 식각 공정이 수행되는 과정에서 상기 복수의 워드라인들 중 상부 워드라인 그룹에 포함되는 최하단 워드라인이 불필요하게 식각되는 것을 방지하기 위한 식각 방지 거리에 의해 형성되는 것임을 특징으로 할 수 있다.
일 실시예에 따르면, 수평 방향으로 적층된 복수의 워드라인들을 포함하는 3차원 플래시 메모리는, 상기 복수의 워드라인들로 등간격 폭 및 등간격 높이의 계단 형상을 형성하는 가운데, 상기 계단 형상 중 상이한 높이를 갖는 한 부분 및 상이한 폭을 갖는 한 부분을 포함하는 것을 특징으로 한다.
일측에 따르면, 상기 상이한 높이를 갖는 한 부분은, 상기 복수의 워드라인들에 대한 식각 공정이 수행되는 과정에서 상기 복수의 워드라인들 중 하부 워드라인 그룹에 포함되는 최상단 워드라인이 불필요하게 식각되는 것을 방지하기 위한 식각 방지 보호층에 의해 형성되는 것이고, 상기 상이한 폭을 갖는 한 부분은, 상기 복수의 워드라인들에 대한 식각 공정이 수행되는 과정에서 상기 복수의 워드라인들 중 상부 워드라인 그룹에 포함되는 최하단 워드라인이 불필요하게 식각되는 것을 방지하기 위한 식각 방지 거리에 의해 형성되는 것임을 특징으로 할 수 있다.
일 실시예들은 워드라인의 식각 공정의 반복 횟수를 감소시켜 제조 공정을 단순화하는 3차원 플래시 메모리 제조 방법을 제안할 수 있다.
보다 상세하게, 일 실시예들은 복수의 워드라인들을 계단 형상으로 순서대로 적층되는 상부 워드라인 그룹 및 하부 워드라인 그룹으로 구분하여 준비한 뒤, 상부 워드라인 그룹 및 하부 워드라인 그룹 각각에 대해 식각 공정을 동시에 수행함으로써, 워드라인의 식각 공정의 반복 횟수를 현저히 감소시킨 3차원 플래시 메모리 제조 방법을 제안할 수 있다.
또한, 일 실시예들은 상기 3차원 플래시 메모리 제조 방법에 의해 제조되는 3차원 플래시 메모리를 제안할 수 있다.
구체적으로, 일 실시예들은 복수의 워드라인들로 등간격 폭 및 등간격 높이의 계단 형상을 형성하는 가운데, 계단 형상 중 상이한 높이를 갖는 한 부분을 포함하는 구조의 3차원 플래시 메모리를 제안할 수 있다.
또한, 일 실시예들은 복수의 워드라인들로 등간격 폭 및 등간격 높이의 계단 형상을 형성하는 가운데, 계단 형상 중 상이한 폭을 갖는 한 부분을 포함하는 구조의 3차원 플래시 메모리를 제안할 수 있다.
또한, 일 실시예들은 복수의 워드라인들로 등간격 폭 및 등간격 높이의 계단 형상을 형성하는 가운데, 계단 형상 중 상이한 높이를 갖는 한 부분 및 상이한 폭을 갖는 한 부분을 포함하는 구조의 3차원 플래시 메모리를 제안할 수 있다.
도 1은 기존의 3차원 플래시 메모리를 나타낸 단면도이다.
도 2a 내지 2d는 기존의 3차원 플래시 메모리 제조 방법을 설명하기 위한 도면이다.
도 3은 일 실시예에 따른 3차원 플래시 메모리 제조 방법을 나타낸 플로우 차트이다.
도 4a 내지 4k는 일 실시예에 따른 3차원 플래시 메모리 제조 방법을 설명하기 위한 도면이다.
도 5a 내지 5c는 도 3을 참조하여 기재된 3차원 플래시 메모리 제조 방법에 의해 제조된 3차원 플래시 메모리는 나타낸 도면이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 3은 일 실시예에 따른 3차원 플래시 메모리 제조 방법을 나타낸 플로우 차트이고, 도 4a 내지 4d는 일 실시예에 따른 3차원 플래시 메모리 제조 방법을 설명하기 위한 도면이다. 이하, 3차원 플래시 메모리 제조 방법을 수행하는 주체로는, 자동화 및 기계화된 제조 시스템이 사용될 수 있다.
도 3 내지 4k를 참조하면, 제조 시스템은 단계(S310)에서 도 4a와 같이 수평 방향으로 적층된 복수의 워드라인들(410)을 상부 워드라인 그룹(420) 및 하부 워드라인 그룹(430)으로 구분하여 준비한다.
여기서, 상부 워드라인 그룹(420) 및 하부 워드라인 그룹(430)은 각각의 적어도 일부 상면(421, 431)이 노출되도록 서로 다른 수평 크기를 가진 채 계단 형상으로 순서대로 적층되어 준비될 수 있다. 일례로, 상부 워드라인 그룹(420) 및 하부 워드라인 그룹(430) 각각은, 적어도 일부 상면(421, 431)이 노출되도록 하부 워드라인 그룹(430)이 상부 워드라인 그룹(420)보다 큰 수평 크기를 가진 채 순서대로 적층되어 구비될 수 있다.
이 때, 단계(S310)는 단순히 복수의 워드라인들(410)만을 준비하는 단계가 아닌, 복수의 워드라인들(410) 사이에 교번하며 개재되는 복수의 절연층들(423,433)과, 채널층(441) 및 전하 저장층(442)으로 구성되는 수직 스트링(440)을 포함하는 몰드 구조체를 준비하는 단계를 의미한다. 따라서, 상부 워드라인 그룹(420)은 상부 워드라인들(422)과 상부 워드라인들(422) 사이에 교번하며 개재되는 상부 절연층들(423)을 포함하고, 하부 워드라인 그룹(430)은 하부 워드라인들(432)과 하부 워드라인들(432) 사이에 교번하며 개재되는 하부 절연층들(433)을 포함할 수 있으며, 상부 워드라인 그룹(420) 및 하부 워드라인 그룹(430)은 하나의 수직 스트링(440)을 공유할 수 있다.
예를 들어, 단계(S310)에서 제조 시스템은 도 4b 내지 4c와 같이 복수의 워드라인들(422, 432) 및 복수의 절연층들(423, 433)이 교대로 적층되고 수직 방향으로 수직 스트링(440)이 형성된 몰드 구조체 상에서 일부분(411, 412)을 식각함으로써, 도 4a와 같이 상부 워드라인 그룹(420) 및 하부 워드라인 그룹(430)으로 구분되어 계단 형상을 갖는 복수의 워드라인들(410)을 준비할 수 있다.
다른 예를 들면, 단계(S310)에서 제조 시스템은 도 4d 및 4e와 같이 하부 몰드 구조체(하부 몰드 구조체에는 하부 워드라인들(432) 및 하부 절연층들(433)이 교대로 적층되고 수직 방향으로 하부 수직 스트링이 형성되어 있음)의 위에 하부 몰드 구조체보다 작은 수평 크기를 갖는 상부 몰드 구조체(상부 몰드 구조체는 하부 워드라인들(432)보다 작은 수평 크기를 갖는 상부 워드라인들(422) 및 상부 절연층(423)이 교대로 적층되고 수직 방향으로 상부 수직 스트링이 형성되어 있음)를 적층함으로써, 도 4a와 같이 상부 워드라인 그룹(420) 및 하부 워드라인 그룹(430)으로 구분되어 계단 형상을 갖는 복수의 워드라인들(410)을 준비할 수 있다.
특히, 단계(S310)에서 제조 시스템은, 후술되는 단계(S330)에서 하부 워드라인 그룹(430)에 대해 식각 공정이 수행될 때 상부 워드라인 그룹(420)의 최하단 워드라인이 식각되는 것을 방지하기 위하여, 식각 방지 거리(450)를 포함하도록 하부 워드라인 그룹(430)의 수평 크기를 결정할 수 있다. 이에 대한 상세한 설명은 아래에서 기재하기로 한다.
또한, 단계(S310)에서 제조 시스템은, 후술되는 단계(S330)에서 상부 워드라인 그룹(420)에 대해 식각 공정이 수행될 때 하부 워드라인 그룹(430)의 최상단 워드라인이 식각되는 것을 방지하기 위하여, 상부 워드라인 그룹(420) 및 하부 워드라인 그룹(430) 사이에 식각 방지 보호층(460)을 배치할 수 있다. 이에 대한 상세한 설명 역시 아래에서 기재하기로 한다.
이어서, 단계(S320)에서 제조 시스템은 도 4f와 같이 상부 워드라인 그룹(420)의 적어도 일부 상면(421) 및 하부 워드라인 그룹(430)의 적어도 일부 상면(431)에 포토레지스트들(470, 480)을 형성한다.
그 다음, 단계(S330)에서 제조 시스템은 도 4h와 같이 포토레지스트들(470, 480)이 형성된 상부 워드라인 그룹(420) 및 하부 워드라인 그룹(430) 각각에 대해 식각 공정을 동시에 수행한다.
이 때, 단계(S330) 이전에 제조 시스템은 도 4g와 같이 복수의 워드라인들(410)이 형성할 계단 형상이 갖게 될 등간격 폭만큼 포토레지스트들(470, 480)을 트림(Trim)할 수 있다.
단계(S330)는 도 4h 내지 4j와 같이 상부 워드라인 그룹(420)에 포함되는 상부 워드라인들(422)이 적층된 단수 및 하부 워드라인 그룹(430)에 포함되는 하부 워드라인들(432)이 적층된 단수에 기초하여 반복 수행됨으로써, 계단 형상을 갖는 워드라인들(410)이 포함된 3차원 플래시 메모리가 제조될 수 있다.
마찬가지로, 단계(S330)가 반복 수행되는 과정에서, 제조 시스템은 도 4h 내지 4j와 같이 포토레지스트들(470, 480)을 트림하는 단계를 추가적으로 반복 수행함으로써, 식각 공정의 반복 수행을 통해 워드라인들(410)이 계단 형상을 갖도록 할 수 있다.
전술된 바와 같이 식각 방지 거리(450)를 포함하도록 하부 워드라인 그룹(430)의 수평 크기가 결정되었기 때문에, 도 4h에서 나타나듯이 하부 워드라인 그룹(430)에 대한 식각 공정이 수행될 때 상부 워드라인 그룹(420)의 최하단 워드라인(424)이 오식각되는 것이 방지될 수 있다.
또한, 전술된 바와 같이 식각 방지 보호층(460)이 상부 워드라인 그룹(420) 및 하부 워드라인 그룹(430) 사이에 배치되어 있기 때문에, 도 4h에서 나타나듯이 상부 워드라인 그룹(420)에 대한 식각 공정이 수행될 때 하부 워드라인 그룹(430)의 최상단 워드라인(434)이 오식각되는 것이 방지될 수 있다.
이상, 단계(S310)에서 식각 방지 거리(450)를 포함하도록 하부 워드라인 그룹(430)의 수평 크기를 결정하는 것과, 상부 워드라인 그룹(420) 및 하부 워드라인 그룹(430) 사이에 식각 방지 보호층(460)을 배치하는 것이 모두 수행되는 경우로 설명되었으나, 이에 제한되거나 한정되지 않고 어느 하나만이 수행될 수도 있다.
이에, 식각 방지 거리(450)를 포함하도록 하부 워드라인 그룹(430)의 수평 크기를 결정하는 것만이 단계(S310)에서 수행된 경우, 제조 완료된 3차원 플래시 메모리는 도 5a와 같으며, 상부 워드라인 그룹(420) 및 하부 워드라인 그룹(430) 사이에 식각 방지 보호층(460)을 배치하는 것만이 단계(S310)에서 수행된 경우, 제조 완료된 3차원 플래시 메모리는 도 5b와 같으며, 식각 방지 거리(450)를 포함하도록 하부 워드라인 그룹(430)의 수평 크기를 결정하는 것과 상부 워드라인 그룹(420) 및 하부 워드라인 그룹(430) 사이에 식각 방지 보호층(460)을 배치하는 것 모두가 단계(S310)에서 수행된 경우, 제조 완료된 3차원 플래시 메모리는 도 5c와 같다. 이에 대한 상세한 설명은 아래에서 기재하기로 한다.
그 후, 단계(S340)에서 제조 시스템은 도 4k와 같이 포토레지스트들(470, 480)을 제거함으로써, 계단 형상을 갖는 워드라인들(410)이 포함된 3차원 플래시 메모리가 제조 완료될 수 있다.
도 5a 내지 5c는 도 3을 참조하여 기재된 3차원 플래시 메모리 제조 방법에 의해 제조된 3차원 플래시 메모리는 나타낸 도면이다.
도 5a를 참조하면, 일 실시예에 따른 3차원 플래시 메모리(510)는 도 3 내지 4f를 참조하여 상술된 단계들(S310 내지 S330)을 통해 제조 완료된 계단 형상의 워드라인을 포함한다. 특히, 단계(S310)에서 제조 시스템이 식각 방지 거리(511)를 포함하도록 하부 워드라인 그룹의 수평 크기를 결정하였기 때문에, 3차원 플래시 메모리(510)는 복수의 워드라인들(520)로 등간격 폭 및 등간격 높이의 계단 형상을 형성하는 가운데, 계단 형상 중 상이한 폭을 갖는 한 부분(521)을 포함하게 된다.
즉, 상이한 폭을 갖는 한 부분(521)은 복수의 워드라인들(520)에 대한 식각 공정이 수행되는 과정에서 복수의 워드라인들(520) 중 상부 워드라인 그룹에 포함되는 최하단 워드라인(522)이 불필요하게 식각되는 것을 방지하기 위한 식각 방지 거리(511)에 의해 형성되는 것일 수 있다.
도 5b를 참조하면, 다른 일 실시예에 따른 3차원 플래시 메모리(530)는 도 3 내지 4f를 참조하여 상술된 단계들(S310 내지 S330)을 통해 제조 완료된 계단 형상의 워드라인을 포함한다. 특히, 단계(S310)에서 제조 시스템이 상부 워드라인 그룹 및 하부 워드라인 그룹 사이에 식각 방지 보호층(531)을 배치하였기 때문에, 3차원 플래시 메모리(530)는 복수의 워드라인들(540)로 등간격 폭 및 등간격 높이의 계단 형상을 형성하는 가운데, 계단 형상 중 상이한 높이를 갖는 한 부분(541)을 포함하게 된다.
즉, 상이한 높이를 갖는 한 부분(541)은 복수의 워드라인들(540)에 대한 식각 공정이 수행되는 과정에서 복수의 워드라인들(540) 중 하부 워드라인 그룹에 포함되는 최상단 워드라인(542)이 불필요하게 식각되는 것을 방지하기 위한 식각 보호층(531)에 의해 형성되는 것일 수 있다.
도 5c를 참조하면, 일 실시예에 따른 3차원 플래시 메모리(550)는 도 3 내지 4f를 참조하여 상술된 단계들(S310 내지 S330)을 통해 제조 완료된 계단 형상의 워드라인을 포함한다. 특히, 단계(S310)에서 제조 시스템이 식각 방지 거리(551)를 포함하도록 하부 워드라인 그룹의 수평 크기를 결정한 동시에 상부 워드라인 그룹 및 하부 워드라인 그룹 사이에 식각 방지 보호층(552)을 배치하였기 때문에, 3차원 플래시 메모리(550)는 복수의 워드라인들(560)로 등간격 폭 및 등간격 높이의 계단 형상을 형성하는 가운데, 계단 형상 중 상이한 폭을 갖는 한 부분(561) 및 상이한 높이를 갖는 한 부분(562)을 포함하게 된다.
이 때, 상이한 폭을 갖는 한 부분(561)은 복수의 워드라인들(560)에 대한 식각 공정이 수행되는 과정에서 복수의 워드라인들(560) 중 상부 워드라인 그룹에 포함되는 최하단 워드라인(563)이 불필요하게 식각되는 것을 방지하기 위한 식각 방지 거리(551)에 의해 형성되는 것일 수 있고, 상이한 높이를 갖는 한 부분(562)은 복수의 워드라인들(560)에 대한 식각 공정이 수행되는 과정에서 복수의 워드라인들(560) 중 하부 워드라인 그룹에 포함되는 최상단 워드라인(564)이 불필요하게 식각되는 것을 방지하기 위한 식각 보호층(552)에 의해 형성되는 것일 수 있다.
상술된 바와 같이 일 실시예에 따른 3차원 플래시 메모리 제조 방법은 총 6단의 워드라인들을 포함하는 3차원 플래시 메모리를 제조함에 있어 식각 공정을 단 2번만 수행하기 때문에(기존의 3차원 플래시 메모리 제조 방법은 5번의 식각 공정을 수행함), 식각 공정의 반복 횟수를 현저히 감소시켜 제조 공정을 단순화할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (11)

  1. 효율적으로 워드라인을 형성하는 3차원 플래시 메모리 제조 방법에 있어서,
    수평 방향으로 적층된 복수의 워드라인들을 상부 워드라인 그룹 및 하부 워드라인 그룹-상기 상부 워드라인 그룹 및 상기 하부 워드라인 그룹은 각각의 적어도 일부 상면이 노출되도록 서로 다른 수평 크기를 가진 채 계단 형상으로 순서대로 적층됨-으로 구분하여 준비하는 단계;
    상기 상부 워드라인 그룹의 적어도 일부 상면 및 상기 하부 워드라인 그룹의 적어도 일부 상면에 포토레지스트들을 형성하는 단계; 및
    상기 포토레지스트들이 형성된 상부 워드라인 그룹 및 하부 워드라인 그룹 각각에 대해 식각 공정을 동시에 수행하는 단계
    를 포함하는 3차원 플래시 메모리 제조 방법.
  2. 제1항에 있어서,
    상기 하부 워드라인 그룹은,
    상기 상부 워드라인 그룹보다 큰 수평 크기를 갖는 것을 특징으로 하는 3차원 플래시 메모리 제조 방법.
  3. 제1항에 있어서,
    상기 복수의 워드라인들을 상부 워드라인 그룹 및 하부 워드라인 그룹으로 구분하여 준비하는 단계는,
    상기 하부 워드라인 그룹에 대해 식각 공정이 수행될 때 상기 상부 워드라인 그룹의 최하단 워드라인이 식각되는 것을 방지하기 위하여, 식각 방지 거리를 포함하도록 상기 하부 워드라인 그룹의 수평 크기를 결정하는 단계
    를 포함하는 3차원 플래시 메모리 제조 방법.
  4. 제1항에 있어서,
    상기 복수의 워드라인들을 상부 워드라인 그룹 및 하부 워드라인 그룹으로 구분하여 준비하는 단계는,
    상기 상부 워드라인 그룹에 대해 식각 공정이 수행될 때 상기 하부 워드라인 그룹의 최상단 워드라인이 식각되는 것을 방지하기 위하여, 상기 상부 워드라인 그룹 및 상기 하부 워드라인 그룹 사이에 식각 방지 보호층을 배치하는 단계
    를 포함하는 3차원 플래시 메모리 제조 방법.
  5. 제1항에 있어서,
    상기 상부 워드라인 그룹 및 하부 워드라인 그룹 각각에 대해 식각 공정을 동시에 수행하는 단계는,
    상기 상부 워드라인 그룹에 포함되는 워드라인들이 적층된 단수 및 상기 하부 워드라인 그룹에 포함되는 워드라인들이 적층된 단수에 기초하여 반복 수행되는 것을 특징으로 하는 3차원 플래시 메모리 제조 방법.
  6. 수평 방향으로 적층된 복수의 워드라인들을 포함하는 3차원 플래시 메모리에 있어서,
    상기 3차원 플래시 메모리는,
    상기 복수의 워드라인들로 등간격 폭 및 등간격 높이의 계단 형상을 형성하는 가운데, 상기 계단 형상 중 상이한 높이를 갖는 한 부분을 포함하고,
    상기 상이한 높이를 갖는 한 부분은,
    상기 복수의 워드라인들에 대한 식각 공정이 수행되는 과정에서 상기 복수의 워드라인들 중 하부 워드라인 그룹에 포함되는 최상단 워드라인이 불필요하게 식각되는 것을 방지하기 위한 식각 방지 보호층에 의해 형성되는 것을 특징으로 하는 3차원 플래시 메모리.
  7. 삭제
  8. 수평 방향으로 적층된 복수의 워드라인들을 포함하는 3차원 플래시 메모리에 있어서,
    상기 3차원 플래시 메모리는,
    상기 복수의 워드라인들로 등간격 폭 및 등간격 높이의 계단 형상을 형성하는 가운데, 상기 계단 형상 중 상이한 폭을 갖는 한 부분을 포함하고,
    상기 상이한 폭을 갖는 한 부분은,
    상기 복수의 워드라인들에 대한 식각 공정이 수행되는 과정에서 상기 복수의 워드라인들 중 상부 워드라인 그룹에 포함되는 최하단 워드라인이 불필요하게 식각되는 것을 방지하기 위한 식각 방지 거리에 의해 형성되는 것을 특징으로 하는 3차원 플래시 메모리.
  9. 삭제
  10. 수평 방향으로 적층된 복수의 워드라인들을 포함하는 3차원 플래시 메모리에 있어서,
    상기 3차원 플래시 메모리는,
    상기 복수의 워드라인들로 등간격 폭 및 등간격 높이의 계단 형상을 형성하는 가운데, 상기 계단 형상 중 상이한 높이를 갖는 한 부분 및 상이한 폭을 갖는 한 부분을 포함하고,
    상기 상이한 높이를 갖는 한 부분은,
    상기 복수의 워드라인들에 대한 식각 공정이 수행되는 과정에서 상기 복수의 워드라인들 중 하부 워드라인 그룹에 포함되는 최상단 워드라인이 불필요하게 식각되는 것을 방지하기 위한 식각 방지 보호층에 의해 형성되는 것이며,
    상기 상이한 폭을 갖는 한 부분은,
    상기 복수의 워드라인들에 대한 식각 공정이 수행되는 과정에서 상기 복수의 워드라인들 중 상부 워드라인 그룹에 포함되는 최하단 워드라인이 불필요하게 식각되는 것을 방지하기 위한 식각 방지 거리에 의해 형성되는 것을 특징으로 하는 3차원 플래시 메모리.
  11. 삭제
KR1020190039735A 2019-04-04 2019-04-04 효율적으로 워드라인을 형성하는 3차원 플래시 메모리 제조 방법 KR102161740B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190039735A KR102161740B1 (ko) 2019-04-04 2019-04-04 효율적으로 워드라인을 형성하는 3차원 플래시 메모리 제조 방법
US17/436,684 US20220149073A1 (en) 2019-04-04 2020-04-02 Three-dimensional flash memory and method for manufacturing same
PCT/KR2020/004488 WO2020204614A1 (ko) 2019-04-04 2020-04-02 3차원 플래시 메모리 및 그 제조 방법
CN202080025030.1A CN113678254A (zh) 2019-04-04 2020-04-02 三维闪存以及制造该三维闪存的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190039735A KR102161740B1 (ko) 2019-04-04 2019-04-04 효율적으로 워드라인을 형성하는 3차원 플래시 메모리 제조 방법

Publications (1)

Publication Number Publication Date
KR102161740B1 true KR102161740B1 (ko) 2020-10-05

Family

ID=72809323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190039735A KR102161740B1 (ko) 2019-04-04 2019-04-04 효율적으로 워드라인을 형성하는 3차원 플래시 메모리 제조 방법

Country Status (1)

Country Link
KR (1) KR102161740B1 (ko)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119283A1 (en) * 2010-11-17 2012-05-17 Samsung Electronics Co., Ltd. Methods for forming etch stop layers, semiconductor devices having the same, and methods for fabricating semiconductor devices
KR20120053329A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 소자 및 그 제조방법
KR20130115913A (ko) * 2012-04-13 2013-10-22 삼성전자주식회사 반도체 소자의 제조 방법
KR20140025798A (ko) * 2012-08-22 2014-03-05 삼성전자주식회사 적층된 전극들을 형성하는 방법 및 이를 이용하여 제조되는 3차원 반도체 장치
US20140193973A1 (en) * 2013-01-07 2014-07-10 Macronix International Co., Ltd. Method for forming interlayer connectors to a stack of conductive layers
KR20150039383A (ko) * 2013-10-02 2015-04-10 삼성전자주식회사 반도체 장치의 제조 방법
KR20150057254A (ko) * 2013-11-19 2015-05-28 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US20150228623A1 (en) * 2014-02-13 2015-08-13 Jung-Ik Oh Staircase-shaped connection structures of three-dimensional semiconductor devices and methods of forming the same
KR20170014757A (ko) * 2015-07-31 2017-02-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
JP2017130644A (ja) * 2016-01-21 2017-07-27 株式会社東芝 半導体装置とその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119283A1 (en) * 2010-11-17 2012-05-17 Samsung Electronics Co., Ltd. Methods for forming etch stop layers, semiconductor devices having the same, and methods for fabricating semiconductor devices
KR20120053329A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 소자 및 그 제조방법
KR20130115913A (ko) * 2012-04-13 2013-10-22 삼성전자주식회사 반도체 소자의 제조 방법
KR20140025798A (ko) * 2012-08-22 2014-03-05 삼성전자주식회사 적층된 전극들을 형성하는 방법 및 이를 이용하여 제조되는 3차원 반도체 장치
US20140193973A1 (en) * 2013-01-07 2014-07-10 Macronix International Co., Ltd. Method for forming interlayer connectors to a stack of conductive layers
KR20150039383A (ko) * 2013-10-02 2015-04-10 삼성전자주식회사 반도체 장치의 제조 방법
KR20150057254A (ko) * 2013-11-19 2015-05-28 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US20150228623A1 (en) * 2014-02-13 2015-08-13 Jung-Ik Oh Staircase-shaped connection structures of three-dimensional semiconductor devices and methods of forming the same
KR20170014757A (ko) * 2015-07-31 2017-02-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
JP2017130644A (ja) * 2016-01-21 2017-07-27 株式会社東芝 半導体装置とその製造方法

Similar Documents

Publication Publication Date Title
US11393716B2 (en) Devices including stair step structures, and related apparatuses and memory devices
US11616074B2 (en) Semiconductor device and manufacturing method of the same
US9356038B2 (en) Semiconductor device and method of fabricating the same
US9184176B2 (en) Semiconductor device, memory system including the same, and method of manufacturing the same
TWI582936B (zh) 垂直記憶體裝置及其製造方法
US9401369B1 (en) Memory device and method for fabricating the same
KR102159255B1 (ko) 에어 갭을 갖는 3차원 플래시 메모리 및 그 제조 방법
US10283519B2 (en) Three dimensional NAND string memory device
US20200258902A1 (en) 3-dimensional junction semiconductor memory device and fabrication method thereof
CN110556381A (zh) 闪存部件和方法
EP3240028A2 (en) Contact pad structure and method for fabricating the same
KR102161740B1 (ko) 효율적으로 워드라인을 형성하는 3차원 플래시 메모리 제조 방법
US11101287B2 (en) Three dimensional memory device
CN105655485A (zh) 电阻式随机存取存储器及其制造方法
US20150325585A1 (en) Method for forming three-dimensional memory and product thereof
TWI462278B (zh) 半導體結構及其製造方法
KR20110013701A (ko) 반도체 소자 및 그 제조 방법
CN110808251A (zh) 一种三维存储器的沟道制备方法
TW201635608A (zh) 記憶體裝置及其製造方法
US9508645B1 (en) Contact pad structure
CN105810637A (zh) 一种3d nand外围器件的集成方法
US9461062B1 (en) Semiconductor device and manufacturing method thereof
US11211401B2 (en) Memory device and method for fabricating the same
CN111244097B (zh) 三维存储器及三维存储器的制作方法
CN107481994A (zh) 用于具有多电轨及冗余的半导体装置的互连结构

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant