CN107481994A - 用于具有多电轨及冗余的半导体装置的互连结构 - Google Patents

用于具有多电轨及冗余的半导体装置的互连结构 Download PDF

Info

Publication number
CN107481994A
CN107481994A CN201710421201.2A CN201710421201A CN107481994A CN 107481994 A CN107481994 A CN 107481994A CN 201710421201 A CN201710421201 A CN 201710421201A CN 107481994 A CN107481994 A CN 107481994A
Authority
CN
China
Prior art keywords
metal layer
electric rail
layer
filling
interconnection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710421201.2A
Other languages
English (en)
Other versions
CN107481994B (zh
Inventor
杰森·伊葛尼·史蒂芬
古拉梅·伯奇
S·纳拉西姆哈
派翠克·贾斯丁尚
金炳烨
艾克·麦克·奇尔德·二世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN107481994A publication Critical patent/CN107481994A/zh
Application granted granted Critical
Publication of CN107481994B publication Critical patent/CN107481994B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及用于具有多电轨及冗余的半导体装置的互连结构，其中，一种用于半导体装置的互连结构包括各具有电轨的第一及第二(或更多)金属化层，以及在垂直毗邻电轨之间的直接电连接。

Description

用于具有多电轨及冗余的半导体装置的互连结构
技术领域
本发明大体有关于用于半导体装置的互连结构。更特别的是，本发明有关于具有多电轨及冗余的互连结构。
背景技术
当前，用于半导体装置的互连结构通常包括具有少数连接(以及较高的电阻路径)的单一电轨。此设计有许多缺点，包括例如，无电轨冗余。如果电轨失效，则装置失效。
因此，亟须一种改良的互连结构设计。
发明内容
在一态样中，克服先前技术的缺点以及提供额外优点，提供一种形成互连结构的方法。该方法包括：提供用于一或更多半导体装置的起始互连结构，该起始互连结构包括具有第一电轨的第一金属化层。该方法更包括：在该第一金属化层之上形成具有第二电轨的第二金属化层，以及直接电连接该第一电轨与该第二电轨。
根据另一态样，提供一种用于一或更多半导体装置的互连结构。该互连结构包括有至少一第一电轨的第一金属化层，有至少一电轨的第二金属化层，以及在该第一金属化层的各电轨与该第二金属化层的对应电轨之间的直接电连接。
根据又一态样，提供一种半导体结构。该半导体结构包括互连结构的第一金属化层，该第一金属化层具有一或更多电轨，在该第一金属化层上方的电介质堆栈，多个沟槽间隔体，只在该多个沟槽间隔体中的每一者正下面的硬掩模层部分，以及在该电介质堆栈中位于上方没有间隔体的区域中的多个通孔。
由以下本发明各种态样结合附图的详细说明可明白以上及其他的本发明目标、特征及优点。
附图说明
图1图示根据本发明的一或更多态样用于一或更多半导体装置(图标成通用区块)的起始互连结构的一实施例，该起始互连结构包括第一金属层与电轨。
图2根据本发明的一或更多态样图示图1的起始互连结构在形成数层后的一实施例，其包括用于在芯材层(mandrel layer)中形成芯材的光刻堆栈，以及硬掩模。
图3根据本发明的一或更多态样图标图2的结构在进行光刻及蚀刻以从芯材层形成芯材条带后的一实施例，包括移除光刻堆栈。
图4根据本发明的一或更多态样图标图3的结构在形成另一光刻堆栈于芯材条带上以便切割芯材条带后的一实施例。
图5根据本发明的一或更多态样图标图4的结构在制成芯材条带的切割以及移除光刻堆栈后的一实施例。
图6根据本发明的一或更多态样图标图5的结构在形成第三光刻堆栈以移除硬掩模层的数个部分后的一实施例。
图7根据本发明的一或更多态样图标图6的结构在移除硬掩模层的部分以及移除光刻堆栈后的一实施例。
图8根据本发明的一或更多态样图标图7的结构在形成氧化物(例如，非晶硅)的覆盖保形层(blanket conformal layer)后的一实施例。
图9根据本发明的一或更多态样图标图8的结构在选择性移除氧化物层的数个部分、有效形成间隔体于经切割的芯材四周后的一实施例。
图10根据本发明的一或更多态样图标图9的结构在选择性移除经切割的芯材、暴露硬掩模层的数个部分后的一实施例。
图11根据本发明的一或更多态样图标图10的结构在移除硬掩模层的暴露部分后的一实施例。
图12根据本发明的一或更多态样图标图11的结构在形成包括光刻阻挡层的光刻堆栈后以及在移除光刻阻挡层的部分后的一实施例。
图13根据本发明的一或更多态样图标图12结构的半部(未图示的半部为镜像)在移除诸层在结构中央下方的部分以形成通孔后的一实施例。
图14根据本发明的一或更多态样图示第13图的半部结构在移除诸层中未被间隔体覆盖的部分、在层140中形成沟槽(也参考图13)、用金属填充沟槽及通孔、以及向下平坦化到该层后的一实施例。
图15根据本发明的一或更多态样图示图14的半部结构在形成附加通孔及第三金属层于其上后的一实施例。
图16的俯视图根据本发明的一或更多态样图示对应至图15的半部结构的完整结构的一实施例，其包括第一金属层电轨与经切割的金属线的第一层，第二金属层(一个经形成没有芯材，另一个有)，以及第三金属层。
具体实施方式
以下用图示于附图的非限定性实施例更详细地解释本发明的数个态样及其一些特征、优点及细节。省略现有材料、制造工具、加工技术等等的描述以免不必要地混淆本发明的细节。不过，应了解，尽管详细说明及特定实施例指出本发明的数个态样，然而它们皆仅供图解说明而不是用来限制。本领域技术人员显然由本揭示内容可明白在本发明概念的精神及/或范畴内有各种取代、修改、附加及/或配置。
可应用如用于本专利说明书及权利要求书中的近似语以修饰允许改变而不导致相关基本功能改变的任何数量表示法。因此，用一用语或数个用语修饰的数值，例如“大约”不受限于指定的确切数值。在某些情况下，该近似语可对应至用于测量该数值的仪器的精确度。
用于本文的术语是只为了要描述特定实施例而非旨在限制本发明。如本文所使用的，英文单数形式“a”、“an”和“the”也旨在包括多形式，除非上下文中另有明确指示。更应该理解，用语“包括(comprise)”(以及任何形式的包括，例如“comprises”及“comprising”)、“具有”(以及任何形式的具有，例如“has”及“having”)、“包含”(以及任何形式的包含，例如“includes”及“including”)以及“含有”(以及任何形式的含有，例如“contains”及“containing”)都是开放的连系动词。结果，“包括”“具有”“包含”“含有”一或更多步骤或组件的方法或装置是拥有该一或更多步骤或组件，但是不限于只有该一或更多步骤或组件。同样，“包括”“具有”“包含”“含有”一或更多特征的方法步骤或装置组件是拥有该一或更多特征，但是不限于只有该一或更多特征。此外，用某一方式组态而成的装置或结构至少是用该方式组态，但是也可用未表列的方式来组态。
如本文所使用的，在使用用语“连接”提及两个实体组件时意指这两个实体组件直接连接。不过，用语“耦合”可意指直接连接或通过一或更多中间组件的连接。
如本文所使用的，用语“可能”及“也许”表示在一组情况内可能发生；拥有指定性质、特性或功能；及/或限定另一动词，其通过表达与受限动词关连的一或更多能力、性能或可能性。因此，使用“可能”及“也许”指出一修饰用语明显适合、能够或适用于被指涉性能、功能或用法，同时考虑到在有些情况下，该修饰用语有时可能不适合、能够或适用。例如，在有些情况下，可预期一事件或性能，同时在其他情况下，该事件或性能不会发生，因此用“可能”及“也许”反映这种区别。
如本文所使用的，除非另有说明，使用于例如测量值、大小等等的数值的用语“约”意指该数值可能有加减百分之5的变化。再者，除非另有说明，使用为方法的一部分的现有工艺及技术可实现描述于此的半导体制造的给定方面，以及在描述半导体结构的情形下，可包括现有材料。
以下参考为求容易了解而不按照比例绘制的附图，附图中相同或类似的组件用相同的附图标记表示。
图1根据本发明的一或更多态样图示用于一或更多半导体装置102(图标为通用区块)的起始互连结构100的一实施例，该起始互连结构包括第一金属层104与电轨106。
例如，使用现有工艺及技术，可照惯例制成该起始结构。此外，除非另有说明，现有工艺及技术可用来实现本发明工艺的个别步骤。
图2根据本发明的一或更多态样图示图1的起始互连结构100在形成数层后的一实施例，其包括用于在芯材层110中形成芯材的光刻堆栈108，以及硬掩模层112。
在一实施例中，芯材层110可包括，例如，非晶硅。在一实施例中，光刻堆栈108从下到上可包括：一层旋涂硬掩模(SOH)、一层氮氧化硅(SiON)、一层底部抗反射涂层(BARC)、以及在顶部的光阻材料。
图3根据本发明的一或更多态样图标图2的结构在进行光刻及蚀刻以从芯材层(110，图2)形成芯材条带114后的一实施例，其包括移除光刻堆栈(108，图2)。
图4根据本发明的一或更多态样图标图3的结构在形成另一光刻堆栈116(例如，类似图1的光刻堆栈108)于芯材条带114上以便切割芯材条带后的一实施例。
图5根据本发明的一或更多态样图标图4的结构在芯材条带(114，图3)中制成切割118以及移除光刻堆栈(116，图4)后的一实施例。
图6根据本发明的一或更多态样图标图5的结构在形成第三光刻堆栈120(例如，类似图1的光刻堆栈108)以移除硬掩模层112的数个部分(例如，中央部分)后的一实施例。
图7根据本发明的一或更多态样图标图6的结构在移除硬掩模层112的部分以及移除光刻堆栈(120，图6)后的一实施例。
图8根据本发明的一或更多态样图标图7的结构在形成氧化物(例如，非晶硅)的覆盖保形层(blanket conformal layer)122后的一实施例。
图9根据本发明的一或更多态样图标图8的结构在选择性移除氧化物层122的数个部分(例如，选择性蚀刻)、有效形成间隔体(例如，间隔体124)于经切割的芯材126四周后的一实施例。应注意，可换成使用其他间隔体形状。
图10根据本发明的一或更多态样图标图9的结构在选择性移除经切割的芯材(126，图9)、暴露硬掩模层(112，图3)的部分128后的一实施例。
图11根据本发明的一或更多态样图标图10的结构在移除硬掩模层(112，图3)的暴露部分(128，图10)后的一实施例。
图12根据本发明的一或更多态样图标图11的结构在形成又一光刻堆栈130(例如，类似在此的其他堆栈)(包括光刻阻挡层132)后以及在移除光刻阻挡层的部分134后的一实施例。
图13根据本发明的一或更多态样图标图12的结构的半部136(未图示的半部为镜像)在移除诸层在结构中央下方的部分以形成通孔138后的一实施例，最终使得电轨或垂直毗邻层之间的直接电连接成为有可能。
图14根据本发明的一或更多态样图示图13的半部结构在移除诸层中未被间隔体(例如，间隔体124，图13)覆盖的部分、在层140中形成沟槽(也参考图13)、用金属填充沟槽及通孔138、以及向下平坦化到层140后的一实施例。
图15根据本发明的一或更多态样图示图14的半部结构的一部分在形成附加通孔144及第三金属层146于其上后的一实施例。
图16的俯视图根据本发明的一或更多态样图示对应至第15图的半部结构的完整结构的一实施例，其包括第一金属层电轨106与经切割的金属线104的第一层，第二金属层142，以及有相关填充通孔144的第三金属层146。
在第一态样，以上所揭示的是一种方法。该方法包括：提供用于半导体装置的起始互连结构，该起始互连结构包括具有第一电轨的第一金属化层。该方法更包括：在该第一金属化层上形成具有第二电轨的第二金属化层，以及直接电连接该第一电轨与该第二电轨。
在一实施例中，该直接电连接步骤可包括，例如，在该第一电轨与该第二电轨之间形成金属填充通孔。
在一实施例中，该第一态样的方法更可包括，例如，在该第二金属化层上形成具有附加电轨的附加金属化层，以及直接电连接各电轨至在正下方的金属化层的电轨。
在一实施例中，在该第一态样的方法中形成该第二金属化层的步骤可包括，例如，形成硬掩模层，形成数个间隔体于该硬掩模层上，移除该硬掩模层中未被该间隔体覆盖的部分，形成通孔，使用该间隔体形成沟槽，以及用金属填充该沟槽及通孔，各填充通孔电连接至该填充沟槽中的一者。在一实施例中，使用芯材线形成该间隔体，切割一或更多该芯材线。在一实施例中，该间隔体例如可形成于该芯材线四周，以及该等\通孔可形成于该芯材下方。在一实施例中，形成该芯材线、切割一或更多该芯材线、形成该通孔以及形成该沟槽的步骤可各自包括，例如，使用光刻及蚀刻的步骤。
在一实施例中，若有该填充沟槽及通孔，该方法更可包括，例如，在填充步骤之后的平坦化步骤。
在一实施例中，若有部分被移除的硬掩模层，该方法更可包括，例如，移除该硬掩模层在该芯材线的任何切割处的部分。
在一实施例中，形成该间隔体的步骤可包括，例如，形成芯材材料的覆盖层，以及移除该芯材材料覆盖层的数个部分。
在第二态样，以上所揭示的是一种用于半导体装置的互连结构，该互连结构包括具有第一电轨的第一金属化层，具有电轨(s)的第二金属化层，以及在该第一金属化层的各电轨与该第二金属化层的对应电轨之间的直接电连接。在一实施例中，该直接电连接可包括，例如，金属填充通孔。
在一实施例中，该第二态样的互连结构更可包括，例如，具有电轨的附加金属化层，以及在给定金属化层的各电轨与位于其正下方的金属化层中的对应电轨之间的直接电连接。
在第三态样，以上所揭示的是一种半导体结构。该半导体结构包括互连结构的第一金属化层，该第一金属化层具有电轨，在该第一金属化层上方的电介质堆栈，数个沟槽间隔体，只直接在该沟槽间隔体中的每一者下面的硬掩模层部分，以及在该电介质堆栈中位于上方没有间隔体的区域中的数个通孔。
在一实施例中，该半导体结构更可包括，例如，在该电介质堆栈位于用该沟槽间隔体标界的区域中的数个金属化沟槽。在一实施例中，该半导体结构更可包括，例如，在该金属化沟槽及该通孔中的金属，该填充金属化沟槽及填充通孔包括第二金属化层，该填充金属化沟槽包括电轨，以及该填充通孔直接电连接在该从第一及该第二金属化层中的对应电轨。
在一实施例中，该第三态样的半导体结构的该沟槽间隔体可包括，例如，U形间隔体。
尽管本文已描述及图示本发明的数个态样，然而本领域技术人员仍可做出替代方面以实现相同的目标。因此，希望随附权利要求书可涵盖落在本发明真正精神及范畴内的所有此类替代态样。

Claims (17)

1.一种方法，包含：
提供用于一或更多半导体装置的起始互连结构，该起始互连结构包含具有第一电轨的第一金属化层；
在该第一金属化层之上形成具有第二电轨的第二金属化层；以及
直接电连接该第一电轨与该第二电轨。
2.如权利要求1所述的方法，其中，该直接电连接步骤包含：在该第一电轨与该第二电轨之间形成多个金属填充通孔。
3.如权利要求1所述的方法，还包含：
在该第二金属化层之上形成具有至少一附加电轨的至少一附加金属化层；以及
直接电连接各电轨至在正下方的金属化层的电轨。
4.如权利要求1所述的方法，其中，形成该第二金属化层的步骤包含：
形成硬掩模层；
形成数个间隔体于该硬掩模层上；
移除该硬掩模层中未被该间隔体覆盖的部分；
形成一或更多通孔；
使用该间隔体形成多个沟槽；以及
用金属填充该沟槽及通孔，各填充通孔电连接至该多个填充沟槽中的一者。
5.如权利要求4所述的方法，其中，使用一或更多芯材线形成该间隔体，切割该一或更多芯材线中的一或更多。
6.如权利要求5所述的方法，其中，该间隔体形成于该一或更多芯材线四周，以及其中，该通孔形成于该芯材下方。
7.如权利要求6所述的方法，其中，形成该多个芯材线、切割该多个芯材线中的一或更多、形成该一或更多通孔以及形成该多个沟槽的步骤各自包含：使用光刻及蚀刻的步骤。
8.如权利要求4所述的方法，还包含：在填充步骤之后的平坦化步骤。
9.如权利要求4所述的方法，还包含：移除该硬掩模层在该一或更多芯材线的任何切割处的一或更多部分。
10.如权利要求4所述的方法，其中，形成该间隔体的步骤包含：
形成芯材材料覆盖层；以及
移除该芯材材料覆盖层的数个部分。
11.一种用于一或更多半导体装置的互连结构，该互连结构包含：
第一金属化层，具有至少一第一电轨；
第二金属化层，具有至少一电轨；以及
直接电连接，在该第一金属化层的各电轨与该第二金属化层的对应电轨之间。
12.如权利要求11所述的互连结构，其中，该直接电连接包含至少一金属填充通孔。
13.如权利要求11所述的互连结构，还包含：
至少一附加金属化层，具有至少一电轨；以及
直接电连接，在给定金属化层的各电轨与位于其正下方的金属化层中的对应电轨之间。
14.一种半导体结构，包含：
互连结构的第一金属化层，该第一金属化层具有一或更多电轨；
在该第一金属化层上方的电介质堆栈；
多个沟槽间隔体；
只在该多个沟槽间隔体中的每一者正下面的硬掩模层部分；以及
在该电介质堆栈中位于上方没有间隔体的区域中的多个通孔。
15.如权利要求14所述的半导体结构，还包含：在该电介质堆栈中位于用该多个沟槽间隔体标界的区域中的数个金属化沟槽。
16.如权利要求15所述的半导体结构，还包含：在该金属化沟槽及该多个通孔中的金属，该填充金属化沟槽及填充通孔包含第二金属化层，该填充金属化沟槽包含电轨，以及该填充通孔直接电连接在该第一及该第二金属化层中的对应电轨。
17.如权利要求15所述的半导体结构，其中，该多个沟槽间隔体包含一或更多U形间隔体。
CN201710421201.2A 2016-06-07 2017-06-07 用于具有多电轨及冗余的半导体装置的互连结构 Active CN107481994B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/175,495 2016-06-07
US15/175,495 US9812396B1 (en) 2016-06-07 2016-06-07 Interconnect structure for semiconductor devices with multiple power rails and redundancy

Publications (2)

Publication Number Publication Date
CN107481994A true CN107481994A (zh) 2017-12-15
CN107481994B CN107481994B (zh) 2020-07-10

Family

ID=60189506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710421201.2A Active CN107481994B (zh) 2016-06-07 2017-06-07 用于具有多电轨及冗余的半导体装置的互连结构

Country Status (4)

Country Link
US (1) US9812396B1 (zh)
CN (1) CN107481994B (zh)
DE (1) DE102017209431B4 (zh)
TW (1) TWI641049B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11404317B2 (en) 2019-09-24 2022-08-02 International Business Machines Corporation Method for fabricating a semiconductor device including self-aligned top via formation at line ends

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851913A (en) * 1996-06-05 1998-12-22 Advanced Micro Devices, Inc. Method for forming a multilevel interconnect structure of an integrated circuit by a single via etch and single fill process
US20150115400A1 (en) * 2013-10-29 2015-04-30 International Business Machines Corporation Self-correcting power grid for semiconductor structures method
CN105390436A (zh) * 2014-08-20 2016-03-09 格罗方德半导体公司 预切割金属线

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742099A (en) * 1994-09-29 1998-04-21 Intel Corporation Power bus for an integrated circuit including end-to-end arranged segments providing power and ground
US6734472B2 (en) * 2002-04-25 2004-05-11 Synplicity, Inc. Power and ground shield mesh to remove both capacitive and inductive signal coupling effects of routing in integrated circuit device
JP4781040B2 (ja) * 2005-08-05 2011-09-28 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2007095787A (ja) * 2005-09-27 2007-04-12 Nec Electronics Corp 半導体集積回路
JP2008182058A (ja) * 2007-01-25 2008-08-07 Nec Electronics Corp 半導体装置および半導体装置形成方法
US7968506B2 (en) 2008-09-03 2011-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Wet cleaning stripping of etch residue after trench and via opening formation in dual damascene process
TWI375500B (en) * 2008-11-04 2012-10-21 Univ Nat Taiwan Mutilayer complementary-conducting-strip transmission line structure
US8507957B2 (en) * 2011-05-02 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layouts with power rails under bottom metal layer
US8298943B1 (en) 2011-05-27 2012-10-30 International Business Machines Corporation Self aligning via patterning
US8946914B2 (en) * 2013-03-04 2015-02-03 Globalfoundries Inc. Contact power rail
JP5820412B2 (ja) * 2013-03-08 2015-11-24 株式会社東芝 半導体集積回路
US9318607B2 (en) * 2013-07-12 2016-04-19 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851913A (en) * 1996-06-05 1998-12-22 Advanced Micro Devices, Inc. Method for forming a multilevel interconnect structure of an integrated circuit by a single via etch and single fill process
US20150115400A1 (en) * 2013-10-29 2015-04-30 International Business Machines Corporation Self-correcting power grid for semiconductor structures method
CN105390436A (zh) * 2014-08-20 2016-03-09 格罗方德半导体公司 预切割金属线

Also Published As

Publication number Publication date
US9812396B1 (en) 2017-11-07
TWI641049B (zh) 2018-11-11
DE102017209431A1 (de) 2017-12-07
CN107481994B (zh) 2020-07-10
DE102017209431B4 (de) 2022-04-28
TW201810427A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
JP4633096B2 (ja) 磁界検出素子およびその製造方法
TWI684244B (zh) 圖案化可變寬度金屬化線之方法
EP3255663B1 (en) Method for interrupting a line in an interconnect
CN108269805A (zh) 半导体存储装置以及其制作方法
CN108447820B (zh) 具无倒角通孔多图型化的装置及形成无倒角通孔的方法
JP2008085173A (ja) 半導体装置及びその製造方法
CN107481994A (zh) 用于具有多电轨及冗余的半导体装置的互连结构
CN107481923B (zh) 掩膜层结构、半导体器件及其制造方法
TWI633625B (zh) 使用間隔物蝕刻溝槽形成柵欄導體
US10566195B2 (en) Multiple patterning with variable space mandrel cuts
US7816270B2 (en) Method of forming minute patterns in semiconductor device using double patterning
EP1391420A2 (en) Method and apparatus for protecting wiring and integrated circuit device
US10490441B1 (en) Silicon island structure and method of fabricating same
CN112825315B (zh) 半导体结构及其形成方法
KR102161740B1 (ko) 효율적으로 워드라인을 형성하는 3차원 플래시 메모리 제조 방법
CN105051883B (zh) 在集成电路中形成栅栏导体
KR100470390B1 (ko) 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법
US7026216B2 (en) Method for fabricating nitride read-only memory
CN106158726A (zh) 半导体器件的制造方法
JP5880508B2 (ja) 配線基板およびその製造方法
US6979638B2 (en) Conducting wire and contact opening forming method for reducing photoresist thickness and via resistance
CN104051351A (zh) 半导体装置与其制造方法
JP2005259986A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210224

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.

TR01 Transfer of patent right