CN106158726A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN106158726A
CN106158726A CN201510140843.6A CN201510140843A CN106158726A CN 106158726 A CN106158726 A CN 106158726A CN 201510140843 A CN201510140843 A CN 201510140843A CN 106158726 A CN106158726 A CN 106158726A
Authority
CN
China
Prior art keywords
layer
photoresist layer
semiconductor device
graphical photoresist
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510140843.6A
Other languages
English (en)
Other versions
CN106158726B (zh
Inventor
傅俊
王智东
王开立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510140843.6A priority Critical patent/CN106158726B/zh
Publication of CN106158726A publication Critical patent/CN106158726A/zh
Application granted granted Critical
Publication of CN106158726B publication Critical patent/CN106158726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体器件的制造方法，包括：提供一半导体衬底，半导体衬底上依次层叠有氮化硅层和氧化硅层；在氧化硅层上形成第一图形化光阻层，并利用第一图形化光阻层进行第一次刻蚀；在第一图形化光阻层上形成第二图形化光阻层，并利用第二图形化光阻层进行第二次刻蚀；以及依次进行灰化和湿法清洗以去除第一图形化光阻层和第二图形化光阻层。在本发明提供的半导体器件的制造方法中，通过在第一次刻蚀后保留第一图形化光阻层，利用第一图形化光阻层保护其下面的氧化硅层，从而避免氧化硅层在第二次刻蚀中受损，不但简化了制造工艺，而且提高了器件的性能和良率。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件的制造方法。
背景技术
随着半导体制造技术的飞速发展，集成电路的特征尺寸(CD)不断减小，集成电路的制作工艺也不断细微化，各种新技术也不断应用于集成电路制造工艺。硅通孔(Through-Silicon-Via，简称TSV)技术是在晶圆上打孔并金属化，在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。相比于以往的IC封装键合和使用凸点的叠加技术，TSV技术能够使芯片在三维方向堆叠的密度更大，外形尺寸更小，大大改善芯片的性能。
采用TSV技术的集成电路制造工艺包括TSV通孔刻蚀，以及对TSV通孔进行金属化。晶圆通常具有用于形成集成电路的正面和对应于所述正面的背面，TSV通孔刻蚀一般从晶圆的背面实施刻蚀，直至形成贯穿晶圆并延伸至第一金属互连层中的TSV通孔，形成TSV通孔之后将金属材料或者等同的导电材料填充在TSV通孔之中，从而与第一金属互连层实现电性连接。
目前，部分产品在晶圆的正面形成第一金属互连层时通常会保留部分氮化硅层作为TSV通孔刻蚀工艺的刻蚀停止层。请结合参考图1至图4，其为现有技术的基于硅通孔技术制造的半导体器件的结构示意图。如图1至图4所示，现有的基于硅通孔技术制造的半导体器件的制造方法包括：
步骤一：提供一半导体衬底(图中未示出)，所述半导体衬底上依次层叠有氮化硅层110和氧化硅层120；
步骤二：在所述氧化硅层120上依次形成抗反射涂层130和第一图形化光阻层140，并利用所述抗反射涂层130和第一图形化光阻层140进行第一次刻蚀以形成互连通孔150；
步骤三：进行第一次灰化和湿法清洗以去除所述抗反射涂层130和第一图形化光阻层140；
步骤四：在所述氧化硅层120上形成第二图形化光阻层160，并利用所述第二图形化光阻层160进行第二次刻蚀；
步骤五：进行第二次灰化和湿法清洗以去除所述第二图形化光阻层160。
其中，第一次刻蚀为第一金属互连层刻蚀，第二次刻蚀为氮化硅刻蚀，氮化硅刻蚀之后仍保留有部分氮化硅层110，这部分氮化硅层110将作为后续TSV通孔刻蚀工艺的刻蚀停止层。
然而，在实际制造过程中发现，在第二次刻蚀中作为膜掩的第二图形化光阻层160容易出现偏移，而所述第二图形化光阻层160一旦出现偏移，会导致氧化硅层120在第二次刻蚀工艺中受损，影响半导体器件的性能和良率。
请参考图5，其为现有技术的基于硅通孔技术制造的半导体器件在第二图形化光阻层出现偏移时的结构示意图。如图5所示，形成的第二图形化光阻层160出现了偏移，部分氧化硅层120未被所述第二图形化光阻层160覆盖而暴露在外，在进行第二次刻蚀时没有所述第二图形化光阻层160保护的部分氧化硅层120(图中虚线圆圈所示部分)会受到损伤，从而对半导体器件的性能和良率造成不利影响。
基此，如何避免氧化硅层在第二次刻蚀工艺中受损成了本领域技术人员亟待解决的一个技术问题。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，以解决现有技术中氧化硅层在第二次刻蚀时因第二图形化光阻层位置偏移而受损的问题。
为解决上述问题，本发明提供一种半导体器件的制造方法，所述半导体器件的制造方法包括：
提供一半导体衬底，所述半导体衬底上依次层叠有氮化硅层和氧化硅层；
在所述氧化硅层上形成第一图形化光阻层，并利用所述第一图形化光阻层进行第一次刻蚀；
在所述第一图形化光阻层上形成第二图形化光阻层，并利用所述第二图形化光阻层进行第二次刻蚀；以及
依次进行灰化和湿法清洗以去除所述第一图形化光阻层和第二图形化光阻层。
可选的，在所述的半导体器件的制造方法中，所述第一次刻蚀用以形成互连通孔，所述互连通孔贯穿所述氧化硅层并暴露出所述氮化硅层。
可选的，在所述的半导体器件的制造方法中，在依次进行灰化和湿法清洗以去除所述第一图形化光阻层和第二图形化光阻层之后，还包括：在所述互连通孔中填充金属材料以形成第一金属互连层。
可选的，在所述的半导体器件的制造方法中，在形成第一金属互连层之后，还包括：进行TSV通孔刻蚀。
可选的，在所述的半导体器件的制造方法中，所述第二次刻蚀用以去除部分氮化硅层，保留的部分氮化硅层用作所述TSV通孔刻蚀的刻蚀停止层。
可选的，在所述的半导体器件的制造方法中，在进行TSV通孔刻蚀之后，还包括：执行TSV通孔金属化。
可选的，在所述的半导体器件的制造方法中，所述第一金属互连层与TSV通孔金属化所采用的材料相同。
可选的，在所述的半导体器件的制造方法中，在所述氧化硅层上形成第一图形化光阻层之前，在提供所述半导体衬底之后，还包括：在所述氧化硅层上形成抗反射涂层。
可选的，在所述的半导体器件的制造方法中，所述第一图形化光阻层和第二图形化光阻层采用相同的材料。
可选的，在所述的半导体器件的制造方法中，所述半导体衬底为绝缘体上硅衬底。
在本发明提供的半导体器件的制造方法中，通过在第一次刻蚀后保留第一图形化光阻层，利用所述第一图形化光阻层保护其下面的氧化硅层，从而避免所述氧化硅层在第二次刻蚀中受损，不但简化了制造工艺，而且提高了器件的性能和良率。
附图说明
图1是现有技术的基于硅通孔技术制造的半导体器件在形成第一图形化光阻层后的结构示意图；
图2是现有技术的基于硅通孔技术制造的半导体器件在第一次刻蚀工艺后的结构示意图；
图3是现有技术的基于硅通孔技术制造的半导体器件在灰化和湿法清洗后的结构示意图；
图4是现有技术的基于硅通孔技术制造的半导体器件在形成第二图形化光阻层后的结构示意图；
图5是现有技术的基于硅通孔技术制造的半导体器件在第二图形化光阻层出现偏移时的结构示意图；
图6是本发明实施例的半导体器件的制造方法的工艺流程图；
图7是本发明实施例的半导体器件在形成第一图形化光阻层后的结构示意图；
图8是本发明实施例的半导体器件在第一次刻蚀工艺后的结构示意图；
图9是本发明实施例的半导体器件在形成第二图形化光阻层后的结构示意图；
图10是本发明实施例的半导体器件在第二图形化光阻层出现偏移时的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图6为本发明实施例的半导体器件的制造方法的工艺流程图，图7至图9为本发明实施例的半导体器件的制作过程的结构示意图，请参考图6所示，并结合图7至图9，详细说明本发明提出的半导体器件的制造方法：
步骤一：提供一半导体衬底(图中未示出)，所述半导体衬底上依次层叠有氮化硅层210和氧化硅层220；
步骤二：在所述氧化硅层220上形成第一图形化光阻层240，并利用所述第一图形化光阻层240进行第一次刻蚀；
步骤三：在所述第一图形化光阻层240上形成第二图形化光阻层260，并利用所述第二图形化光阻层260进行第二次刻蚀；以及
步骤四：依次进行灰化和湿法清洗以去除所述第一图形化光阻层240和第二图形化光阻层260。
具体的，首先提供一半导体衬底，所述半导体衬底可以是硅衬底、锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底或本领域技术人员公知的其他半导体材料衬底，本实施例中采用的是绝缘体上硅(英文全称为Silicon-On-Insulator，简称为SOI)。如图7所示，在形成第一金属互连层之前，所述半导体衬底上形成有氮化硅层210和氧化硅层220，所述氮化硅层210位于所述半导体衬底与所述氧化硅层220之间。
接着，在所述氧化硅层220上形成第一图形化光阻层240，所述第一图形化光阻层240固化后作为第一次刻蚀的掩膜，第一次刻蚀是指第一金属互连层刻蚀。
请继续参考图7，在所述氧化硅层220上形成第一图形化光阻层240之前，在提供半导体衬底之后，还包括：在所述氧化硅层220上形成抗反射涂层(英文全称为Bottom Anti Reflective coating，英文简称为BARC)230。如图7所示，所述氧化硅层220上形成有抗反射涂层230，所述抗反射涂层230位于所述氧化硅层220与第一图形化光阻层240之间。
之后，利用第一图形化光阻层240和抗反射涂层230进行第一次刻蚀。如图8所示，第一次刻蚀工艺完成后，所述氧化硅层220和氮化硅层210中形成若干个互连通孔250，所述互连通孔250贯穿所述氧化硅层220并暴露出所述氮化硅层210。
然后，在所述第一图形化光阻层240上形成第二图形化光阻层260。本实施例中，所述第一图形化光阻层240和第二图形化光阻层260采用相同的材料。
如图9所示，形成第二图形化光阻层260之后，第二图形化光阻层260位于所述第一图形化光阻层240和部分氮化硅层210的上面，第二图形化光阻层260固化后作为第二次刻蚀的掩膜，第二次刻蚀是指氮化硅刻蚀。
之后，利用所述第二图形化光阻层260进行第二次刻蚀，以去除部分氮化硅层210。第二次刻蚀之后保留有部分氮化硅层210，这部分氮化硅层210将作为后续TSV通孔刻蚀工艺的刻蚀停止层。
其中，第一次刻蚀和第二次刻蚀均可采用现有的刻蚀工艺，在此不做赘述。
本实施例中，在形成第二图形化光阻层260之前并未去除第一图形化光阻层240和抗反射涂层230，而是在第一图形化光阻层240上直接形成第二图形化光阻层260。如图10所示，即使所述第二图形化光阻层260的位置偏移，由于之前形成的第一图形化光阻层240覆盖氧化硅层220上，因此能够避免所述氧化硅层220在第二次刻蚀工艺中受损。
由上述可知，采用所述半导体器件的制造方法不但减少了一次灰化和湿法清洗工艺，而且能够避免因第二图形化光阻层260位置偏移而引起的氧化硅层220受损。
最后，依次进行灰化和湿法清洗工艺以去除所述第一图形化光阻层240和第二图形化光阻层260。
去除所述第一图形化光阻层240和第二图形化光阻层260之后，进行后续工艺。后续工艺包括：在所述互连通孔250中填充金属材料以形成第一金属互连层(图中未示出)；在形成第一金属互连层之后，进行TSV通孔刻蚀(图中未示出)；在进行TSV通孔刻蚀之后，执行TSV通孔金属化(图中未示出)。本实施例中，所述第一金属互连层与TSV通孔金属化所采用的材料相同。
后续工艺可按照集成电路的通用工艺进行，从而完成半导体器件的制造。
本实施例中，所述半导体器件的制造方法适用于0.18微米RFSOI制程，0.18微米RFSOI制程是指以SOI晶圆为基底进行加工，特征尺寸为0.18微米的集成电路的制造工艺。
综上可见，在本发明实施例提供的半导体器件的制造方法中，通过在第一次刻蚀后保留第一图形化光阻层，利用所述第一图形化光阻层保护其下面的氧化硅层，从而避免所述氧化硅层在第二次刻蚀中受损，不但简化了制造工艺，而且提高了器件的性能和良率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括：
提供一半导体衬底，所述半导体衬底上依次层叠有氮化硅层和氧化硅层；
在所述氧化硅层上形成第一图形化光阻层，并利用所述第一图形化光阻层进行第一次刻蚀；
在所述第一图形化光阻层上形成第二图形化光阻层，并利用所述第二图形化光阻层进行第二次刻蚀；以及
依次进行灰化和湿法清洗以去除所述第一图形化光阻层和第二图形化光阻层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一次刻蚀用以形成互连通孔，所述互连通孔贯穿所述氧化硅层并暴露出所述氮化硅层。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，在依次进行灰化和湿法清洗以去除所述第一图形化光阻层和第二图形化光阻层之后，还包括：在所述互连通孔中填充金属材料以形成第一金属互连层。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，在形成第一金属互连层之后，还包括：进行TSV通孔刻蚀。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，所述第二次刻蚀用以去除部分氮化硅层，保留的部分氮化硅层用作所述TSV通孔刻蚀的刻蚀停止层。
6.如权利要求4所述的半导体器件的制造方法，其特征在于，在进行TSV通孔刻蚀之后，还包括：执行TSV通孔金属化。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，所述第一金属互连层与TSV通孔金属化所采用的材料相同。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述氧化硅层上形成第一图形化光阻层之前，在提供所述半导体衬底之后，还包括：在所述氧化硅层上形成抗反射涂层。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一图形化光阻层和第二图形化光阻层采用相同的材料。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体衬底为绝缘体上硅衬底。
CN201510140843.6A 2015-03-27 2015-03-27 半导体器件的制造方法 Active CN106158726B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510140843.6A CN106158726B (zh) 2015-03-27 2015-03-27 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510140843.6A CN106158726B (zh) 2015-03-27 2015-03-27 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN106158726A true CN106158726A (zh) 2016-11-23
CN106158726B CN106158726B (zh) 2019-05-31

Family

ID=57340052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510140843.6A Active CN106158726B (zh) 2015-03-27 2015-03-27 半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN106158726B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244033A (zh) * 2020-01-14 2020-06-05 重庆京东方显示技术有限公司 阵列基板的制备方法、阵列基板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050026446A1 (en) * 2003-07-31 2005-02-03 Meng-Wei Wu Dual damascene interconnecting line structure and fabrication method thereof
CN101055421A (zh) * 2006-04-12 2007-10-17 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法
CN102024746A (zh) * 2009-09-09 2011-04-20 中芯国际集成电路制造(上海)有限公司 用于铜互连布线制造工艺的方法
CN102142393A (zh) * 2010-01-28 2011-08-03 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
EP2672511A1 (en) * 2012-06-04 2013-12-11 Macronix International Co., Ltd. Method for creating a 3D stacked multichip module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050026446A1 (en) * 2003-07-31 2005-02-03 Meng-Wei Wu Dual damascene interconnecting line structure and fabrication method thereof
CN101055421A (zh) * 2006-04-12 2007-10-17 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法
CN102024746A (zh) * 2009-09-09 2011-04-20 中芯国际集成电路制造(上海)有限公司 用于铜互连布线制造工艺的方法
CN102142393A (zh) * 2010-01-28 2011-08-03 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
EP2672511A1 (en) * 2012-06-04 2013-12-11 Macronix International Co., Ltd. Method for creating a 3D stacked multichip module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244033A (zh) * 2020-01-14 2020-06-05 重庆京东方显示技术有限公司 阵列基板的制备方法、阵列基板及显示装置

Also Published As

Publication number Publication date
CN106158726B (zh) 2019-05-31

Similar Documents

Publication Publication Date Title
KR100743648B1 (ko) 웨이퍼 레벨 시스템 인 패키지의 제조방법
US10361234B2 (en) 3DIC interconnect apparatus and method
US11837595B2 (en) Semiconductor device structure and method for manufacturing the same
US8962448B2 (en) Computer readable medium encoded with a program for fabricating 3D integrated circuit device using interface wafer as permanent carrier
US10236273B2 (en) Packaging structure including interconnecs and packaging method thereof
EP2648215A2 (en) Method and apparatus providing integrated circuit system with interconnected stacked device wafers
US20100044826A1 (en) 3d integrated circuit device fabrication with precisely controllable substrate removal
US8791016B2 (en) Through silicon via wafer, contacts and design structures
TW201436153A (zh) 互連結構及方法
WO2015171147A1 (en) Necked interconnect fuse structure for integrated circuits
CN104617036A (zh) 晶圆级芯片尺寸封装中通孔互连的制作方法
TW201931522A (zh) 圖案化可變寬度金屬化線之方法
US9406665B2 (en) Integrated passive devices for finFET technologies
CN105374747A (zh) 晶圆上刻蚀不同深度tsv孔的工艺方法
US20120028457A1 (en) Metal Layer End-Cut Flow
US8389404B2 (en) Semiconductor device and method for manufacturing the same
CN106158726A (zh) 半导体器件的制造方法
TWI620290B (zh) 導電墊結構及其製作方法
CN108122838A (zh) 半导体器件制备工艺
US20220108918A1 (en) Dry etch back substrate interconnections
CN111048470B (zh) 半导体芯片的制造方法
US10957594B2 (en) Manufacturing method of semiconductor chip
CN110600491A (zh) 堆叠式图像传感器的形成方法
TWI359476B (en) Method of manufacturing isolation structure and pr
US8623229B2 (en) Manufacturing techniques to limit damage on workpiece with varying topographies

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant