CN111244033A - 阵列基板的制备方法、阵列基板及显示装置 - Google Patents

阵列基板的制备方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN111244033A
CN111244033A CN202010038487.8A CN202010038487A CN111244033A CN 111244033 A CN111244033 A CN 111244033A CN 202010038487 A CN202010038487 A CN 202010038487A CN 111244033 A CN111244033 A CN 111244033A
Authority
CN
China
Prior art keywords
film layer
etched
layer
metal film
barrier film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010038487.8A
Other languages
English (en)
Other versions
CN111244033B (zh
Inventor
赵天龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010038487.8A priority Critical patent/CN111244033B/zh
Publication of CN111244033A publication Critical patent/CN111244033A/zh
Application granted granted Critical
Publication of CN111244033B publication Critical patent/CN111244033B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请实施例提供了一种阵列基板的制备方法、阵列基板及显示装置，涉及阵列基板的技术领域。该制备方法包括如下步骤：在第一阻挡膜层远离第一有机膜层的一侧表面设置一层金属膜层；对第一有机膜层的待刻蚀隔离槽的区域对应的金属膜层和第一阻挡膜层进行刻蚀，形成开口槽；在金属膜层上设置一层光刻胶层，对光刻胶层进行图形化；以图形化的光刻胶层和刻蚀后的金属膜层作为掩膜，对第一有机膜层的待刻蚀隔离槽的区域进行刻蚀，形成隔离槽。本申请实施例用以解决现有技术存在的隔离槽的刻蚀深度不够或第一阻挡膜层受到隔离槽的刻蚀的影响而带来刻蚀损失的技术问题。

Description

阵列基板的制备方法、阵列基板及显示装置
技术领域
本申请涉及阵列基板的技术领域，具体而言，本申请涉及一种阵列基板的制备方法、阵列基板及显示装置。
背景技术
随着AA Hole(AAHole表示AA区打孔，AA区为有效显示区域)全面屏手机的快速发展，高屏占比已经成为当前各大手机厂商的一个重要发展方向。目前，市面上的全面屏主要有刘海屏、水滴屏及挖孔屏。该技术可以把前置摄像头的开孔位置任意摆放，在保持四边超窄边框整体视觉效果的同时，把前置摄像头隐藏在显示屏里，熄屏后达到整体全面屏的效果。AA Hole全面屏技术需要在阵列基板的第一有机膜层刻蚀隔离槽。
但是，现有技术在第一有机膜层的隔离槽的制备过程中，很容易带来隔离槽的刻蚀深度不够或第一阻挡膜层受到隔离槽的刻蚀的影响而带来刻蚀损失，进而带来对发光材料隔离效果不佳的问题。
发明内容
本申请针对现有方式的缺点，提出一种阵列基板的制备方法、阵列基板及显示装置，用以解决现有技术存在的隔离槽的刻蚀深度不够或第一阻挡膜层受到隔离槽的刻蚀的影响而带来刻蚀损失的技术问题。
第一个方面，本申请实施例提供了一种阵列基板的制备方法，包括如下步骤：
在第一阻挡膜层远离第一有机膜层的一侧表面设置一层金属膜层；第一阻挡膜层和第一有机膜层相层叠；
对第一有机膜层的待刻蚀隔离槽的区域对应的金属膜层和第一阻挡膜层进行刻蚀，形成开口槽；开口槽的底部为第一有机膜层的待刻蚀隔离槽的区域，开口槽的侧壁包括金属膜层的侧壁和第一阻挡膜层的侧壁；
在金属膜层上设置一层光刻胶层，对光刻胶层进行图形化，对光刻胶层进行图形化，使得图形化的光刻胶层覆盖金属膜层的上表面；
以图形化的光刻胶层和刻蚀后的金属膜层作为掩膜，对第一有机膜层的待刻蚀隔离槽的区域进行刻蚀，形成隔离槽。
在一些实施例中，在第一阻挡膜层远离第一有机膜层的一侧表面设置一层金属膜层之前，还包括：
对第一阻挡膜层上的无机膜层进行刻蚀，使得第一阻挡膜层的待设置金属膜层的区域露出。
在一些实施例中，对与第一有机膜层的待刻蚀隔离槽的区域对应的金属膜层和第一阻挡膜层进行刻蚀，形成开口槽，包括：
对与第一有机膜层的待刻蚀隔离槽的区域对应的金属膜层进行刻蚀，形成开口槽的第一开口；第一开口底部为第一阻挡膜层的待刻蚀区域，第一开口的侧壁为金属膜层的侧壁；
对第一阻挡膜层的待刻蚀区域进行刻蚀，形成开口槽的第二开口；第二开口的底部为第一有机膜层的待刻蚀隔离槽的区域，第二开口的侧壁为第一阻挡膜层的侧壁；或者，
对与第一有机膜层的待刻蚀隔离槽的区域对应的金属膜层和第一阻挡膜层同时进行刻蚀，形成开口槽。
在一些实施例中，以图形化的光刻胶层和刻蚀后的金属膜层作为掩膜，对第一有机膜层的待刻蚀隔离槽的区域进行刻蚀，形成隔离槽，包括：
以图形化的光刻胶层和刻蚀后的金属膜层作为掩膜，对第一有机膜层的待刻蚀隔离槽的区域进行刻蚀，形成隔离槽，并使得隔离槽的侧壁向第一有机膜层的外侧凸出，形成内凹结构。
在一些实施例中，金属膜层为SD膜层，SD膜层刻蚀后形成斜面。
第二方面，本申请实施例还提供一种阵列基板，包括依次层叠设置的金属膜层、第一阻挡膜层、第一有机膜层和基底层；
第一有机膜层开设有隔离槽；
金属膜层和第一阻挡膜层开设有刻蚀后的开口槽；
刻蚀后的开口槽的侧壁包括金属膜层的侧壁和第一阻挡膜层被刻蚀后的分段侧壁，开口槽的底部与隔离槽连通；
刻蚀后的开口槽和隔离槽内填充有发光材料。
在一些实施例中，隔离槽的侧壁向第一有机膜层的外侧凸出，形成内凹结构；
内凹结构向第一有机膜层的外侧凸出的最大横向长度为1μm-2μm。
在一些实施例中，阵列基板还包括以下至少一项：
金属膜层为SD膜层、金属膜层的侧壁为斜面、第一有机膜层为第一聚酰亚胺层。
在一些实施例中，阵列基板还包括无机膜层，无机膜层层叠设置在第一阻挡膜层上；
无机膜层包括依次层叠设置的夹层介电层、栅极绝缘层GI、缓冲膜层。
在一些实施例中，基底层包括第二阻挡膜层和第二有机膜层；
第二阻挡膜层和第二有机膜层依次层叠设置在第一有机膜层的下方。
第三方面，本申请实施例又提供一种显示装置，包括：第二方面的阵列基板。
本申请实施例提供的技术方案带来的有益技术效果是：
本申请实施例通过在第一阻挡膜层上设置金属膜层，且通过对金属膜层和第一阻挡膜层进行刻蚀，形成开口槽，再经开口槽对第一有机膜层进行刻蚀，在刻蚀过程中，由于金属膜层的保护，能够有效减少第一阻挡膜层在隔离槽刻蚀时的刻蚀损失，同时不影响隔离槽的刻蚀，保证隔离槽的刻蚀深度和内凹结构的刻蚀量，从而提升了对发光材料隔离效果。
本申请实施例不需要增加第一阻挡膜层的厚度和宽度，在第一阻挡膜层上设置金属膜层，不需要单独增加掩膜工艺，且能够保持隔离槽的个数和占得空间不变，实现对发光材料隔离的效果。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例提供的一种阵列基板的制备方法流程图；
图2为本申请实施例完成无机膜层的刻蚀，露出用于设置金属膜层的区域后的结构示意图；
图3为本申请实施例在第一阻挡膜层上设置金属膜层后的结构示意图；
图4为本申请实施例对第一有机膜层的待刻蚀隔离槽的区域对应的金属膜层和第一阻挡膜层进行刻蚀，形成开口槽后的结构示意图；
图5为本申请实施例在金属膜层上设置一层光刻胶层，对光刻胶层进行图形化后的结构示意图；
图6为本申请实施例以图形化的光刻胶层和刻蚀后的金属膜层作为掩膜，对第一有机膜层的待刻蚀隔离槽的区域进行刻蚀，形成隔离槽后的结构示意图。
附图标记：
1-第一阻挡膜层、2-金属膜层、3-第一有机膜层；
101-开口槽、1011-第一开口、1012-第二开口、302-隔离槽、3021-内凹结构；
4-无机膜层、401-夹层介电层、402-栅极绝缘层、4021-第一栅极绝缘层、4022-第二栅极绝缘层、403-缓冲膜层；
5-第二阻挡膜层、6-第二有机膜层、7-光刻胶层。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本申请的发明人经过研究发现，在现有的阵列基板的隔离槽的制备的过程中，当光刻胶层涂布不完全掩盖住第一阻挡膜层时，EHB刻蚀的虽然能保证隔离槽的刻蚀深度，但刻蚀导致第一阻挡膜层也受到影响，第一阻挡膜层也会受到刻蚀，产生损失，使第一有机膜层的内凹结构横向长度变短，内凹结构的向外侧的凸出部分变浅，第一有机膜层的隔离槽效果降低，从而不能完全隔断发光材料，进而不能达到发光材料不发光的目的。
针对光刻胶层涂布不完全掩盖住第一阻挡膜层的情况，本申请的发明人考虑到，可以增加第一阻挡膜层的厚度，光刻胶层不完全覆盖住第一阻挡膜层的刻蚀位置，为减少刻蚀导致的第一阻挡膜层的刻蚀损失，那就需要增加的第一阻挡膜层的厚度，但是在不增加掩膜工艺的情况下，增加AA Hole全面屏的第一阻挡膜层的厚度势必会增加阵列基板的其他区域的第一阻挡膜层厚度，这样就会影响AA Hole全面屛的特性。
同时，本申请的发明人进一步经过研究发现，当光刻胶层涂布完全覆盖住第一阻挡膜层时，此种光刻胶层能较好的保护第一阻挡膜层，减少第一阻挡膜层的刻蚀损失量，但是隔离槽的刻蚀深度不足，形成的内凹结构隔离效果不佳。
针对光刻胶层涂布完全覆盖住第一阻挡膜层的情况，本申请的发明人考虑到，增加第一阻挡膜层的宽度增加，在保持隔离槽个数及其占据空间不变的情况下，整个隔离槽区域占据的非显示区面积会增加。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本申请实施例提供了一种阵列基板的制备方法，参见图1至图6所示，该阵列基板的制备方法包括如下步骤：
S101、在第一阻挡膜层1远离第一有机膜层3的一侧表面设置一层金属膜层2；第一阻挡膜层1和第一有机膜层3相层叠。
可选地，参见图3所示，金属膜层2铺设在第一阻挡膜层1的上方。可选地，金属膜层2覆盖的第一阻挡膜层1的区域可以刻蚀多个隔离槽302，多个隔离槽302间隔布置。
S102、对第一有机膜层3的待刻蚀隔离槽302的区域对应的金属膜层2和第一阻挡膜层1进行刻蚀，形成开口槽101；开口槽101的底部为第一有机膜层3的待刻蚀隔离槽302的区域，开口槽101的侧壁包括金属膜层2的侧壁和第一阻挡膜层1的侧壁。
可选的，为了进一步在刻蚀隔离槽302时，对第一阻挡膜层1进行保护，金属膜层2的侧壁和第一阻挡膜层1的侧壁的连续连接，保证第一阻挡膜层1的顶部的边缘也可以被金属膜层2覆盖住，进而在刻蚀隔离槽302时更好的保护第一阻挡膜层1。
可选地，对与第一有机膜层3的待刻蚀隔离槽302的区域对应的金属膜层2和第一阻挡膜层1进行刻蚀，形成开口槽101，包括：
对与第一有机膜层3的待刻蚀隔离槽302的区域对应的金属膜层2进行刻蚀，形成开口槽101的第一开口1011；第一开口1011底部为第一阻挡膜层1的待刻蚀区域，第一开口1011的侧壁为金属膜层2的侧壁；对第一阻挡膜层1的待刻蚀区域进行刻蚀，形成开口槽101的第二开口1012；第二开口1012的底部为第一有机膜层3的待刻蚀隔离槽302的区域，第二开口1012的侧壁为第一阻挡膜层1的侧壁。或者，对与第一有机膜层3的待刻蚀隔离槽302的区域对应的金属膜层2和第一阻挡膜层1同时进行刻蚀，形成开口槽101。
可选地，参见图4所示，图中的虚线是为了分割开口槽101的第一开口1011和第二开口1012，整个开口槽101是一个连通的整体。
S103、在金属膜层2上设置一层光刻胶层7，对光刻胶层7进行图形化，使得图形化的光刻胶层7覆盖金属膜层2的上表面。
具体的，对光刻胶层7进行图形化是通过先对光刻胶层7进行曝光和显影，然后得到图形化的光刻胶层7，图形化的光刻胶层7覆盖金属膜层2的上表面，从而对金属膜层2形成保护。
参见图5所示，在金属膜层2上铺设一层光刻胶层7，用于刻蚀隔离槽302。
S104、以图形化的光刻胶层7和刻蚀后的金属膜层2作为掩膜，对第一有机膜层3的待刻蚀隔离槽302的区域进行刻蚀，形成隔离槽302。
可选地，参见图6所示，根据预设的隔离槽302的形状，以光刻胶层7和刻蚀后的金属膜层2作为掩膜，对第一有机膜层3进行刻蚀，此时刻蚀气体的刻蚀比主要是对第一有机膜层3起作用，对第一有机膜层3进行刻蚀。
可选地，以图形化的光刻胶层7和刻蚀后的金属膜层2作为掩膜，对第一有机膜层3的待刻蚀隔离槽302的区域进行刻蚀，形成隔离槽302，并使得隔离槽302的侧壁向第一有机膜层3的外侧凸出，形成内凹结构3021。
可选的，步骤S101、在第一阻挡膜层1远离第一有机膜层3的一侧表面设置一层金属膜层2之前，还包括：对第一阻挡膜层1上的无机膜层4进行刻蚀，使得第一阻挡膜层1的待设置金属膜层2的区域露出。由于第一阻挡膜层1上还设置有无机膜层4，需要先对无机膜层4进行刻蚀，使第一阻挡膜层1的待设置金属膜层2的区域露出，才能便于沉积一层金属膜层2。参见图2所示，无机膜层4是预先与第一阻挡膜层1为一体的膜组。
可选地，步骤S102中，金属膜层2为SD膜层，SD膜层刻蚀后形成斜面。在步骤S102中，第一阻挡膜层1也是斜面。在实际应用中，尽量保持SD膜层和第一阻挡膜层1的斜面坡度较缓，SD膜层的斜面坡度可以与水平面呈60°夹角，第一阻挡膜层1的与水平面的夹角可比SD膜层的夹角小。具体的，SD膜层中的S表示Source源极，D表示Drain漏极，SD膜层可以采用Ti/Al/Ti(钛/铝/钛)层，Ti/Al/Ti层是依次层叠的Ti层、Al层和Ti层。
由于存在隔离槽302和内凹结构3021，在填充EL发光材料后，隔离槽302和内凹结构3021处的EL发光材料会塌陷，从而导致隔离槽302和内凹结构3021处的EL发光材料与阵列基板上的其他EL(ELECTROL LIMINESCENT)发光材料断开，从而使得隔离槽302和内凹结构3021处的EL发光材料不发光。
可选地，金属膜层2和第一阻挡膜层1进行刻蚀采用在金属膜层2上设置光刻胶层7，对光刻胶层7进行曝光和显影，得到图形化的光刻胶层7，以图形化的光刻胶层7作为掩膜，分别对金属膜层2或第一阻挡膜层1进行刻蚀。
作为一种示例，本申请的阵列基板的制备方法首先通过EHA/EHB Dry Etch干法刻蚀刻蚀无机膜层4至第一阻挡膜层1的表面，再通过EHA Dry Etch干法刻蚀金属膜层2和第一阻挡膜层1至第一有机膜层3的表面，最后通过EHBDry Etch干法刻蚀第一有机膜层3形成由第一有机膜层3形成隔离槽302形貌，并使隔离槽302的侧壁向第一有机膜层3的外侧凸出，形成内凹结构3021。EH表示Etch Hole(刻蚀孔)，A和B分别表示第一次刻蚀和第二次刻蚀。
作为一种示例，本申请的阵列基板的制备方法中，步骤S102中，开口槽101地数量与需要刻蚀的隔离槽302的数量对应，即可以在金属膜层2和第一阻挡膜层1依次刻蚀多个开口槽101，然后在步骤S103中，根据多个开口槽101的位置和形状，对应图像化光刻胶层7使得图形化的光刻胶层7覆盖金属膜层2的上表面，再以图形化的光刻胶层7和刻蚀后的金属膜层2作为掩膜，依次对应刻蚀多个隔离槽302。
作为一种示例，本申请的阵列基板的制备方法中，可以在第一阻挡膜层1覆盖金属膜层2的区域，刻蚀五个环形设置的隔离槽302，然后在五个环形设置的隔离槽302的中心开设用于放置摄像头的凹槽，从而使摄像头使用时，摄像头周边的EL发光材料不发光。
基于同一发明构思，本申请实施例还提供一种阵列基板，参见图6所示，该阵列基板包括依次层叠设置的金属膜层2、第一阻挡膜层1、第一有机膜层3和基底层；第一有机膜层3开设有隔离槽302；金属膜层2和第一阻挡膜层1开设有刻蚀后的开口槽101；刻蚀后的开口槽101的侧壁包括金属膜层2的侧壁和第一阻挡膜层1被刻蚀后的分段侧壁，开口槽101的底部与隔离槽302连通；刻蚀后的开口槽101和隔离槽302内填充有发光材料。
可选地，参见图6所示，隔离槽302的侧壁向第一有机膜层3的外侧凸出，形成内凹结构3021；内凹结构3021向第一有机膜层3的外侧凸出的最大横向长度为1μm-2μm。内凹结构3021的侧壁呈弧形的内凹状，内凹结构3021为Undercut结构，Undercut结构是一种凹陷结构，便于EL发光材料填充后与阵列基板上的其他EL发光材料断裂。
可选地，阵列基板还包括以下至少一项：金属膜层2为SD膜层、金属膜层2的侧壁为斜面、第一有机膜层3为第一聚酰亚胺层。
可选地，参见图2所示，阵列基板还包括无机膜层4，无机膜层4层叠设置在第一阻挡膜层1上方；无机膜层4包括依次层叠设置的夹层介电层401、栅极绝缘层402、缓冲膜层403。
可选地，基底层包括第二阻挡膜层5和第二有机膜层6；第二阻挡膜层5和第二有机膜层6依次层叠设置在第一有机膜层3的下方。
作为一种示例，结合图2和图6所示，阵列基板自上而下的膜层依次是：夹层介电层401即为ILD层，栅极绝缘层402即为GI层、缓冲膜层403即为Buffer层、第一阻挡膜层1即为Barrier2、第一有机膜层3即为PI2、第二阻挡膜层5即为Barrier1、第二有机膜层6即为PI1。栅极绝缘层402包括依次层叠设置的第一栅极绝缘层4021和第二栅极绝缘层4022。
基于同一发明构思，本申请实施例又提供一种显示装置，包括：上述的阵列基板。
应用本申请实施例，至少能够实现如下有益效果：
本申请实施例通过在第一阻挡膜层1上设置金属膜层2，且通过对金属膜层2和第一阻挡膜层1进行刻蚀，形成开口槽101，再经开口槽101对第一有机膜层3进行刻蚀，在刻蚀过程中，由于金属膜层2的保护，能够有效减少第一阻挡膜层1在隔离槽302刻蚀时的刻蚀损失，同时不影响隔离槽302的刻蚀，保证隔离槽302的刻蚀深度和内凹结构3021的刻蚀量，从而提升了对发光材料隔离效果。
本申请实施例不需要增加第一阻挡膜层1的厚度和宽度，在第一阻挡膜层1上设置金属膜层2，不需要单独增加掩膜工艺，且能够保持隔离槽302的个数和占得空间不变，实现对发光材料隔离的效果。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (11)

1.一种阵列基板的制备方法，其特征在于，包括如下步骤：
在第一阻挡膜层远离第一有机膜层的一侧表面设置一层金属膜层；所述第一阻挡膜层和所述第一有机膜层相层叠；
对第一有机膜层的待刻蚀隔离槽的区域对应的所述金属膜层和所述第一阻挡膜层进行刻蚀，形成开口槽；所述开口槽的底部为第一有机膜层的待刻蚀隔离槽的区域，所述开口槽的侧壁包括所述金属膜层的侧壁和所述第一阻挡膜层的侧壁；
在所述金属膜层上设置一层光刻胶层，对所述光刻胶层进行图形化，使得图形化的所述光刻胶层覆盖所述金属膜层的上表面；
以图形化的所述光刻胶层和刻蚀后的所述金属膜层作为掩膜，对所述第一有机膜层的待刻蚀隔离槽的区域进行刻蚀，形成隔离槽。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述在第一阻挡膜层远离第一有机膜层的一侧表面设置一层金属膜层之前，还包括：
对所述第一阻挡膜层上的无机膜层进行刻蚀，使得所述第一阻挡膜层的待设置金属膜层的区域露出。
3.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述对第一有机膜层的待刻蚀隔离槽的区域对应的所述金属膜层和所述第一阻挡膜层进行刻蚀，形成开口槽，包括：
对与第一有机膜层的待刻蚀隔离槽的区域对应的所述金属膜层进行刻蚀，形成所述开口槽的第一开口；所述第一开口底部为所述第一阻挡膜层的待刻蚀区域，所述第一开口的侧壁为所述金属膜层的侧壁；
对所述第一阻挡膜层的待刻蚀区域进行刻蚀，形成开口槽的第二开口；所述第二开口的底部为第一有机膜层的待刻蚀隔离槽的区域，所述第二开口的侧壁为所述第一阻挡膜层的侧壁；或者，
对与第一有机膜层的待刻蚀隔离槽的区域对应的所述金属膜层和所述第一阻挡膜层同时进行刻蚀，形成开口槽。
4.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述以图形化的所述光刻胶层和刻蚀后的所述金属膜层作为掩膜，对所述第一有机膜层的待刻蚀隔离槽的区域进行刻蚀，形成隔离槽，包括：
以图形化的所述光刻胶层和刻蚀后的所述金属膜层作为掩膜，对所述第一有机膜层的待刻蚀隔离槽的区域进行刻蚀，形成隔离槽，并使得所述隔离槽的侧壁向所述第一有机膜层的外侧凸出，形成内凹结构。
5.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述金属膜层为SD膜层，所述SD膜层刻蚀后形成斜面。
6.一种阵列基板，其特征在于，包括依次层叠设置的金属膜层、第一阻挡膜层、第一有机膜层和基底层；
所述第一有机膜层开设有隔离槽；
所述金属膜层和第一阻挡膜层开设有刻蚀后的开口槽；
刻蚀后的所述开口槽的侧壁包括所述金属膜层的侧壁和所述第一阻挡膜层被刻蚀后的分段侧壁，所述开口槽的底部与所述隔离槽连通；
刻蚀后的所述开口槽和所述隔离槽内填充有发光材料。
7.根据权利要求6所述的阵列基板，其特征在于，所述隔离槽的侧壁向所述第一有机膜层的外侧凸出，形成内凹结构；
所述内凹结构向所述第一有机膜层的外侧凸出的最大横向长度为1μm-2μm。
8.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括以下至少一项：
所述金属膜层为SD膜层、所述金属膜层的侧壁为斜面、所述第一有机膜层为第一聚酰亚胺层。
9.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括无机膜层，所述无机膜层层叠设置在所述第一阻挡膜层上；
所述无机膜层包括依次层叠设置的夹层介电层、栅极绝缘层GI、缓冲膜层。
10.根据权利要求6所述的阵列基板，其特征在于，所述基底层包括第二阻挡膜层和第二有机膜层；
所述第二阻挡膜层和第二有机膜层依次层叠设置在第一有机膜层的下方。
11.一种显示装置，其特征在于，包括：如权利要求6-10中任一项所述的阵列基板。
CN202010038487.8A 2020-01-14 2020-01-14 阵列基板的制备方法、阵列基板及显示装置 Active CN111244033B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010038487.8A CN111244033B (zh) 2020-01-14 2020-01-14 阵列基板的制备方法、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010038487.8A CN111244033B (zh) 2020-01-14 2020-01-14 阵列基板的制备方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN111244033A true CN111244033A (zh) 2020-06-05
CN111244033B CN111244033B (zh) 2023-05-12

Family

ID=70864999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010038487.8A Active CN111244033B (zh) 2020-01-14 2020-01-14 阵列基板的制备方法、阵列基板及显示装置

Country Status (1)

Country Link
CN (1) CN111244033B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259833A (ja) * 2003-02-25 2004-09-16 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電気光学装置、投射型表示装置及び電子機器
CN101202243A (zh) * 2006-12-13 2008-06-18 上海华虹Nec电子有限公司 嵌入式闪存器件中悬浮式刻蚀阻挡层接触孔的刻蚀方法
CN101211819A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 半导体器件金属连接孔的制造方法
CN101295667A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法
US20100120253A1 (en) * 2008-11-07 2010-05-13 Shwang-Ming Jeng Post Etch Dielectric Film Re-Capping Layer
CN102299112A (zh) * 2010-06-23 2011-12-28 中芯国际集成电路制造(上海)有限公司 制作沟槽和浅沟槽隔离结构的方法
CN106158726A (zh) * 2015-03-27 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN107170679A (zh) * 2017-05-19 2017-09-15 京东方科技集团股份有限公司 一种导电图形的制作方法、导电图形及显示基板
CN107170710A (zh) * 2017-06-14 2017-09-15 京东方科技集团股份有限公司 阵列基板的制备方法
CN107438903A (zh) * 2016-08-29 2017-12-05 深圳市柔宇科技有限公司 薄膜晶体管制造方法
US20190081273A1 (en) * 2017-09-11 2019-03-14 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
CN110010800A (zh) * 2019-03-11 2019-07-12 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法、显示装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259833A (ja) * 2003-02-25 2004-09-16 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電気光学装置、投射型表示装置及び電子機器
CN101202243A (zh) * 2006-12-13 2008-06-18 上海华虹Nec电子有限公司 嵌入式闪存器件中悬浮式刻蚀阻挡层接触孔的刻蚀方法
CN101211819A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 半导体器件金属连接孔的制造方法
CN101295667A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法
US20100120253A1 (en) * 2008-11-07 2010-05-13 Shwang-Ming Jeng Post Etch Dielectric Film Re-Capping Layer
CN102299112A (zh) * 2010-06-23 2011-12-28 中芯国际集成电路制造(上海)有限公司 制作沟槽和浅沟槽隔离结构的方法
CN106158726A (zh) * 2015-03-27 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN107438903A (zh) * 2016-08-29 2017-12-05 深圳市柔宇科技有限公司 薄膜晶体管制造方法
CN107170679A (zh) * 2017-05-19 2017-09-15 京东方科技集团股份有限公司 一种导电图形的制作方法、导电图形及显示基板
CN107170710A (zh) * 2017-06-14 2017-09-15 京东方科技集团股份有限公司 阵列基板的制备方法
US20190081273A1 (en) * 2017-09-11 2019-03-14 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
CN110010800A (zh) * 2019-03-11 2019-07-12 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN111244033B (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
CN111653595B (zh) 一种显示基板及其制作方法、显示面板
CN108370621B (zh) 有机电致发光装置及其制造方法、照明装置和显示装置
CN110265469B (zh) 显示装置及其显示基板、显示基板的制作方法
CN110224006A (zh) Oled显示面板及其制备方法
CN110444690B (zh) 显示基板及其制作方法、显示装置
CN114144886B (zh) 显示基板及其制作方法、显示装置
CN109390372B (zh) 像素结构及其形成方法、显示屏
JP2005340776A (ja) 半導体素子及びその製造方法
WO2023098283A1 (zh) 显示基板及其制作方法、以及显示装置
CN110289300B (zh) 显示装置及其显示基板、显示基板的制作方法
CN110164873A (zh) 阵列基板的制作方法、阵列基板、显示面板及显示装置
TW201601364A (zh) 有機發光裝置及該裝置的製造方法
WO2023098285A1 (zh) 显示基板以及显示装置
US20230180529A1 (en) Organic light-emitting display panel and manufacturing method therefor, and display device
WO2021232983A1 (zh) 显示面板及其制备方法
CN109003989B (zh) 阵列基板及其制备方法、显示面板和显示装置
WO2023246810A1 (zh) 显示面板、显示装置及显示面板的制作方法
CN110828697B (zh) 阵列基板、制备方法、显示面板及显示设备
CN111223906B (zh) 显示面板及其制备方法、显示装置
CN111244033A (zh) 阵列基板的制备方法、阵列基板及显示装置
JP2000091082A (ja) 有機ｅｌディスプレイ
US6005345A (en) Plasma display panel and method of fabricating the same
JP7410242B2 (ja) 有機ｅｌ表示装置及びその製造方法
WO2020258867A1 (zh) 显示装置及其显示基板、显示基板的制作方法
CN207320121U (zh) 显示基板和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant