CN105051883B - 在集成电路中形成栅栏导体 - Google Patents

在集成电路中形成栅栏导体 Download PDF

Info

Publication number
CN105051883B
CN105051883B CN201480014820.4A CN201480014820A CN105051883B CN 105051883 B CN105051883 B CN 105051883B CN 201480014820 A CN201480014820 A CN 201480014820A CN 105051883 B CN105051883 B CN 105051883B
Authority
CN
China
Prior art keywords
trench
dielectric
conductive film
nanometers
walls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480014820.4A
Other languages
English (en)
Other versions
CN105051883A (zh
Inventor
保罗·菲思特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN105051883A publication Critical patent/CN105051883A/zh
Application granted granted Critical
Publication of CN105051883B publication Critical patent/CN105051883B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

间隔物蚀刻工艺在多个半导体裸片中产生超窄导电线。所述导电线的次光刻图案化与现有铝及铜后端处理兼容。将第一电介质(212)沉积到所述半导体裸片上且在其中形成沟槽。将导电膜(218)沉积到所述第一电介质及沟槽表面上。从所述半导体裸片的面及所述沟槽的底部移除所有平面导电膜，从而仅留下在沟槽壁上的导电膜(218)，借此由其形成“栅栏导体”。此后用绝缘材料(212a)填充所述沟槽壁上的所述导电膜之间的间隙。此后移除经绝缘间隙填充物的顶部部分以暴露所述栅栏导体的顶部。在适当位置处移除所述栅栏导体的部分及周围绝缘材料以产生包括经隔离栅栏导体的所要导体图案。

Description

在集成电路中形成栅栏导体
技术领域
本发明涉及半导体集成电路(IC)制作，且更特定来说涉及在半导体裸片(例如，集成电路裸片)的制作期间在其中形成导电线的次光刻图案。
背景技术
已通过可用的光刻工艺限制用于半导体裸片中的有源元件(例如，晶体管)的互连的经图案化导电线的大小的减小。随着由形成半导体裸片上的晶体管的光刻遮蔽工艺的改进引起的这些晶体管的数目增加，必须互连使这些大小逐渐减小的晶体管的导电线已无法在大小上与渐小晶体管成比例地减小。
发明内容
因此，需要一种在不限制可用于制造半导体集成电路的光刻工艺的情况下减小经图案化导电线的大小的方式。
根据一实施例，一种用于在半导体集成电路裸片中形成栅栏导体的方法可包括以下步骤：将第一电介质沉积在半导体衬底的一面上；在所述第一电介质中形成至少一个沟槽；将导电膜沉积在所述第一电介质上，包含沉积在所述至少一个沟槽的壁及底部上；从所述第一电介质的一面及所述至少一个沟槽的所述底部移除所述导电膜的部分，其中所述导电膜仅保留在所述至少一个沟槽的所述壁上；将第二电介质沉积在所述至少一个沟槽的所述壁上的所述导电膜之间；及移除所述第二电介质的部分以暴露所述至少一个沟槽的所述壁上的所述导电膜的顶部部分。
根据所述方法的又一实施例，在所述移除所述第二电介质的部分以暴露所述至少一个沟槽的所述壁上的所述导电膜的顶部部分的步骤之后，所述方法可包括将所述至少一个沟槽的所述壁上的所述导电膜的部分分离成独立栅栏导体的步骤。根据又一实施例，在所述从所述第一电介质的一面及所述至少一个沟槽的所述底部移除所述导电膜的部分的步骤之后，所述方法可包括将所述至少一个沟槽的所述壁上的所述导电膜的部分分离成独立栅栏导体的步骤。
根据又一实施例，所述沉积所述第一电介质的步骤可包括在所述半导体衬底的所述面上将所述第一电介质沉积到从约100纳米到约2000纳米的厚度的步骤。根据又一实施例，所述形成所述至少一个沟槽的步骤可包括在所述第一电介质中将所述至少一个沟槽形成到从约100纳米到约2000纳米的深度的步骤。根据又一实施例，所述形成所述至少一个沟槽的步骤可包括在所述第一电介质中形成具有从约100纳米到约2000纳米的宽度的所述至少一个沟槽的步骤。根据又一实施例，所述沉积所述导电膜的步骤可包括将所述导电膜沉积到从约10纳米到约1000纳米的厚度的步骤。根据又一实施例，所述沉积所述第二电介质的步骤可包括将所述第二电介质沉积到从约100纳米到约2000纳米的厚度的步骤。
根据又一实施例，所述导电膜可包括铝膜。根据又一实施例，所述导电膜可选自由以下各项组成的群组：Ta、TaN、Ti、TiN、Si、WSi及CoSi。根据又一实施例，所述分离所述导电膜的部分的步骤可包括借助反应离子蚀刻(RIE)分离所述导电膜的部分的步骤。根据又一实施例，所述RIE可为侵蚀性的。根据又一实施例，所述方法可包括用电介质填充通过所述RIE形成的间隙及对其进行化学机械平面化(CMP)抛光的步骤。
根据另一实施例，一种半导体裸片可包括：半导体衬底；第一电介质，其在所述半导体衬底的一面上；至少一个沟槽，其在所述第一电介质中；导电膜，其在所述至少一个沟槽的壁上；及第二电介质，其填充所述至少一个沟槽的所述壁上的所述导电膜之间的空间，其中所述导电膜可经分离且用作栅栏导体以连接所述半导体裸片的有源元件。
根据又一实施例，半导体晶片可包括多个半导体裸片。根据又一实施例，所述第一电介质可具有从约100纳米到约2000纳米的厚度。根据又一实施例，所述至少一个沟槽可具有从约100纳米到约2000纳米的深度及从约100纳米到约2000纳米的宽度。根据又一实施例，所述导电膜可具有从约10纳米到约1000纳米的厚度。根据又一实施例，所述第二电介质可具有从约100纳米到约2000纳米的厚度。根据又一实施例，所述导电膜可选自由以下各项组成的群组：Al、Ta、TaN、Ti、TiN、Si、WSi及CoSi。
附图说明
通过参考连同附图一起进行的以下说明可获得对本发明的更完整理解，附图中：
图1图解说明包括多个半导体裸片的半导体集成电路晶片的示意性平面视图；
图2图解说明根据本发明的特定实例性实施例的用于在半导体裸片中形成导电线的次光刻图案的半导体制作步骤的示意性立面图；
图3图解说明根据本发明的特定实例性实施例的用于在半导体裸片中形成导电线的次光刻图案的进一步半导体制作步骤的示意性立面图；
图4图解说明根据本发明的特定实例性实施例的形成于半导体裸片中的导电线的多个次光刻图案的示意性平面视图；
图5图解说明根据本发明的特定实例性实施例的形成于半导体裸片中的导电线的多个次光刻图案的示意性平面视图；
图6图解说明根据本发明的特定实例性实施例的准备使导电线彼此分离的图5中所展示的导电线的多个次光刻图案的示意性平面视图；
图7图解说明根据本发明的特定实例性实施例的在导电线的部分经移除以使导电线彼此分离的情况下在图5及6中展示的导电线的多个次光刻图案的示意性平面视图；
图8图解说明根据本发明的另一特定实例性实施例的具有形成于半导体裸片中的各种走线路径的导电线的多个次光刻图案的示意性平面视图；
图9图解说明根据本发明的另一特定实例性实施例的准备分离成半导体裸片中的独立导体的如图8中所展示具有各种走线路径的导电线的多个次光刻图案的示意性平面视图；
图10图解说明根据本发明的另一特定实例性实施例的在分离成半导体裸片中的独立导体之后的如图8及9中所展示具有各种走线路径的导电线的多个次光刻图案的示意性平面视图；
图11图解说明根据本发明的特定实例性实施例的用于在半导体裸片中形成导电线的多个次光刻图案的示意性工艺流程图；及
图12图解说明根据本发明的其它特定实例性实施例的用于在半导体裸片中形成导电线的多个次光刻图案的示意性工艺流程图。
尽管本发明易于作出各种修改及替代形式，但在图式中展示并在本文中详细描述其特定实例性实施例。然而应理解，本文中对特定实例性实施例的说明并非打算将本发明限于本文中所揭示的特定形式，而是相反，本发明打算涵盖如所附权利要求书所界定的所有修改及等效形式。
具体实施方式
根据本发明的教示，间隔物蚀刻工艺可用于在多个半导体裸片中产生超窄导电线。可在与现有铝及铜后端处理兼容的制作工艺中产生导电线的次光刻图案化。可将第一电介质沉积在每一半导体裸片上，且在其中形成至少一个沟槽。可将导电膜沉积到所述第一电介质及形成于其中的所述至少一个沟槽的表面上。可从所述第一电介质的顶部面及所述至少一个沟槽的底部移除导电膜，从而仅留下在沟槽壁上的导电膜，借此可由其形成“栅栏导体”，如下文更充分地描述。在前述步骤期间，还可选择性地“断开”(例如，移除)所述栅栏导体的选定部分。此后，可用绝缘材料填充所述沟槽壁上的所述导电膜之间的间隙。此后可移除(例如，通过抛光)经绝缘间隙填充物的顶部部分以暴露所述栅栏导体的顶部。可在适当位置处移除(例如，切断连接、断开等)所述栅栏导体的部分及周围绝缘材料以产生包括所述栅栏导体的所要导体图案。沟槽深度可帮助确定所述栅栏导体的一个尺寸(例如，导体高度)，且所述所沉积导电膜的厚度可确定第二尺寸(例如，导体宽度)。可通过连续栅栏导体被“断开”(例如，使连续栅栏导体彼此分离、使其之间切断连接等)之处来确定所述栅栏导体的长度。
现在参考图式，示意性地图解说明特定实例性实施例的细节。图式中的相似元件将由相似编号表示，且类似元件将由带有不同小写字母后缀的相似编号表示。
参考图1，其图解说明包括多个半导体裸片的半导体集成电路晶片的示意性平面视图。硅晶片102可划割成多个半导体裸片104以用于进一步处理以在多个半导体裸片104中的每一者上形成平面晶体管、二极管及导体。在所有电路已制作于多个半导体裸片104上之后，裸片104被单个化(分离)且封装到集成电路(未展示)中。
参考图2及3，其描绘根据本发明的特定实例性实施例的用于在半导体裸片中形成导电线的次光刻图案的半导体制作步骤的示意性立面图。图2中展示形成栅栏导体中的第一步骤(a)，其中可将第一电介质212沉积在用于多个半导体裸片104中的每一者的半导体衬底210的表面上。在下一步骤(b)中，第一电介质212可具有在其中蚀刻到可帮助确定所要栅栏导体的尺寸(例如，深度或高度)的深度的至少一个沟槽214。至少一个沟槽214具有壁216。在步骤(c)中，可将导电膜218沉积在第一电介质212的经暴露表面及至少一个沟槽214上方。如在半导体集成电路制作的技术领域中并且还受益于本发明的技术人员将容易明了，导电膜218可选自许多不同类型的导电膜，包括将适合于本文中所揭示的导电栅栏的金属、金属合金及非金属但导电的化合物。
现在参考图3，在步骤(d)中可从第一电介质212的顶部表面及至少一个沟槽214的底部移除(例如，蚀刻)导电膜218，从而仅留下在至少一个沟槽214的垂直壁上的导电膜218“垂直栅栏”。可在导电膜218的顶部部分处发生修圆(未展示)。在步骤(e)中，可在第一电介质212的经暴露表面及至少一个沟槽214的垂直壁上的导电膜218上方将第二电介质212a沉积充分厚，以足以填充包括至少一个沟槽214及剩余导电膜218的间隙。在步骤(f)中，可移除(例如，抛光)第二电介质212a充分深，以足以暴露栅栏导体导电膜218的顶部，从而允许到其的进一步电连接。
第一电介质层212可为(举例来说但不限于)SiN、SiO2、SiOxNy等。第二电介质层212a可为(举例来说但不限于)SiN、SiO2、SiOxNy等。导电膜218可为(举例来说但不限于)Al、Ta、TaN、Ti、TiN、Si、WSi、CoSi等。
第一电介质层212的厚度可为从约100纳米到约2000纳米。第二电介质层212a的厚度可为从约100纳米到约2000纳米。导电膜218的厚度可为从约10纳米到约1000纳米。至少一个沟槽214的深度可为从约100纳米到约2000纳米。至少一个沟槽214的宽度可为从约100纳米到约2000纳米。
参考图4及5，其描绘根据本发明的特定实例性实施例的形成于半导体裸片中的导电线的多个次光刻图案的示意性平面视图。在向下移除第二电介质212a到暴露栅栏导体导电膜218的顶部之处(如图3步骤(f)中所展示)之后，连续导电膜218准备进一步处理。必须分离连续导电膜218(下文称为“栅栏导体”218或“导电膜”218)以便形成有用的独立电路导体。图4及5中所展示的多个栅栏导体218可表示用于半导体晶体管阵列的导体。
参考图6，其描绘根据本发明的特定实例性实施例的准备使导电线彼此分离的在图5中展示的导电线的多个次光刻图案的示意性平面视图。将断开由编号620表示的栅栏导体218的端部(例如，使栅栏导体分离开、使其之间切断连接等)。可将端部620走线到裸片104上的“安全”区且可用移除工艺(例如，(举例来说但不限于)侵蚀性反应离子蚀刻(RIE))“切断”(切割)端部620，其中暴露端部620且保护(例如，遮蔽)多个栅栏导体218的其余部分免受RIE。
参考图7，其描绘根据本发明的特定实例性实施例的在导电线的部分经移除以使导电线彼此分离的情况下多个次光刻图案的示意性平面视图。在已移除端部620之后，可需要第三电介质填充(未展示)来填充通过RIE工艺形成的间隙。一旦已完成此第三电介质填充，便可在裸片104的面上执行化学机械平面化(CMP)工艺。还可通孔状地执行RIE掩模以在裸片104上的任何位置处选择性地断开栅栏导体218。
参考图8，其描绘根据本发明的另一特定实例性实施例的具有形成于半导体裸片中的各种走线路径的导电线的多个次光刻图案的示意性平面视图。已在上文更充分地描述了如所展示的栅栏导体218。预期到且在本发明的范围内，可使栅栏导体820在与所期望一样多的不同路径中走线，且将栅栏导体820配置为半导体裸片104上的有源元件(例如，晶体管)之间的导体。可通过适当掩模(未展示)及与在图2、2A及3中展示的工艺步骤相同或类似的工艺及如在上文更充分描述的其所附说明形成用于形成此图案的沟槽及形成栅栏导体820的步骤。
参考图9，其描绘根据本发明的另一特定实例性实施例的准备分离成半导体裸片中的独立导体的如在图8中所展示具有各种走线路径的导电线的多个次光刻图案的示意性平面视图。可在半导体裸片104上的整体上由编号822表示的各个位置处分离栅栏导体820(例如，使其之间切断连接)。可使用通孔型式工艺实现这些分离位置822，如在半导体制造的技术领域中并受益于本发明的技术人员众所周知。
参考图10，其描绘根据本发明的另一特定实例性实施例的在分离成半导体裸片中的独立导体之后的如在图8及9中所展示具有各种走线路径的导电线的多个次光刻图案的示意性平面视图。可用另一电介质工艺沉积填充通孔型式栅栏分离，接着可将完全分离的栅栏导体1020进一步连接到半导体裸片104中的有源元件(例如，晶体管)及其它连接节点(未展示)。
参考图11，其描绘根据本发明的特定实例性实施例的用于在半导体裸片中形成导电线的多个次光刻图案的示意性工艺流程图。在步骤1102中，可将第一电介质212沉积在半导体衬底(裸片)210的一面上。在步骤1104中，可将至少一个沟槽214蚀刻到电介质212中。在步骤1106中，可在第一电介质212及至少一个沟槽214上将导电膜218沉积到所要厚度。在步骤1108中，可从第一电介质212的顶部及至少一个沟槽214的底部蚀刻导电膜218。在步骤1110中，可将第二电介质212a沉积在第一电介质212及至少一个沟槽214的壁上的剩余导电膜218上方以便填充其之间的间隙。在步骤1112中，可移除(例如，抛光掉)第二电介质212a的一部分直到可暴露导电膜218的顶部以用于对其的进一步处理为止。在步骤1114中，可分离导电膜218的部分(例如，使其之间切断连接)以便形成可用于互连半导体裸片104中的有源装置(未展示)的独立栅栏导体1020。
参考图12，其描绘根据本发明的其它特定实例性实施例的用于在半导体裸片中形成导电线的多个次光刻图案的示意性工艺流程图。在步骤1102中，可将第一电介质212沉积在半导体衬底(裸片)210的一面上。在步骤1104中，可将至少一个沟槽214蚀刻到电介质212中。在步骤1106中，可在第一电介质212及至少一个沟槽214上将导电膜218沉积到所要厚度。在步骤1108中，可从第一电介质212的顶部及至少一个沟槽214的底部蚀刻导电膜218。在步骤1209中，可分离导电膜218的部分(例如，使其之间切断连接)以便形成可用于互连半导体裸片104中的有源装置(未展示)的独立栅栏导体1020。在步骤1110中，可将第二电介质212a沉积在第一电介质212及至少一个沟槽214的壁上的剩余导电膜218上方以便填充其之间的间隙。在步骤1112中，可移除(例如，抛光掉)第二电介质212a的一部分直到可暴露导电膜218的顶部以用于对其的进一步处理为止。
尽管已通过参考本发明的实例性实施例来描绘、描述及界定本发明的各实施例，但此些参考并不意味着限制本发明，且不应推断出存在此限制。所揭示的标的物能够在形式及功能上具有大量修改、变更及等效形式，如在相关技术的技术领域中并受益于本发明的技术人员将会联想到。本发明的所描绘及所描述实施例仅作为实例，而并非是对本发明的范围的穷尽性说明。

Claims (11)

1.一种用于在半导体集成电路裸片中形成栅栏导体的方法，所述方法包括以下步骤：
将第一电介质沉积在半导体衬底的一面上，所述第一电介质具有预定的厚度；
在所述第一电介质中形成至少一个沟槽，所述至少一个沟槽的深度小于所述第一电介质的所述厚度，其中所述至少一个沟槽具有从100纳米到2000纳米的深度；
将导电膜沉积在所述第一电介质上，包含沉积在所述至少一个沟槽的壁及底部上；
从所述第一电介质的一面及所述至少一个沟槽的所述底部移除所述导电膜的部分，其中所述导电膜仅保留在所述至少一个沟槽的所述壁上；
将第二电介质沉积在所述至少一个沟槽的所述壁上的所述导电膜之间；及
移除所述第二电介质的一部分以暴露所述至少一个沟槽的所述壁上的所述导电膜的顶部部分。
2.根据权利要求1所述的方法，其中在所述移除所述第二电介质的一部分以暴露所述至少一个沟槽的所述壁上的所述导电膜的顶部部分的步骤之后，所述方法进一步包括将所述至少一个沟槽的所述壁上的所述导电膜的部分分离成独立栅栏导体的步骤。
3.根据权利要求1所述的方法，其中在所述从所述第一电介质的一面及所述至少一个沟槽的所述底部移除所述导电膜的部分的步骤之后，所述方法进一步包括将所述至少一个沟槽的所述壁上的所述导电膜的部分分离成独立栅栏导体的步骤。
4.根据权利要求2所述的方法，其中所述分离所述导电膜的部分的步骤包括借助反应离子蚀刻RIE分离所述导电膜的部分的步骤。
5.根据权利要求4所述的方法，其进一步包括用电介质填充通过所述RIE形成的间隙及对其进行化学机械平面化CMP抛光的步骤。
6.根据权利要求1至5中任一者所述的方法，其中所述第一电介质具有从100纳米到2000纳米的厚度。
7.根据权利要求1至5中任一者所述的方法，其中所述至少一个沟槽具有从100纳米到2000纳米的宽度。
8.根据权利要求1至5中任一者所述的方法，其中所述导电膜具有从10纳米到1000纳米的厚度。
9.根据权利要求1至5中任一者所述的方法，其中所述第二电介质具有从100纳米到2000纳米的厚度。
10.根据权利要求1至5中任一者所述的方法，其中所述导电膜包括铝膜。
11.根据权利要求1至5中任一者所述的方法，其中所述导电膜选自由以下各项组成的群组：Ta、TaN、Ti、TiN、Si、WSi及CoSi。
CN201480014820.4A 2013-03-15 2014-03-01 在集成电路中形成栅栏导体 Active CN105051883B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/838,784 2013-03-15
US13/838,784 US8836128B1 (en) 2013-03-15 2013-03-15 Forming fence conductors in an integrated circuit
PCT/US2014/019729 WO2014149580A1 (en) 2013-03-15 2014-03-01 Forming fence conductors in an integrated circuit

Publications (2)

Publication Number Publication Date
CN105051883A CN105051883A (zh) 2015-11-11
CN105051883B true CN105051883B (zh) 2020-06-09

Family

ID=50288333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480014820.4A Active CN105051883B (zh) 2013-03-15 2014-03-01 在集成电路中形成栅栏导体

Country Status (6)

Country Link
US (1) US8836128B1 (zh)
EP (1) EP2973678B1 (zh)
KR (1) KR20150132213A (zh)
CN (1) CN105051883B (zh)
TW (1) TWI619202B (zh)
WO (1) WO2014149580A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437107A (zh) * 2011-11-29 2012-05-02 上海华力微电子有限公司 具有超厚顶层金属的集成电路的制作方法及集成电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2781922B1 (fr) * 1998-07-31 2001-11-23 Clariant France Sa Procede de polissage mecano-chimique d'une couche en un materiau a base de cuivre
US6190986B1 (en) 1999-01-04 2001-02-20 International Business Machines Corporation Method of producing sulithographic fuses using a phase shift mask
US6632741B1 (en) * 2000-07-19 2003-10-14 International Business Machines Corporation Self-trimming method on looped patterns
CN1146034C (zh) * 2001-05-14 2004-04-14 世界先进积体电路股份有限公司 下埋式微细金属连线的制造方法
US6611039B2 (en) * 2001-09-28 2003-08-26 Hewlett-Packard Development Company, L.P. Vertically oriented nano-fuse and nano-resistor circuit elements
US6713396B2 (en) 2002-04-29 2004-03-30 Hewlett-Packard Development Company, L.P. Method of fabricating high density sub-lithographic features on a substrate
CN1532913A (zh) * 2003-03-19 2004-09-29 矽统科技股份有限公司 形成镶嵌结构的方法
US7345370B2 (en) * 2005-01-12 2008-03-18 International Business Machines Corporation Wiring patterns formed by selective metal plating
US7351666B2 (en) * 2006-03-17 2008-04-01 International Business Machines Corporation Layout and process to contact sub-lithographic structures
US20070252277A1 (en) * 2006-04-28 2007-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and fabrication method thereof
US7790611B2 (en) 2007-05-17 2010-09-07 International Business Machines Corporation Method for FEOL and BEOL wiring

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437107A (zh) * 2011-11-29 2012-05-02 上海华力微电子有限公司 具有超厚顶层金属的集成电路的制作方法及集成电路

Also Published As

Publication number Publication date
TW201448116A (zh) 2014-12-16
EP2973678B1 (en) 2021-04-28
EP2973678A1 (en) 2016-01-20
US8836128B1 (en) 2014-09-16
KR20150132213A (ko) 2015-11-25
TWI619202B (zh) 2018-03-21
WO2014149580A1 (en) 2014-09-25
CN105051883A (zh) 2015-11-11
US20140264891A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
US10636698B2 (en) Skip via structures
EP3108500B1 (en) Spacer enabled active isolation for an integrated circuit device
US10366917B2 (en) Methods of patterning variable width metallization lines
CN108933081B (zh) 过孔和跳孔结构
US7666800B2 (en) Feature patterning methods
US20180247862A1 (en) Method for Defining Patterns for Conductive Paths in Dielectric Layer
TWI633625B (zh) 使用間隔物蝕刻溝槽形成柵欄導體
US20190229059A1 (en) Methods of patterning dielectric layers for metallization and related structures
CN108091551B (zh) 自对准光刻图案化
CN105051883B (zh) 在集成电路中形成栅栏导体
US9583435B2 (en) Forming fence conductors using spacer etched trenches
WO2016186912A1 (en) Forming fence conductors using spacer etched trenches
US20140264886A1 (en) Forming Fence Conductors Using Spacer Pattern Transfer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant