CN1532913A - 形成镶嵌结构的方法 - Google Patents

形成镶嵌结构的方法 Download PDF

Info

Publication number
CN1532913A
CN1532913A CNA031207421A CN03120742A CN1532913A CN 1532913 A CN1532913 A CN 1532913A CN A031207421 A CNA031207421 A CN A031207421A CN 03120742 A CN03120742 A CN 03120742A CN 1532913 A CN1532913 A CN 1532913A
Authority
CN
China
Prior art keywords
layer
mosaic texture
cover curtain
rigid cover
cap rock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031207421A
Other languages
English (en)
Inventor
顾子琨
吴嘉阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Integrated Systems Corp
Original Assignee
Silicon Integrated Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Integrated Systems Corp filed Critical Silicon Integrated Systems Corp
Priority to CNA031207421A priority Critical patent/CN1532913A/zh
Publication of CN1532913A publication Critical patent/CN1532913A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

本发明揭示一种形成镶嵌结构的方法。首先,在一基底上沉积一绝缘层,再在绝缘层上依序形成一上盖层及一硬式罩幕层。接着,借由上盖层作为一蚀刻终止层来蚀刻硬式罩幕层以形成至少一开口。在开口侧壁形成一金属间隙壁。之后,蚀刻开口下方的上盖层及其下方的绝缘层以形成一沟槽。接着,去除硬式罩幕层及金属间隙壁。最后,清洁基底,并在沟槽中填入一导电层以形成镶嵌结构。

Description

形成镶嵌结构的方法
技术领域
本发明是有关于一种集成电路结构的制造方法,特别是有关于一种利用镶嵌制程形成内联机的方法。
背景技术
在集成电路的制造中,常采用多层导线结构来连接装置中各个区域或是集成电路中的各个装置。就现今而言,镶嵌技术成为形成上述导线结构的一种非常有用的方式并已广泛地应用于半导体工业。
镶嵌制程是一种内联机的制造程序,其中,先于一绝缘中形成沟槽,之后再将金属填入以形成导线层。为进一步了解本发明的背景,以下配合图1a到图1d说明习知形成镶嵌结构的方法。首先,请参照图1a,提供一基底100,例如一硅晶圆,其具有金属导线层102形成于内。接着,在基底100上形成一封盖层104,例如氮化硅层,以覆盖金属导线层102。之后,在封盖层104上依序沉积一金属层间介电层(intermetaldielectric,IMD)106及一上盖层108。金属层间介电层106可由低介电常数(low k)材料层所构成,例如旋涂式玻璃(SOG)、掺氟的二氧化硅(FSG)、含氢硅酸盐(HSQ)、掺氟的聚芳烯醚(FLARE)、及芳香族碳氢化合物(SiLK)等。另外,上盖层108是用于保护金属层间介电层106,其可由氧化硅所构成。接着,在上盖层108上方形成一硬式罩幕层110,例如一氮化硅层,并于其上形成具有沟槽图案的光阻层112。以此光阻层112作为罩幕来非等向性蚀刻硬式罩幕层110,而在其中形成开口114图案。
接下来,请参照图1b,在剥除光阻层112之后,借由反应离子蚀刻(reactive ion etching,RIE)去除开口114下方露出的上盖层108以露出绝缘层106表面。
不幸地,由于硬式罩幕层110与上盖层108及金属层间介电层106之间的蚀刻选择比较差,导致硬式罩幕层110逐渐细化(tapered),如图1b所示。当利用逐渐细化的硬式罩幕层110作为罩幕来蚀刻绝缘层106以形成沟槽116时,其形成倾斜的轮廓(profile)。亦即,不希望得到的沟槽116关键图形尺寸(critical dimension,CD)将造成组件的电特性改变。图中虚线所包围的区域是表示希望得到的硬式罩幕层110轮廓。
接下来,请参照图1c,在去除逐渐细化的硬式罩幕层110之后,上盖层108同时也会损失,特别是在较密集的沟槽116之间的区域117。
最后,请参照图1d,借由感应耦合电浆(inductively coupled plasma,ICP)制程(例如,氩离子溅射蚀刻)来实施一标准的预清洁步骤,以去除原生氧化层或聚合物残留物(未绘示)。接着,在上盖层108上方形成一导电层,例如铜金属层,并填入沟槽116中。一般而言,在填入导电层之前,会先在上盖层108上方及沟槽116表面顺应性形成一阻障层(未绘示),例如氮化钛(TiN)层或氮化钽(TaN)层。之后,借由化学机械研磨(chemical mechanical polishing,CMP)去除上盖层108上方多余的导电层及阻障层以形成镶嵌结构118。然而,位于沟槽116之间部分损失的上盖层108上方区域于CMP制程之后,形成金属架桥(bridging)120,降低组件的可靠度。
为了解决上述的问题,有人建议使用金属硬式罩幕,例如使用氮化钛或氮化钽等阻障材料,借以增加其与上盖层及金属层间介电层之间的蚀刻选择比。如此的确可获得具有垂直轮廓的沟槽。不幸地,于预清洁期间,硬式罩幕中的钛原子或是钽原子会被氩离子溅射出并沉积于ICP反应室内壁,造成ICP反应室失效而无法使用。
发明内容
有鉴于此,本发明的目的在于提供一种形成镶嵌结构的方法,以避免低介电材料层受到不当的蚀刻,借以防止关键图形尺寸(CD)改变或发生金属架桥(bridging),进而提升组件的可靠度。
本发明的另一目的在于提供一种形成镶嵌结构的方法,以避免在预清洁程序之后,造成感应耦合电浆(ICP)蚀刻反应室失效。
根据上述的目的,本发明提供一种形成镶嵌结构的方法。首先,在一基底上沉积一绝缘层,再在绝缘层上依序形成一上盖层及一硬式罩幕层。接着,借由上盖层作为一蚀刻终止层来蚀刻硬式罩幕层以形成至少一开口。接着,在硬式罩幕层上及开口表面顺应性形成一金属层,并非等向性蚀刻金属层,以在开口侧壁形成一金属间隙壁。之后,蚀刻开口下方的上盖层及其下方的绝缘层以形成一沟槽,并接着去除硬式罩幕层及金属间隙壁。最后,借由在感应耦合电浆(ICP)反应室中实施氩离子溅射蚀刻以清洁基底之后,在沟槽中填入一导电层以形成镶嵌结构。
上述绝缘层包含一低介电常数(low k)材料层。上盖层可由未掺杂硅玻璃(undoped silicon glass,USG)所构成,而硬式罩幕层可由氮化硅或碳化硅所构成。
再者,金属间隙壁可由铝金属所构成或是由氮化钛或氮化钽等阻障材料所构成,且其厚度在100到500埃的范围。
附图说明
图1a到图1d是绘示出习知形成镶嵌结构的方法剖面式意图;
图2a到图2e是绘示出根据本发明实施例的形成镶嵌结构的方法剖面式意图。
图号说明:
100-基底;          102-金属导线层;
104-封盖层;        106-金属层间介电层;
108-上盖层;        110-硬式罩幕层;
112-光阻层;        114-开口;
116-沟槽;          117-密集沟槽之间的区域;
118-镶嵌结构;      120-金属架桥。
200-基底;          202、218-金属层;
204-封盖层;        206-金属层间介电层;
208-上盖层;        210-硬式罩幕层;
2l2-抗反射层;      214-光阻层;
216-开口;          220-金属间隙壁;
222-沟槽;          224-镶嵌结构。
具体实施方式
以下配合图2a到图2e说明本发明实施例的形成镶嵌结构的方法。首先,请参照图2a,提供一基底200,例如一硅晶圆,其中形成有金属层202。金属层202是作为下层导线层且可由铜金属或铝金属所构成。接着,在基底200上方形成一封盖层204,例如氮化硅层,用以覆盖金属层202。
接着,借由习知沉积技术,例如化学气相沉积(chemical vapordeposition,CVD),在基底200上方的封盖层204上形成一介电层206。在本发明中,此介电层206是作为一金属层间介电层(IMD)。此金属层间介电层206可由一般的低介电常数(1ow k)材料所构成,例如SOG、HSQ、FSG、FLARE、SiLK、或黑钻石(black diamond)。再者,较佳的金属层间介电层206厚度在4000到10000埃的范围。
接着,借由习知沉积技术,例如CVD,在金属层间介电层206上方依序形成一上盖层208及一硬式罩幕层210。在本发明中,上盖层208可由氧化硅所构成,例如未掺杂的氧化硅(USG),用以保护金属层间介电层206并作为后续CMP制程的研磨终止层,其厚度在1000到1500埃的范围。再者,硬式罩幕层210可由氮化硅或碳化硅所构成,且其厚度在1000到1500埃的范围。
随后,在硬式罩幕层210上方形成一具有沟槽图案的光阻层214。另外,可选择性地在光阻层214与硬式罩幕层210之间形成一抗反射层(anti-reflection coating,ARC)212,例如氮氧化硅,以降低驻波效应及光学邻近效应(optical proximity effect,OPE)。接着,借由反应离子蚀刻(RIE)非等向性蚀刻上盖层208上方的抗反射层212及其下方硬式罩幕层210,以在硬式罩幕层210中形成开口216。
接下来,请参照图2b到图2d,其会释出本发明的关键步骤。在图2b中,借由氧电浆或适当溶剂去除光阻层214。受到上盖层208的保护,介电层206并不会受到损害。接着,在抗反射层212上方及开口216表面顺应性地形成一金属层218。在本发明中,金属层218的厚度在1000到1500埃的范围,且其可由铝金属所构成或一般常用的阻障材料所构成,例如氮化钛或氮化钽。再者,可借由物理气相沉积(physical vapordeposition,PVD)或CVD形成金属层218。较佳地,是借由离子化物理气相沉积(ionized PVD,I-PVD)形成金属层218。
接下来,请参照图2c,非等向性蚀刻金属层218,例如使用反应离子蚀刻,以在每一开口216侧壁形成金属间隙壁220。另外,若利用I-PVD形成金属层218,后续的非等向性蚀刻以形成金属间隙壁的步骤可采用原位(in-situ)氩离子溅射蚀刻。如此一来,可减少制程步骤而提升产能。
接下来,请参照图2d,蚀刻开口216下方的上盖层208及其下方的介电层206,以在介电层206中形成沟槽222。在实施蚀刻程序之后,抗反射层212完全被去除且消耗了部分的硬式罩幕层210及金属间隙壁220。
相较习知习知技术,由于本发明中的金属间隙壁220可于蚀刻期间保护硬式罩幕层210的侧壁,因此可获得具有垂直轮廓的沟槽222而防止关键图形尺寸(CD)改变。再者,上盖层208亦于蚀刻期间同时受到硬式罩幕层210及金属间隙壁220的保护,而有利于后续CMP制程的进行。
最后,请参照图2e,去除硬式罩幕层210,并同时除去其侧壁余留的金属间隙壁220。之后,同样地,借由感应耦合电浆(ICP)制程(氩离子溅射蚀刻)来实施一标准的预清洁程序,以去除原生氧化层或聚合物残留物(未绘示)。接着,在上盖层208上方形成一导电层,例如铜金属层,并填入沟槽222中。一般而言,在填入导电层之前,会先在上盖层208上方及沟槽222表面顺应性形成一阻障层(未绘示),例如氮化钛层或氮化钽层。之后,借由习知研磨技术,例如化学机械研磨(CMP),去除上盖层208上方多余的导电层及阻障层以形成镶嵌结构224。
根据本发明的方法,在进行预清洁程序前,由阻障材料或铝金属所构成的金属间隙壁220可连同硬式罩幕层210一起被除去。因此,不会有污染源沉积于ICP蚀刻反应室内部而导致其失效的问题产生。再者,位于沟槽220之间的上盖层208在实施CMP之前因受到保护而并未损耗。
因此,可有效防止金属架桥的问题,进而提升组件的可靠度。

Claims (10)

1.一种形成镶嵌结构的方法,至少包括下列步骤:
在一基底上沉积一绝缘层;
在该绝缘层上依序形成一上盖层及一硬式罩幕层;
借由该上盖层作为一蚀刻终止层来蚀刻该硬式罩幕层以形成至少一开口;
在该开口侧壁形成一金属间隙壁;
蚀刻该开口下方的该上盖层及其下方的该绝缘层以形成一沟槽;
去除该硬式罩幕层及该金属间隙壁;以及
在该沟槽中填入一导电层以形成镶嵌结构。
2.根据权利要求1所述的形成镶嵌结构的方法,其中该上盖层是一未掺杂硅玻璃。
3.根据权利要求2所述的形成镶嵌结构的方法,其中该上盖层的厚度在1000到1500埃的范围。
4.根据权利要求1所述的形成镶嵌结构的方法,其中该硬式罩幕层是一氮化硅层或一碳化硅层。
5.根据权利要求4所述的形成镶嵌结构的方法,其中该硬式罩幕层的厚度在1000到1500埃的范围。
6.根据权利要求1所述的形成镶嵌结构的方法,在蚀刻该硬式罩幕层之前,更包括在该硬式罩幕层上形成一抗反射层的步骤。
7.根据权利要求1所述的形成镶嵌结构的方法,其中形成该金属间隙壁至少包括下列步骤:
在该硬式罩幕层上及该开口表面顺应性形成一金属层;以及
非等向性蚀刻该金属层以在该开口侧壁形成该金属间隙壁。
8.根据权利要求7所述的形成镶嵌结构的方法,其中该金属层的厚度在100到500埃的范围。
9.根据权利要求7所述的形成镶嵌结构的方法,其中该金属层是氮化钛或氮化钽阻障材料层。
10.根据权利要求1所述的形成镶嵌结构的方法,其中该金属间隙壁是一铝金属间隙壁且其厚度在100到500埃的范围。
CNA031207421A 2003-03-19 2003-03-19 形成镶嵌结构的方法 Pending CN1532913A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA031207421A CN1532913A (zh) 2003-03-19 2003-03-19 形成镶嵌结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA031207421A CN1532913A (zh) 2003-03-19 2003-03-19 形成镶嵌结构的方法

Publications (1)

Publication Number Publication Date
CN1532913A true CN1532913A (zh) 2004-09-29

Family

ID=34285426

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031207421A Pending CN1532913A (zh) 2003-03-19 2003-03-19 形成镶嵌结构的方法

Country Status (1)

Country Link
CN (1) CN1532913A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105051883A (zh) * 2013-03-15 2015-11-11 密克罗奇普技术公司 在集成电路中形成栅栏导体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105051883A (zh) * 2013-03-15 2015-11-11 密克罗奇普技术公司 在集成电路中形成栅栏导体

Similar Documents

Publication Publication Date Title
CN1191623C (zh) 以金属硬遮罩层制作双镶嵌插销的方法
US6972259B2 (en) Method for forming openings in low dielectric constant material layer
US20060246717A1 (en) Method for fabricating a dual damascene and polymer removal
CN1828845A (zh) 镶嵌结构与其形成方法
CN1815711A (zh) 内连线结构及其形成方法
US20040203223A1 (en) Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects
CN1835206A (zh) 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法
CN1947236A (zh) 在半导体互连结构上沉积金属层的方法
CN1707787A (zh) 半导体装置
US7439151B2 (en) Method and structure for integrating MIM capacitors within dual damascene processing techniques
US6255226B1 (en) Optimized metal etch process to enable the use of aluminum plugs
CN115295530B (zh) 一种半导体结构及其制作方法
CN101055421A (zh) 双镶嵌结构的形成方法
US8119522B1 (en) Method of fabricating damascene structures
CN1207771C (zh) 使用氧化线层作为介电阻挡层的双镶嵌制程
CN1532913A (zh) 形成镶嵌结构的方法
US6713379B1 (en) Method for forming a damascene structure
CN1201386C (zh) 利用镶嵌制程形成金属电容器的方法及其产品
CN1277303C (zh) 可简化工艺的双镶嵌工艺
CN2741182Y (zh) 半导体装置
CN1279603C (zh) 形成双镶嵌结构的方法
CN1248303C (zh) 利用镶嵌制程形成金属电容器的方法及其产品
CN1428839A (zh) 积体电路的双镶嵌结构的制作方法
CN100341136C (zh) 内联机结构的形成方法及铜制程整合方法
TW582093B (en) Method for forming a damascene structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication