TWI627710B

TWI627710B - 記憶結構及其製造方法

Info

Publication number: TWI627710B
Application number: TW106112431A
Authority: TW
Inventors: 賴二琨; 龍翔瀾
Original assignee: 旺宏電子股份有限公司
Priority date: 2017-04-13
Filing date: 2017-04-13
Publication date: 2018-06-21
Also published as: TW201838095A

Abstract

一種記憶結構包括一基板、複數個堆疊、複數個記憶層、複數個通道層、和複數個接墊層。堆疊設置在基板上。該些堆疊藉由複數個第一溝槽彼此分離。堆疊包括交替配置的複數個第一堆疊和複數個第二堆疊。堆疊的每一者包括交替堆疊的複數個導電條和複數個絕緣條。記憶層部份地設置在第一溝槽中，並以共形的方式延伸到堆疊上。通道層以共形的方式設置在記憶層上。接墊層至少在實質上位於第一堆疊上方的複數個位置設置在通道層上。

Description

記憶結構及其製造方法

本揭露是關於一種半導體結構及其製造方法。本揭露特別是關於一種記憶結構及其製造方法。

為了減少體積、降低重量、增加功率密度、和改善可攜帶性等等理由，發展出了三維的(3-D)半導體結構。此外，半導體結構中的元件和空間持續地被縮減。這可能導致一些問題。例如，較小的用於連接件的著陸區，可能導致接觸困難和配合不當(mismatch)，從而增加相關的電阻。因此，仍希望對於半導體結構及其製造方法有各種不同的改善。

本揭露是關於半導體結構及其製造方法，特別是關於記憶結構及其製造方法。

根據一些實施例，一種記憶結構包括一基板、複數個堆疊、複數個記憶層、複數個通道層、和複數個接墊層。堆疊設置在基板上。該些堆疊藉由複數個第一溝槽彼此分離。堆疊包括交替配置的複數個第一堆疊和複數個第二堆疊。堆疊的每一者包括交替堆疊的複數個導電條和複數個絕緣條。記憶層部份地設置在第一溝槽中，並以共形的方式延伸到堆疊上。通道層以共形的方式設置在記憶層上。接墊層至少在實質上位於第一堆疊上方的複數個位置設置在通道層上。

根據一些實施例，一種記憶結構的製造方法包括下列步驟。首先，提供一初步結構。初步結構包括一基板、複數個堆疊、一初始記憶層、和一初始通道層。堆疊形成在基板上並藉由複數個第一溝槽彼此分離。堆疊的每一者包括交替堆疊的複數個導電條和複數個絕緣條。初始記憶層共形地形成在堆疊和第一溝槽上。初始通道層共形地形成在初始記憶層上。接著，在初步結構上形成一犧牲材料。該犧牲材料包括位於堆疊上方的複數個部分。在犧牲材料上形成一覆蓋層。在堆疊上方形成複數個第二溝槽。該些第二溝槽穿過覆蓋層和犧牲材料。之後，藉由以一接墊材料取代犧牲材料位於堆疊上方的該些部分，在堆疊上形成複數個接墊層。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

102‧‧‧基板

104‧‧‧埋層

106‧‧‧堆疊

1061‧‧‧第一堆疊

1062‧‧‧第二堆疊

108‧‧‧導電條

110‧‧‧絕緣條

112‧‧‧絕緣層

114‧‧‧第一溝槽

116‧‧‧記憶層

1181~1184‧‧‧氧化物層

1201~1203‧‧‧氮化物層

122‧‧‧通道層

124‧‧‧接墊層

126‧‧‧第一連接件

128‧‧‧第二連接件

130‧‧‧第一上方導線

132‧‧‧第二上方導線

134‧‧‧覆蓋層

136‧‧‧層間介電層

138‧‧‧隔離結構

140‧‧‧第二溝槽

142‧‧‧第一部分

144‧‧‧第二部分

206‧‧‧初始堆疊

208‧‧‧導電層

210‧‧‧絕緣層

212‧‧‧絕緣層

216‧‧‧初始記憶層

2181~2184‧‧‧氧化物層

2201~2203‧‧‧氮化物層

222‧‧‧初始通道層

234‧‧‧覆蓋層

240‧‧‧切割線

252‧‧‧犧牲材料

254‧‧‧絕緣材料

256‧‧‧第一孔洞

258‧‧‧第一隔離材料

260‧‧‧第二孔洞

262‧‧‧第二隔離材料

t1‧‧‧厚度

t2‧‧‧厚度

第1A~1B圖繪示根據實施例的一種記憶結構。

第2A~15B圖繪示根據實施例的一種記憶結構的製造方法。

以下將配合所附圖式對於各種不同的實施例進行更詳細的說明。所附圖式只用於描述目的，而不用於限制目的。為了清楚起見，在一些圖式中可能誇大或稍微位移一些元件。此外，可能從圖式中省略一些元件和/或元件符號。可以預期的是，一實施例中的元件和特徵，可以被有利地納入於另一實施例中，而未再進一步地加以闡述。

根據實施例的一種記憶結構包括一基板、複數個堆疊、複數個記憶層、複數個通道層、和複數個接墊層。堆疊設置在基板上。該些堆疊藉由複數個第一溝槽彼此分離。堆疊包括交替配置的複數個第一堆疊和複數個第二堆疊。堆疊的每一者包括交替堆疊的複數個導電條和複數個絕緣條。記憶層部份地設置在第一溝槽中，並以共形的方式延伸到堆疊上。通道層以共形的方式設置在記憶層上。接墊層至少在實質上位於第一堆疊上方的複數個位置設置在通道層上。

請參照第1A~1B圖，其示出這樣的一記憶結構。在所附圖式中，為了便於理解，記憶結構被繪示成3-D垂直通道反及(NAND)記憶結構。

所述記憶結構包括一基板102。在一些實施例中，基板102可包括形成在其中和/或其上的結構和元件等等。例如，如第1B圖所示，基板102可包括設置於其上的一埋層104。

所述記憶結構包括複數個堆疊106，設置在基板102上。堆疊106藉由複數個第一溝槽114彼此分離。堆疊106包括交替配置的複數個第一堆疊1061和複數個第二堆疊1062。堆疊106的每一者包括交替堆疊的複數個導電條108和複數個絕緣條110。在一些實施例中，如第1B圖所示，堆疊106的每一者可更包括設置在導電條108和絕緣條110上方的一絕緣層112。

所述記憶結構包括複數個記憶層116。記憶層116部份地設置在第一溝槽114中，並以共形的方式延伸到堆疊106上。在一些實施例中，如第1B圖所示，記憶層116的每一者包括交替堆疊的氧化物層(1181~1184)和氮化物層(1201~1203)。例如，在第1B圖中繪示ONONONO(氧化物/氮化物/氧化物/氮化物/氧化物/氮化物/氧化物)多層結構。亦即，記憶層116的每一者包括氧化物層1181、1182、1183和1184以及氮化物層1201、1202和1203。這些層可具有不同厚度，以提供阻障、捕捉及穿隧功能，其中用作為穿隧結構的層(例如氧化物層1183、氮化物層1203和氧化物層1184)較接近對應的通道層122。在一些其他的實施例中，矽氧氮化物(SiON)/矽氮化物(SiN)/氧化物多層結構或其他適合的結構可用作為記憶層116。

所述記憶結構包括複數個通道層122，以共形的方式設置在記憶層116上。一絕緣材料可被填充到第一溝槽114剩餘的空間中。通道層122可在和堆疊106的一延伸方向垂直的一方向(例如圖式中的Y方向)上藉由位於堆疊106上方的複數個第二溝槽140彼此分離。一絕緣材料可被填充到第二溝槽140中。通道層122可在堆疊106的該延伸方向(例如圖式中的X方向)上藉由複數個隔離結構138彼此分離。在此，「隔離」和類似用詞囊括物理性隔離和電性隔離二個方面。隔離結構138的每一者包括一第一部分142和位在第一部分142上的一第二部分144，且第二部分144的一剖面面積大於第一部分142的一剖面面積。在一些實施例中，如第1A圖所示，位在一堆疊106的二側的通道層122在堆疊106的延伸方向(X方向)上偏離一段距離。例如，通道層122可被設置成「蜂巢」配置。

根據實施例，所述記憶結構包括複數個接墊層124，至少在實質上位於第一堆疊1061上方的複數個位置設置在通道層122上。在一些實施例中，如第1B圖所示，該些接墊層124更包括在實質上位於第二堆疊1062上方的複數個位置設置在通道層122上的複數個接墊層124。接墊層124的一厚度可大於通道層122的一厚度。例如，通道層122的該厚度可落在介於30Å和300Å之間的範圍內，而接墊層124的該厚度可落在介於50Å和1000Å之間的範圍內。此外，接墊層124的一導電度可高於通道層122的一導電度。例如，這可藉由較高的摻雜濃度來達成。在一些實施例中，接墊層124的厚度大於通道層122的厚度，且接墊層124的導電度大於通道層122的導電度。

記憶結構可更包括複數個第一連接件126和複數個第二連接件128。第一連接件126實質上設置在第一堆疊1061上方。第二連接件128實質上設置在第二堆疊1062上方。記憶結構可更包括複數個第一上方導線130和複數個第二上方導線132。第一連接件126藉由接墊層124將通道層122耦接到第一上方導線130。更具體地說，第一連接件126接觸接墊層124，並經由設置在通道層122上的接墊層124提供電性連接到通道層122。在一些實施例中，對應於通道層122，位在一堆疊106的二側的第一連接件126在堆疊106的延伸方向(X方向)上偏離一段距離。第一連接件126穿過接墊層124上的覆蓋層134和一或多個層間介電層136，從而將通道層122耦接到第一上方導線130。第二連接件128將通道層122耦接到第二上方導線132。類似地，第二連接件128穿過覆蓋層134和一或多個層間介電層136，並將通道層122耦接到第二上方導線132。

根據一些實施例，第一上方導線130在和堆疊106之導電條108的一延伸方向不同的一方向(例如Y方向)上延伸，第二上方導線132在堆疊106之導電條108的該延伸方向(X方向)上延伸。根據一些實施例，堆疊106的導電條108包括字元線，第一上方導線130為位元線，第二上方導線132為共同源極線。在一些實施例中，堆疊106的導電條108更包括輔助閘極(例如底部導電條108)、串列選擇線(例如第一堆疊1061的頂部導電條108)、和/或接地選擇線(例如第二堆疊1062的頂部導電條108)等等。複數個記憶胞能夠被定義在通道層122和用作為字元線之堆疊106的導電條108的交點。

現在說明根據實施例的一種記憶結構的製造方法。其包括下列步驟。首先，提供一初步結構。初步結構包括一基板、複數個堆疊、一初始記憶層、和一初始通道層。堆疊形成在基板上並藉由複數個第一溝槽彼此分離。堆疊的每一者包括交替堆疊的複數個導電條和複數個絕緣條。初始記憶層共形地形成在堆疊和第一溝槽上。初始通道層共形地形成在初始記憶層上。接著，在初步結構上形成一犧牲材料。該犧牲材料包括位於堆疊上方的複數個部分。在犧牲材料上形成一覆蓋層。在堆疊上方形成複數個第二溝槽。該些第二溝槽穿過覆蓋層和犧牲材料。之後，藉由以一接墊材料取代犧牲材料位於堆疊上方的該些部分，在堆疊上形成複數個接墊層。

請參照第2A~15B圖，其示出這樣的一方法。為了便於理解，該方法被繪示成用於形成如第1A~1B圖所示的記憶結構。以「B」所指示的圖式為取自於由「A」所指示的圖式中的B-B線的剖面圖。

請參照第2A~2B圖，提供一基板102。基板102可包括形成在其中和/或其上的結構和元件等等。例如，基板102可包括設置於其上的一埋層104。埋層104可由氧化物形成。在基板102上形成用於形成堆疊106的一初始堆疊206。如第2B圖所示，初始堆疊206可形成在埋層104上。初始堆疊206包括交替堆疊的複數個導電層208和複數個絕緣層210。導電層208可由摻雜多晶矽形成，例如p型多晶矽。絕緣層210可由氧化物形成。初始堆疊206可選擇性地包括位於導電層208和絕緣層210上方的另一絕緣層212。絕緣層212可由矽氮化物(SiN)形成。這樣的一SiN層能夠補償膜應力，並避免具有高深寬比的堆疊倒塌或彎曲。

請參照第3A~3B圖，藉由使用一圖案化製程分離初始堆疊206，複數個堆疊106形成在基板102上並藉由複數個第一溝槽114彼此分離。該圖案化製程能夠停止在埋層104。堆疊106的每一者包括交替堆疊的複數個導電條108和複數個絕緣條110。堆疊106的每一者可更包括設置在導電條108和絕緣條110上方的一絕緣層112。如第1A~1B圖所示，堆疊106可包括交替配置的複數個第一堆疊1061和複數個第二堆疊1062。

請參照第4A~4B圖，在堆疊106和第一溝槽114上共形地形成一初始記憶層216，並在初始記憶層216上共形地形成一初始通道層222，例如是藉由沉積製程。如此一來，便能夠提供所述「初步結構」。初始記憶層216可包括交替堆疊的複數個氧化物層2181~2184(例如由矽氧化物形成)和複數個氮化物層2201~2203(例如由矽氮化物形成)。例如，在第4B圖中繪示ONONONO多層結構。在一些其他的實施例中，矽氧氮化物(SiON)/矽氮化物(SiN)/氧化物多層結構或其他適合的結構可用作為初始記憶層216。初始通道層222可由未摻雜的多晶矽、未摻雜的SiGe、或Ge等等形成。

請參照第5A~5B圖，在初步結構(亦即第4A~4B圖所示的結構)上形成一犧牲材料252。犧牲材料252包括位於堆疊106上方的複數個部分。犧牲材料252位於堆疊106上方的部分的一厚度t1可大於初始通道層222的一厚度t2。例如，初始通道層222的厚度t2可落在介於30Å和300Å之間的範圍內，而犧牲材料252位於堆疊106上方的部分的厚度t1可落在介於50Å和1000Å之間的範圍內，例如約500Å。犧牲材料252可為氧化物。在這樣的例子中，因為犧牲材料252為絕緣材料，其能夠用作為填充到第一溝槽114中的絕緣材料。如果需要的話，可進行一平坦化製程，例如一化學機械平坦化(chemical-mechanical planarization,CMP)製程。

請參照第6A~6B圖，在犧牲材料252上形成一覆蓋層234，例如是藉由沉積製程。覆蓋層234由和犧牲材料252不同的材料形成。例如，覆蓋層234可由矽氮化物(SiN)形成。

請參照第7A~7B圖，在堆疊106上方形成複數個第二溝槽140，例如是藉由蝕刻製程。第二溝槽140穿過覆蓋層234 和犧牲材料252。換言之，該蝕刻製程停止在初始通道層222上。在所述分離步驟之後，形成如第1A~1B圖所示的覆蓋層134。

請參照第8A~8B圖，例如是通過第二溝槽140，移除犧牲材料252位於堆疊106上方的部分。這個步驟能夠受到控制，使得犧牲材料252填充到第一溝槽114中並作為第一溝槽114之絕緣材料的部分和犧牲材料252在其上的部分保留下來。

請參照第9A~9B圖，將一接墊材料填充到第二溝槽140、和由犧牲材料252位於堆疊106上方的部分的移除所形成的空間中。接墊材料可為重摻雜多晶矽，例如n型重摻雜多晶矽，其具有比起用於初始通道層222之材料更高的導電度。如果犧牲材料252位於堆疊106上方的部分為500Å厚，接墊材料可以介於250Å和400Å之間的範圍內的一厚度加以填充，以確保覆蓋層134和初始通道層222之間的空間被密封。接著，在第二溝槽140中形成複數個切割線240，例如是藉由蝕刻製程。切割線240分離堆疊106上的接墊材料和初始通道層222。如此一來，複數個接墊層便藉由以接墊材料取代犧牲材料252位於堆疊106上方的部分而在堆疊106上形成。此外，切割線240在深度方向(Z方向)上延伸第二溝槽140，從而初始通道層222在和堆疊106的延伸方向垂直的一方向(例如Y方向)上彼此分離。在一些實施例中，如第9A~9B圖所示，接墊材料可剩餘在第二溝槽140的側壁上。

請參照第10A~10B圖，將一絕緣材料254填充到第二溝槽140中，例如是藉由沉積製程。如果需要的話，可進行一平坦化製程，例如一CMP製程。在一些實施例中，如第10A~10B 圖所示，絕緣材料254形成在覆蓋層134上的一個層。在一些其他的實施例中，絕緣材料254並未形成這樣的一個層。亦即，絕緣材料254只剩餘在第二溝槽140中。絕緣材料254可為氧化物。

請參照第11A~11B圖，在第一溝槽114中形成複數個第一孔洞256，例如是藉由非選擇性蝕刻製程。更具體地說，第一孔洞256穿過絕緣材料254(如果其存在)、覆蓋層134、接墊層124、以及第一溝槽114中的材料如位在其中的絕緣材料、初始通道層222、和一些部分的初始記憶層216。在一些實施例中，由於第一孔洞256的形成，在對應位置的初始記憶層216的部分可能被完全移除，甚至可能移除一些部分的堆疊106。在一些實施例中，如第11B圖所示，第一孔洞256延伸到下方的埋層104中。特別是，初始通道層222在第一溝槽114中的複數個部分由第一孔洞256的形成所移除。在一些實施例中，如第11A~11B圖所示，位在一堆疊106的二側的第一孔洞256在堆疊106的延伸方向(X方向)上偏離一段距離。在一些實施例中，可接著進行一非等向性蝕刻製程，以避免在第一孔洞256中有不希望發生的初始通道層222殘留。在一些實施例中，在以一隔離材料(例如第12A~12B圖所示的第一隔離材料258)填充第一孔洞256之前，可形成由SiN形成的一襯層(未示出)，以避免邊緣電場加強現象。

請參照第12A~12B圖，將一第一隔離材料258填充到第一孔洞256中，例如是藉由沉積製程。第一隔離材料258可為氧化物。在一些實施例中，氣隙(未示出)存在於第一隔離材料258中。氣隙有利於降低二個相鄰通道層(122)的耦合率(coupling rate)。如果需要的話，可進行一平坦化製程，例如一CMP製程。

請參照第13A~13B圖，在第一孔洞256的較上部分的複數個位置形成複數個第二孔洞260，例如是藉由蝕刻製程。第二孔洞260的一剖面面積大於第一孔洞256的一剖面面積。該蝕刻製程可停止在初始記憶層216的氮化物層220或堆疊106的絕緣層112上。特別是，初始通道層222在堆疊106上的複數個部分由第二孔洞260的形成所移除。如此一來，初始通道層222在堆疊106的延伸方向(X方向)上彼此分離，從而形成如第1A~1B圖所示的通道層122。此外，也形成如第1A~1B圖所示的記憶層116。在一些實施例中，第一孔洞256和第二孔洞260具有橢圓形剖面(包括圓形剖面)，且第一孔洞256和第二孔洞260的橢圓形剖面可共圓心。在這個步驟中，因為只形成孔洞型開口，比起藉由相同製程形成成孔洞型和溝槽型開口的例子來說簡單得多。此外，能夠得到較大的製程容許範圍(process window)。

請參照第14A~14B圖，將一第二隔離材料262填充到第二孔洞260中。第二隔離材料262可和第一隔離材料258相同，例如是氧化物。第一孔洞256中的第一隔離材料258和第二孔洞260中的第二隔離材料262構成第1A~1B圖所示的隔離結構138，其中第一孔洞256中的第一隔離材料258形成第一部分142，第二孔洞260中的第二隔離材料262形成第二部分144。第二隔離材料262也可用於形成如第1A~1B圖所示的一層間介電層136。如果需要的話，可進行一平坦化製程，例如一CMP製程。

請參照第15A~15B圖，在實質上位於第一堆疊(第1B圖中的1061)上方的複數個位置形成複數個第一連接件126，並在實質上位於第二堆疊(第1B圖中的1062)上方的複數個位置形成複數個第二連接件128。第一連接件126和第二連接件128可形成為下表面直接位在接墊層124上。第一連接件126被配置成用於將通道層122藉由接墊層124耦接到複數個第一上方導線(第1B圖中的130)。第二連接件128被配置成用於將通道層122耦接複數個第二上方導線(第1B圖中的132)。

之後，可進行其他典型用於記憶結構的製造的製程，例如形成第一上方導線(第1B圖中的130)和第二上方導線(第1B圖中的132)。

根據實施例的記憶結構及其製造方法提供用於連接件(126)的額外接墊層(124)。接墊層(124)可具有比起通道層(122)較大的厚度和較高的導電度。因此，能夠提供較佳的連接和較低的電阻給例如位元線(130)。此外，在以上敘述的方法中，使用較簡單且規律的圖案化製程(第13A~13B圖)。從而，可提供製程精確度和其他優點。可以理解的是，雖然前述的實施例是關於3-D垂直通道NAND記憶結構，所提供的記憶結構及其製造方法，在可能的情況下，能夠應用到其他類型的記憶結構。

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims

一種記憶結構，包括：一基板；複數個堆疊，設置在該基板上，該複數個堆疊藉由複數個第一溝槽彼此分離，該複數個堆疊包括交替配置的複數個第一堆疊和複數個第二堆疊，其中該複數個堆疊的每一者包括交替堆疊的複數個導電條和複數個絕緣條；複數個記憶層，部份地設置在該複數個第一溝槽中，並以共形的方式延伸到該複數個堆疊上；複數個通道層，以共形的方式設置在該複數個記憶層上；以及複數個接墊層，至少在實質上位於該複數個第一堆疊上方的複數個位置設置在該複數個通道層上。
如申請專利範圍第1項所述之記憶結構，其中該複數個接墊層的一厚度大於該複數個通道層的一厚度。
如申請專利範圍第1項所述之記憶結構，更包括：複數個第一連接件，實質上設置在該複數個第一堆疊上方，該複數個第一連接件接觸該複數個接墊層；複數個第二連接件，實質上設置在該複數個第二堆疊上方；複數個第一上方導線，其中該複數個第一連接件藉由該複數個接墊層將該複數個通道層耦接到該複數個第一上方導線；以及複數個第二上方導線，其中該複數個第二連接件將該複數個通道層耦接到該複數個第二上方導線。
如申請專利範圍第3項所述之記憶結構，其中該複數個堆疊的該複數個導電條包括字元線，該複數個第一上方導線為位元線，該複數個第二上方導線為共同源極線。
如申請專利範圍第1項所述之記憶結構，其中該複數個接墊層更包括在實質上位於該複數個第二堆疊上方的複數個位置設置在該複數個通道層上的複數個接墊層。
如申請專利範圍第1項所述之記憶結構，其中該複數個通道層在和該複數個堆疊的一延伸方向垂直的一方向上藉由位於該複數個堆疊上方的複數個第二溝槽彼此分離，且其中該複數個通道層在該複數個堆疊的該延伸方向上藉由複數個隔離結構彼此分離，該複數個隔離結構的每一者包括一第一部分和位在該第一部分上的一第二部分，且該第二部分的一剖面面積大於該第一部分的一剖面面積。
一種記憶結構的製造方法，包括：提供一初步結構，該初步結構包括一基板、複數個堆疊、一初始記憶層、和一初始通道層，其中該複數個堆疊形成在該基板上並藉由複數個第一溝槽彼此分離，該複數個堆疊的每一者包括交替堆疊的複數個導電條和複數個絕緣條，該初始記憶層共形地形成在該複數個堆疊和該複數個第一溝槽上，該初始通道層共形地形成在該初始記憶層上；在該初步結構上形成一犧牲材料，該犧牲材料包括位於該複數個堆疊上方的複數個部分；在該犧牲材料上形成一覆蓋層；在該複數個堆疊上方形成複數個第二溝槽，該複數個第二溝槽穿過該覆蓋層和該犧牲材料；以及藉由以一接墊材料取代該犧牲材料位於該複數個堆疊上方的該複數個部分，在該複數個堆疊上形成複數個接墊層。
如申請專利範圍第7項所述之製造方法，其中形成該複數個接墊層的步驟包括：移除該犧牲材料位於該複數個堆疊上方的該複數個部分；將該接墊材料填充到該複數個第二溝槽、和由該犧牲材料位於該複數個堆疊上方的該複數個部分的移除所形成的空間中；以及在該複數個第二溝槽中形成複數個切割線，該複數個切割線分離該複數個堆疊上的該接墊材料和該初始通道層。
如申請專利範圍第7項所述之製造方法，更包括：在該複數個第一溝槽中形成複數個第一孔洞，其中該初始通道層在該複數個第一溝槽中的複數個部分由該複數個第一孔洞的形成所移除；將一第一隔離材料填充到該複數個第一孔洞中；在該複數個第一孔洞的較上部分的複數個位置形成複數個第二孔洞，其中該複數個第二孔洞的一剖面面積大於該複數個第一孔洞的一剖面面積，且其中該初始通道層在該複數個堆疊上的複數個部分由該複數個第二孔洞的形成所移除；以及將一第二隔離材料填充到該複數個第二孔洞中。
如申請專利範圍第7項所述之製造方法，其中該複數個堆疊包括交替配置的複數個第一堆疊和複數個第二堆疊，且該製造方法更包括：在實質上位於該複數個第一堆疊上方的複數個位置形成複數個第一連接件，該複數個第一連接件接觸該複數個接墊層，該複數個第一連接件被配置成用於將使用該初始通道層所形成的複數個通道層藉由該複數個接墊層耦接到複數個第一上方導線；以及在實質上位於該複數個第二堆疊上方的複數個位置形成複數個第二連接件，該複數個第二連接件被配置成用於將該複數個通道層耦接到複數個第二上方導線。