CN108231765B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN108231765B
CN108231765B CN201711394204.8A CN201711394204A CN108231765B CN 108231765 B CN108231765 B CN 108231765B CN 201711394204 A CN201711394204 A CN 201711394204A CN 108231765 B CN108231765 B CN 108231765B
Authority
CN
China
Prior art keywords
pattern
active
protective insulating
source
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711394204.8A
Other languages
English (en)
Other versions
CN108231765A (zh
Inventor
成金重
李正允
洪承秀
闵庚石
朴胜周
吴怜默
林青美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108231765A publication Critical patent/CN108231765A/zh
Application granted granted Critical
Publication of CN108231765B publication Critical patent/CN108231765B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明构思涉及一种半导体器件。有源图案从衬底突出。有源图案包括第一有源图案、与第一有源图案间隔开第一距离的第二有源图案、以及与第二有源图案间隔开大于第一距离的第二距离的第三有源图案。栅极间隔物设置在跨越有源图案的栅电极的侧壁上。源极/漏极区域包括设置在有源图案中的一个的区域上的第一源极/漏极区域至第三源极/漏极区域。有源图案中的一个的所述区域邻近于栅电极的一侧设置。第一保护绝缘图案和第二保护绝缘图案分别设置在第一源极/漏极区域和第二源极/漏极区域下面的第一有源图案与第二有源图案之间以及在第二源极/漏极区域和第三源极/漏极区域下面的第二有源图案与第三有源图案之间的衬底上。

Description

半导体器件
技术领域
本发明构思涉及半导体器件。
背景技术
半导体器件包括在其中金属氧化物半导体场效应晶体管(MOSFET)彼此连接以执行半导体器件的各种操作的集成电路。随着半导体器件的尺寸逐渐减小以及设计规则逐渐减少，MOSFET的尺寸也按比例缩小。
发明内容
根据本发明构思的一示例性实施方式，一种半导体器件提供如下。多个有源图案从衬底突出。所述多个有源图案包括第一有源图案、与第一有源图案间隔开第一距离的第二有源图案、以及与第二有源图案间隔开大于第一距离的第二距离的第三有源图案。栅电极跨越第一有源图案至第三有源图案。栅极间隔物设置在栅电极的侧壁上。多个源极/漏极区域包括第一源极/漏极区域、第二源极/漏极区域和第三源极/漏极区域，所述多个源极/漏极区域的每个设置在所述多个有源图案中的一个的区域上。所述多个有源图案中的一个的所述区域邻近于栅电极的一侧设置。第一保护绝缘图案设置在第一源极/漏极区域和第二源极/漏极区域下面的第一有源图案与第二有源图案之间的衬底上。第二保护绝缘图案设置在第二源极/漏极区域和第三源极/漏极区域下面的第二有源图案与第三有源图案之间的衬底上。
根据本发明构思的一示例性实施方式，第一保护绝缘图案具有第一厚度，第二保护绝缘图案具有小于第一厚度的第二厚度。
根据本发明构思的一示例性实施方式，半导体器件还包括每个覆盖所述多个源极/漏极区域中的一个的侧壁的多个接触蚀刻停止图案。第一保护绝缘图案连接到栅极间隔物，第二保护绝缘图案连接到所述多个接触蚀刻停止图案中的一个。
根据一示例性实施方式，第一保护绝缘图案包括与栅极间隔物的材料相同的材料，第二保护绝缘图案包括与所述多个接触蚀刻停止图案的每个的材料相同的材料。
根据本发明构思的一示例性实施方式，第一源极/漏极区域和第二源极/漏极区域的相对侧壁彼此接触，使得气隙设置在由第一源极/漏极区域和第二源极/漏极区域的相对侧壁限定的空间中。第一保护绝缘图案设置在所述空间下方，使得气隙包括由第一保护绝缘图案限定的底表面。
根据一示例性实施方式，栅极间隔物包括顺序地设置在栅电极的侧壁上的第一栅极间隔物和第二栅极间隔物，并且第一栅极间隔物和第二栅极间隔物包括彼此不同的材料。
根据本发明构思的一示例性实施方式，第一保护绝缘图案包括顺序地堆叠在衬底上的第一子保护绝缘图案和第二子保护绝缘图案。第一子保护绝缘图案包括与第一栅极间隔物的材料相同的材料。第二子保护绝缘图案包括与第二栅极间隔物的材料相同的材料。
根据本发明构思的一示例性实施方式，半导体器件还包括共同连接到第一源极/漏极区域和第二源极/漏极区域的第一源极/漏极接触、以及连接到第三源极/漏极区域的第二源极/漏极接触。
根据本发明构思的一示例性实施方式，一种半导体器件提供如下。衬底具有器件隔离图案。一对第一有源图案和第二有源图案从衬底的器件隔离图案突出并在第一方向上彼此间隔开第一距离。一对栅电极跨越所述对第一有源图案和第二有源图案并在交叉第一方向的第二方向上彼此间隔开。第三有源图案从衬底的器件隔离图案突出并与邻近于第三有源图案的第二有源图案间隔开第二距离。第二距离大于第一距离。一对栅极间隔物分别设置在所述对栅电极的相对侧壁上。一对源极/漏极区域在所述对栅电极中的一个与所述对栅电极中的另一个之间分别设置在所述对第一有源图案和第二有源图案上。第一保护绝缘图案设置在所述对栅电极之间以及在所述对第一有源图案和第二有源图案之间的器件隔离图案上。第二保护绝缘图案设置在第二有源图案与第三有源图案之间的器件隔离图案上。
根据本发明构思的一示例性实施方式，第一保护绝缘图案具有第一厚度，第二保护绝缘图案具有小于第一厚度的第二厚度。
根据本发明构思的一示例性实施方式，半导体器件还包括覆盖所述对源极/漏极区域的接触蚀刻停止图案。第一保护绝缘图案连接到所述对栅极间隔物的每个的下端，使得第一保护绝缘图案和所述对栅极间隔物的连接结构成U形。第二保护绝缘图案连接到接触蚀刻停止图案。第一保护绝缘图案和第二保护绝缘图案与器件隔离图案接触。
根据本发明构思的一示例性实施方式，所述对源极/漏极区域中的一个和所述对源极/漏极区域中的另一个彼此接触，使得气隙具有由所述对源极/漏极区域的相对侧壁限定的顶表面。气隙具有由第一保护绝缘图案限定的底表面。
根据本发明构思的一示例性实施方式，所述对栅极间隔物的每个包括顺序地设置在所述对栅电极的相对侧壁中的对应侧壁上的第一栅极间隔物和第二栅极间隔物。第一保护绝缘图案包括顺序地堆叠在器件隔离图案上的第一子保护绝缘图案和第二子保护绝缘图案。第一子保护绝缘图案包括与第一栅极间隔物的材料相同的材料，第二子保护绝缘图案包括与第二栅极间隔物的材料相同的材料。
根据本发明构思的一示例性实施方式，一种半导体器件提供如下。器件隔离图案设置在衬底上。器件隔离图案包括第一部分、第二部分和第三部分。第一有源图案从器件隔离图案突出。第二有源图案在第一方向上邻近于第一有源图案并从器件隔离图案突出。第一栅极结构设置在衬底上。第二栅极结构在交叉第一方向的第二方向上邻近于第一栅极结构。第一有源图案和第二有源图案的每个包括第一区域和第二区域。第一栅极结构和第二栅极结构跨越第一有源图案和第二有源图案的每个的第一区域以及器件隔离图案的第一部分。第一有源图案和第二有源图案的每个的第二区域邻近于第一有源图案和第二有源图案的每个的第一区域。U形结构包括分别设置在第一栅极结构的侧壁和第二栅极结构的侧壁上的左栅极间隔物和右栅极间隔物。U形结构还包括第一保护绝缘图案，该第一保护绝缘图案与器件隔离图案的在第一有源图案与第二有源图案之间以及在第一栅极结构与第二栅极结构之间的第二部分接触。
根据本发明构思的一示例性实施方式，半导体器件还包括在第一方向上邻近于第二有源图案的第三有源图案、以及与器件隔离图案的在第二有源图案与第三有源图案之间的第三部分接触的第二保护绝缘图案。
根据本发明构思的一示例性实施方式，第一有源图案和第二有源图案彼此间隔开第一距离，第二有源图案和第三有源图案彼此间隔开不同于第一距离的第二距离。
根据本发明构思的一示例性实施方式，第一有源图案、第二有源图案和第三有源图案具有相同的导电类型。
根据本发明构思的一示例性实施方式，一对源极/漏极区域中的一个的侧壁与所述对源极/漏极区域中的另一个的侧壁接触，以形成所述对源极/漏极区域的合并的源极/漏极部分。气隙由所述对源极/漏极区域的合并的源极/漏极部分、左栅极间隔物、右栅极间隔物和第一保护绝缘图案限定。
根据本发明构思的一示例性实施方式，左栅极间隔物和右栅极间隔物的每个包括第一间隔物和第二间隔物。第一保护绝缘图案包括顺序地堆叠在器件隔离图案上的第一子保护绝缘图案和第二子保护绝缘图案。第一子保护绝缘图案连接到左栅极间隔物的第一间隔物的下端和右栅极间隔物的第一间隔物的下端。第二子保护绝缘图案与左栅极间隔物和右栅极间隔物的每个的第二间隔物分开。
附图说明
通过参照附图详细描述本发明构思的示例性实施方式，本发明构思的这些及另外的特征将变得更加明显，附图中：
图1是示出根据本发明构思的一示例性实施方式的半导体器件的俯视图；
图2A示出根据本发明构思的一示例性实施方式的沿图1的线I-I'和II-II'截取的剖视图；
图2B示出根据本发明构思的一示例性实施方式的沿图1的线III-III'和IV-IV'截取的剖视图；
图3是根据本发明构思的一示例性实施方式的对应于图2A的部分A的放大图；
图4A、4B、4C和4D是根据本发明构思的一示例性实施方式的对应于图2B的部分B的放大图；
图5是根据本发明构思的一示例性实施方式的沿图1的线IV-IV'截取的剖视图；
图6A至13A是根据本发明构思的一示例性实施方式的沿图1的线I-I'和II-II'截取的剖视图；
图6B至13B是根据本发明构思的一示例性实施方式的沿图1的线III-III'和IV-IV'截取的剖视图；以及
图14和15是根据本发明构思的一示例性实施方式的对应于图12A中所示的部分A的放大图。
虽然可能未示出某些剖视图(们)的对应俯视图和/或透视图，但是这里示出的器件结构的剖视图(们)为如将在俯视图中示出的沿两个不同方向延伸和/或如将在透视图中示出的在三个不同方向上延伸的多个器件结构提供支持。所述两个不同方向可以彼此正交，或者可以不彼此正交。所述三个不同方向可以包括可与所述两个不同方向正交的第三方向。所述多个器件结构可以集成在相同的电子器件中。例如，当器件结构(例如存储单元结构或晶体管结构)在剖视图中被示出时，电子器件可以包括多个器件结构(例如存储单元结构或晶体管结构)，如同将由电子器件的俯视图示出的那样。所述多个器件结构可以布置成阵列和/或二维图案。
具体实施方式
下面将参照附图详细描述本发明构思的示例性实施方式。然而，本发明构思可以以不同的形式被实现，并且不应被解释为限于这里阐述的实施方式。在附图中，为了清楚，层和区域的厚度可以被夸大。还将理解，当一元件被称为“在”另一元件或衬底“上”时，它可以直接在所述另一元件或衬底上，或者也可以存在居间层。还将理解，当一元件被称为“联接到”或“连接到”另一元件时，它可以直接联接到或连接到所述另一元件，或者也可以存在居间元件。在整个说明书和附图中，相同的附图标记可以指代相同的元件。
因为在根据本发明构思制造的半导体器件中测得的值由于形成半导体器件的工艺变化或者由于测量误差而可能不同于下面所要求的精确值，所以可以使用“基本相同”或“大约”来表述构成元件的诸如材料成分、高度、厚度和宽度的值。
图1是示出根据本发明构思的一示例性实施方式的半导体器件的俯视图。图2A示出沿图1的线I-I'和II-II'截取的剖视图。图2B示出沿着图1的线III-III'和IV-IV'截取的剖视图。图3是对应于图2A的部分A的放大图。图4A、4B、4C和4D是对应于图2B的部分B的放大图。在图4B、4C和4D中，将省略一些部件(例如源极/漏极接触)的图示。图5是沿图1的线IV-IV'截取的剖视图。
参照图1、2A、2B、3和4A，衬底100可以被提供为包括第一有源区域AR1和第二有源区域AR2。衬底100可以是半导体衬底。例如，衬底100可以是硅衬底、锗衬底或SOI(绝缘体上硅)衬底。第一有源区域AR1和第二有源区域AR2可以沿着例如第一方向D1布置。第一有源区域AR1可以在其上提供有第一类型晶体管，第二有源区域AR2可以在其上提供有不同于第一类型晶体管的第二类型晶体管。例如，第一类型晶体管可以是n型晶体管，第二类型晶体管可以是p型晶体管，但本发明构思不限于此。为了描述的方便，将对n型晶体管设置在第一有源区域AR1上并且p型晶体管设置在第二有源区域AR2上的一示例性实施方式进行以下描述。然而，本发明构思不限于此。例如，p型晶体管可以设置在第一有源区域AR1上，n型晶体管可以设置在第二有源区域AR2上。本发明构思也适用于具有不同距离d1和d2的相同类型的晶体管可以设置在第一有源区域AR1或第二有源区域AR2上的情况。下面将描述距离d1和d2的定义。
包括第一有源图案AP1、第二有源图案AP2和第三有源图案AP3的多个有源图案AP可以被提供在有源区域AR1和AR2上。第一有源图案AP1和第二有源图案AP2可以设置在第一有源区域AR1上。第三有源图案AP3可以设置在第二有源区域AR2上。有源图案AP可以沿着第一方向D1设置并且可以沿着交叉第一方向D1的第二方向D2延伸。有源图案AP可以在垂直于衬底100的顶表面的方向上(即在垂直于第一方向D1和第二方向D2的全部的第三方向D3上)从衬底100突出。在一示例性实施方式中，有源图案AP可以是衬底100的一部分。本发明构思不限于此。例如，有源图案AP的每个可以是形成在衬底100上的外延层。例如，第一有源图案AP1和第二有源图案AP2可以具有p型导电性，第三有源图案AP3可以具有n型导电性。
附图示出了彼此相邻的两个有源图案AP1和AP2设置在第一有源区域AR1上并且一个第三有源图案AP3设置在第二有源区域AR2上，但本发明构思不限于此。包括第一有源图案AP1和第二有源图案AP2的三个或更多个有源图案可以被提供在第一有源区域AR1上，第三有源图案AP3可以被提供为多个。
在一示例性实施方式中，第一有源图案AP1可以与第二有源图案AP2间隔开第一距离d1，第二有源图案AP2可以与邻近于第二有源图案的第三有源图案AP3间隔开第二距离d2。第二距离d2可以大于第一距离d1。第二距离d2可以是将第三有源图案AP3与第二有源图案AP2(其导电类型不同于第三有源图案AP3的导电类型)分开所需的空间间隔。
例如，第一距离d1可以是第一有源图案AP1的侧壁与邻近于第一有源图案AP1的第二有源图案AP2的侧壁之间的最短距离。在这种情况下，第一有源图案AP1的所述侧壁和第二有源图案AP2的所述侧壁可以彼此面对。
例如，第二距离d2可以是第二有源图案AP2的侧壁与邻近于第二有源图案AP2的第三有源图案AP3的侧壁之间的最短距离。第二有源图案AP2的所述侧壁和第三有源图案AP3的所述侧壁可以彼此面对。
如果第三有源图案AP3被提供为多个，则相邻的第三有源图案AP3可以彼此间隔开等于或大于第一距离d1的间隔。
在一示例性实施方式中，第一有源区域AR1可以提供有以至少两个距离d1和d2布置的多个有源图案。在这种情况下，第二距离d2可以是第三有源图案AP3与第二有源图案AP2(其导电类型和第三有源图案AP3的导电类型相同)之间的空间间隔。本发明构思不限于此。例如，第二有源区域AR2可以提供有以至少两个距离d1和d2布置的多个有源图案。
有源图案AP的每个可以包括在下面将讨论的栅极结构GS下方的第一区域R1、以及在栅极结构GS的彼此相反侧上的第二区域R2。例如，第一区域R1可以与栅极结构GS重叠；并且有源图案AP的每个的第二区域R2可以与栅极结构GS不重叠。第二区域R2可以具有其高度小于第一区域R1的顶表面US1的高度的顶表面US2。在本说明书中，一个部件的顶表面的高度可以由沿着第三方向D3从衬底100到一个部件的顶表面的最短距离限定。
衬底100可以在其上提供有暴露有源图案AP的上部的器件隔离图案ST。例如，第一区域R1可以具有从器件隔离图案ST的顶表面突出并通过器件隔离图案ST暴露的其上部。第一区域R1的暴露的上部可以被定义为有源鳍AF1和AF2。在一示例性实施方式中，第二区域R2也可以具有从器件隔离图案ST的顶表面突出并通过器件隔离图案ST暴露的其上部。第二区域R2的上部可以具有比有源鳍AF1和AF2的突出长度更小的突出长度。器件隔离图案ST可以包括例如硅氧化物。
在一示例性实施方式中，器件隔离图案ST可以包括第一部分P1、第二部分P2和第三部分P3。第一部分P1可以位于栅极结构GS下面。例如，第一部分P1可以是器件隔离图案ST的重叠栅极结构GS的部分。器件隔离图案ST的第二部分P2可以在彼此相邻的第一有源图案AP1与第二有源图案AP2之间位于栅极结构GS的每个的彼此相反侧上。第三部分P3可以位于彼此相邻的第二有源图案AP2与第三有源图案AP3之间或者在一对有源区域AR1和AR2上的最外面的有源图案AP1和AP3的侧上。第二部分P2和第三部分P3的每个可以具有凹入的上部。第二部分P2和第三部分P3因此可以分别具有凹陷顶表面RS1和RS2。图案密度可以导致第二部分P2和第三部分P3具有彼此不同的凹陷深度。例如，凹陷深度在有源图案之间的较窄区域(即具有较高图案密度的区域)上可以比在有源图案之间的较宽区域(即具有较低图案密度的区域)上更小。例如，第二部分P2可以具有凹陷顶表面RS1，凹陷顶表面RS1的高度大于第三部分P3的凹陷顶表面RS2的高度。附图示出了第一部分P1至第三部分P3的底表面具有相同的高度，但本发明构思不限于此。例如，与附图中所示的那些不同，第三部分P3可以具有比第二部分P2的底表面更深的底表面。
衬底100可以在其上提供有跨越有源图案AP中的至少一个的栅极结构GS。栅极结构GS可以在第一方向D1上延伸并在第一方向D1上彼此间隔开(GS2和GS3)，或者在第二方向D2上彼此间隔开(GS1和GS2或GS1和GS3)。例如，栅极结构GS可以包括跨越有源图案AP1、AP2和AP3的第一栅极结构GS1、在第二方向D2上与第一栅极结构GS1间隔开并跨越一对第一有源图案AP1和第二有源图案AP2的第二栅极结构GS2、以及在与第一方向D1相反的方向上与第二栅极结构GS2间隔开并跨越第三有源图案AP3的第三栅极结构GS3。第一栅极结构GS1至第三栅极结构GS3的每个可以覆盖其对应的有源鳍AF1和AF2的顶表面和侧壁，并且还覆盖器件隔离图案ST的第一部分P1的顶表面。局部地设置在栅极结构GS的每个下面的有源鳍AF1和AF2可以用作晶体管的沟道。
栅极结构GS的每个可以包括栅电极GE、栅极电介质图案GD和栅极盖图案GP。栅电极GE可以在第一方向D1上延伸并覆盖有源鳍AF1和AF2中的至少一个。栅电极GE可以包括高于有源鳍AF1和AF2的顶表面定位的上部GE_U、以及低于有源鳍AF1和AF2的顶表面定位的下部GE_L。栅电极GE的上部GE_U的侧壁可以基本上垂直于衬底100的顶表面，栅极结构GE的下部GE_L的侧壁可以包括向下倾斜的部分。例如，栅电极GE的上部GE_U可以具有基本上均匀的宽度，栅电极GE的下部GE_L可以具有其宽度朝着衬底100向下增大的部分。栅电极GE可以包括导电金属氮化物(例如钛氮化物、钽氮化物等)和金属(例如铝、钨等)中的一种或更多种。
栅极电介质图案GD可以设置在栅电极GE与有源鳍AF1和AF2之间，并且可以水平地延伸以覆盖器件隔离图案ST的第一部分P1的顶表面。例如，栅极电介质图案GD可以沿着栅电极GE的底表面在第一方向D1上延伸。此外，栅极电介质图案GD也可以设置在栅电极GE与下面将讨论的栅极间隔物SP之间。栅极电介质图案GD可以包括高k电介质层中的至少一种。例如，栅极电介质图案GD可以包括铪氧化物、铪硅酸盐、锆氧化物和锆硅酸盐中的一种或更多种，但本发明构思不限于这些材料。栅极盖图案GP可以设置在栅电极GE的顶表面上，并且可以沿着栅电极GE的顶表面在第一方向D1上延伸。栅极盖图案GP可以包括例如硅氮化物或硅氮氧化物。
栅极间隔物SP可以设置在栅电极GE的侧壁上。栅极间隔物SP可以沿着栅电极GE的侧壁在第一方向D1上延伸。在一示例性实施方式中，栅极间隔物SP可以具有单层或多层结构。例如，栅极间隔物SP可以包括顺序地设置在栅电极GE的侧壁上的第一栅极间隔物SP1和第二栅极间隔物SP2。第一栅极间隔物SP1和第二栅极间隔物SP2的每个可以包括硅氮化物层、硅氮氧化物层或硅碳氮氧化物层。在一示例性实施方式中，第一栅极间隔物SP1和第二栅极间隔物SP2可以包括相同的材料。在这种情况下，栅极间隔物SP可以具有单层结构。在一示例性实施方式中，第一栅极间隔物SP1和第二栅极间隔物SP2可以包括彼此不同的材料。例如，第一栅极间隔物SP1可以包括硅碳氮氧化物层，第二栅极间隔物SP2可以包括硅氮化物层，或者反之亦然。在这种情况下，栅极间隔物SP可以具有双层结构。在一示例性实施方式中，栅极间隔物SP可以具有不同材料的三层结构。第一栅极间隔物SP1可以具有与第二栅极间隔物SP2的厚度基本相同或比第二栅极间隔物SP2的厚度更大的厚度。然而，本发明构思不限于此。
保护绝缘图案125和132可以设置在通过彼此相邻的栅极结构GS暴露的器件隔离图案ST的顶表面上。保护绝缘图案125和132可以包括在器件隔离图案ST的第二部分P2的顶表面上的第一保护绝缘图案125、以及在器件隔离图案ST的第三部分P3的顶表面上的第二保护绝缘图案132。
第一保护绝缘图案125的每个可以与其下面的器件隔离图案ST的顶表面接触并连接到其相邻栅极间隔物SP的下端。
例如，第三部分P3每个可以是器件隔离图案ST的由以第二距离d2彼此相邻的两个有源图案暴露的区域。在图2B中，第二保护绝缘图案132每个可以设置在器件隔离图案ST的第三部分P3中的一个上。在一示例性实施方式中，第二保护绝缘图案132每个可以与器件隔离图案ST的第三部分P3中的一个接触。
例如，第二部分P2每个可以是器件隔离图案ST的由以第一距离d1彼此相邻的两个有源图案暴露的区域。在图2A中，第一保护绝缘图案125每个可以设置在器件隔离图案ST的第二部分P2中的一个上。在一示例性实施方式中，第一保护绝缘图案125每个可以与器件隔离图案ST的第二部分P2中的一个接触。
例如，第一栅极结构GS1与第二栅极结构GS2之间的第一保护绝缘图案125可以共同连接到在第一栅极结构GS1和第二栅极结构GS2的相对侧壁上的栅极间隔物SP。当在沿第二方向D2截取的剖面中被观察时，第一保护绝缘图案125和连接到第一保护绝缘图案125的彼此相反侧的栅极间隔物SP可以被赋予“U”形状。例如，第一保护绝缘图案125和栅极间隔物SP的连接结构可以构成U形结构。在U形结构中，第一栅极结构GS1的侧壁上的栅极间隔物SP(左栅极间隔物SP-L)的下部可以连接到第一保护绝缘图案125的一端，第二栅极结构GS2的侧壁上的栅极间隔物SP(右栅极间隔物SP-R)的下部可以连接到第一保护绝缘图案125的相反端。
此外，第一栅极结构GS1与第二栅极结构GS2之间的第一保护绝缘图案125可以覆盖其下面的第二部分P2的顶表面。例如，第一栅极结构GS1与第二栅极结构GS2之间的第一保护绝缘图案125可以与其下面的第二部分P2的顶表面接触。在一示例性实施方式中，第一栅极结构GS1与第二栅极结构GS2之间的第一保护绝缘图案125可以覆盖其下面的暴露在两个相邻栅极结构GS1与GS2之间的第二部分P2的全部顶表面。
第一保护绝缘图案125的每个可以具有单层或多层结构。例如，第一保护绝缘图案125的每个可以包括与其下面的器件隔离图案ST的顶表面(即第二部分P2的凹陷顶表面RS1)接触的第一子保护绝缘图案121P、以及在第一子保护绝缘图案121P上的第二子保护绝缘图案123P。在一示例性实施方式中，第一保护绝缘图案125可以仅由第一子保护绝缘图案121P构成。第一子保护绝缘图案121P可以包括与第一栅极间隔物SP1的材料相同的材料。第二子保护绝缘图案123P可以包括与第二栅极间隔物SP2的材料相同的材料。例如，第一子保护绝缘图案121P和第二子保护绝缘图案123P的每个可以包括硅氮化物层、硅氮氧化物层或硅碳氮氧化物层。第一保护绝缘图案125可以具有由其在第二部分P2的凹陷顶表面RS1上的垂直厚度限定的第一厚度t1。在一示例性实施方式中，如图4A中所示，第二区域R2可以具有从器件隔离图案ST的顶表面突出的上侧壁，并且第一保护绝缘图案125可以与第二区域R2的上侧壁接触。然而，本发明构思不限于此。
第二保护绝缘图案132的每个可以连接到其相邻的接触蚀刻停止图案134并与其下面的器件隔离图案ST的顶表面(即第三部分P3的凹陷顶表面RS2)接触。第二保护绝缘图案132可以由单层构成，但本发明构思不限于此。第二保护绝缘图案132可以具有由其在第三部分P3的凹陷顶表面RS2上的垂直厚度限定的第二厚度t2。第二厚度t2可以小于第一厚度t1。例如，第二保护绝缘图案132可以包括硅氮化物层、硅氮氧化物层或硅碳氮氧化物层。
源极/漏极区域SD可以设置在栅极结构GS的每个的彼此相反侧上的有源图案AP(即第二区域R2)上。源极/漏极区域SD可以包括在第一有源图案AP1上的第一源极/漏极区域SD1、在第二有源图案AP2上的第二源极/漏极区域SD2、以及在第三有源图案AP3上的第三源极/漏极区域SD3。例如，第一源极/漏极区域SD1和第二源极/漏极区域SD2可以具有n型导电性，第三源极/漏极区域SD3可以具有p型导电性。然而，本发明构思不限于此。例如，如果有源图案AP可以设置在第一有源区域R1或第二有源区域R2的相同有源区域上，则第一源极/漏极区域SD1和第三源极/漏极区域SD3可以具有相同的导电类型。
在一示例性实施方式中，源极/漏极区域SD的每个可以是从其下面的用作籽晶层的有源图案生长的外延图案。在这种情况下，第一源极/漏极区域SD1和第二源极/漏极区域SD2可以包括向第一有源鳍AF1提供拉伸应变的材料，第三源极/漏极区域SD3可以包括向第二有源鳍AF2提供压缩应变的材料。例如，当衬底100是硅衬底时，第一源极/漏极区域SD1和第二源极/漏极区域SD2可以包括其晶格常数小于Si的晶格常数的硅碳化物(SiC)层或者其晶格常数与衬底100的晶格常数基本相同的硅(Si)层。第三源极/漏极区域SD3可以包括其晶格常数大于Si的晶格常数的SiGe层。从水平位置的角度来看，第一有源鳍AF1的每个可以位于一对相邻的第一源极/漏极区域SD1之间或一对相邻的第二源极/漏极区域SD2之间，第二有源鳍AF2的每个可以位于一对相邻的第三源极/漏极区域SD3之间。
当在沿第一方向D1截取的剖面中被观察时，源极/漏极区域SD可以具有其每个在下侧壁和上侧壁彼此连接处拥有横向锐楔形(laterally sharp wedge shape)的侧壁。例如，源极/漏极区域SD的每个可以具有其每个包括相对于衬底100的顶表面基本上负倾斜的下侧壁以及相对于衬底100的顶表面基本上正倾斜的上侧壁的侧壁。在一示例性实施方式中，彼此相邻的第一源极/漏极区域SD1和第二源极/漏极区域SD2可以具有彼此连接的下侧壁(或小平面(facet))。气隙AG可以形成在彼此连接的侧壁下面。气隙AG可以是其中不提供固体材料的基本中空的空间。例如，两个相邻的第一源极/漏极区域SD1和第二源极/漏极区域SD2可以彼此接触使得气隙AG具有由所述两个相邻的第一源极/漏极区域SD1和第二源极/漏极区域SD2的下侧壁限定的顶表面。气隙AG可以具有由第一保护绝缘图案125的顶表面限定的底表面。在一示例性实施方式中，气隙AG可以具有由第一保护绝缘图案125的顶表面限定的底表面。
接触蚀刻停止图案134可以设置在源极/漏极区域SD上。接触蚀刻停止图案134可以共形地覆盖源极/漏极区域SD的侧壁并延伸到栅极结构GS的侧壁上。接触蚀刻停止图案134和第二保护绝缘图案132可以包括相同的材料。接触蚀刻停止图案134可以连接到第二保护绝缘图案132。例如，接触蚀刻停止图案134可以包括硅氧化物层、硅氮氧化物层或硅碳氮氧化物层。此外，接触蚀刻停止图案134可以具有与第二保护绝缘图案132的第二厚度t2基本相同的厚度。第二保护绝缘图案132和接触蚀刻停止图案134可以形成盖绝缘图案135。例如，第二保护绝缘图案132中的一个和接触蚀刻停止图案134中的至少一个可以彼此连接以构成单个绝缘层。这样，第二保护绝缘图案132的每个和接触蚀刻停止图案134的每个可以对应于单个绝缘层的一部分。相反，接触蚀刻停止图案134不需要覆盖限定气隙AG的两个相邻的源极/漏极区域SD的彼此面对的下侧壁。例如，接触蚀刻停止图案134不需要存在于器件隔离图案ST的第二部分P2上的气隙AG中。
第一保护绝缘图案125或源极/漏极区域SD可以被提供成各种各样的形状。在一示例性实施方式中，如图4B中所示，第一保护绝缘图案125可以具有从第二区域R2的顶表面US2突出并与彼此相邻的第一源极/漏极区域SD1和第二源极/漏极区域SD2的侧壁接触的上部。
在一示例性实施方式中，如图4C中所示，剩余保护绝缘图案127可以设置在器件隔离图案ST的邻近于第一有源图案AP1和第二有源图案AP2的第三部分P3的顶表面RS2上。例如，第一保护绝缘图案125可以设置在第一有源图案AP1与第二有源图案AP2之间，剩余保护绝缘图案127可以设置在一对第一有源图案AP1和第二有源图案AP2的彼此相反侧上。例如，彼此相邻的剩余保护绝缘图案127和第一保护绝缘图案125可以在第一方向D1上越过该对第一有源图案AP1和第二有源图案AP2彼此间隔开。例如，剩余保护绝缘图案127的每个可以包括第一剩余间隔物121R和在第一剩余间隔物121R上的第二剩余间隔物123R。第一剩余间隔物121R可以与第二区域R2的由器件隔离图案ST暴露的上侧壁接触。第一剩余间隔物121R可以包括与第一栅极间隔物SP1的每个的材料相同的材料。第二剩余间隔物123R可以包括与第二栅极间隔物SP2的每个的材料相同的材料。
在一示例性实施方式中，如图4D中所示，彼此相邻的第一源极/漏极区域SD1和第二源极/漏极区域SD2可以具有彼此面对且彼此间隔开的侧壁。例如，两个相邻的第一源极/漏极区域SD1和第二源极/漏极区域SD2的相对侧壁可以间隔开第三距离d3，第三距离d3小于第二保护绝缘图案132的第二厚度t2的大约两倍。接触蚀刻停止图案134可以填充所述两个相邻的第一源极/漏极区域SD1和第二源极/漏极区域SD2的相对侧壁之间的第三距离d3的空间。例如，接触蚀刻停止图案134的每个可以关闭气隙AG的顶表面。在这种情况下，气隙AG可以形成在所述两个相邻的第一源极/漏极区域SD1和第二源极/漏极区域SD2以及所述两个相邻的第一源极/漏极区域SD1和第二源极/漏极区域SD2之间的接触蚀刻停止图案134下面。如未在附图中示出地，图4B和4C中所描绘的实施方式的构造特征也可以适用于图4D的实施方式。
参照图1、2A、2B、3和4A，衬底100可以在其上提供有覆盖栅极结构GS的侧壁和源极/漏极区域SD的第一层间电介质层140。第一层间电介质层140可以具有在基本相同的高度处与栅极结构GS的顶表面和栅极间隔物SP的顶表面共平面的顶表面。第一层间电介质层140可以包括例如硅氧化物层和低k电介质层中的一个或更多个。第二层间电介质层150可以设置在第一层间电介质层140上。第二层间电介质层150可以覆盖栅极结构GS的顶表面。第二层间电介质层150可以包括硅氧化物层、硅氮化物层、硅氮氧化物层和低k电介质层中的一个或更多个。
源极/漏极接触160a和160b可以设置在栅极结构GS的每个的彼此相反侧上。源极/漏极接触160a和160b可以穿透第二层间电介质层150、第一层间电介质层140和接触蚀刻停止图案134，使得源极/漏极区域SD可以连接到源极/漏极接触160a和160b。源极/漏极接触160a和160b可以包括连接到第一源极/漏极区域SD1和第二源极/漏极区域SD2的第一源极/漏极接触160a、以及连接到第三源极/漏极区域SD3的第二源极/漏极接触160b。在一示例性实施方式中，第一源极/漏极接触160a可以共同连接到设置在栅极结构GS的一侧上的一对第一源极/漏极区域SD1和第二源极/漏极区域SD2。
在一示例性实施方式中，第一源极/漏极接触160a可以连接到第二源极/漏极接触160b以形成源极/漏极接触160。例如，如图5中所示，源极/漏极接触160可以共同连接到设置在栅极结构GS的一侧上的一对第一源极/漏极区域SD1和第二源极/漏极区域SD2以及邻近于该对第一源极/漏极区域SD1和第二源极/漏极区域SD2的第三源极/漏极区域SD3。在这种情况下，源极/漏极接触160可以包括在彼此相邻的第二源极/漏极区域SD2与第三源极/漏极区域SD3之间延伸的延伸部分EP。延伸部分EP可以具有低于源极/漏极接触160与源极/漏极区域SD之间的接触表面定位的底表面。
第二层间电介质层150可以在其上提供有联接到源极/漏极接触160a和160b的布线(未示出)。布线(未示出)可以被配置为通过源极/漏极接触160a和160b向源极/漏极区域SD提供电压。源极/漏极接触160a和160b以及布线(未示出)可以包括导电材料(例如金属和/或金属氮化物)。
随着有源图案之间的节距变小，形成器件隔离图案以填充彼此相邻的有源图案之间的空间的工艺可能具有不足的工艺余量，使得空隙VD如图3中所示地可以形成在器件隔离图案ST的上部中。空隙VD可以邻近于栅电极GE的下部。空隙VD可以在后栅极(gate last)工艺中向其中形成栅电极的工艺中使用的蚀刻剂提供渗透路径。如果通过空隙VD渗透的蚀刻剂可以流到源极/漏极区域下面的气隙AG中，则源极/漏极区域会发生蚀刻损伤(参见图15)。此外，该渗透路径可以用作构成栅电极的导电材料的流出路径。例如，如果导电材料存在于渗透路径中，则栅电极与源极/漏极区域电短路。然而，根据本发明构思的一示例性实施方式，在栅电极形成于后栅极工艺中之前，保护绝缘图案125和132被提供在有源图案之间的器件隔离图案ST上(例如，第一保护绝缘图案125被提供在两个有源图案AP1与AP2之间的(具有第一距离d1的)较窄区域上，第二保护绝缘图案132被提供在第二有源图案AP2与邻近于第二有源图案AP2的第三有源图案AP3之间的(具有第二距离d2的)较宽区域上)。可以防止用于去除在后栅极工艺中由栅电极替换的牺牲栅极图案的蚀刻剂渗透到空隙VD中(参见图7A至13A)。如果蚀刻剂渗透到空隙VD中，则蚀刻剂可以流到气隙AG中从而蚀刻源极/漏极区域(参见图15)。通过阻挡栅电极材料经由蚀刻剂渗透路径的流出，可以防止栅电极与源极/漏极区域之间的电短路。结果，半导体器件可以具有提高的电特性和可靠性。
在下文中将描述根据本发明构思的一示例性实施方式的制造半导体器件的方法。图6A至13A是根据本发明构思的一示例性实施方式的沿图1的线I-I'和II-II'截取的剖视图。图6B至13B是沿图1的线III-III'和IV-IV'截取的剖视图。图14和15是对应于图12A中所示的部分A的放大图。为了描述的简洁，将省略重复的说明。
参照图6A和6B，衬底100可以被提供为包括第一有源区域AR1和第二有源区域AR2。衬底100可以是半导体衬底。例如，衬底100可以是硅衬底、锗衬底或SOI(绝缘体上硅)衬底。例如，n型晶体管可以形成在第一有源区域AR1上，p型晶体管可以形成在第二有源区域AR2上。第一有源区域AR1和第二有源区域AR2可以沿着例如第一方向D1布置。
在一示例性实施方式中，衬底100可以被图案化以形成限定包括第一有源图案AP1、第二有源图案AP2和第三有源图案AP3的有源图案AP的沟槽101。有源图案AP可以形成为沿着第一方向D1设置并在交叉第一方向D1的第二方向D2上延伸。有源图案AP可以在垂直于衬底100的顶表面的第三方向D3上从衬底100突出。第一有源图案AP1和第二有源图案AP2可以掺杂有杂质以具有p型导电性，第三有源图案AP3可以掺杂有杂质以具有n型导电性。第一有源图案AP1和第二有源图案AP2可以彼此间隔开第一距离d1，第二有源图案AP2可以与邻近于第二有源图案AP2的第三有源图案AP3间隔开第二距离d2。第二距离d2可以大于第一距离d1(另参见图1)。在一示例性实施方式中，平行于第一方向D1测得的第一距离d1可以是彼此相邻的两个有源图案AP1和AP2的相对侧壁之间的最短距离。在一示例性实施方式中，平行于第一方向D1测得的第二距离d2可以是第二有源图案AP2的侧壁与邻近于第二有源图案AP2的第三有源图案AP3的侧壁之间的最短距离。第二有源图案AP2的所述侧壁和邻近于第二有源图案AP2的第三有源图案AP3的所述侧壁可以彼此面对。
器件隔离图案ST可以形成在沟槽101中。器件隔离图案ST可以形成为暴露第一有源图案AP1和第二有源图案AP2的上部。有源图案AP的通过器件隔离图案ST暴露的上部可以被定义为分别设置在第一有源区域AR1和第二有源区域AR2中的第一有源鳍AF1和第二有源鳍AF2。器件隔离图案ST可以通过形成绝缘层以填充有源图案AP之间的空间然后使绝缘层的上部凹入而形成。例如，绝缘层可以使用具有优良间隙填充特性的聚硅氮烷基无机SOG层或使用可流动化学气相沉积(FCVD)工艺而形成。在绝缘层的形成期间，如图3中所示的空隙VD可以形成在绝缘层的上部中。本发明构思不限于此。取决于工艺条件，空隙VD无需在绝缘层的形成期间被形成。例如，工艺条件可以被控制以防止空隙VD的形成并且空隙VD不存在。但是，如果空隙VD可能被意外地形成，则保护绝缘图案125和132可以用于防止蚀刻剂气体向空隙VD的渗透。
参照图7A和7B，牺牲栅极结构SG可以形成在图6A和6B的所得结构上。牺牲栅极结构SG每个可以包括顺序堆叠的蚀刻停止图案105、牺牲栅极图案110和栅极掩模图案115。
例如，蚀刻停止层和牺牲栅极层可以顺序地形成在衬底100上，使得有源鳍AF1和AF2以及器件隔离图案ST可以由蚀刻停止层和牺牲栅极层覆盖。例如，蚀刻停止层可以包括硅氧化物。牺牲栅极层可以包括相对于蚀刻停止层具有蚀刻选择性的材料。例如，牺牲栅极层可以包括多晶硅。牺牲栅极层可以通过化学气相沉积(CVD)工艺、物理气相沉积(PVD)工艺、原子层沉积(ALD)工艺等形成。在牺牲栅极层形成之后，牺牲栅极层可以在其顶表面上被平坦化。栅极掩模图案115可以形成在被平坦化的牺牲栅极层上，然后各向异性蚀刻工艺可以使用栅极掩模图案115作为蚀刻掩模被执行。结果，牺牲栅极图案110可以形成为跨越有源图案AP中的至少一个。栅极掩模图案115可以包括例如硅氮化物。在一示例性实施方式中，牺牲栅极图案110可以形成为具有上部和下部。牺牲栅极图案110的上部可以高于有源鳍AF1和AF2的顶表面定位。牺牲栅极图案110的侧壁可以基本上垂直于衬底100的顶表面。牺牲栅极图案110的下部可以低于有源鳍AF1和AF2的顶表面定位。本发明构思不限于此。例如，下部可以具有向下倾斜的侧壁。牺牲栅极图案110的上部与下部之间的形状上的不同可以由当牺牲栅极层被蚀刻时蚀刻目标的蚀刻深度或图案密度或两者的差异造成。
在牺牲栅极图案110形成之后，通过牺牲栅极图案110暴露的蚀刻停止层可以被去除，使得蚀刻停止图案105可以留在牺牲栅极图案110下面。蚀刻停止图案105的每个可以沿着牺牲栅极图案110的底表面延伸以部分地覆盖有源鳍AF1和AF2的侧壁和顶表面以及器件隔离图案ST的顶表面。然后可以完成牺牲栅极结构SG的形成。
由于牺牲栅极结构SG形成为跨越有源图案AP中的至少一个，所以第一区域R1和第二区域R2可以被限定在有源图案AP的每个中。在本说明书中，第一区域R1可以是有源图案AP的每个的位于牺牲栅极结构SG中的一个下面的部分，第二区域R2可以是有源图案AP的每个的位于牺牲栅极结构SG的每个的彼此相反侧上的部分。第一区域R1可以将有源图案AP的每个分成在第二方向D2上彼此水平间隔开的部分，该部分与其上将形成源极/漏极的第二区域R2对应。第一部分P1、第二部分P2和第三部分P3也可以被限定在器件隔离图案ST中。第一部分P1可以是器件隔离图案ST的重叠牺牲栅极结构SG并位于牺牲栅极结构SG下面的部分。第二部分P2和第三部分P3可以是器件隔离图案ST的在第一方向D1上由有源图案AP垂直分开的其它部分。例如，第二部分P2可以位于彼此相邻的第一有源图案AP1与第二有源图案AP2之间，第三部分P3可以位于彼此相邻的第二有源图案AP2与第三有源图案AP3之间、或者在一对有源区域AR1和AR2上的最外面的有源图案AP1和AP3的侧上。当牺牲栅极结构SG形成时，第二部分P2和第三部分P3可以在其上部被凹入。因此，第二部分P2和第三部分P3可以具有其轮廓的每个朝衬底100凹地凹入的顶表面。第二部分P2和第三部分P3可以取决于有源图案AP的图案密度而具有彼此不同的凹陷深度。例如，第二部分P2可以具有比第三部分P3的上部凹入得更浅的上部。
参照图8A和8B，栅极间隔物层120可以形成在衬底100上。例如，栅极间隔物层120可以共形地形成在图7A和7B的所得结构上。栅极间隔物层120可以共形地覆盖牺牲栅极结构SG的顶表面和侧壁、第二区域R2的通过器件隔离图案ST暴露的顶表面和侧壁、以及器件隔离图案ST的第二部分P2和第三部分P3的顶表面。栅极间隔物层120可以形成为具有单层或多层。例如，栅极间隔物层120可以包括顺序堆叠的第一栅极间隔物层121和第二栅极间隔物层123。第一栅极间隔物层121可以具有与第二栅极间隔物层123的厚度基本相同或比第二栅极间隔物层123的厚度更大的厚度。然而，本发明构思不限于此。在一示例性实施方式中，第一栅极间隔物层121和第二栅极间隔物层123可以由相同的材料形成。例如，第一栅极间隔物层121和第二栅极间隔物层123可以包括硅氮化物层、硅氮氧化物层或硅碳氮氧化物层。在这种情况下，栅极间隔物层120可以形成为具有单层。在一示例性实施方式中，第一栅极间隔物层121和第二栅极间隔物层123可以由彼此不同的材料形成。例如，第一栅极间隔物层121可以包括硅碳氮氧化物层，第二栅极间隔物层123可以包括硅氮化物层，或者反之亦然。在这种情况下，栅极间隔物层120可以形成为具有双层。在一示例性实施方式中，栅极间隔物层120可以形成为具有拥有不同材料的三层。第一栅极间隔物层121和第二栅极间隔物层123可以通过诸如ALD工艺的沉积工艺形成。
参照图9A和9B，可以对牺牲栅极结构SG的每个的彼此相反侧上的有源图案AP的上部执行去除。例如，设置在两个相邻的牺牲栅极结构SG之间的有源图案AP的上部可以被部分地凹入。在这种情况下，第二区域R2可以在其上部被凹入。第二区域R2的上部的凹入可以包括执行至少一次干蚀刻工艺或湿蚀刻工艺。第二区域R2可以具有比第一区域R1的顶表面US1更低的顶表面US2。在一示例性实施方式中，第二区域R2的顶表面US2可以是平坦的，但本发明构思不限于此。例如，第二区域R2的顶表面US2可以具有朝衬底100凹地弯曲的形状。如图4A或4B中所示，第二区域R2的顶表面US2可以取决于凹陷量而具有被不同地改变的高度。
在第二区域R2的上部的凹入期间，栅极间隔物层120可以被图案化以在牺牲栅极结构SG的侧壁上形成栅极间隔物SP。此外，第一保护绝缘图案125可以形成在两个相邻的有源图案AP1与AP2之间以及在两个相邻的牺牲栅极结构SG之间的器件隔离图案ST的顶表面(即第二部分P2的顶表面)上。在使第二区域R2的上部凹入期间，栅极间隔物层120的蚀刻量可以在有源图案之间(例如在第一有源图案AP1与第二有源图案AP2之间)的(具有图1的第一距离d1的)较窄区域上比在彼此相邻的第二有源图案AP2与第三有源图案AP3之间的(具有图1的第二距离d2的)较宽区域上更小。因此，在完成第二区域R2的凹入之后，栅极间隔物层120可以从第三部分P3被完全地去除，但可以留在第二部分P2上以形成第一保护绝缘图案125。例如，第一保护绝缘图案125可以是栅极间隔物层120的部分。第一保护绝缘图案125可以连接到在邻近于第一保护绝缘图案125的牺牲栅极结构SG的侧壁上的栅极间隔物SP。在一示例性实施方式中，第一保护绝缘图案125的每个可以包括第一子保护绝缘图案121P和第二子保护绝缘图案123P。第一子保护绝缘图案121P可以包括与第一栅极间隔物SP1的材料相同的材料。第二子保护绝缘图案123P可以包括与第二栅极间隔物SP2的材料相同的材料。在一示例性实施方式中，第一保护绝缘图案125可以仅由第一子保护绝缘图案121P构成。第一保护绝缘图案125可以通过控制用于栅极间隔物层120和有源图案AP的蚀刻条件(例如蚀刻速率、蚀刻选择性等)形成，或者通过允许栅极间隔物层120具有一厚度使得在两个相邻的有源图案AP1和AP2的相对侧壁上的栅极间隔物层120之间的空间较窄并且蚀刻之后的栅极间隔物层120可以部分地留在所述空间中以形成第一保护绝缘图案125而形成。
在一示例性实施方式中，第一保护绝缘图案125可以与第二区域R2的从器件隔离图案ST的顶表面突出的上侧壁接触。例如，第一保护绝缘图案125可以与第二区域R2的从器件隔离图案ST的顶表面突出的上侧壁接触。然而，本发明构思不限于此。第一保护绝缘图案125的形状可以取决于用于使栅极间隔物层120或第二区域R2的上部或两者凹入的蚀刻条件而被不同地改变。在一示例性实施方式中，在第二区域R2的上部的凹入期间，栅极间隔物层120的一部分可以留在邻近于第二区域R2的第三部分P3的顶表面上，使得剩余保护绝缘图案127可以如参照图4C所讨论地形成。
参照图10A和10B，源极/漏极区域可以形成在牺牲栅极结构SG的每个的彼此相反侧上的有源图案AP(即第二区域R2)上。在一示例性实施方式中，选择性外延生长工艺可以被执行以形成源极/漏极区域SD的每个，源极/漏极区域SD的每个使用其下面的有源图案作为籽晶层来形成。第一源极/漏极区域SD1和第二源极/漏极区域SD2可以形成为对插置在其间的第一有源鳍AF1引起拉伸应变。例如，如果衬底100是硅衬底，则第一源极/漏极区域SD1和第二源极/漏极区域SD2可以由Si或SiC层形成。第三源极/漏极区域SD3可以形成为对插置在其间的第二有源鳍AF2引起压缩应变。例如，当衬底100是硅衬底时，第三源极/漏极区域SD3可以由SiGe层形成。与外延生长工艺同时或在外延生长工艺之后，源极/漏极区域SD可以由杂质掺杂。第一源极/漏极区域SD1和第二源极/漏极区域SD2可以掺杂有n型杂质，第三源极/漏极区域SD3可以掺杂有p型杂质。源极/漏极区域SD可以从第一区域R1的顶表面上升(或升高)。
当在沿第一方向D1截取的剖面中被观察时，源极/漏极区域SD可以具有每个拥有横向锐楔形的其侧壁。例如，源极/漏极区域SD的每个可以具有包括相对于衬底100的顶表面基本上负倾斜的下侧壁和相对于衬底100的顶表面基本上正倾斜的上侧壁的侧壁。在一示例性实施方式中，彼此相邻的第一源极/漏极区域SD1和第二源极/漏极区域SD2可以具有相对地连接的侧壁。在这种情况下，气隙AG可以形成在第一源极/漏极区域SD1和第二源极/漏极区域SD2的侧壁下面。例如，两个相邻的第一源极/漏极区域SD1和第二源极/漏极区域SD2可以彼此接触，使得气隙AG具有由所述两个相邻的第一源极/漏极区域SD1和第二源极/漏极区域SD2的下侧壁限定的顶表面。气隙AG可以具有由第一保护绝缘图案125限定的底表面。然而，本发明构思不限于此。例如，如图4D中所示，彼此相邻的两个相邻的第一源极/漏极区域SD1和第二源极/漏极区域SD2可以具有间隔开第三距离d3的其侧壁。第一源极/漏极区域SD1和第二源极/漏极区域SD2的侧壁之间的第三距离d3的间隔可以由下面将讨论的盖绝缘层130填充。在这种情况下，气隙AG可以形成在相邻的第一源极/漏极区域SD1和第二源极/漏极区域SD2下面。如图4D中所示，气隙AG的上表面可以由彼此间隔开第三距离d3的两个相邻的第一源极/漏极区域SD1和第二源极/漏极区域SD2的下侧壁以及盖绝缘层130限定。
所述两个相邻的第一源极/漏极区域SD1和第二源极/漏极区域SD2可以在器件隔离图案ST的第二部分P2上彼此合并，以形成合并的源极/漏极部分SD-MP。
参照图11A和11B，盖绝缘层130可以形成在衬底100上。例如，盖绝缘层130可以共形地形成在图10A和10B的所得结构上。盖绝缘层130可以共形地覆盖器件隔离图案ST的第三部分P3的顶表面并延伸到源极/漏极区域SD和栅极掩模图案115上。盖绝缘层130可以由相对于下面将关于图12A和12B讨论的第一层间电介质层140具有蚀刻选择性的材料形成。例如，盖绝缘层130可以包括硅氮化物层或硅氮氧化物层。盖绝缘层130可以通过CVD工艺或ALD工艺形成。
参照图12A和12B，第一层间电介质层140可以形成在衬底100上。例如，第一层间电介质层140可以形成在图11A和11B的所得结构上。第一层间电介质层140可以形成为覆盖源极/漏极区域SD和牺牲栅极结构SG。第一层间电介质层140可以包括硅氧化物层和低k电介质层中的一个或更多个。
在第一层间电介质层140形成之后，栅极掩模图案115、牺牲栅极图案110和蚀刻停止图案105可以被去除，使得间隙区域145可以形成在栅极间隔物SP之间。间隙区域145可以暴露第一部分P1的顶表面以及有源鳍AF1和AF2。在用于去除栅极掩模图案115的蚀刻工艺期间，第一层间电介质层140和栅极间隔物SP可以被部分地蚀刻。间隙区域145可以通过执行部分地蚀刻牺牲栅极图案110和蚀刻停止图案105的蚀刻工艺而形成。在间隙区域145的形成期间，栅极间隔物SP可以在其暴露于间隙区域145的侧壁上被部分地蚀刻。
如图15中所示，相对于本发明构思的没有第一保护绝缘图案125的比较示例，空隙VD存在于间隙区域145下面的器件隔离图案ST的上部中，并且蚀刻剂可以通过空隙VD渗透到器件隔离图案ST中。渗透到器件隔离图案ST中的蚀刻剂可以流到气隙AG中，然后蚀刻暴露于气隙AG的第一源极/漏极区域SD1(参见箭头147)。然而，根据本发明构思的一示例性实施方式，第一保护绝缘图案125可以形成在器件隔离图案ST的在第一源极/漏极区域SD1下面的第二部分P2的顶表面上，并且第一保护绝缘图案125可以防止通过空隙VD渗透的蚀刻剂在间隙区域145的形成期间流到气隙AG中(参见图14的箭头146)。因此，可以防止对第一源极/漏极区域SD1和第二源极/漏极区域SD2的合并的源极/漏极部分SD-MP的刻蚀损伤，并且还可以防止第一源极/漏极区域SD1与稍后将形成的栅电极GE之间的电短路。在一示例性实施方式中，合并的源极/漏极部分SD-MP可以设置在气隙AG上。结果，半导体器件可以具有提高的电特性和可靠性。
同时，在间隙区域145的形成期间，栅极掩模图案115上的盖绝缘层130可以被部分地去除以形成盖绝缘图案135。盖绝缘图案135可以具有覆盖器件隔离图案ST的第三部分P3的顶表面的定义为第二保护绝缘图案132的部分，并且还可以具有覆盖栅极间隔物SP和源极/漏极区域SD的侧壁的定义为接触蚀刻停止图案134的其它部分。由于第二保护绝缘图案132形成在器件隔离图案ST的第三部分P3的顶表面上，所以可以防止蚀刻剂渗透在间隙区域145的形成期间发生。
参照图13A和13B，栅极电介质图案GD和栅电极GE可以形成为填充间隙区域145。首先，栅极电介质层可以形成在衬底100上以部分地填充间隙区域145。栅极电介质层可以形成为覆盖第一部分P1的顶表面以及有源鳍AF1和AF2。栅极电介质层可以包括高k电介质层中的至少一个。例如，栅极电介质层可以包括铪氧化物、铪硅酸盐、锆氧化物和锆硅酸盐中的一种或更多种，但本发明构思不限于这些材料。栅极电介质层可以通过执行例如ALD工艺或CVD工艺而形成。栅层可以形成在栅极电介质层上以填充间隙区域145的剩余部分。栅层可以包括金属氮化物(例如钛氮化物、钽氮化物或钨氮化物)和金属(例如铝或钨)中的一种或更多种。可以对顺序堆叠的栅极电介质层和栅层执行平坦化工艺，因此栅极电介质图案GD和栅电极GE可以形成在间隙区域145内。平坦化工艺可以暴露第一层间电介质层140和栅极间隔物SP的顶表面。栅极电介质图案GD可以沿着栅电极GE的底表面并朝着栅电极GE的彼此相反的侧壁延伸，以插置在栅电极GE与栅极间隔物SP的每个之间。
栅电极GE可以在其上部上凹入。在使栅电极GE的上部凹入期间，栅极电介质图案GD的上部也可以被去除。栅极盖图案GP可以形成在其中栅电极GE和栅极电介质图案GD被去除的空间中。栅极盖图案GP可以包括例如硅氮化物。栅极结构GS可以被定义为包括栅极电介质图案GD、栅电极GE和栅极盖图案GP。
参照回图2A和2B，第二层间电介质层150可以形成在其上形成栅极结构GS的衬底100上。第二层间电介质层150可以包括硅氧化物、硅氮化物或硅氮氧化物。接触孔可以形成为穿透第二层间电介质层150、第一层间电介质层140和接触蚀刻停止图案134，以这样的方式使得第一源极/漏极区域和第二源极/漏极区域SD通过接触孔暴露。源极/漏极区域SD的上部可以通过用于形成接触孔的蚀刻工艺被部分地去除。随后，接触孔可以由导电材料填充以形成源极/漏极接触160a和160b。
如未在附图中示出地，第二层间电介质层150可以在其上提供有联接到源极/漏极接触160a和160b的布线(未示出)。布线(未示出)可以被配置为通过源极/漏极接触160a和160b向源极/漏极区域SD提供电压。
根据本发明构思的一示例性实施方式，保护绝缘图案可以被提供在有源图案之间的器件隔离图案上。在形成栅电极期间，保护绝缘图案可以防止源极/漏极区域被渗透到器件隔离图案并流到源极/漏极区域下面的气隙中的蚀刻剂蚀刻。也可以通过阻挡栅电极材料经由蚀刻剂渗透路径的流出防止栅电极与源极/漏极区域之间的电短路。结果，半导体器件可以具有提高的电特性和可靠性。
虽然已经参照本发明构思的示例性实施方式示出和描述了本发明构思，但是对本领域普通技术人员将明显的是，可以在其中进行在形式和细节上的各种改变而不背离如由所附权利要求限定的本发明构思的精神和范围。
本申请要求享有2016年12月22日在韩国知识产权局提交的韩国专利申请第10-2016-0177019号的优先权，其公开通过引用全文合并于此。

Claims (18)

1.一种半导体器件，包括：
从衬底突出的多个有源图案，
其中所述多个有源图案包括第一有源图案、与所述第一有源图案间隔开第一距离的第二有源图案、与所述第二有源图案间隔开大于所述第一距离的第二距离的第三有源图案；
跨越所述多个有源图案的栅电极；
在所述栅电极的侧壁上的栅极间隔物；
多个源极/漏极区域，其包括第一源极/漏极区域、第二源极/漏极区域和第三源极/漏极区域，所述多个源极/漏极区域的每个设置在所述多个有源图案中的一个的区域上，
其中所述多个有源图案中的一个的所述区域邻近于所述栅电极的一侧设置；
第一保护绝缘图案，其设置于在所述第一有源图案与所述第二有源图案之间且在所述第一源极/漏极区域和所述第二源极/漏极区域下面的所述衬底上；以及
第二保护绝缘图案，其设置于在所述第二有源图案与所述第三有源图案之间且在所述第二源极/漏极区域和所述第三源极/漏极区域下面的所述衬底上，
其中所述第一保护绝缘图案具有第一厚度，以及
其中所述第二保护绝缘图案具有小于所述第一厚度的第二厚度。
2.根据权利要求1所述的半导体器件，还包括：
多个接触蚀刻停止图案，其每个覆盖所述多个源极/漏极区域中的一个的侧壁，
其中所述第一保护绝缘图案连接到所述栅极间隔物，以及
其中所述第二保护绝缘图案连接到所述多个接触蚀刻停止图案中的一个。
3.根据权利要求2所述的半导体器件，
其中所述第一保护绝缘图案包括与所述栅极间隔物的材料相同的材料，以及
其中所述第二保护绝缘图案包括与所述多个接触蚀刻停止图案的每个的材料相同的材料。
4.根据权利要求1所述的半导体器件，
其中所述第一源极/漏极区域和所述第二源极/漏极区域的相对侧壁彼此接触，使得气隙设置在由所述第一源极/漏极区域和所述第二源极/漏极区域的所述相对侧壁限定的空间中，以及
其中所述第一保护绝缘图案设置在所述空间下方，使得所述气隙包括由所述第一保护绝缘图案限定的底表面。
5.根据权利要求1所述的半导体器件，
其中所述栅极间隔物包括顺序地设置在所述栅电极的所述侧壁上的第一栅极间隔物和第二栅极间隔物，以及
其中所述第一栅极间隔物和所述第二栅极间隔物包括彼此不同的材料。
6.根据权利要求5所述的半导体器件，
其中所述第一保护绝缘图案包括顺序地堆叠在所述衬底上的第一子保护绝缘图案和第二子保护绝缘图案，
其中所述第一子保护绝缘图案包括与所述第一栅极间隔物的材料相同的材料，以及
其中所述第二子保护绝缘图案包括与所述第二栅极间隔物的材料相同的材料。
7.根据权利要求1所述的半导体器件，还包括：
共同连接到所述第一源极/漏极区域和所述第二源极/漏极区域的第一源极/漏极接触；以及
连接到所述第三源极/漏极区域的第二源极/漏极接触。
8.一种半导体器件，包括：
具有器件隔离图案的衬底；
从所述衬底的所述器件隔离图案突出并在第一方向上彼此间隔开第一距离的一对第一有源图案和第二有源图案；
跨越所述一对第一有源图案和第二有源图案并在交叉所述第一方向的第二方向上彼此间隔开的一对栅电极；
第三有源图案，其从所述衬底的所述器件隔离图案突出并与邻近于所述第三有源图案的所述第二有源图案间隔开第二距离，所述第二距离大于所述第一距离；
分别设置在所述一对栅电极的相对侧壁上的一对栅极间隔物；
一对源极/漏极区域，其在所述一对栅电极中的一个与所述一对栅电极中的另一个之间分别在所述一对第一有源图案和第二有源图案上；
第一保护绝缘图案，其位于在所述一对栅电极之间以及在所述一对第一有源图案和第二有源图案之间的所述器件隔离图案上；以及
第二保护绝缘图案，其位于在所述第二有源图案与所述第三有源图案之间的所述器件隔离图案上，
其中所述一对栅极间隔物的每个包括顺序地设置在所述一对栅电极的所述相对侧壁中的对应侧壁上的第一栅极间隔物和第二栅极间隔物，
其中所述第一保护绝缘图案包括顺序地堆叠在所述器件隔离图案上的第一子保护绝缘图案和第二子保护绝缘图案，以及
其中所述第一子保护绝缘图案包括与所述第一栅极间隔物的材料相同的材料，所述第二子保护绝缘图案包括与所述第二栅极间隔物的材料相同的材料。
9.根据权利要求8所述的半导体器件，
其中所述第一保护绝缘图案具有第一厚度，以及
其中所述第二保护绝缘图案具有小于所述第一厚度的第二厚度。
10.根据权利要求8所述的半导体器件，还包括：
覆盖所述一对源极/漏极区域的接触蚀刻停止图案，
其中所述第一保护绝缘图案连接到所述一对栅极间隔物的每个的下端，使得所述第一保护绝缘图案和所述一对栅极间隔物的连接结构成U形，
其中所述第二保护绝缘图案连接到所述接触蚀刻停止图案，以及
其中所述第一保护绝缘图案和所述第二保护绝缘图案与所述器件隔离图案接触。
11.根据权利要求10所述的半导体器件，
其中所述一对源极/漏极区域中的一个和所述一对源极/漏极区域中的另一个彼此接触，使得气隙具有由所述一对源极/漏极区域的相对侧壁限定的顶表面，以及
其中所述气隙具有由所述第一保护绝缘图案限定的底表面。
12.一种半导体器件，包括：
设置在衬底上的器件隔离图案，其中所述器件隔离图案包括第一部分、第二部分和第三部分；
第一有源图案，其从所述器件隔离图案突出；
第二有源图案，其在第一方向上邻近于所述第一有源图案并从所述器件隔离图案突出；
设置在所述衬底上的第一栅极结构；
第二栅极结构，其在交叉所述第一方向的第二方向上邻近于所述第一栅极结构，
其中所述第一有源图案和所述第二有源图案的每个包括第一区域和第二区域，
其中所述第一栅极结构和所述第二栅极结构跨越所述第一有源图案和所述第二有源图案的每个的所述第一区域以及所述器件隔离图案的所述第一部分，以及
其中所述第一有源图案和所述第二有源图案的每个的所述第二区域邻近于所述第一有源图案和所述第二有源图案的每个的所述第一区域；以及
U形结构，其包括分别设置在所述第一栅极结构的侧壁和所述第二栅极结构的侧壁上的左栅极间隔物和右栅极间隔物，
其中所述U形结构还包括第一保护绝缘图案，所述第一保护绝缘图案与所述器件隔离图案的在所述第一有源图案与所述第二有源图案之间以及在所述第一栅极结构与所述第二栅极结构之间的第二部分接触。
13.根据权利要求12所述的半导体器件，还包括：
第三有源图案，其在所述第一方向上邻近于所述第二有源图案；以及
第二保护绝缘图案，其与所述器件隔离图案的在所述第二有源图案与所述第三有源图案之间的第三部分接触。
14.根据权利要求13所述的半导体器件，
其中所述第一有源图案和所述第二有源图案彼此间隔开第一距离，以及，
其中所述第二有源图案和所述第三有源图案彼此间隔开不同于所述第一距离的第二距离。
15.根据权利要求13所述的半导体器件，
其中所述第一有源图案、所述第二有源图案和所述第三有源图案具有相同的导电类型。
16.根据权利要求12所述的半导体器件，还包括：
设置在所述U形结构内的气隙；以及
一对源极/漏极区域，其中所述一对源极/漏极区域中的一个设置在所述第一有源图案的所述第二区域上，所述一对源极/漏极区域中的另一个设置在所述第二有源图案的所述第二区域上。
17.根据权利要求16所述的半导体器件，
其中所述一对源极/漏极区域中的一个的侧壁与所述一对源极/漏极区域中的另一个的侧壁接触以形成所述一对源极/漏极区域的合并的源极/漏极部分，以及
其中所述气隙由所述一对源极/漏极区域的所述合并的源极/漏极部分、所述左栅极间隔物、所述右栅极间隔物和所述第一保护绝缘图案限定。
18.根据权利要求12所述的半导体器件，
其中所述左栅极间隔物和所述右栅极间隔物的每个包括第一间隔物和第二间隔物，
其中所述第一保护绝缘图案包括顺序地堆叠在所述器件隔离图案上的第一子保护绝缘图案和第二子保护绝缘图案，
其中所述第一子保护绝缘图案连接到所述左栅极间隔物的所述第一间隔物的下端和所述右栅极间隔物的所述第一间隔物的下端，
其中所述第二子保护绝缘图案与所述左栅极间隔物和所述右栅极间隔物的每个的所述第二间隔物分开。
CN201711394204.8A 2016-12-22 2017-12-21 半导体器件 Active CN108231765B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0177019 2016-12-22
KR1020160177019A KR102587891B1 (ko) 2016-12-22 2016-12-22 반도체 소자

Publications (2)

Publication Number Publication Date
CN108231765A CN108231765A (zh) 2018-06-29
CN108231765B true CN108231765B (zh) 2023-03-28

Family

ID=62630011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711394204.8A Active CN108231765B (zh) 2016-12-22 2017-12-21 半导体器件

Country Status (3)

Country Link
US (1) US10026809B1 (zh)
KR (1) KR102587891B1 (zh)
CN (1) CN108231765B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102519551B1 (ko) * 2017-08-03 2023-04-10 삼성전자주식회사 반도체 소자
US10319581B1 (en) 2017-11-30 2019-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Cut metal gate process for reducing transistor spacing
CN110534525B (zh) * 2018-05-24 2022-04-19 联华电子股份有限公司 半导体装置及其形成方法
US10700180B2 (en) 2018-07-27 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
KR102618493B1 (ko) * 2018-08-03 2023-12-27 삼성전자주식회사 반도체 장치
CN110875237B (zh) * 2018-08-29 2021-12-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10879128B2 (en) * 2018-08-31 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming same
KR20200120816A (ko) * 2019-04-12 2020-10-22 삼성전자주식회사 반도체 소자 및 그 제조방법
KR20210003997A (ko) * 2019-07-02 2021-01-13 삼성전자주식회사 반도체 소자 및 그의 제조방법
US11456383B2 (en) 2019-08-30 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a contact plug with an air gap spacer
DE102020114875B4 (de) 2019-08-30 2024-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Finfet-vorrichtung und verfahren
US11489053B2 (en) * 2020-04-09 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11349014B2 (en) * 2020-06-30 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Air spacer and method of forming same
KR20220067590A (ko) * 2020-11-16 2022-05-25 삼성전자주식회사 반도체 소자
US11605649B2 (en) * 2021-05-03 2023-03-14 Globalfoundries U.S. Inc. Switches in bulk substrate
US20220359763A1 (en) * 2021-05-06 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device with embedded epitaxial structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794782A (zh) * 2008-12-09 2010-08-04 三星电子株式会社 包括具有位线肩部侵蚀保护的隐埋栅电极的半导体器件及形成这样的半导体器件的方法
CN104810402A (zh) * 2014-01-28 2015-07-29 三星电子株式会社 半导体器件及其制造方法
CN106024888A (zh) * 2015-03-25 2016-10-12 三星电子株式会社 包括面积增加的接触件的半导体器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8809139B2 (en) * 2012-11-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-last FinFET and methods of forming same
US9147682B2 (en) 2013-01-14 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin spacer protected source and drain regions in FinFETs
US8921191B2 (en) 2013-02-05 2014-12-30 GlobalFoundries, Inc. Integrated circuits including FINFET devices with lower contact resistance and reduced parasitic capacitance and methods for fabricating the same
KR102017611B1 (ko) * 2014-04-04 2019-09-04 삼성전자주식회사 반도체 장치 및 그 제조방법
KR102146469B1 (ko) 2014-04-30 2020-08-21 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
US9337306B2 (en) 2014-06-30 2016-05-10 Globalfoundries Inc. Multi-phase source/drain/gate spacer-epi formation
US10164108B2 (en) 2014-10-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device and method for forming the same
US9324713B1 (en) 2015-03-16 2016-04-26 Globalfoundries Inc. Eliminating field oxide loss prior to FinFET source/drain epitaxial growth

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794782A (zh) * 2008-12-09 2010-08-04 三星电子株式会社 包括具有位线肩部侵蚀保护的隐埋栅电极的半导体器件及形成这样的半导体器件的方法
CN104810402A (zh) * 2014-01-28 2015-07-29 三星电子株式会社 半导体器件及其制造方法
CN106024888A (zh) * 2015-03-25 2016-10-12 三星电子株式会社 包括面积增加的接触件的半导体器件

Also Published As

Publication number Publication date
US10026809B1 (en) 2018-07-17
KR20180073789A (ko) 2018-07-03
KR102587891B1 (ko) 2023-10-12
CN108231765A (zh) 2018-06-29
US20180182845A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
CN108231765B (zh) 半导体器件
KR102573764B1 (ko) 반도체 소자 및 이의 제조 방법
KR102564325B1 (ko) 다수의 채널 영역을 가지는 반도체 장치
EP3557622B1 (en) Vertical memory devices
KR102523125B1 (ko) 반도체 소자
KR102396111B1 (ko) 반도체 소자 및 그 제조 방법
KR20170061233A (ko) 반도체 소자
KR102574320B1 (ko) 핀펫을 구비하는 반도체 소자
KR102406663B1 (ko) 집적회로 소자의 제조 방법
US11063060B2 (en) Methods of manufacturing a vertical memory device
US20170250180A1 (en) Semiconductor device and method of manufacturing the same
KR102624519B1 (ko) 수직형 메모리
KR20190138012A (ko) 반도체 소자 및 그 제조 방법.
CN112530861A (zh) 制造半导体器件的方法
KR20210066990A (ko) 반도체 소자
CN109411536B (zh) 具有周围有基础绝缘结构的有源柱的半导体装置
US20200027992A1 (en) Semiconductor device
KR102520599B1 (ko) 반도체 소자
KR20220167938A (ko) 반도체 장치
TW202040697A (zh) 形成半導體裝置的方法
US11201224B2 (en) Semiconductor device including gate structure and separation structure
US11342328B2 (en) Semiconductor device
CN109841673B (zh) 半导体装置及其制造方法
KR20230043455A (ko) 반도체 장치
KR20230036580A (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant