CN113764425A - 垂直存储器装置 - Google Patents

垂直存储器装置 Download PDF

Info

Publication number
CN113764425A
CN113764425A CN202110356466.5A CN202110356466A CN113764425A CN 113764425 A CN113764425 A CN 113764425A CN 202110356466 A CN202110356466 A CN 202110356466A CN 113764425 A CN113764425 A CN 113764425A
Authority
CN
China
Prior art keywords
gate electrode
pattern
substrate
memory device
contact plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110356466.5A
Other languages
English (en)
Inventor
白石千
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113764425A publication Critical patent/CN113764425A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供了垂直存储器装置。所述垂直存储器装置包括：第一栅电极结构，位于第一基底上，第一栅电极结构包括沿第一方向彼此间隔开且以阶梯形状堆叠的第一栅电极；第二栅电极结构，位于第一栅电极结构上，并且包括沿第一方向彼此间隔开且以阶梯形状堆叠的第二栅电极；沟道，延伸穿过第一栅电极结构和第二栅电极结构；以及接触插塞，沿第一方向延伸穿过第一栅电极结构和第二栅电极结构，其中，位于第二栅电极的端部处的第二台阶与位于第一栅电极的端部处的第一台阶叠置，其中，接触插塞延伸穿过至少一个第一台阶并穿过至少一个第二台阶，同时仅电连接到第一台阶或仅电连接到第二台阶。

Description

垂直存储器装置
于2020年6月3日在韩国知识产权局提交的名称为“垂直存储器装置”的第10-2020-0067209号韩国专利申请通过引用全部包含于此。
技术领域
实施例涉及一种垂直存储器装置。
背景技术
在制造VNAND闪存装置的方法中，接触插塞可以形成为接触一些垂直地堆叠的栅电极。需要有效地形成接触插塞的方法。
发明内容
根据实施例的一方面，提供了一种垂直存储器装置，所述垂直存储器装置包括第一栅电极结构、第二栅电极结构、沟道和接触插塞。第一栅电极结构可以形成在第一基底上，并且可以包括沿与第一基底的上表面基本垂直的第一方向彼此间隔开且以阶梯形状顺序地堆叠的第一栅电极。第二栅电极结构可以形成在第一栅电极结构上，并且可以包括沿第一方向彼此间隔开且以阶梯形状顺序地堆叠的第二栅电极。沟道可以在第一基底上沿第一方向延伸穿过第一栅电极结构和第二栅电极结构。接触插塞可以沿第一方向延伸穿过第一栅电极结构和第二栅电极结构。分别位于第二栅电极的端部处的第二台阶可以沿第一方向与分别位于第一栅电极的端部处的第一台阶叠置。接触插塞可以延伸穿过一个第一台阶和一个第二台阶，并且可以电连接到仅所述一个第一台阶或仅所述一个第二台阶。
根据实施例的另一方面，提供了一种垂直存储器装置，所述垂直存储器装置包括栅电极结构、沟道和划分图案结构。栅电极结构可以形成在基底上，每个栅电极结构可以包括沿与基底的上表面基本垂直的第一方向彼此间隔开且以阶梯形状顺序地堆叠的栅电极。每个栅电极可以沿与基底的上表面基本平行的第二方向延伸，栅电极结构可以沿与基底的上表面基本平行且与第二方向相交的第三方向彼此间隔开。沟道可以在基底上沿第一方向延伸穿过每个栅电极结构。划分图案结构可以形成在基底上，并且可以包括竖直部分和水平部分。竖直部分可以沿第二方向彼此间隔开并以之字形图案布置，每个竖直部分可以沿第一方向延伸。水平部分可以沿与基底的上表面基本平行的水平方向从每个竖直部分的侧壁延伸。划分图案结构的竖直部分可以经由水平部分彼此连接，使得划分图案结构可以沿第二方向延伸以沿第三方向划分栅电极结构。
根据实施例的又一方面，提供了一种垂直存储器装置，所述垂直存储器装置包括第一栅电极结构、第二栅电极结构、沟道、第一接触插塞和第二接触插塞。第一栅电极结构可以形成在基底上，并且可以包括沿与基底的上表面基本垂直的第一方向彼此间隔开且以阶梯形状顺序地堆叠的第一栅电极。每个第一栅电极可以沿与基底的上表面基本平行的第二方向延伸。第二栅电极结构可以形成在第一栅电极结构上，并且可以包括沿第一方向彼此间隔开且以阶梯形状顺序地堆叠的第二栅电极。每个第二栅电极可以沿第二方向延伸。沟道可以在基底上沿第一方向延伸穿过第一栅电极结构和第二栅电极结构。每个第一接触插塞可以沿第一方向至少延伸穿过第一栅电极结构和第二栅电极结构之中的第一栅电极结构。每个第二接触插塞可以沿第一方向至少延伸穿过第一栅电极结构和第二栅电极结构之中的第二栅电极结构。分别位于第二栅电极的在第二方向上的端部处的第二台阶可以沿第一方向与分别位于第一栅电极的在第二方向上的端部处的第一台阶叠置。每个第一接触插塞可以包括第一竖直部分和第一突出部分，第一竖直部分沿第一方向至少延伸穿过第一栅电极结构，第一突出部分沿与基底的上表面基本平行的水平方向从第一竖直部分突出。每个第一接触插塞的第一突出部分可以接触第一栅电极中的对应的第一栅电极的上表面，以电连接到第一栅电极中的对应的第一栅电极。每个第二接触插塞可以包括第二竖直部分和第二突出部分，第二竖直部分沿第一方向至少延伸穿过第二栅电极结构，第二突出部分沿水平方向从第二竖直部分突出。每个第二接触插塞的第二突出部分可以接触第二栅电极中的对应的第二栅电极的上表面，以电连接到第二栅电极中的对应的第二栅电极。
附图说明
通过参照附图详细地描述示例性实施例，特征对本领域技术人员将变得清楚。
图1至图46是根据示例实施例的制造垂直存储器装置的方法中的阶段的平面图和剖视图。
图47和图48分别是对应的平面图的沿着线A-A'和线B-B'的剖视图。
图49至图57分别是对应的平面图的沿着线C-C'的剖视图。
图58至图64B分别是沿着对应的平面图的线A-A'截取的根据示例实施例的制造半导体装置的方法中的阶段的剖视图。
图65至图67分别是沿着对应的平面图的线A-A'截取的根据示例实施例的制造半导体装置的方法中的阶段的剖视图。
图68A和图68B分别是根据示例实施例的半导体装置的沿着对应的平面图的线A-A'的剖视图。
具体实施方式
在下文中，在说明书中(而不必在权利要求书中)，与第一基底的上表面基本垂直的方向可以被称为第一方向D1，与第一基底的上表面基本平行且彼此交叉的两个方向可以分别被称为第二方向D2和第三方向D3。在示例实施例中，第二方向D2和第三方向D3可以彼此基本垂直。此外，可相对于第二方向D2和第三方向D3具有锐角的与第一基底的上表面基本平行且彼此交叉的两个方向可以分别被称为第四方向D4和第五方向D5。在示例实施例中，第四方向D4和第五方向D5可以彼此基本垂直，并且可以相对于第二方向D2和第三方向D3具有45度。
图1至图46是示出根据示例实施例的制造垂直存储器装置的方法中的阶段的平面图和剖视图。具体地，图1、图3、图6、图10、图13至图14、图19、图22、图27、图32A、图32B和图37是平面图。图2、图4、图7、图11、图15、图18、图20、图23、图25、图28、图30、图33A、图33B、图39和图41分别是对应的平面图的沿着线A-A'截取的剖视图，图5、图8、图12、图16、图31、图34A、图34B和图42分别是对应的平面图的沿着线B-B'截取的剖视图，图9、图17、图24、图26、图29、图35至图36、图38和图43分别是对应的平面图的沿着线C-C'截取的剖视图。图21是图20的区域X的放大剖视图，图44至图46是图41的区域Y的放大剖视图，图40是第二基底的附图。
参照图1和图2，可以在第一基底100上沿第一方向D1交替地且重复地堆叠第一绝缘层110和栅电极层120，以形成第一模制层结构。第二绝缘层130、第一蚀刻停止层140和另一第二绝缘层130可以堆叠在第一模制层结构上。
第一基底100可以包括例如硅、锗、硅锗或III-V族化合物(诸如，GaP、GaAs、GaSb等)。在一些实施例中，第一基底100可以是绝缘体上硅(SOI)基底或绝缘体上锗(GOI)基底。p型杂质或n型杂质可以被掺杂到第一基底100中。
第一基底100可以包括第一区域I、第二区域II和第三区域III。第一区域I可以是单元阵列区域或单元区域(即，其中形成有存储器单元的区域)。第二区域II可以至少部分地围绕第一区域I，并且可以是垫(pad，或称为“焊盘”)区域或扩展区域(即，其中形成有用于将电信号传输到存储器单元的接触插塞的区域)。第三区域III可以至少部分地围绕第二区域II，并且可以是外围电路区域(即，其中形成有用于将电信号施加到存储器单元的外围电路的区域)。
垂直存储器装置可以包括在第一基底100上沿第三方向D3设置的多个存储器块，图1示出了第一基底100的其上形成有一个存储器块的部分。也就是说，每个存储器块可以在第一基底100上沿第二方向D2延伸，并且可以在第一基底100的第三区域III、第二区域II和第一区域I上沿第二方向D2形成。图1示出了一个存储器块的在第二方向D2上的端部(即，第一区域I的在第二方向D2上的端部以及沿第二方向D2与其相邻的第二区域II和第三区域III的部分)。
在示例实施例中，每个存储器块可以包括沿第三方向D3设置的两个部分，所述两个部分可以分别被称为第一部分和第二部分。
第一绝缘层110和第二绝缘层130可以包括氧化物(例如，氧化硅)，栅电极层120可以包括例如掺杂有n型或p型杂质的多晶硅，第一蚀刻停止层140可以包括相对于第二绝缘层130具有高的蚀刻选择性的材料(例如，诸如氮化硅的氮化物)。
图2示出了第一模制层结构包括位于四个层级处的第一绝缘层110和栅电极层120(例如，第一绝缘层110和栅电极层120中的每个可以重复地交替四次，以限定四对第一绝缘层110和栅电极层120的堆叠)。然而，实施例不限于此，例如，第一模制层结构可以包括分别位于多于四个层级处的第一绝缘层110和栅电极层120。
在示例性实施例中，可以去除在第一基底100的第二区域II上的栅电极层120中的最下面的栅电极层的一部分，以形成暴露第一绝缘层110中的最下面的第一绝缘层的第一开口，并且可以在第一开口中形成第一划分图案129。第一划分图案129可以形成在每个存储器块的第一部分与第二部分之间的边界区域处，并且可以沿第一方向D1与第一模制件1100的台阶之中的位于从上方起的第三层级处的台阶叠置，这将在下面被描述。第一划分图案129可以包括氧化物(例如，氧化硅)。
在形成部分地覆盖第二绝缘层130的光致抗蚀剂图案之后，可以使用光致抗蚀剂图案作为蚀刻掩模对第二绝缘层130、第一蚀刻停止层140、栅电极层120中的最上面的栅电极层以及第一绝缘层110中的直接在栅电极层120中的最上面的栅电极层之下的第一绝缘层进行蚀刻。因此，可以部分地暴露栅电极层120中的直接在栅电极层120中的最上面的栅电极层之下的栅电极层。
在执行其中使光致抗蚀剂图案的面积减小的修整工艺之后，可以使用减小的光致抗蚀剂图案作为蚀刻掩模对第二绝缘层130、第一蚀刻停止层140、栅电极层120中的最上面的栅电极层、第一绝缘层110中的最上面的第一绝缘层、栅电极层120中的部分地暴露的栅电极层以及第一绝缘层110中的直接在栅电极层120中的部分地暴露的栅电极层之下的第一绝缘层进行蚀刻，以形成具有阶梯形状并包括多个台阶的第一模制件1100，多个台阶中的每个可以由一个第一绝缘层110和直接在其上的一个栅电极层120构成。
在下文中，“台阶层”可以指位于同一层级处的第一绝缘层110和栅电极层120的整个部分(例如，在第二方向D2上具有相同长度的一对第一绝缘层110和栅电极层120的整体)，其不仅可以包括暴露部分而且可以包括未暴露部分。此外，“台阶”可以指台阶层的可不被上面的台阶层覆盖的暴露部分。在示例性实施例中，台阶可以沿第二方向D2布置，并且还可以沿第三方向D3布置。例如，台阶层可以以阶梯形状堆叠，因此，每个台阶层(例如，每个栅电极层120)可以随着增大的高度(例如，沿第一方向D1)而(例如，在第二方向D2上)具有变短的长度。
第一模制件1100可以形成在第一基底100的第一区域I和第二区域II上，第一基底100的第三区域III可以不被第一模制件1100覆盖。第一模制件1100的台阶可以形成在第一基底100的第二区域II上。
可以在其上具有第一模制件1100、第二绝缘层130和第一蚀刻停止层140的第一基底100上形成牺牲垫层150，并且可以去除牺牲垫层150的在第一基底100和第二绝缘层130的上表面上的部分以及牺牲垫层150的与第一模制件1100的台阶的侧壁相邻的部分。因此，牺牲垫层150可以保留(例如，仅保留在每个台阶上)，并且可以与每个台阶的侧壁间隔开(例如，牺牲垫层150可以沿第二方向D2与相邻的第一绝缘层110间隔开)。牺牲垫层150可以沿第三方向D3延伸，并且可以包括氮化物(例如，氮化硅)。
参照图3至图5，可以部分地去除牺牲垫层150，以形成第一牺牲垫152。
在示例性实施例中，可以去除牺牲垫层150的在每个存储器块的第一部分和第二部分中的一个(例如，每个存储器块的第二部分)中的部分，使得牺牲垫层150的在每个存储器块的第一部分中的部分可以保留以形成第一牺牲垫152。例如，牺牲垫层150的一部分可以仅保留在图3中指示的区域中(以在其中具有第一牺牲垫152)，而第一基底100的剩余部分可以不包括第一牺牲垫152(图4)。
可以在其上具有第一模制件1100和第一牺牲垫152的第一基底100上形成第一绝缘层间层160，并且可以将第一绝缘层间层160平坦化直到暴露(例如，直接在第一模制件1100上的)第二绝缘层130的上表面。因此，可以去除第一蚀刻停止层140和第一绝缘层间层160的与第一蚀刻停止层140位于同一高度处的部分，并且可以暴露第二绝缘层130的上表面。例如，参照图5，可以去除最上面的第二绝缘层130和第一蚀刻停止层140，使得仅单个第二绝缘层130可以保留以具有与第一绝缘层间层160的上表面共面的上表面。第一模制件1100可以被第一绝缘层间层160覆盖。
参照图6至图9，可以部分地去除第一模制件1100、第二绝缘层130和第一绝缘层间层160以形成第一孔170、第二孔180、第三孔190、第四孔200、第五孔210和第六孔220，第一孔170、第二孔180、第三孔190、第四孔200、第五孔210和第六孔220中的每个可以暴露第一基底100的上表面。第一孔170、第二孔180、第三孔190、第四孔200、第五孔210和第六孔220中的每者的数量可以彼此不同。
在示例实施例中，可以在第一基底100的第一区域I上沿第二方向D2和第三方向D3中的每个形成多个第一孔170，多个第一孔170可以形成第一孔阵列，例如，第一孔阵列可以包括第一区域I中的所有的第一孔170。第一孔阵列可以包括沿第三方向D3彼此间隔开的多个第一孔块，每个第一孔块可以包括沿第三方向D3彼此间隔开的多个第一孔组。例如，参照图6，包括一个第一孔块的一个存储器块可以包括两个第一孔组(例如，第一孔170的两个第一孔组可以通过第二孔180彼此分离)。
在示例实施例中，可以在每个存储器块的相对侧中的每个处以及在每个存储器块的在第三方向D3上的中心部分处(即，在每个存储器块中的第一部分与第二部分之间的边界区域处)沿第二方向D2在第一基底100的第一区域I和第二区域II上形成多个第二孔180。第二孔180可以沿第二方向D2以之字形图案布置，并且可以沿第四方向D4和第五方向D5彼此间隔开。在示例实施例中，在存储器块的第一部分与第二部分之间的边界区域处沿第二方向D2布置的第二孔180可以不设置在沿第一方向D1与第一划分图案129叠置的区域处(即，在第一模制件1100的台阶之中的从上方起的第三台阶处)。
可以在第一基底100的第一区域I上形成第三孔190，并且可以在第一基底100的第二区域II上形成第四孔200和第五孔210。在示例性实施例中，第四孔200可以延伸穿过第一模制件1100的分别位于上面的两个层级处的台阶，第五孔210可以延伸穿过第一模制件1100的分别位于其他层级处的台阶。在示例实施例中，可以在每个存储器块的第一部分和第二部分中的每个中在每个台阶处形成两个第四孔200，并且可以在每个存储器块的第一部分和第二部分中的每个中在每个台阶处形成一个第五孔210，然而，实施例不限于此。可以在第一基底100的第三区域III上形成第六孔220。
参照图10至图12，可以分别在第一孔170、第二孔180、第三孔190、第四孔200、第五孔210和第六孔220中形成第一牺牲层175、第二牺牲层185、第三牺牲层195、第四牺牲层205、第五牺牲层215和第六牺牲层225。第一牺牲层175、第二牺牲层185、第三牺牲层195、第四牺牲层205、第五牺牲层215和第六牺牲层225可以包括相对于第一绝缘层110、栅电极层120和第一牺牲垫152具有蚀刻选择性的材料。第一牺牲层175、第二牺牲层185、第三牺牲层195、第四牺牲层205、第五牺牲层215和第六牺牲层225可以包括例如硅锗(SiGe)或硅锗氧化物(SiGe-O)。
可以执行与参照图1至图5示出的工艺基本相同或相似的工艺。因此，可以(例如，顺序地)形成在(图5的)第二绝缘层130、第一绝缘层间层160以及第一牺牲层175、第二牺牲层185、第三牺牲层195、第四牺牲层205、第五牺牲层215和第六牺牲层225上形成第二模制件1200、附加的第二绝缘层130和第二绝缘层间层230，第二模制件1200的台阶可以沿第一方向D1与第一模制件1100的台阶叠置。
然而，可以在每个存储器块的第一部分和第二部分中的其中在第一模制件1100中未形成第一牺牲垫152的一个中(即，在每个存储器块的第二部分中)在第二模制件1200的每个台阶上形成第二牺牲垫154。在示例实施例中，还可以在与第一模制件1100中的第一划分图案129的位置对应的位置处(即，在第二模制件1200中的沿第一方向D1与第一模制件1100中的第一划分图案129叠置的位置处)在第二模制件1200中形成第一划分图案129。
参照图13，可以对第二绝缘层间层230、第二绝缘层130、一些第一绝缘层110和一些栅电极层120进行蚀刻，以形成沿第二方向D2延伸的第二开口，并且可以在第二开口中形成第二划分图案410。
第二划分图案410可以在第一基底100的第一区域I和第二区域II上沿第二方向D2延伸，并且可以延伸穿过例如第二模制件1200的分别位于上面的两个层级处的台阶。因此，可以通过第二划分图案410沿第三方向D3划分第二模制件1200的栅电极层120中的分别位于上面的两个层级处的栅电极层。在示例实施例中，第二划分图案410可以沿第一方向D1与第一牺牲层175的在每个存储器块的第一部分和第二部分中的每个中位于第三方向D3上的中心部分处的部分叠置。
在示例实施例中，在形成第二模制件1200之前，还可以将第二划分图案410形成为延伸穿过第一模制件1100的分别位于上面的两个层级处的台阶。因此，也可以通过第二划分图案410沿第三方向D3划分第一模制件1100的栅电极层120中的分别位于上面的两个层级处的栅电极层。
参照图14至图17，可以执行与参照图6至图9描述的工艺基本相同或相似的工艺，使得可以形成第七孔至第十二孔以分别暴露第一牺牲层175、第二牺牲层185、第三牺牲层195、第四牺牲层205、第五牺牲层215和第六牺牲层225的上表面，并且可以分别在第七孔至第十二孔中形成第七牺牲层245、第八牺牲层255、第九牺牲层265、第十牺牲层275、第十一牺牲层285和第十二牺牲层295。第七牺牲层245、第八牺牲层255、第九牺牲层265、第十牺牲层275、第十一牺牲层285和第十二牺牲层295可以包括与第一牺牲层175、第二牺牲层185、第三牺牲层195、第四牺牲层205、第五牺牲层215和第六牺牲层225的材料基本相同的材料。
参照图18，可以在附加的第二绝缘层130(其已经形成在第二模制件1200的顶部上)、第二绝缘层间层230、第二划分图案410以及第七牺牲层245、第八牺牲层255、第九牺牲层265、第十牺牲层275、第十一牺牲层285和第十二牺牲层295上形成第三绝缘层间层300。可以对第三绝缘层间层300进行部分蚀刻以形成暴露第七牺牲层245的第三开口，并且可以去除被第三开口暴露的第七牺牲层245以及在其之下的第一牺牲层175。因此，可以形成第十三孔310，以暴露第一基底100的上表面。
参照图19至图21，可以在第十三孔310的侧壁、第一基底100的被第十三孔310暴露的上表面和第三绝缘层间层300的上表面上顺序地形成电荷存储结构层和沟道层。可以在沟道层上形成填充层以填充第十三孔310，并且可以将填充层、沟道层和电荷存储结构层平坦化直到暴露第三绝缘层间层300的上表面，从而形成顺序地堆叠在第十三孔310的侧壁和第一基底100的上表面上以具有杯状形状的电荷存储结构370和沟道380以及填充第十三孔310的剩余部分并具有柱形状的填充图案390。可以去除填充图案390和沟道380的上部以形成第一凹部，并且可以形成盖图案400以填充第一凹部。
在示例实施例中，电荷存储结构370可以包括从沟道380的外侧壁顺序地堆叠的隧道绝缘图案360、电荷存储图案350、第一阻挡图案340、第二阻挡图案330和防氧化图案320。隧道绝缘图案360可以包括氧化物(例如，氧化硅)，电荷存储图案350可以包括氮化物(例如，氮化硅)，第一阻挡图案340可以包括例如氧化硅，第二阻挡图案330可以包括金属氧化物(例如，氧化铝)，防氧化图案320可以包括金属氮化物(例如，氮化铝)。沟道380可以包括例如未掺杂的多晶硅，填充图案390可以包括氧化物(例如，氧化硅)，盖图案400可以包括例如掺杂有n型或p型杂质的多晶硅。
参照图22至图24，可以在第三绝缘层间层300、盖图案400、电荷存储结构370和第二划分图案410上形成第四绝缘层间层420，可以对第四绝缘层间层420进行部分蚀刻以形成分别暴露第八牺牲层255、第九牺牲层265、第十牺牲层275、第十一牺牲层285和第十二牺牲层295的上表面的第四开口至第八开口，并且可以去除被第四开口至第八开口暴露的第八牺牲层255、第九牺牲层265、第十牺牲层275、第十一牺牲层285和第十二牺牲层295以及第二牺牲层185、第三牺牲层195、第四牺牲层205、第五牺牲层215和第六牺牲层225。因此，可以形成第十四孔430、第十五孔440、第十六孔450、第十七孔460和第十八孔470以暴露第一基底100的上表面，并且可以暴露第一模制件1100和第二模制件1200的第一绝缘层110、栅电极层120以及第一牺牲垫152和第二牺牲垫154的侧壁。
参照图25和图26，可以执行清洗工艺以去除在栅电极层120的暴露的侧壁上的自然氧化层，并且可以部分地去除第一绝缘层110的每个侧壁。可以通过使用例如氢氟酸的湿法蚀刻工艺来执行清洗工艺。
可以部分地去除暴露的栅电极层120的侧壁，以形成分别连接到第十四孔430、第十五孔440、第十六孔450和第十七孔460的第二凹部435、第三凹部445、第四凹部455和第五凹部465。可以部分地去除在每个栅电极层120之上和之下的第一绝缘层110。
参照图27至图29，可以通过氧化工艺将栅电极层120的被第十四孔430、第十五孔440、第十六孔450、第十七孔460和第十八孔470暴露并包括硅的侧壁以及第一基底100的上表面氧化。因此，可以分别在连接到第十四孔430、第十五孔440、第十六孔450和第十七孔460的第二凹部435、第三凹部445、第四凹部455和第五凹部465中形成第二绝缘图案437、第三绝缘图案447、第四绝缘图案457和第五绝缘图案467，并且可以分别在第一基底100的在第十四孔430、第十五孔440、第十六孔450、第十七孔460和第十八孔470下方的上表面上形成第六绝缘图案439、第七绝缘图案449、第八绝缘图案459、第九绝缘图案469和第十绝缘图案479。
在示例性实施例中，通过氧化工艺形成的第二绝缘图案437、第三绝缘图案447、第四绝缘图案457和第五绝缘图案467可以分别填充第二凹部435、第三凹部445、第四凹部455和第五凹部465，并且也可以分别形成在对应的栅电极层120的横向部分上。因此，在沿第二方向D2以之字形图案布置的第十四孔430之间的第二绝缘图案437可以彼此接触，以形成单个图案。为了在第十四孔430之间形成第二绝缘图案437的单个图案，考虑到通过氧化工艺形成的第二绝缘图案437的体积，可以在执行参照图6至图9示出的工艺时调整第十四孔430之间的距离。
结果，存储器块可以通过在第三方向D3上的相对侧处沿第二方向D2布置的第十四孔430以及与其相邻的第二绝缘图案437而沿第三方向D3彼此分离。因此，栅电极层120可以被划分为栅电极125，每个栅电极125可以沿第二方向D2延伸，第一绝缘层110也可以被划分为第一绝缘图案115，每个第一绝缘图案115可以沿第二方向D2延伸。
在示例实施例中，每个存储器块的第一部分和第二部分中的栅电极层120可以在第一基底100的第二区域II上不被第十四孔430和第二绝缘图案437完全地划分。然而，每个存储器块中的第一模制件1100和第二模制件1200中的每个的分别位于上面的两个层级处的栅电极层120可以被第十四孔430和第二绝缘图案437划分为分别位于第一部分和第二部分中的两个部分。此外，第一模制件1100的栅电极层120中的最下面的栅电极层可以被第十四孔430和第二绝缘图案437以及第一划分图案129划分为分别位于第一部分和第二部分中的两个部分。
参照图30和图31，可以去除被第十六孔450和第十七孔460暴露的第一牺牲垫152和第二牺牲垫154，以分别形成第六凹部492和第七凹部494。在示例性实施例中，可以通过使用例如磷酸的湿法蚀刻工艺来去除包括氮化物的第一牺牲垫152和第二牺牲垫154。
在示例实施例中，可以去除第一牺牲垫152和第二牺牲垫154的部分(例如，第一牺牲垫152和第二牺牲垫154的分别与第十六孔450和第十七孔460相邻的部分)以分别形成第六凹部492和第七凹部494，在平面图中，第六凹部492和第七凹部494可以具有圆形形状或椭圆形形状。第一牺牲垫152和第二牺牲垫154可以部分地保留。
参照图32A、图33A、图34A和图35，可以分别在第十四孔430、第十五孔440、第十六孔450、第十七孔460和第十八孔470中形成第一导电图案500、第二导电图案510、第三导电图案520、第四导电图案530和第五导电图案540。第一导电图案500和第二导电图案510可以形成在第一基底100的第一区域I上，第三导电图案520和第四导电图案530可以形成在第一基底100的第二区域II上，第五导电图案540可以形成在第一基底100的第三区域III上。第一导电图案500可以稍后被去除，因此可以是牺牲图案。第二导电图案510和第五导电图案540可以是延伸穿过存储器单元或绝缘层间层以在第一基底100与布线之间传输电信号的贯穿过孔(through via)。第三导电图案520和第四导电图案530可以是用于将电信号从布线传输到存储器单元中的栅电极125的接触插塞。
在示例实施例中，第三导电图案520和第四导电图案530中的每个可以延伸穿过形成有存储器单元的第一模制件1100和第二模制件1200，然而，第三导电图案520和第四导电图案530中的每个可以在特定层级处电连接到仅一个栅电极125。也就是说，在每个存储器块的第一部分中，第一导电垫522和第二导电垫532可以填充第一模制件1100中的第六凹部492以分别接触第三导电图案520和第四导电图案530的侧壁，第三导电图案520和第四导电图案530中的每个可以通过第一导电垫522和第二导电垫532中的对应的一个电连接到在其下方的仅一个栅电极125。
此外，在每个存储器块的第二部分中，第三导电垫524和第四导电垫534可以填充第二模制件1200中的第七凹部494以分别接触第三导电图案520和第四导电图案530的侧壁，第三导电图案520和第四导电图案530中的每个可以通过第三导电垫524和第四导电垫534中的对应的一个电连接到在其之下的仅一个栅电极125。
第三导电图案520和第四导电图案530中的每个可以指接触插塞的竖直部分，第一导电垫522、第二导电垫532、第三导电垫524和第四导电垫534中的每个可以指沿与第一基底100的上表面基本平行的方向从竖直部分突出的突出部分。在示例实施例中，在平面图中，第一导电垫522、第二导电垫532、第三导电垫524和第四导电垫534中的每个的边缘可以具有圆形形状或椭圆形形状。也就是说，在平面图中，第一导电垫522、第二导电垫532、第三导电垫524和第四导电垫534中的每个可以具有围绕竖直部分(例如，竖直部分的外周)的圆环形状或椭圆环形状。
在一些实施例中，第一气隙529和第二气隙539可以分别形成在第三导电图案520和第四导电图案530中，与第一导电垫522、第二导电垫532、第三导电垫524和第四导电垫534相邻。第一导电图案500、第二导电图案510、第三导电图案520、第四导电图案530和第五导电图案540可以包括金属(例如，钨、钛、钽等)，并且还可以包括覆盖其下表面和侧壁的金属氮化物。
参照图32B、图33B、图34B和图35，在平面图中，第一导电垫522、第二导电垫532、第三导电垫524和第四导电垫534中的每个可以具有矩形环形状。也就是说，在平面图中，第一导电垫522、第二导电垫532、第三导电垫524和第四导电垫534中的每个可以具有围绕竖直部分且具备圆形内侧壁和矩形外侧壁的环形状。在参照图30和图31描述的工艺中，第一导电垫522、第二导电垫532、第三导电垫524和第四导电垫534可以通过这样的方法而具有以上形状：不是部分地而是完全去除第一牺牲垫152和第二牺牲垫154以形成第六凹部492和第七凹部494，并且用第一导电垫522、第二导电垫532、第三导电垫524和第四导电垫534填充第六凹部492和第七凹部494。
参照图36，可以在第四绝缘层间层420以及第一导电图案500、第二导电图案510、第三导电图案520、第四导电图案530和第五导电图案540上形成第五绝缘层间层550，可以穿过第五绝缘层间层550形成第九开口以暴露第一导电图案500的上表面，并且可以去除被第九开口暴露的第一导电图案500以形成暴露第六绝缘图案439的上表面的第十九孔560。
参照图37和图38，可以在第六绝缘图案439的暴露的上表面和第五绝缘层间层550的上表面上形成第三划分层570。在下文中，第三划分层570的在第十九孔560中的部分可以被称为第三划分图案。存储器块可以通过沿第二方向D2以之字形图案布置的第三划分图案和接触第三划分图案的第二绝缘图案437而分离。例如，如图37中所示，第三划分图案可以沿第二方向D2彼此相邻以形成具有(例如，由于圆形孔)具备凹入部分和凸出部分的侧壁的之字形图案，沿第三方向D3彼此相邻的存储器块可以通过之字形图案化的第三划分图案而彼此(例如，完全地)分离。第三划分层570可以包括氧化物(例如，氧化硅)。
参照图39，可以在第三划分层570上形成第六绝缘层间层580，并且可以穿过第五绝缘层间层550和第六绝缘层间层580以及第三划分层570形成第一过孔590、第二过孔600、第三过孔610、第四过孔620和第五过孔630，以分别接触盖图案400以及第二导电图案510、第三导电图案520、第四导电图案530和第五导电图案540的上表面。
可以在第六绝缘层间层580以及第一过孔590、第二过孔600、第三过孔610、第四过孔620和第五过孔630上形成第七绝缘层间层640，并且可以穿过第七绝缘层间层640形成第一布线650、第二布线660、第三布线670、第四布线680和第五布线690，以分别接触第一过孔590、第二过孔600、第三过孔610、第四过孔620和第五过孔630的上表面。
可以在第七绝缘层间层640以及第一布线650、第二布线660、第三布线670、第四布线680和第五布线690上形成第八绝缘层间层700，可以在第八绝缘层间层700上形成第九绝缘层间层710，并且可以穿过第九绝缘层间层710形成第六布线720、第七布线730、第八布线740、第九布线750和第十布线760。还可以穿过第八绝缘层间层700形成过孔，以分别将第一布线650、第二布线660、第三布线670、第四布线680和第五布线690连接到第六布线720、第七布线730、第八布线740、第九布线750和第十布线760中的对应的布线。
第一过孔590、第二过孔600、第三过孔610、第四过孔620和第五过孔630以及第一布线650、第二布线660、第三布线670、第四布线680、第五布线690、第六布线720、第七布线730、第八布线740、第九布线750和第十布线760可以包括金属(例如，钨、钛、钽等)，并且还可以包括覆盖其下表面和侧壁的金属氮化物。
在示例实施例中，第一布线650或第六布线720可以电连接到盖图案400，以用作位线。第一布线650或第六布线720可以沿第三方向D3延伸，多条第一布线650或多条第六布线720可以沿第二方向D2彼此间隔开。
通过以上工艺形成的在第一基底100上的结构可以具有下面的结构特性。每个存储器块可以包括沿第一方向D1顺序地堆叠在第一基底100的第一区域I和第二区域II上的第一模制件1100和第二模制件1200、在第一基底100的第一区域I上的沟道380和电荷存储结构370、在第一基底100的第一区域I上的第二导电图案510、在第一基底100的第二区域II上的第三导电图案520和第四导电图案530以及在第一基底100的第三区域III上的第五导电图案540，第一栅电极结构和第二栅电极结构可以分别形成在第一模制件1100和第二模制件1200中。
第一栅电极结构可以包括沿第一方向D1彼此间隔开且以阶梯形状堆叠在第一模制件1100中的栅电极125(在下文中，被称为第一栅电极)，第二栅电极结构可以包括沿第一方向D1在第一栅电极结构上方彼此间隔开且以阶梯形状堆叠在第二模制件1200中的栅电极125(在下文中，被称为第二栅电极)。每个沟道380可以沿第一方向D1延伸穿过第一基底100上的第一栅电极结构和第二栅电极结构，第三导电图案520和第四导电图案530(即，接触插塞)中的每个可以沿第一方向D1延伸穿过第一栅电极结构和第二栅电极结构。
在示例实施例中，在第一基底100的第二区域II上的分别位于第二栅电极的在第二方向D2上的端部处的第二台阶可以沿第一方向D1与分别位于第一栅电极的在第二方向D2的端部处的第一台阶叠置。在示例性实施例中，接触插塞可以分别延伸穿过第一台阶和第二台阶中的对应的第一台阶和第二台阶，但可以电连接到第一台阶和第二台阶中的对应的第一台阶和第二台阶中的仅一个。
在示例性实施例中，接触插塞可以包括沿第一方向D1延伸的竖直部分和沿水平方向从竖直部分突出的突出部分，突出部分可以接触第一台阶和第二台阶中的对应的第一台阶和第二台阶中的接触插塞所连接到的仅一个的上表面。在示例性实施例中，第四绝缘图案457或第五绝缘图案467可以覆盖接触插塞的竖直部分的侧壁，并且可以接触第一栅电极和第二栅电极中的每个的与接触插塞的竖直部分的侧壁面对的侧壁。
在示例实施例中，第一栅电极结构和第二栅电极结构可以形成栅电极堆叠结构，多个栅电极堆叠结构可以通过第三划分图案结构而沿第三方向D3彼此间隔开，第三划分图案结构包括第三划分层570的第三划分图案和与其相邻的第二绝缘图案437。也就是说，多个存储器块可以通过第三划分图案结构而沿第三方向D3彼此间隔开。第三划分图案结构可以沿第二方向D2延伸，其在第三方向D3上的相对的侧壁中的每个可以具有不平坦的表面。在示例实施例中，多个第三划分图案可以沿第二方向D2彼此间隔开，并且可以以之字形图案布置。第二绝缘图案437可以覆盖第三划分图案的侧壁，并且可以沿第二方向D2延伸。
在示例实施例中，第三划分图案结构也可以在第一基底100上在每个栅电极堆叠结构的在第三方向D3上的中心部分处形成，其在下文中可以被称为第五划分图案结构。第五划分图案结构可以沿第二方向D2延伸，但可以不延伸到每个栅电极堆叠结构的在第二方向D2上的端部。因此，每个栅电极堆叠结构可以通过第五划分图案结构沿第三方向D3被部分地划分。每个栅电极堆叠结构可以包括分别位于第五划分图案结构的在第三方向D3上的相对侧处的第一部分和第二部分。
在示例实施例中，接触插塞可以包括分别延伸穿过每个栅电极堆叠结构的第一部分和第二部分的第一接触插塞和第二接触插塞。第一接触插塞可以电连接到每个栅电极堆叠结构的第一部分中的第一栅电极结构的一个第一台阶，第二接触插塞可以电连接到每个栅电极堆叠结构的第二部分中的第二栅电极结构的一个第二台阶。
在示例实施例中，多个第一接触插塞可以沿第二方向D2设置，多个第二接触插塞可以沿第二方向D2设置。每个第一接触插塞可以电连接到每个栅电极堆叠结构的第一部分中的对应的第一台阶和第二台阶之中的第一台阶，每个第二接触插塞可以电连接到每个栅电极堆叠结构的第二部分中的对应的第一台阶和第二台阶之中的第二台阶。
在示例实施例中，第二导电图案510(即，贯穿过孔(在下文中，被称为第一贯穿过孔))可以沿第一方向D1延伸穿过每个栅电极堆叠结构，然而，可以不延伸穿过台阶。第五导电图案540(即，贯穿过孔(在下文中，被称为第二贯穿过孔))可以沿第一方向D1延伸，然而，可以不延伸穿过每个栅电极堆叠结构。
在示例性实施例中，第一贯穿过孔和第二贯穿过孔的上表面可以与接触插塞的上表面基本共面，第一贯穿过孔和第二贯穿过孔可以包括与接触插塞的材料基本相同的材料。在示例实施例中，每个第三划分图案的上表面可以比第一贯穿过孔和第二贯穿过孔以及接触插塞的上表面高，沟道的上表面可以比第一贯穿过孔和第二贯穿过孔以及接触插塞的上表面低。
包括在第一栅电极结构和第二栅电极结构中的每个中的栅电极125可以根据其位置而用作地选择线(GSL)、字线和串选择线(SSL)。在示例实施例中，在第一栅电极结构和第二栅电极结构中的每个中，栅电极125中的位于最下面的层级处的栅电极可以用作GSL，栅电极125中的位于最上面的层级和从上方起的第二层级处的栅电极可以分别用作SSL，栅电极125中的位于其他层级处的栅电极可以分别用作字线。然而，实施例不限于此，并且分别用作GSL、SSL和字线的栅电极125的层级可以被改变。
在下文中，将描述在将要与具有以上结构的第一基底100结合的第二基底800上形成下电路图案的方法。
参照图40，可以在包括由隔离图案810限定的有源区域805的第二基底800上形成下电路图案。下电路图案可以包括例如晶体管、下接触插塞、下布线、下过孔等。
图40示出了两个晶体管，两个晶体管中的每个可以包括在第二基底800上的下栅极结构850和在有源区域805的上部处的杂质区域802。然而，实施例不限于此，例如，可以形成多于两个晶体管。下栅极结构850可以包括顺序地堆叠在第二基底800上的下栅极绝缘图案820、下栅电极830和下栅极掩模840。
可以在第二基底800上形成第一下绝缘层间层860以覆盖晶体管，并且可以穿过第一下绝缘层间层860形成下接触插塞870以接触杂质区域802。可以在第一下绝缘层间层860上形成第一下布线880以接触下接触插塞870的上表面，并且可以在第一下布线880上顺序地堆叠第一下过孔890、第二下布线900、第二下过孔910和第三下布线922。第四下布线924、第五下布线926和第六下布线928可以与第三下布线922形成在同一层级处，并且可电连接到下电路图案的其他结构。第一下布线880、第二下布线900、第三下布线922、第四下布线924、第五下布线926和第六下布线928以及第一下过孔890和第二下过孔910可以被第一下绝缘层间层860上的第二下绝缘层间层930覆盖或部分地覆盖。
下接触插塞870、第一下过孔890和第二下过孔910以及第一下布线880、第二下布线900、第三下布线922、第四下布线924、第五下布线926和第六下布线928可以包括金属(例如，钨、钛、钽等)，并且还可以包括覆盖其下表面和侧壁的金属氮化物。
参照图41至图43，可以在第一基底100上的第九绝缘层间层710上形成第一粘合层770，并且可以在第一粘合层770的上部处形成第一金属图案780。可以在第二基底800上的第二下绝缘层间层930上形成第二粘合层940，并且可以在第二粘合层940的上部处形成第二金属图案950。第一粘合层770和第二粘合层940可以包括氧化物(例如，氧化硅)，第一金属图案780和第二金属图案950可以包括金属(例如，铜、铝等)。
可以将第一基底100翻转，并且可以将第一粘合层770与第二基底800上的第二粘合层940结合，第一金属图案780和第二金属图案950可以彼此接触。因此，第一基底100上的结构可以被上下翻转，并且在下文中将根据颠倒的上下方向进行描述。此外，第二基底800的沿第一方向D1与第一基底100的第一区域I、第二区域II和第三区域III叠置的部分将分别被称为第二基底800的第一区域I、第二区域II和第三区域III。
参照图44，可以通过例如研磨工艺来去除第一基底100的上部，并且可以通过例如干法蚀刻工艺来去除第一基底100的一部分直到暴露电荷存储结构370的上部。
参照图45，可以通过例如湿法蚀刻工艺或干法蚀刻工艺来去除电荷存储结构370的暴露的上部，以暴露沟道380的上表面。
在附图中，包括在电荷存储结构370中的隧道绝缘图案360、电荷存储图案350、第一阻挡图案340和第二阻挡图案330以及防氧化图案320的最上面的表面彼此基本共面。然而，实施例不限于此，例如，隧道绝缘图案360、电荷存储图案350、第一阻挡图案340和第二阻挡图案330以及防氧化图案320可以包括彼此不同的材料，因此，它们的上表面可以根据在湿法蚀刻工艺或干法蚀刻工艺中使用的蚀刻溶液或蚀刻气体的蚀刻选择性而彼此不共面。
参照图46，可以在第一基底100和电荷存储结构370上形成沟道连接层105，以覆盖沟道380的暴露的上表面。在示例实施例中，沟道连接层105可以包括掺杂有p型杂质的多晶硅，因此，沟道380可以通过沟道连接层105彼此电连接。沟道连接层105包括p型杂质，并且因此可以在使用栅极感应漏极泄漏(gate induced drain leakage，GIDL)现象执行体擦除(body erase)时提供空穴，从而不需要用于执行体擦除的附加栅电极。可以通过以上工艺来制造垂直存储器装置。
如上所述，可以通过同一蚀刻工艺和沉积工艺来形成第一导电图案500、第二导电图案510、第三导电图案520、第四导电图案530和第五导电图案540，从而可以减少用于形成第一导电图案500、第二导电图案510、第三导电图案520、第四导电图案530和第五导电图案540的成本和时间。具体地，用作接触插塞的第三导电图案520和第四导电图案530中的每个可以延伸穿过第一栅电极结构和第二栅电极结构，然而，可以通过导电垫522、524、532和534中的一个在给定的层级处电连接到仅一个栅电极125。
形成有第一栅电极结构和第二栅电极结构的第一模制件1100和第二模制件1200的台阶可以沿第一方向D1彼此叠置。因此，当与包括沿第一方向D1彼此不叠置的台阶的垂直存储器装置相比时，可以减小垂直存储器装置的水平面积。
用于划分存储器块的第三划分图案结构可以通过这样的方法来形成：与分别用于沟道380以及第二导电图案510、第三导电图案520、第四导电图案530和第五导电图案540的第十三孔310以及第十五孔440、第十六孔450、第十七孔460和第十八孔470一起形成第十四孔430，与用于分别使第二导电图案510、第三导电图案520和第四导电图案530与栅电极125电绝缘的第三绝缘图案447、第四绝缘图案457和第五绝缘图案467一起形成第二绝缘图案437，在第十四孔430中形成第一导电图案500并从第十四孔430去除第一导电图案500，并且在第十四孔430中形成第三划分层570。因此，可以减少用于形成第三划分图案结构的工艺的数量。
垂直存储器装置可以具有下面的结构特性。垂直存储器装置可以包括：下电路元件850、870、880、890、900、910、922、924、926和928，位于第二基底800上，第二基底800包括单元区域I、至少部分地围绕单元区域I的扩展区域II和至少部分地围绕扩展区域II的外围电路区域III；上电路元件590、600、610、620、630、650、660、670、680、690、720、730、740、750和760，位于下电路元件850、870、880、890、900、910、922、924、926和928上方；第一栅电极结构，包括栅电极125中的在第二基底800的单元区域I和扩展区域II上在上电路图案上方沿第一方向D1彼此间隔开的栅电极(在下文中，分别被称为第一栅电极)，并且在第二基底800的扩展区域II上具有颠倒的阶梯形状；第二栅电极结构，包括栅电极125中的在第一栅电极结构上方沿第一方向D1彼此间隔开的栅电极(在下文中，分别被称为第二栅电极)，并且在第二基底800的扩展区域II上具有颠倒的阶梯形状；沟道380，每个沟道380在第二基底800的单元区域I上沿第一方向D1延伸穿过第一栅电极结构和第二栅电极结构两者；接触插塞520和530，接触插塞520和530中的每个在第二基底800的扩展区域II上沿第一方向D1延伸穿过第一栅电极结构和第二栅电极结构；第二导电图案510(即，第一贯穿过孔510)，在第二基底800的单元区域I上沿第一方向D1延伸穿过第一栅电极结构和第二栅电极结构；以及第二贯穿过孔540(即，第五导电图案540)，在第二基底800的外围电路区域III上沿第一方向D1延伸。
在示例实施例中，第二栅电极的在相应的端部处的第二台阶可以在第二基底800的扩展区域II上沿第一方向D1与第一栅电极的在相应的端部处的第一台阶叠置，并且接触插塞520和530中的每个可以延伸穿过第一台阶和第二台阶，但可以电连接到仅一个第一台阶或仅一个第二台阶。
在示例性实施例中，接触插塞520和530中的每个可以包括沿第一方向D1延伸的竖直部分和沿水平方向从竖直部分突出的突出部分，突出部分可以接触仅一个第一台阶或仅一个第二台阶的下表面，所述仅一个第一台阶或所述仅一个第二台阶可以电连接到接触插塞520和530中的对应的接触插塞。
图47和图48是示出根据示例实施例的垂直存储器装置的剖视图，具体地，图47和图48分别是对应的平面图的沿着线A-A'和线B-B'截取的剖视图。除了第三导电图案和第四导电图案之外，该垂直存储器装置可以与图41和图42的垂直存储器装置基本相同或相似，并且在此省略对其的详细描述。
参照图47和图48，延伸穿过第一模制件1100的栅电极125以经由第一导电垫522和第二导电垫532电连接到第一模制件1100的栅电极125的第三导电图案520和第四导电图案530可以不延伸穿过第二模制件1200的栅电极125。在这种情况下，第三导电图案520和第四导电图案530可以通过第一基底100上的上布线以及延伸穿过第一基底100及第八绝缘图案459和第九绝缘图案469的上过孔接收电信号。
此外，延伸穿过第二模制件1200的栅电极125以经由第三导电垫524和第四导电垫534电连接到第二模制件1200的栅电极125的第三导电图案520和第四导电图案530可以不完全地延伸穿过栅电极125，而是部分地延伸穿过栅电极125。第三导电图案520和第四导电图案530可以不电连接到第一模制件1100的栅电极125，因此可以不必延伸穿过第一模制件1100的栅电极125。
图49至图57是示出根据示例实施例的垂直存储器装置的剖视图，具体地，图49至图57分别是对应的平面图的沿着线C-C'截取的剖视图。除了第三划分图案结构之外，这些垂直存储器装置可以与图43的垂直存储器装置基本相同或相似，因此，在此省略重复描述。
参照图49，与图43的不同，可以在第十九孔560中形成第六划分图案571的竖直部分，而不是可作为第三划分层570的竖直部分的第三划分图案，并且可以在第十九孔560中以及栅电极125之间形成第六划分图案571的可从第六划分图案571的竖直部分沿水平方向延伸的水平部分，而不是第二绝缘图案437。第六划分图案571的竖直部分和水平部分中的每个可以包括空气或处于真空状态，因此，第六划分图案571可以是气隙。第六划分图案571的下表面可以向下凸出。
可以通过与参照图25和图26示出的形成第二凹部435、第三凹部445、第四凹部455和第五凹部465的工艺分开的工艺来形成第六划分图案571。也就是说，可以去除栅电极125的在沿第二方向D2以之字形图案布置的第十九孔560之间的部分以形成第二凹部435，因此，第十九孔560可以彼此连接。
可以使用具有低的间隙填充特性的材料在第十九孔560上形成盖图案，或者可随后形成的第五绝缘层间层550可以用作盖图案，因此，可以形成包括空气或处于真空状态的第六划分图案571。
参照图50，与图49的不同，第十九孔560和第二凹部435可以填充有绝缘材料(例如，氧化物)，以形成第七划分图案572而不是第六划分图案571。第七划分图案572可以具有与第六划分图案571的下表面不同的平坦的下表面。
参照图51和图52，与图50的相同，第十九孔560和第二凹部435可以填充有绝缘材料(例如，氧化物)，然而，与图50的不同，每个第十九孔560可以不完全填充有绝缘材料。因此，第八划分图案573可以形成在每个第十九孔560的侧壁之上和上表面之下，包括空气或处于真空状态的第九划分图案574可以形成在第十九孔560中的每个的中部中。
参照图53，与图43的不同，可以在第十九孔560中形成第十划分图案575，而不是可作为第三划分层570的竖直部分的第三划分图案。
第十划分图案575可以包括空气或处于真空状态，因此，第十划分图案575可以是气隙。第十划分图案575的下表面可以向下凸出。
第十划分图案575可以通过在经由参照图27至图29示出的工艺形成第二绝缘图案437、第三绝缘图案447、第四绝缘图案457和第五绝缘图案467之后使用具有低的间隙填充特性的材料在第十九孔560上形成盖图案来形成，或者可随后形成的第五绝缘层间层550可以用作盖图案。
参照图54，与图53的不同，可以在第十九孔560中形成包括绝缘材料(例如，氧化物)的第十一划分图案576，而不是第十划分图案575。第十一划分图案576可以具有平坦的下表面。
参照图55，与图54的相似，第十九孔560可以填充有绝缘材料(例如，氧化物)，然而，与图54的不同，第十九孔560可以不完全填充有绝缘材料。因此，第十二划分图案577可以形成在第十九孔560的侧壁之上和上表面之下，包括空气或处于真空状态的第十三划分图案578可以形成在第十九孔560的中部中。
参照图56，与图54的相似，第十九孔560可以填充有绝缘材料(例如，氧化物)，然而，与图54的不同，第十九孔560可以不完全填充有绝缘材料，导电材料(例如，金属)可以填充在绝缘材料的内部空间中。因此，第十二划分图案577可以形成在第十九孔560的侧壁之上和上表面之下，包括导电材料的第十四划分图案579可以形成在第十九孔560的中部中。
参照图57，与图56的相似，第十九孔560可以填充有第十二划分图案577和第十四划分图案579。然而，第十二划分图案577可以不形成在第十九孔560的与第六绝缘图案439相邻的上部中，第十四划分图案579可以形成在第十九孔560的与第六绝缘图案439相邻的上部中。
此外，在一些实施例中，第十四划分图案579可以延伸穿过第六绝缘图案439，以接触第一基底100。
到目前为止，通过去除栅电极125的在第十九孔560之间的部分，或者通过去除栅电极125的与第十九孔560相邻的部分并执行氧化工艺，已经形成了用于将存储器块彼此划分的第三划分图案结构，然而，实施例不限于此。
也就是说，可以不完全去除栅电极125的在第十九孔560之间的部分，而是可以对其部分执行氧化工艺，以形成沿第二方向D2延伸的第三划分图案结构。
如以上说明的，沿第二方向D2延伸以沿第三方向D3划分栅电极结构的第三划分图案结构可以包括竖直部分和水平部分，竖直部分沿第一方向D1延伸并以之字形图案沿第二方向D2彼此间隔开，水平部分从每个竖直部分的侧壁沿水平方向延伸，并且第三划分图案结构的竖直部分可以通过水平部分彼此连接。
第三划分图案结构的竖直部分可以包括氧化硅和/或金属，第三划分图案结构的水平部分可以包括氧化硅。可选地，第三划分图案结构的竖直部分可以包括氧化硅和/或空气，第三划分图案结构的水平部分可以包括氧化硅和/或空气。
图58至图64B是示出根据示例实施例的制造半导体装置的方法的剖视图，其分别是沿着对应的平面图的线A-A'截取的剖视图。该方法可以包括与参照图1至图46示出的工艺基本相同或相似的工艺，因此，在此省略其重复描述。
参照图58，可以执行与参照图40示出的工艺基本相同或相似的工艺，以在第二基底800上形成下电路图案，并且可以在第二下绝缘层间层930以及第一下布线880、第二下布线900、第三下布线922、第四下布线924、第五下布线926和第六下布线928上顺序地堆叠第三下绝缘层间层960和第四下绝缘层间层980。
可以穿过第三下绝缘层间层960形成第二蚀刻停止图案970，以接触第一下布线880、第二下布线900、第三下布线922、第四下布线924、第五下布线926和第六下布线928中的每个的上表面。第二蚀刻停止图案970可以包括相对于包括氧化硅的第四下绝缘层间层980具有蚀刻选择性的材料，其可以是掺杂有n型或p型杂质的多晶硅。
可以执行与参照图1至图5示出的工艺基本相同或相似的工艺，以在第四下绝缘层间层980上形成第一基底100，并且可以在第一基底100上形成第一模制件1100。
然而，可以将第十一绝缘图案103形成为穿过第一基底100以沿第一方向D1与第二蚀刻停止图案970叠置，第十一绝缘图案103可以包括氧化物(例如，氧化硅)。
在参照图1至图46示出的方法中，可以使用顺序地堆叠在第一基底100上的第一模制件1100和第二模制件1200来形成栅电极，然而，在下文中，为了便于解释，将说明使用一个模制件(例如，第一模制件1100)形成栅电极的方法。然而，实施例不限于此，例如，可以使用利用第一模制件1100和第二模制件1200形成栅电极的方法。
可以仅使用第一模制件1100来形成栅电极，因此，可以跳过与参照图3至图5示出的工艺基本相同或相似的工艺(即，用于在第一模制件1100中部分地蚀刻每个台阶的牺牲垫层150以在存储器块的第一部分中形成第一牺牲垫152的工艺)。
参照图59，可以执行与参照图13示出的工艺基本相同或相似的工艺，以形成第二划分图案410。可以形成延伸穿过第一模制件1100以暴露第一基底100的上表面的沟道孔，可以在沟道孔的下部中形成半导体图案990，并且可以在沟道孔中形成电荷存储结构370、沟道380、填充图案390和盖图案400。
然而，电荷存储结构370可以具有其中心底部开口的杯状形状，因此，沟道380的底表面可以延伸穿过电荷存储结构370以接触半导体图案990的上表面。
半导体图案990可以通过使用第一基底100的上表面作为种子(seed)的选择性外延生长(SEG)工艺来形成，并且可以包括单晶硅或多晶硅。
可以在第二绝缘层130、第一绝缘层间层160、盖图案400和电荷存储结构370上形成第三绝缘层间层300。
可以将第十开口形成为在第一基底100的第一区域I和第二区域II上沿第二方向D2延伸，并且可以在第十开口中形成第四划分图案以沿第三方向D3将存储器块彼此分离。可以在这样的位置处形成第四划分图案：通过与参照图38和图39示出的工艺基本相同或相似的工艺而形成有第三划分层570的第三划分图案，并且形成有与第三划分层570的第三划分图案相邻的第二绝缘图案。
参照图60，可以执行与参照图22至图24示出的工艺基本相同或相似的工艺，因此，可以穿过第三绝缘层间层300和第四绝缘层间层420、第二绝缘层130、第一模制件1100、第一基底100中的第十一绝缘图案103以及第四下绝缘层间层980形成第十五孔440、第十六孔450、第十七孔460和第十八孔470，以分别暴露对应的第二蚀刻停止图案970的上表面。然而，先前已经形成了与第十三孔310和沟道380对应的沟道孔，并且先前也已经形成了与第十四孔430和第四划分图案对应的第十开口。
参照图61，可以执行与参照图25至图29示出的工艺基本相同或相似的工艺，因此，可以分别在第十五孔440、第十六孔450和第十七孔460的侧壁上形成第三绝缘图案447、第四绝缘图案457和第五绝缘图案467，并且可以在第二蚀刻停止图案970的在第十五孔440、第十六孔450、第十七孔460和第十八孔470之下的上表面上形成第七绝缘图案449、第八绝缘图案459、第九绝缘图案469和第十绝缘图案479。
参照图62，可以执行与参照图30和图31示出的工艺基本相同或相似的工艺，因此，可以去除被第十六孔450和第十七孔460暴露的牺牲垫层150，以形成第八凹部490。
参照图63A，可以通过蚀刻工艺部分地去除第二蚀刻停止图案970的上表面上的第七绝缘图案449、第八绝缘图案459、第九绝缘图案469和第十绝缘图案479，以暴露第二蚀刻停止图案970的上表面。
在示例性实施例中，可以去除第七绝缘图案449、第八绝缘图案459、第九绝缘图案469和第十绝缘图案479的中心部分，使得第七绝缘图案449、第八绝缘图案459、第九绝缘图案469和第十绝缘图案479可以分别保留在第十五孔440、第十六孔450、第十七孔460和第十八孔470的下侧壁上。
在蚀刻工艺期间，也可以去除被通过参照图62示出的工艺而形成的第八凹部490暴露的第四绝缘图案457和第五绝缘图案467，因此，在一些实施例中，可以改变以上工艺的顺序。
参照图63B，也可以去除第二蚀刻停止图案970的通过蚀刻工艺而暴露的部分，从而可以暴露第三下布线922、第四下布线924、第五下布线926和第六下布线928的上表面。
参照图64A和图64B，可以执行与参照图32A至图35示出的工艺基本相同或相似的工艺，从而可以形成分别填充第十五孔440、第十六孔450、第十七孔460和第十八孔470的第二导电图案510、第三导电图案520、第四导电图案530和第五导电图案540，并且导电垫252可以填充第八凹部490。
可以执行与参照图39示出的工艺基本相同或相似的工艺，以完成垂直存储器装置的制造。
通过以上工艺制造的垂直存储器装置可以包括在第二基底800上的下电路图案和在下电路图案上的第二蚀刻停止图案970，第二导电图案510、第三导电图案520和第四导电图案530可以延伸穿过第一基底100以接触第二蚀刻停止图案970中的对应的第二蚀刻停止图案，第五导电图案540可以接触第二蚀刻停止图案970中的对应的第二蚀刻停止图案。第二蚀刻停止图案970可以包括导电材料(例如，掺杂的多晶硅)，因此，第二导电图案510、第三导电图案520和第四导电图案530可以经由第二蚀刻停止图案970与第三下布线922、第四下布线924、第五下布线926和第六下布线928电连接。
图65至图67是示出根据示例实施例的制造半导体装置的方法的剖视图，其分别是沿着对应的平面图的线A-A'截取的剖视图。该方法可以包括与参照图58至图64B示出的工艺基本相同或相似的工艺，因此，在此省略其重复描述。
参照图65，可以执行与参照图58示出的工艺基本相同或相似的工艺。
然而，可以形成第三蚀刻停止层975而不是第三下绝缘层间层960和第二蚀刻停止图案970，第三蚀刻停止层975可以包括金属氧化物(例如，氧化铝)。
参照图66，可以执行与参照图59至图63B示出的工艺基本相同或相似的工艺。
然而，可以通过使用例如磷酸的蚀刻工艺来同时执行与参照图62和图63B示出的工艺基本相同或相似的工艺，因此，可以同时去除被第十六孔450和第十七孔460暴露并包括氮化物的牺牲垫层150以及分别被第十五孔440、第十六孔450、第十七孔460和第十八孔470暴露并包括氧化硅的第七绝缘图案449、第八绝缘图案459、第九绝缘图案469和第十绝缘图案479。此外，可以在蚀刻工艺期间部分地去除包括金属氧化物的第三蚀刻停止层975，从而可以暴露第三下布线922、第四下布线924、第五下布线926和第六下布线928的上表面。
参照图67，可以执行与参照图64A和图64B示出的工艺基本相同或相似的工艺，以完成垂直存储器装置的制造。
在示例实施例中，第二导电图案510、第三导电图案520和第四导电图案530中的每个的延伸穿过包括金属氧化物的第三蚀刻停止层975的部分可以具有从第三蚀刻停止层975的顶部朝向第三蚀刻停止层975的底部逐渐减小的宽度。
图68A和图68B是示出根据示例实施例的半导体装置的剖视图，其分别是沿着对应的平面图的线A-A'截取的剖视图。
垂直存储器装置可以通过这样的方法来制造：在图58中示出的结构(即，在第二基底800上的下电路图案、第三下绝缘层间层960和第四下绝缘层间层980以及第二蚀刻停止图案970)上堆叠其中具有第十一绝缘图案103的第一基底100，并且执行与参照图1至图39示出的工艺基本相同或相似的工艺。
通过总结和回顾，在VNAND闪存装置中，可以通过在基底的单元区域上形成延伸穿过栅电极的贯穿过孔并在基底的外围电路区域上形成贯穿过孔来将接触插塞形成为在基底的扩展区域上接触一些垂直地堆叠的栅电极，例如，可以通过分开的工艺来形成接触插塞和贯穿过孔。然而，这样的方法会使处理时间和成本增加。此外，接触插塞和贯穿过孔可能分别需要在存储器块中分离，这也会使处理时间和成本增加。
相反，示例实施例提供了具有改善的特性的垂直存储器装置。也就是说，在根据示例实施例的制造垂直存储器装置的方法中，可以通过同一蚀刻工艺和沉积工艺来形成接触插塞和贯穿过孔，以减少用于形成接触插塞和贯穿过孔的成本和时间。接触插塞可以延伸穿过包括栅电极的栅电极结构，同时通过形成导电垫而电连接到栅电极之中的位于特定层级处的仅一个栅电极。此外，栅电极结构可以使用顺序地堆叠的第一模制件和第二模制件来形成，第一模制件和第二模制件的台阶可以在竖直方向上彼此叠置，以减小垂直存储器装置(VNAND闪存装置)的水平面积。
在此已经公开了示例实施例，并且尽管采用了特定术语，但它们仅以一般的和描述性的含义来使用并将仅以一般性的和描述性的含义来解释，而不是出于限制的目的。在一些情况下，如自提交本申请时起将对本领域普通技术人员是清楚的，除非另外特别地指出，否则结合具体实施例描述的特征、特性和/或元件可以单独地使用或与结合其他实施例描述的特征、特性和/或元件组合起来使用。因此，本领域技术人员将理解的是，在不脱离如在权利要求中阐述的本发明的精神和范围的情况下，可以做出形式和细节上的各种改变。

Claims (20)

1.一种垂直存储器装置，所述垂直存储器装置包括：
第一栅电极结构，位于第一基底上，第一栅电极结构包括沿与第一基底的上表面基本垂直的第一方向彼此间隔开且以阶梯形状顺序地堆叠的第一栅电极；
第二栅电极结构，位于第一栅电极结构上，第二栅电极结构包括沿第一方向彼此间隔开且以阶梯形状顺序地堆叠的第二栅电极；
沟道，在第一基底上沿第一方向延伸穿过第一栅电极结构和第二栅电极结构；以及
接触插塞，沿第一方向延伸穿过第一栅电极结构和第二栅电极结构，
其中，位于第二栅电极的相应的端部处的第二台阶沿第一方向与位于第一栅电极的相应的端部处的第一台阶叠置，并且
其中，接触插塞延伸穿过至少一个第一台阶并穿过至少一个第二台阶，接触插塞仅电连接到第一台阶和第二台阶之中的所述至少一个第一台阶或仅电连接到第一台阶和第二台阶之中的所述至少一个第二台阶。
2.根据权利要求1所述的垂直存储器装置，其中，接触插塞包括：
竖直部分，沿第一方向延伸；以及
突出部分，沿与第一基底的上表面基本平行的水平方向从竖直部分突出，突出部分接触所述至少一个第一台阶或所述至少一个第二台阶。
3.根据权利要求2所述的垂直存储器装置，所述垂直存储器装置还包括覆盖接触插塞的突出部分的侧壁的绝缘图案，绝缘图案包括氮化物并且接触所述至少一个第一台阶或所述至少一个第二台阶。
4.根据权利要求2所述的垂直存储器装置，所述垂直存储器装置还包括部分地覆盖接触插塞的竖直部分的侧壁的绝缘图案，绝缘图案包括氧化物并且接触第一栅电极和第二栅电极中的每个的与接触插塞的竖直部分面对的侧壁。
5.根据权利要求1所述的垂直存储器装置，所述垂直存储器装置还包括：
栅电极堆叠结构，每个栅电极堆叠结构包括所述第一栅电极结构和所述第二栅电极结构；以及
第一划分图案结构，位于第一基底上，第一划分图案结构沿与第一基底的上表面基本平行的第二方向延伸并沿第三方向将栅电极堆叠结构彼此分离，第三方向与第一基底的上表面基本平行并与第二方向交叉，
其中，第一栅电极和第二栅电极中的每个沿第二方向延伸，第一台阶位于第一栅电极的在第二方向上的端部中的相应的端部处，第二台阶位于第二栅电极的在第二方向上的端部中的相应的端部处，并且
其中，第一划分图案结构的在第三方向上的相对的侧壁中的每个具有在其上的凹入部分和凸出部分。
6.根据权利要求5所述的垂直存储器装置，其中，第一划分图案结构包括：
划分图案，沿第二方向彼此间隔开，划分图案以之字形图案布置；以及
绝缘图案，位于每个划分图案的侧壁上。
7.根据权利要求5所述的垂直存储器装置，所述垂直存储器装置还包括在第一基底上在每个栅电极堆叠结构的在第三方向上的中心部分处沿第二方向延伸的第二划分图案结构，第二划分图案结构沿第三方向部分地划分每个栅电极堆叠结构，
其中，每个栅电极堆叠结构包括第一部分和第二部分，第一部分和第二部分分别位于第二划分图案结构的在第三方向上的相对侧处。
8.根据权利要求7所述的垂直存储器装置，其中：
接触插塞包括第一接触插塞和第二接触插塞，所述第一接触插塞延伸穿过相应的栅电极堆叠结构的第一部分，所述第二接触插塞延伸穿过相应的栅电极堆叠结构的第二部分，并且
所述第一接触插塞在相应的栅电极堆叠结构的第一部分处电连接到一个第一台阶，并且所述第二接触插塞在相应的栅电极堆叠结构的第二部分处电连接到一个第二台阶。
9.根据权利要求8所述的垂直存储器装置，其中：
所述第一接触插塞是沿第二方向设置的多个第一接触插塞中的一个，并且所述第二接触插塞是沿第二方向设置的多个第二接触插塞中的一个，并且
所述多个第一接触插塞中的每个在每个栅电极堆叠结构的第一部分处电连接到相应的第一台阶，并且所述多个第二接触插塞中的每个在每个栅电极堆叠结构的第二部分处电连接到相应的第二台阶。
10.根据权利要求1所述的垂直存储器装置，所述垂直存储器装置还包括：
第二基底，位于第一基底下方；
下电路图案，位于第二基底上；以及
蚀刻停止图案，位于下电路图案上，蚀刻停止图案包括掺杂有杂质的多晶硅，
其中，接触插塞延伸穿过第一基底以接触蚀刻停止图案，使得接触插塞经由蚀刻停止图案电连接到下电路图案。
11.根据权利要求1所述的垂直存储器装置，所述垂直存储器装置还包括：
第二基底，位于第一基底下方；
下电路图案，位于第二基底上；以及
蚀刻停止图案，位于下电路图案上，蚀刻停止图案包括掺杂有杂质的多晶硅，
其中，接触插塞延伸穿过第一基底和蚀刻停止图案以电连接到下电路图案。
12.根据权利要求11所述的垂直存储器装置，其中，蚀刻停止图案包括金属氧化物，并且接触插塞的延伸穿过蚀刻停止图案的部分具有从蚀刻停止图案的顶部朝向蚀刻停止图案的底部逐渐减小的宽度。
13.根据权利要求1所述的垂直存储器装置，所述垂直存储器装置还包括沿第一方向延伸穿过第一栅电极结构和第二栅电极结构的贯穿过孔，贯穿过孔不延伸穿过第一台阶和第二台阶，
其中，贯穿过孔的上表面与接触插塞的上表面基本共面，并且贯穿过孔包括与接触插塞的材料基本相同的材料。
14.一种垂直存储器装置，所述垂直存储器装置包括：
栅电极结构，位于基底上，每个栅电极结构包括沿与基底的上表面基本垂直的第一方向彼此间隔开且以阶梯形状顺序地堆叠的栅电极，每个栅电极沿与基底的上表面基本平行的第二方向延伸，并且栅电极结构沿与基底的上表面基本平行且与第二方向交叉的第三方向彼此间隔开；
沟道，在基底上沿第一方向延伸穿过每个栅电极结构；以及
划分图案结构，位于基底上，划分图案结构包括：
竖直部分，沿第二方向彼此间隔开并以之字形图案布置，每个竖直部分沿第一方向延伸；以及
水平部分，沿与基底的上表面基本平行的水平方向从每个竖直部分的侧壁延伸，
其中，划分图案结构的竖直部分经由水平部分彼此连接，使得划分图案结构沿第二方向延伸以沿第三方向划分栅电极结构。
15.根据权利要求14所述的垂直存储器装置，其中：
每个栅电极结构包括分别位于栅电极的在第二方向上的端部处的台阶，
所述垂直存储器装置还包括：
接触插塞，每个接触插塞沿第一方向延伸穿过每个栅电极结构的所述台阶中的多个台阶，每个接触插塞接触所述台阶中的所述多个台阶中的仅一个台阶；以及
贯穿过孔，沿第一方向延伸穿过每个栅电极结构，贯穿过孔不延伸穿过所述台阶中的任何一个台阶，
其中，贯穿过孔的上表面与接触插塞的上表面基本共面，并且贯穿过孔包括与接触插塞的材料基本相同的材料。
16.根据权利要求15所述的垂直存储器装置，其中，划分图案结构的上表面比贯穿过孔的上表面和接触插塞的上表面高，并且沟道的上表面比贯穿过孔的上表面和接触插塞的上表面低。
17.根据权利要求15所述的垂直存储器装置，其中，划分图案结构的竖直部分包括氧化硅和/或金属，并且划分图案结构的水平部分包括氧化硅。
18.根据权利要求15所述的垂直存储器装置，其中，划分图案结构的竖直部分包括氧化硅和/或空气，并且划分图案结构的水平部分包括氧化硅或空气。
19.一种垂直存储器装置，所述垂直存储器装置包括：
第一栅电极结构，位于基底上，第一栅电极结构包括沿与基底的上表面基本垂直的第一方向彼此间隔开且以阶梯形状顺序地堆叠的第一栅电极，并且每个第一栅电极沿与基底的上表面基本平行的第二方向延伸；
第二栅电极结构，位于第一栅电极结构上，第二栅电极结构包括沿第一方向彼此间隔开且以阶梯形状顺序地堆叠的第二栅电极，并且每个第二栅电极沿第二方向延伸；
沟道，在基底上沿第一方向延伸穿过第一栅电极结构和第二栅电极结构；
第一接触插塞，每个第一接触插塞沿第一方向至少延伸穿过第一栅电极结构和第二栅电极结构之中的第一栅电极结构；以及
第二接触插塞，每个第二接触插塞沿第一方向至少延伸穿过第一栅电极结构和第二栅电极结构之中的第二栅电极结构，
其中，分别位于第二栅电极的在第二方向上的端部处的第二台阶沿第一方向与分别位于第一栅电极的在第二方向上的端部处的第一台阶叠置，
其中，每个第一接触插塞包括：
第一竖直部分，沿第一方向至少延伸穿过第一栅电极结构；以及
第一突出部分，沿与基底的上表面基本平行的水平方向从第一竖直部分突出，
其中，每个第一接触插塞的第一突出部分接触第一栅电极中的对应的第一栅电极的上表面，以电连接到第一栅电极中的对应的第一栅电极，其中，每个第二接触插塞包括：
第二竖直部分，沿第一方向至少延伸穿过第二栅电极结构；以及
第二突出部分，沿水平方向从第二竖直部分突出，并且
其中，每个第二接触插塞的第二突出部分接触第二栅电极中的对应的第二栅电极，以电连接到第二栅电极中的对应的第二栅电极。
20.根据权利要求19所述的垂直存储器装置，其中：
第一栅电极结构和第二栅电极结构中的每个包括沿第三方向设置的第一部分和第二部分，第三方向与基底的上表面基本平行并与第二方向交叉，并且
每个第一接触插塞至少延伸穿过第一栅电极结构的第一部分和第二栅电极结构的第一部分之中的第一栅电极结构的第一部分，并且每个第二接触插塞至少延伸穿过第一栅电极结构的第二部分和第二栅电极结构的第二部分之中的第二栅电极结构的第二部分。
CN202110356466.5A 2020-06-03 2021-04-01 垂直存储器装置 Pending CN113764425A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0067209 2020-06-03
KR1020200067209A KR20210150175A (ko) 2020-06-03 2020-06-03 수직형 메모리 장치

Publications (1)

Publication Number Publication Date
CN113764425A true CN113764425A (zh) 2021-12-07

Family

ID=78786862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110356466.5A Pending CN113764425A (zh) 2020-06-03 2021-04-01 垂直存储器装置

Country Status (3)

Country Link
US (1) US11895838B2 (zh)
KR (1) KR20210150175A (zh)
CN (1) CN113764425A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210121335A (ko) 2020-03-26 2021-10-08 삼성전자주식회사 반도체 소자
KR20220059600A (ko) * 2020-11-03 2022-05-10 삼성전자주식회사 반도체 장치, 그 제조 방법, 및 이를 포함하는 대용량 데이터 저장 시스템
US20230073372A1 (en) * 2021-09-03 2023-03-09 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices, electronic systems, and methods

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8765598B2 (en) 2011-06-02 2014-07-01 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
KR102424720B1 (ko) 2015-10-22 2022-07-25 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
US9673213B1 (en) 2016-02-15 2017-06-06 Sandisk Technologies Llc Three dimensional memory device with peripheral devices under dummy dielectric layer stack and method of making thereof
US9960181B1 (en) * 2017-04-17 2018-05-01 Sandisk Technologies Llc Three-dimensional memory device having contact via structures in overlapped terrace region and method of making thereof
US10355009B1 (en) 2018-03-08 2019-07-16 Sandisk Technologies Llc Concurrent formation of memory openings and contact openings for a three-dimensional memory device
CN108417576B (zh) 2018-03-16 2019-06-21 长江存储科技有限责任公司 三维存储器件及在其沟道孔中形成外延结构的方法
KR102624625B1 (ko) * 2018-04-20 2024-01-12 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102612195B1 (ko) 2018-06-11 2023-12-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN109496361B (zh) * 2018-10-18 2020-10-30 长江存储科技有限责任公司 具有z字形狭缝结构的三维存储器件及其形成方法
WO2021051383A1 (en) 2019-09-20 2021-03-25 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having multi-deck structure and methods for forming the same

Also Published As

Publication number Publication date
US11895838B2 (en) 2024-02-06
US20210384218A1 (en) 2021-12-09
KR20210150175A (ko) 2021-12-10

Similar Documents

Publication Publication Date Title
CN107359165B (zh) 垂直存储器件
US11696442B2 (en) Vertical memory devices and methods of manufacturing the same
US10991717B2 (en) Vertical memory devices
US10943922B2 (en) Vertical memory devices
US11778826B2 (en) Vertical memory devices
CN112310101A (zh) 垂直存储器件
US11895838B2 (en) Vertical memory devices
US11877451B2 (en) Vertical memory devices
US20230282600A1 (en) Vertical memory devices
US11610908B2 (en) Vertical memory devices
US11678485B2 (en) Vertical memory devices
US20190386019A1 (en) Vertical memory devices and methods of manufacturing the same
US11244900B2 (en) Wiring structures having a metal pattern intersection portion
US11205663B2 (en) Vertical memory devices and methods of manufacturing the same
US20200119043A1 (en) Vertical memory devices
CN110581136A (zh) 垂直存储器装置
US12009300B2 (en) Wiring structures having intersecting metal patterns
US20240179914A1 (en) Semiconductor device
US11706919B2 (en) Vertical memory devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination