CN111293124A - 垂直存储器装置 - Google Patents

垂直存储器装置 Download PDF

Info

Publication number
CN111293124A
CN111293124A CN201910863590.3A CN201910863590A CN111293124A CN 111293124 A CN111293124 A CN 111293124A CN 201910863590 A CN201910863590 A CN 201910863590A CN 111293124 A CN111293124 A CN 111293124A
Authority
CN
China
Prior art keywords
channel
memory device
vertical memory
pattern
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910863590.3A
Other languages
English (en)
Inventor
白石千
鲁知艺
孙仑焕
千志成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111293124A publication Critical patent/CN111293124A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种垂直存储器装置。所述垂直存储器装置包括位于基底上的栅电极以及沟道。栅电极在基本垂直于基底的上表面的竖直方向上彼此分隔开。沟道延伸穿过栅电极，并且包括第一部分、第二部分和第三部分。第二部分形成在第一部分上并且连接到第一部分，并且具有相对于基底的上表面倾斜的侧壁，从而具有从第二部分的底部朝向顶部逐渐减小的宽度。第三部分形成在第二部分上并且连接到第二部分。

Description

垂直存储器装置
本申请要求于2018年12月10日在韩国知识产权局(KIPO)提交的第10-2018-0157921号韩国专利申请的优先权，该韩国专利申请的内容通过引用被完全包含于此。
技术领域
发明构思涉及一种垂直存储器装置。
背景技术
在VNAND闪存装置中，随着沿竖直方向堆叠的栅电极的数量增多，延伸穿过模的沟道孔不可能通过一道工艺形成，并且模和沟道孔中的每个会通过两道工艺形成。然而，当执行多道工艺时，填充下沟道孔的牺牲层不可能被完全去除使得残留物会剩余在下沟道孔中，或者牺牲层会具有大的厚度使得其上可以形成VNAND闪存装置的基底会翘曲。
发明内容
示例实施例提供了一种具有改善了的特性的垂直存储器装置。
根据示例实施例，公开涉及一种垂直存储器装置，所述垂直存储器装置包括：栅电极，堆叠在基底上，栅电极在基本垂直于基底的上表面的竖直方向上彼此分隔开；沟通，延伸穿过栅电极，沟道包括第一部分、第二部分和第三部分，第二部分位于第一部分上并且连接到第一部分，第二部分具有相对于基底的上表面倾斜的侧壁，使得第二部分具有从第二部分的底部朝向顶部逐渐减小的宽度，第三部分位于第二部分上并且连接到第二部分。
根据示例实施例，公开涉及一种垂直存储器装置，所述垂直存储器装置包括：栅电极，堆叠在基底上，栅电极在基本垂直于基底的上表面的竖直方向上彼此分隔开；以及沟道，延伸穿过栅电极，沟道包括第一部分、第二部分和第三部分，第一部分具有从第一部分的底部朝向顶部逐渐增大的宽度，第二部分位于第一部分上并且连接到第一部分，第二部分具有从第二部分的底部朝向顶部逐渐减小的宽度，第三部分位于第二部分上并且连接到第二部分，第三部分具有从第三部分的底部朝向顶部逐渐增大的宽度。
根据示例实施例，公开涉及一种垂直存储器装置，所述垂直存储器装置包括：栅电极，堆叠在基底上，栅电极在基本垂直于基底的上表面的竖直方向上彼此分隔开；以及沟道，延伸穿过栅电极，沟道包括第一部分、突起和第二部分，第一部分，具有从第一部分的底部朝向顶部逐渐增大的宽度，突起从第一部分的上表面向上突出，第二部分位于第一部分上并且连接到第一部分，第二部分具有从第二部分的底部朝向顶部逐渐增大的宽度，其中，第二部分的下部的宽度小于第一部分的上部的宽度。
附图说明
图1、图2A和图2B是示出根据示例实施例的垂直存储器装置的平面图和剖视图；
图3至图14是示出根据示例实施例的制造垂直存储器装置的方法的平面图和剖视图；
图15A至图15E和图16是示出根据示例实施例的垂直存储器装置的剖视图；
图17A和图17B是示出根据示例实施例的垂直存储器装置的剖视图；
图18至图20是示出根据示例实施例的制造垂直存储器装置的方法的剖视图；
图21是示出根据示例实施例的垂直存储器装置的剖视图；
图22至图23是示出根据示例实施例的制造垂直存储器装置的方法的剖视图；以及
图24是示出根据示例实施例的垂直存储器装置的剖视图。
具体实施方式
从下面参照附图的详细描述，根据示例实施例的垂直存储器装置及其制造方法的上述和其他方面和特征将变得容易理解。
图1、图2A和图2B是示出根据示例实施例的垂直存储器装置的平面图和剖视图。具体地，图1是平面图，图2A是沿图1的线A-A′截取的剖视图，图2B是图2A的区域X的放大剖视图。
在下文中，基本上垂直于基底的上表面的方向可以被定义为第一方向，基本上平行于基底的上表面并且彼此交叉的两个方向可以分别被定义为第二方向和第三方向。在示例实施例中，第二方向和第三方向可以基本上彼此垂直。
参照图1、图2A和图2B，垂直存储器装置可以在基底100上包括栅电极结构、绝缘图案结构、连接图案155以及延伸穿过它们的第二结构。垂直存储器装置还可以包括第一杂质区102和第二杂质区104、第二阻挡层290、第二间隔件320、共源极线(CSL)330、接触插塞350、位线370、以及第一绝缘中间层至第三绝缘中间层260、340和360。
基底100可以包括硅、锗、硅-锗或者诸如GaP、GaAs、GaSb等的III-V化合物。在一些实施例中，基底100可以是绝缘体上硅(SOI)基底或绝缘体上锗(GOI)基底。
第一杂质区102可以形成在基底100的上部处。第一杂质区102可以包括碳或者n型或p型杂质。
栅电极结构可以包括在第一方向上彼此分隔开的分别处于多个水平(或水平面)的多个栅电极。此外，栅电极结构可以在第二方向上延伸，并且多个栅电极结构可以形成在第三方向上。例如，均可以在同一水平处沿第二方向延伸的栅电极结构可以在第三方向上被沿第二方向纵向延伸的开口270划分。被描述为在具体方向上“纵向”延伸的部件、层或者部件或层的部分具有在该具体方向上的长度和与该方向垂直的宽度，其中，长度大于宽度。
在示例实施例中，在第二方向上纵向延伸的CSL 330可以形成在开口270中，并且第二间隔件320可以在第三方向上形成在CSL 330的相对的侧壁中的每个上。第二杂质区104可以与CSL 330的下表面相邻地形成在基底100的上部处。
CSL 330可以包括金属、金属氮化物和/或金属硅化物，第二间隔件320可以包括氧化物，例如氧化硅，第二杂质区104可以包括n型杂质，例如磷、砷等。
每个栅电极结构可以包括在第一方向上顺序地堆叠的至少一个第一栅电极302、多个第二栅电极304和至少一个第三栅电极306。多个第二栅电极304可以形成在至少一个第一栅电极302上方且在至少一个第三栅电极306下方。
在示例实施例中，第一栅电极302可以用作地选择线(GSL)，每个第二栅电极304可以用作字线，第三栅电极306可以用作串选择线(SSL)。
图2A示出了第一栅电极302形成在一个水平处，第二栅电极304分别形成在九个水平处，并且第三栅电极306分别形成在两个水平处，然而，发明构思可以不限于此。例如，第一栅电极302和第三栅电极306中的每个可以形成在一个或更多个水平处，并且第二栅电极304可以形成在多个水平处。具体地，第二栅电极304可以形成在远多于九个水平的多个水平处，并且第二栅电极304的与第一栅电极302和/或第三栅电极306相邻的一些可以用作虚设字线。
第一栅电极至第三栅电极302、304和306中的每个可以包括在第二方向上延伸的栅极导电图案以及覆盖栅极导电图案的上表面、下表面和侧壁的一部分的栅极屏障图案。
栅极导电图案可以包括低电阻金属，例如钨、钛、钽、铂等，栅极屏障图案可以包括金属氮化物，例如氮化钛、氮化钽等。
绝缘图案结构可以包括分别在第一方向上堆叠在多个水平处的多个绝缘图案115。绝缘图案115中的单独的绝缘图案可以形成在基底100的上部处的第一杂质区102的上表面与第一栅电极302之间，形成在第一栅电极至第三栅电极302、304和306中的沿第一方向相邻的栅电极之间，以及形成在第三栅电极306上。
在示例实施例中，在相应的多个水平处的每个绝缘图案115可以在第二方向上延伸，并且多个绝缘图案115可以在第三方向上通过开口270彼此分隔开。绝缘图案115可以包括氧化物，例如氧化硅。
在示例实施例中，连接图案155可以分别形成在处于中间水平的两个绝缘图案115之间。例如，连接图案155的下表面可以接触两个绝缘图案115中的下面一个的上表面，并且连接图案155的上表面可以接触两个绝缘图案115中的上面一个的下表面。在一些实施例中，两个绝缘图案115中的下面一个的厚度可以大于两个绝缘图案115中的上面一个的厚度。连接图案155可以包括具有低间隙填充特性或低台阶覆盖特性的材料，例如，原硅酸四乙酯(TEOS)、高密度等离子体(HDP)氧化物等。
第二结构可以包括顺序地堆叠在基底100的第一杂质区102上的第一结构和垫(pad，或称为焊盘)250，并且可以在第一方向上延伸穿过栅电极结构、连接图案155和绝缘图案结构。
第一结构可以包括从第一杂质区102的上表面沿第一方向延伸的沟道235、覆盖沟道235的外侧壁的电荷存储结构220以及填充由沟道235限定的内部空间的填充图案240。
在示例实施例中，沟道235可以具有中空圆柱形状或杯状形状，填充图案240可以填充由沟道235形成的内部空间。例如，填充图案240的下表面和侧壁可以被沟道235覆盖。
沟道235可以包括例如晶体硅，填充图案240可以包括氧化物，例如氧化硅。
在示例实施例中，可以在第二方向和第三方向中的每个方向上形成多个沟道235以限定沟道阵列。
在示例实施例中，覆盖沟道235的外侧壁的电荷存储结构220可以具有中心底部是敞开的杯状形状。电荷存储结构220可以包括从沟道235的外侧壁沿水平方向顺序地堆叠的隧道绝缘图案210、电荷存储图案200和第一阻挡图案190。例如，隧道绝缘图案210可以形成在沟道235的外侧壁上，电荷存储图案200可以形成在隧道绝缘图案210的外侧壁上，第一阻挡图案190可以形成在电荷存储图案200的外侧壁上。
如这里所使用的，术语“底部”在与结构、图案和/或层结合使用时，可以指结构、图案和/或层的最接近于基底100的那部分，术语“顶部”可以指结构、图案和/或层的最远离基底100的那部分。
隧道绝缘图案210和第一阻挡图案190可以包括氧化物，例如氧化硅。电荷存储图案200可以包括氮化物，例如氮化硅。
第一结构可以具有在第一方向上从基底100的上部处的第一杂质区102的上表面延伸的柱形形状，包括第一结构和垫250的第二结构也可以具有柱形形状。例如，当从上向下观察时，第一结构和第二结构中的每个将具有圆形形状。垫250可以包括掺杂有杂质的晶体硅。
在示例实施例中，第二结构中的沟道235可以包括彼此接触的第一部分235a、第二部分235b和第三部分235c，这些部分中的每个可以具有相对于基底100的上表面倾斜的侧壁。第一部分235a、第二部分235b和第三部分235c可以是彼此材料连续的。如这里所使用的，术语“材料连续”和“在材料上的连续性”可以指同时形成的并且由相同材料形成的结构、图案和/或层而没有形成它们的材料的连续性的中断。作为一个示例，“材料连续”或“在材料上的连续性”的结构、图案和/或层可以是均质的整体(单个)结构。
在示例实施例中，沟道235的第一部分235a可以具有沿第一方向向上逐渐增大的第一宽度W1，沟道235的第二部分235b可以具有沿第一方向向上逐渐减小的第二宽度W2，并且沟道235的第三部分235c可以具有沿第一方向向上逐渐增大的第三宽度W3。当在剖面中观察时，第一宽度W1、第二宽度W2和第三宽度W3中的每个可以分别是第一部分235a、第二部分235b和第三部分235c的外侧壁之间的距离。例如，第一宽度W1、第二宽度W2和第三宽度W3可以对应于相应的第一部分235a、第二部分235b和第三部分235c的直径。在一些实施例中，第一宽度W1的最大值可以等于第二宽度W2的最大值，并且第三宽度W3的最小值可以等于第二宽度W2的最小值。
在示例实施例中，沟道235的第一部分至第三部分235a、235b和235c中的每个的侧壁可以相对于基底100的上表面具有恒定的斜率。
在示例实施例中，沟道235的第一部分235a的上部可以被绝缘图案115覆盖，并且沟道235的第二部分235b与沟道235的第三部分235c的下部可以被连接图案155覆盖。
接触插塞350可以形成在垫250的上表面上，并且位线370可以形成在接触插塞350的上表面上。接触插塞350可以延伸穿过第一绝缘中间层260和第二绝缘中间层340以接触垫250的上表面，并且位线370可以延伸穿过第三绝缘中间层360以接触接触插塞350的上表面。
接触插塞350和位线370可以包括金属(例如，铜、铝、钨、钛、钽等)和/或金属氮化物(例如，氮化钛、氮化钽、氮化钨等)，第一绝缘中间层至第三绝缘中间层260、340和360可以包括氧化物，例如氧化硅。
第二阻挡层290可以形成在栅电极302、304和306的中的每个的上表面和下表面与侧壁的一部分上以及每个绝缘图案115的侧壁上。第二阻挡层290可以接触电荷存储结构220的侧壁。
图3至图14是示出根据示例实施例的制造垂直存储器装置的方法的平面图和剖视图。具体地，图4、图7和图11是平面图，图3、图5至图6、图8至图10和图12至图14分别是沿相应平面图的线A-A′截取的剖视图。
参照图3，可以在基底100的上部处形成第一杂质区102，并且可以在第一杂质区102上交替地且重复地形成绝缘层110和第一牺牲层120以形成下模。
可以通过将碳或者n型或p型杂质掺杂到基底100的上部中来形成第一杂质区102。
图3示出了下模包括分别处于七个水平的绝缘层110和分别处于六个水平的第一牺牲层120，然而，发明构思可以不限于此。绝缘层110中的最上面的一个可以具有比分别处于较低水平的绝缘层110的厚度大的厚度。
可以通过例如化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺等来形成绝缘层110和第一牺牲层120。绝缘层110可以包括氧化物，例如氧化硅，第一牺牲层120可以包括氮化物，例如氮化硅。
参照图4和图5，可以穿过下模形成第一沟道孔130以暴露基底100的上部处的第一杂质区102，并且可以在第一沟道孔130的侧壁和底部上形成第一屏障图案140。
例如，可以在下模的绝缘层110中的最上面的一个上形成光致抗蚀剂图案(未示出)，并且可以使用光致抗蚀剂图案作为蚀刻掩模来蚀刻下模的绝缘层110和第一牺牲层120，以形成暴露第一杂质区102的上表面的第一沟道孔130。在示例实施例中，多个第一沟道孔130可以形成在第二方向和第三方向中的每个方向上。
此外，第一屏障层可以形成在第一沟道孔130的侧壁和底部以及绝缘层110中的最上面的一个的上表面上，可以通过各向异性蚀刻工艺去除第一屏障层的位于绝缘层110中的最上面的一个的上表面上的一部分，以形成第一屏障图案140。
在示例实施例中，第一杂质区102可以在用于形成第一沟道孔130的蚀刻工艺期间用作蚀刻停止层。例如，可以将杂质注入到包括硅的基底100的上部中，以使分别相对于绝缘层110与包括例如氧化硅和氮化硅的第一牺牲层120的蚀刻选择性增大。因此，在用于形成第一沟道孔130的蚀刻工艺期间，可以不在基底100上形成凹槽，并且第一沟道孔130可以具有均匀的深度。
然而，在一些情况下，形成第一杂质区102的工艺可以不被执行，而是可以被跳过。
在示例实施例中，由于蚀刻工艺的一般特性，使得每个第一沟道孔130的宽度可以从其顶部朝向底部逐渐减小。例如，每个第一沟道孔130的侧壁可以不是基本垂直于基底100的上表面，而是相对于基底100的上表面倾斜。因此，每个第一沟道孔130的底部可以在基本平行于基底100的上表面的水平方向上具有第四宽度W4，并且每个第一沟道孔130的顶部可以在水平方向上具有大于第四宽度W4的第五宽度W5。第一沟道孔130的底部可以是第一沟道孔130的最靠近基底100的部分，第一沟道孔130的顶部可以是第一沟道孔130的最远离基底100的部分。
在示例实施例中，第一屏障图案140可以包括金属氮化物，例如氮化钛。在另一示例实施例中，第一屏障图案140可以包括氮化物(例如氮化硅)或多晶硅。
参照图6，可以在下模的绝缘层110中的最上面的一个上形成连接层150，并且可以使连接层150的上部平坦化。
在示例实施例中，连接层150可以包括具有低间隙填充特性或低台阶覆盖特性的材料，例如TEOS、HDP氧化物等。因此，第一沟道孔130可以不被填充有连接层150，而是还可以在第一沟道孔130上形成空间以与其连接。例如，可以在第一沟道孔130上方形成空间，使得空间形成在连接层150的下部中。连接层150可以不形成在第一沟道孔130中并且可以不包括例如晶体硅，因此基底100不会由于连接层150而翘曲。
在下文中，每个第一沟道孔130和其上的空间可以被称为第一间隙160。
在示例实施例中，第一间隙160的比绝缘层110中的最上面的一个的上表面高的上表面可以相对于基底100的上表面倾斜，因此第一间隙160的上部可以具有圆锥形状。
参照图7和图8，可以在连接层150上交替地且重复地堆叠绝缘层110和第一牺牲层120以形成第一上模，并且可以穿过第一上模和连接层150形成第二沟道孔170以暴露第一间隙160。
具体地，可以在第一上模的绝缘层110中的最上面的一个上形成光致抗蚀剂图案(未示出)，可以使用光致抗蚀剂图案作为蚀刻掩模来蚀刻第一上模的绝缘层110和第一牺牲层120以及连接层150，以形成暴露第一间隙160的第二沟道孔170。由于多个第一沟道孔130形成在第二方向和第三方向中的每个方向上，所以多个第二沟道孔170也可以形成在第二方向和第三方向中的每个方向上。
第一屏障图案140可以形成在第一沟道孔130的侧壁上，因此下模的绝缘层110和第一牺牲层120在第一上模的蚀刻工艺期间不会被损坏。然而，连接层150不可以形成在第一沟道孔130中，因此在蚀刻工艺期间对下模的绝缘层110和第一牺牲层120的损坏可能性会低。因此，在一些实施例中，第一屏障图案140可以不形成在第一沟道孔130的侧壁和底部上。
此外，连接层150不会形成在第一沟道孔130中，因此可以不执行用于去除连接层150的附加蚀刻工艺。因此，在第二沟道孔170的侧壁上可以不形成在蚀刻工艺期间用于保护第一上模的绝缘层110和第一牺牲层120的屏障图案。
与第一沟道孔130类似，由于蚀刻工艺的一般特性，使得第二沟道孔170也可以具有从其顶部朝向底部逐渐减小的宽度，第二沟道孔170的侧壁可以不是基本垂直于基底100的上表面，而是相对于基底100的上表面倾斜。因此，第二沟道孔170的底部可以在水平方向上具有第六宽度W6，并且第二沟道孔170的顶部可以在水平方向上具有大于第六宽度W6的第七宽度W7。在示例实施例中，第七宽度W7可以基本上等于第五宽度W5，因此第六宽度W6可以小于第五宽度W5。
在下文中，第一间隙160和与其连接的第二沟道孔170可以被称为第三沟道孔180。
参照图9，在去除第一屏障图案140以暴露第一杂质区102的上表面之后，可以在第三沟道孔180的侧壁与第一杂质区102的被暴露的上表面的一部分上形成电荷存储结构220，可以在电荷存储结构220、第一杂质区102的被暴露的上表面的一部分以及第一上模的绝缘层110中的最上面的一个上形成沟道层230。
例如，可以在第三沟道孔180的侧壁、第一杂质区102的被暴露的上表面以及第一上模的绝缘层110中的最上面的一个的上表面上顺序地形成电荷存储结构层和第二牺牲层，然后，可以在第二牺牲层上形成第一间隔件层(未示出)，并且可以对第一间隔件层进行各向异性蚀刻，以仅在第三沟道孔180的侧壁上形成第一间隔件(未示出)。
可以使用第一间隔件作为蚀刻掩模来蚀刻第二牺牲层和电荷存储结构层，以分别形成具有杯状形状的第二牺牲图案(未示出)和电荷存储结构220，杯状形状的底部在第一杂质区102的上表面上是敞开的。也可以部分地去除暴露的第一杂质区102的上部。
在去除第一间隔件和第二牺牲图案之后，可以在第一杂质区102、电荷存储结构220以及第一上模的绝缘层110中的最上面的一个上形成沟道层230。
在示例实施例中，电荷存储结构220可以包括顺序地堆叠的第一阻挡图案190、电荷存储图案200和隧道绝缘图案210。例如，第一阻挡图案190、电荷存储图案200和隧道绝缘图案210可以分别包括氧化硅、氮化硅和氧化硅。第二牺牲层可以包括例如多晶硅，第一间隔件可以包括例如氧化硅或氮化硅。
沟道层230可以包括多晶硅或非晶硅。当沟道层230包括非晶硅时，沟道层230可以通过在形成其他层的工艺期间产生的热量转换成晶体硅。可选地，可以进一步执行激光外延生长(LEG)工艺或固相外延(SPE)工艺，使得非晶硅可以转变为晶体硅。
参照图10，可以在沟道层230上形成填充层以填充第三沟道孔180的剩余部分，并且可以使填充层和沟道层230平坦化，直到暴露第一上模的绝缘层110中的最上面的一个的上表面，从而形成填充第三沟道孔180的剩余部分的填充图案240并且使沟道层230转换为沟道235。
因此，电荷存储结构220、沟道235和填充图案240可以顺序地堆叠在第三沟道孔180中的第一杂质区102上。
具有底部敞开的杯状形状的沟道235、覆盖沟道235的外侧壁的电荷存储结构220以及填充由沟道235的内侧壁形成的内部空间的填充图案240可以形成具有柱形形状的第一结构。
可以去除第一结构的上部以形成沟槽，并且可以形成垫250以填充沟槽。
在示例实施例中，垫250可以包括掺杂的多晶硅或非晶硅，当垫250包括非晶硅时，可以对其进一步执行结晶工艺。
在下文中，第一结构和其上的垫250可以被称为第二结构。
参照图11和图12，可以在绝缘层110中的最上面的一个和垫250上形成第一绝缘中间层260，可以穿过第一绝缘中间层260、绝缘层110、第一牺牲层120和第一杂质区102形成开口270。在形成开口270期间，也可以部分地去除基底100的位于第一杂质区102下方的一部分。
在示例实施例中，开口270可以在第二方向上纵向延伸，并且多个开口270可以形成在第三方向上。
当形成开口270时，绝缘层110可以转变为均在第二方向上延伸的绝缘图案115，第一牺牲层120可以转变为均在第二方向上延伸的第一牺牲图案(未示出)，并且连接层150可以转变为均在第二方向上延伸的连接图案155。
可以去除由开口270暴露的第一牺牲图案，以在相应的水平处在绝缘图案115中相邻的绝缘图案之间形成第二间隙280。第一阻挡图案190的外侧壁的一部分可以被第二间隙280暴露。
在示例实施例中，可以通过使用包括磷酸或硫酸的溶液的湿法蚀刻工艺来去除由开口270暴露的第一牺牲图案。
参照图13，可以在第一阻挡图案190的被暴露的外侧壁、第二间隙280的内壁、绝缘图案115的表面、基底100的上表面和第一绝缘中间层260的上表面上形成第二阻挡层290，可以在第二阻挡层290上形成栅电极以至少部分地填充第二间隙280。
通过在第二阻挡层290上形成栅电极层以充分地填充第二间隙280，并且部分地去除栅电极层，可以形成栅电极。在示例实施例中，可以通过湿法蚀刻工艺部分地去除栅电极层。
在示例实施例中，第二阻挡层290可以包括金属氧化物，例如氧化铝、氧化铪、氧化锆等。栅电极可以包括栅极导电图案以及覆盖栅极导电图案的下表面、上表面和侧壁的栅极屏障图案。栅极导电图案可以包括低电阻金属，例如钨、钛、钽等，栅极屏障图案可以包括金属氮化物，例如氮化钛、氮化钽等。
栅电极可以在第二方向上延伸，并且可以在第三方向上形成多个栅电极。例如，均可以在第二方向上延伸的栅电极可以通过在第二方向上延伸的开口270彼此分隔开。
在示例实施例中，栅电极可以沿第一方向彼此分隔开地形成在多个水平处，处于多个水平的栅电极可以形成栅电极结构。栅电极结构可以包括至少一个第一栅电极302、多个第二栅电极304和至少一个第三栅电极306。形成第一栅电极至第三栅电极302、304和306所处的水平的数量可以根据第一牺牲层120的水平的数量改变。
图13示出了，第一栅电极302形成在一个水平处，第二栅电极304形成在九个水平处，并且第三栅电极306形成在两个水平处。然而，发明构思可以不限于此。
在示例实施例中，第一栅电极302可以用作地选择线(GSL)，第二栅电极304可以用作字线，第三栅电极306可以用作串选择线(SSL)。第二栅电极304中的与第一栅电极302和/或第三栅电极306相邻的一些可以用作虚设字线。
参照图14，可以通过第二阻挡层290的位于开口270的底部上的部分将杂质注入到基底100的上部中，以形成第二杂质区104。在示例实施例中，杂质可以包括n型杂质，例如磷、砷等。
可以在第二阻挡层290上形成第二间隔件层，并且可以对第二间隔件层进行各向异性蚀刻，以在开口270的侧壁上形成第二间隔件320，因此可以使第二阻挡层290的位于第二杂质区104上的部分暴露。
可以蚀刻第二阻挡层290的未被第二间隔件320覆盖的部分，并且也可以去除第二阻挡层290的位于第一绝缘中间层260的上表面上的部分。在蚀刻工艺期间，也可以部分地去除第二杂质区104的处于基底100的上部的部分。
可以在第二杂质区104的上表面、第二间隔件320和第一绝缘中间层260上形成导电层以填充开口270的剩余部分，并且可以使导电层平坦化直到使第一绝缘中间层260的上表面暴露，从而形成共源极线(CSL)330。
在示例实施例中，CSL 330可以在第一方向上延伸，并且也可以在第二方向上延伸。CSL 330的下表面可以被第二杂质区104覆盖。
再次参照图1、图2A和图2B，在于第一绝缘中间层260、CSL 330、第二间隔件320和第二阻挡层290上形成第二绝缘中间层340之后，可以穿过第一绝缘中间层260和第二绝缘中间层340形成接触插塞350以接触垫250的上表面。可以在第二绝缘中间层340和接触插塞350上形成第三绝缘中间层360，并且可以穿过第三绝缘中间层360形成位线370，以接触接触插塞350的上表面。
在示例实施例中，位线370可以在第三方向上纵向延伸，并且可以在第二方向上形成多条位线370。
通过上述工艺可以制造出垂直存储器装置。
如上所解释的，可以在基底100的上部处形成第一杂质区102，可以分别在多个水平处交替地且重复地堆叠绝缘层110和第一牺牲层120以形成下模，可以穿过下模形成第一沟道孔130以暴露第一杂质区102。第一杂质区102可以用作蚀刻停止层，因此第一沟道孔130可以具有均匀的深度。
可以在下模上形成包括低间隙填充特性(例如，TEOS)的连接层150，因此连接层150不会形成在第一沟道孔130中。因此，例如，不会在第一沟道孔130中形成晶体硅层，因此可以防止基底100的翘曲。
可以在连接层150上在多个水平处分别交替地且重复地堆叠绝缘层110和第一牺牲层120以形成第一上模，可以穿过第一上模形成第二沟道孔170以分别暴露第一沟道孔130。不会在第一沟道孔130中形成连接层150，因此可以不在第二沟道孔170的侧壁上形成用于防止第一上模在去除连接层150期间被损坏的屏障图案。因此，可以防止包括第一沟道孔130和第二沟道孔170的第三沟道孔180的侧壁上的沟道235的轮廓由于屏障图案而劣化。
图15A至图15E和图16是示出根据示例实施例的垂直存储器装置的剖视图。图15A至图15E和图16中的每幅图是图2A的区域X的放大剖视图。
除了沟道和/或连接图案的形状之外，该垂直存储器装置可以与图1和图2A的垂直存储器装置基本相同或相似。因此，同样的附图标记表示同样的元件，并且在此省略其详细描述。
参照图15A和图15B，沟道235的第二部分235b的侧壁可以相对于基底100的上表面具有可根据其位置而变化的斜率。
例如，图15A中示出的沟道235的第二部分235b的侧壁可以相对于基底100的上表面具有可从其底部朝向顶部逐渐减小的斜率，图15B中示出的沟道235的第二部分235b的侧壁可以相对于基底100的上表面具有可从其底部朝向顶部逐渐增大的斜率。
图15A和15B中示出的第二部分235b的形状可以通过在参照图6示出的连接层150的形成期间第一沟道孔130上的空间的形状来确定。
参照图15C，沟道235可以仅包括第一部分235a和第三部分235c，并且可以不包括第二部分235b。
可以在连接层150的形成期间当连接层150未填充第一沟道孔130但填充了第一沟道孔130上的空间时，实现仅包括第一部分235a和第三部分235c的沟道235。
参照图15D和图15E，连接图案155也可以形成在第一沟道孔130的上部处，因此可以包括第一突起155a，第一突起155a具有比连接图案155下方的绝缘图案115的上表面低的下表面。
在图15D中，连接图案155的第一突起155a可以与沟道235的第二部分235b和第三部分235c相邻并且围绕沟道235的第二部分235b和第三部分235c。
在图15E中，沟道235可以不包括第二部分235b，因此连接图案155的第一突起155a可以与沟道235的第三部分235c相邻并围绕沟道235的第三部分235c。
在图15D和图15E中，电荷存储结构220的第一阻挡图案190还可以包括第二突起190a，第二突起190a可以从其覆盖沟道235的第一部分235a的部分向上突出以覆盖连接图案155的第一突起155a的外侧壁。例如，电荷存储结构220的第一阻挡图案190的第二突起190a可以向上突出并且不接触沟道235的外侧壁。
参照图16，沟道235的位于其第一部分235a和第三部分235c之间的第二部分235b相对于竖直线可以不对称。
可以在第二沟道孔170的形成期间当第二沟道孔170与第一沟道孔130没有很好地对齐而是偏移时，形成沟道235的非对称第二部分235b。
图17A是示出根据示例实施例的垂直存储器装置的剖视图。图17B是图17A的区域X的放大剖视图。
除了沟道、电荷存储结构和连接图案的形状之外，该垂直存储器装置可以与图1和图2A至图2B的垂直存储器装置基本相同或相似。因此，同样的附图标记表示同样的元件，并且在此省略其详细描述。
参照图17A和图17B，沟道235可以包括第一部分235a、第三部分235c和第三突起235d。例如，与图1和图2A至图2B中示出的沟道235不同，沟道235可以不包括第二部分235b，但是可以包括第三突起235d。第一部分235a、第三部分235c和第三突起235d可以是彼此材料连续的。
在示例实施例中，沟道235的第三突起235d可以从沟道235的第一部分235a的上表面向上突出，并且第三突起235d的上表面可以低于连接图案155下方的绝缘图案115的上表面。在示例实施例中，沟道235的第三部分235c的下部的宽度可以小于第一部分235a的上部的宽度。
在示例实施例中，垂直存储器装置可以包括顺序地堆叠的第一电荷存储结构222和第二电荷存储结构224，第一电荷存储结构222可以包括沿基本平行于基底100的上表面的水平方向从沟道235的下部外侧壁顺序地堆叠的隧道绝缘图案210、电荷存储图案200和第一下阻挡图案192，第二电荷存储结构224可以包括沿水平方向从沟道235的上部外侧壁顺序地堆叠的隧道绝缘图案210、电荷存储图案200和第一上阻挡图案194。
例如，隧道绝缘图案210和电荷存储图案200可以在第一方向上连续形成以覆盖沟道235的外侧壁，而第一阻挡图案可以被划分为第一下阻挡图案192和第一上阻挡图案194，第一下阻挡图案192和第一上阻挡图案194可以彼此断开并且彼此分隔开。
在示例实施例中，第一下阻挡图案192可以覆盖沟道235的第三突起235d的外侧壁，第一下阻挡图案192的上表面可以与连接图案155下方的绝缘图案115的上表面基本共面。第一上阻挡图案194的下表面可以低于连接图案155下方的绝缘图案115的上表面。
连接图案155可以不形成在第一沟道孔130中，然而，连接图案155可以完全填充第一沟道孔130上的空间(见图6)。
图18至图20是示出根据示例实施例的制造垂直存储器装置的方法的剖视图。该方法可以包括与参照图3至图14以及图1和图2A至图2B示出的工艺基本相同或相似的工艺，并且在此省略其详细描述。
参照图18，可以执行与参照图3至图6示出的工艺基本相同或相似的工艺。
然而，第一屏障图案140可以包括多晶硅或氮化硅而不是金属氮化物。
此外，连接层150可以填充第一沟道孔130的上部，因此第一间隙160的上表面可以低于第一沟道孔130的上表面。
参照图19，可以执行与参照图7和图8示出的工艺基本相同或相似的工艺。
然而，第二沟道孔170可以不连接到第一间隙160。例如，第二沟道孔170可以形成为部分地延伸穿过连接层150的位于第一沟道孔130中的部分，并且可以不暴露其下方的第一间隙160。
在形成第二沟道孔170之后，可以在第二沟道孔170的侧壁上进一步形成第二屏障图案145。第二屏障图案145可以包括与第一屏障图案140的材料基本相同的材料，例如，多晶硅或氮化硅。
参照图20，可以去除连接层150的在第一沟道孔130中的被第二沟道孔170暴露的部分，以形成第三沟道孔180，并且可以对第一屏障图案140和第二屏障图案145执行氧化工艺。
因此，第一屏障图案140和第二屏障图案145可以包括氧化物，并且可以分别被转换为第一下屏障图案192和第一上屏障图案194。
可以执行与参照图9示出的工艺基本相同或相似的工艺，从而可以在第一下阻挡图案192的侧壁、第一上阻挡图案194的侧壁以及第一杂质区102的一部分上顺序地堆叠电荷存储图案200和隧道绝缘图案210，并且可以在隧道绝缘图案210、第一杂质区102的一部分以及第一上模的绝缘层110中的最上面的一个上形成沟道层230。
参照图17A和图17B，可以执行与参照图10至图14以及图1和图2A至图2B示出的工艺基本相同或相似的工艺，从而完成垂直存储器装置的制造。
图21是示出根据示例实施例的垂直存储器装置的剖视图。除了沟道、电荷存储结构和连接图案的形状之外，该垂直存储器装置可以与参照图1和图2A至图2B示出的垂直存储器装置基本相同或相似。因此，同样的附图标记表示同样的元件，并且在此省略其详细描述。
参照图21，图1和图2A至图2B中的沟道235包括沿第一方向顺序地堆叠的第一部分至第三部分235a、235b和235c，而图21中的沟道235还可以包括顺序地堆叠在第三部分235c上的第四部分235e和第五部分235f。第一部分235a、第二部分235b、第三部分235c、第四部分235e和第五部分235f可以是彼此材料连续的。
沟道235的第四部分235e和第五部分235f可以分别具有与第二部分235b和第三部分235c的形状类似的形状。例如，沟道235的第四部分235e可以具有从其底部朝向顶部逐渐减小的宽度，并且沟道235的第五部分235f可以具有从其底部朝向顶部逐渐增大的宽度。此外，沟道235的第四部分235e与第五部分235f的下部可以被连接图案155围绕。
图21示出了沟道235包括均具有从其底部朝向顶部逐渐增大的宽度的第一部分235a、第三部分235c和第五部分235f以及均具有从其底部朝向顶部逐渐减小的宽度的第二部分235b和第四部分235e，然而，发明构思可以不限于此。例如，沟道235可以包括，均具有从其底部朝向顶部逐渐增大的宽度的多个部分以及均具有从其底部朝向顶部逐渐减小的宽度的多个部分。
图22和图23是示出根据示例实施例的制造垂直存储器装置的方法的剖视图。该方法可以包括与参照图3至图14以及图1和图2A至图2B示出的工艺基本相同或相似的工艺，并且在此省略其详细描述。
参照图22，可以执行与参照图3至图8示出的工艺基本相同或相似的工艺，可以在具有第一屏障图案140的第一间隙160的侧壁和底部以及第二沟道孔170的侧壁上形成第三屏障图案147。
第三屏障图案147可以包括与第一屏障图案140的材料基本相同的材料。
可以执行与参照图6至图8示出的工艺基本相同或相似的工艺，从而可以在第一上模上形成第二上模，并且可以穿过第二上模形成第四沟道孔以暴露第二沟道孔170。
在下文中，在第一方向上顺序地堆叠为彼此连接的第一间隙160、第二沟道孔170和第四沟道孔可以被称为第五沟道孔480。
参照图23，可以执行与参照图9示出的工艺基本相同或相似的工艺，从而可以去除第一屏障图案140和第三屏障图案147，并且可以形成电荷存储结构220和沟道层230。
再次参照图21，可以执行与参照图10至图14以及图1和图2A至图2B示出的工艺基本相同或相似的工艺，从而完成垂直存储器装置的制造。
图24是示出根据示例实施例的垂直存储器装置的剖视图。除了元件之外，该垂直存储器装置可以与参照图1和图2A至图2B示出的垂直存储器装置基本相同或相似。因此，同样的附图标记表示同样的元件，并且在此省略其详细描述。
参照图24，沟道连接图案510和支撑层500可以顺序地堆叠在基底100的上表面和下模的绝缘图案115中的最下面的一个之间，并且可以不形成第一杂质区102。
沟道连接图案510可以直接接触沟道235的下部外侧壁，以使沟道235彼此连接。电荷存储结构220可以不形成在每个沟道235的下部外侧壁上，并且电荷存储结构220可以被划分为覆盖沟道235的外侧壁的大部分的上部和覆盖沟道235的位于基底100上的下部外侧壁和底部的下部。
沟道连接图案510可以包括例如掺杂有n型杂质的多晶硅，支撑层500可以包括未掺杂的多晶硅或掺杂有n型杂质的多晶硅。
虽然已经具体示出和描述了示例实施例，但是本领域普通技术人员将理解，在不脱离权利要求的精神和范围的情况下，可以在其中做出形式和细节上的变化。

Claims (20)

1.一种垂直存储器装置，所述垂直存储器装置包括：
栅电极，堆叠在基底上，所述栅电极在与所述基底的上表面基本垂直的竖直方向上彼此分隔开；以及
沟道，延伸穿过所述栅电极，所述沟道包括：
第一部分；
第二部分，位于所述第一部分上并且连接到所述第一部分，所述第二部分具有相对于所述基底的所述上表面倾斜的侧壁，使得所述第二部分具有从所述第二部分的底部朝向顶部逐渐减小的宽度；以及
第三部分，位于所述第二部分上并且连接到所述第二部分。
2.根据权利要求1所述的垂直存储器装置，其中，所述沟道的所述第二部分的所述侧壁相对于所述基底的所述上表面具有恒定的斜率。
3.根据权利要求1所述的垂直存储器装置，其中，所述沟道的所述第二部分的所述侧壁相对于所述基底的所述上表面具有变化的斜率。
4.根据权利要求1所述的垂直存储器装置，其中，所述沟道的所述第一部分和所述第三部分中的每个具有相对于所述基底的所述上表面倾斜的侧壁，所述沟道的所述第一部分的所述侧壁的宽度从所述第一部分的底部朝向顶部逐渐增大，所述沟道的所述第三部分的所述侧壁的宽度从所述第三部分的底部朝向顶部逐渐增大。
5.根据权利要求1所述的垂直存储器装置，其中，所述沟道的所述第三部分的下部和所述第二部分被连接图案围绕，所述沟道的所述第一部分的上部被绝缘图案围绕。
6.根据权利要求5所述的垂直存储器装置，其中，所述连接图案包括原硅酸四乙酯或高密度等离子体氧化物。
7.根据权利要求5所述的垂直存储器装置，其中，所述连接图案的下表面的一部分低于所述绝缘图案的上表面。
8.根据权利要求7所述的垂直存储器装置，其中，所述连接图案的所述下表面的所述一部分与所述沟道的所述第三部分的下部和所述第二部分相邻。
9.根据权利要求1所述的垂直存储器装置，其中，所述沟道还包括：
第四部分，位于所述第三部分上并且连接到所述第三部分，所述第四部分具有相对于所述基底的所述上表面倾斜的侧壁，使得所述第四部分具有从所述第四部分的底部朝向顶部逐渐减小的宽度；以及
第五部分，位于所述第四部分上并且连接到所述第四部分。
10.根据权利要求9所述的垂直存储器装置，其中，所述第五部分具有相对于所述基底的所述上表面倾斜的侧壁，使得所述第五部分具有从所述第五部分的底部朝向顶部逐渐增大的宽度。
11.根据权利要求1所述的垂直存储器装置，
其中，所述沟道具有杯状的形状，并且
其中，所述垂直存储器装置还包括覆盖所述沟道的外侧壁的电荷存储结构。
12.根据权利要求11所述的垂直存储器装置，其中，所述电荷存储结构的一部分向上突出并且不接触所述沟道的所述外侧壁。
13.一种垂直存储器装置，所述垂直存储器装置包括：
栅电极，堆叠在基底上，所述栅电极在与所述基底的上表面基本垂直的竖直方向上彼此分隔开；以及
沟道，延伸穿过所述栅电极，所述沟道包括：
第一部分，具有从所述第一部分的底部朝向顶部逐渐增大的宽度；
第二部分，位于所述第一部分上并且连接到所述第一部分，所述第二部分具有从所述第二部分的底部朝向顶部逐渐减小的宽度；以及
第三部分，位于所述第二部分上并且连接到所述第二部分，所述第三部分具有从所述第三部分的底部朝向顶部逐渐增大的宽度。
14.根据权利要求13所述的垂直存储器装置，其中，所述沟道的所述第三部分的下部和所述第二部分被连接图案围绕，并且所述沟道的所述第一部分的上部被绝缘图案围绕。
15.根据权利要求14所述的垂直存储器装置，其中，所述连接图案包括原硅酸四乙酯或高密度等离子体氧化物。
16.根据权利要求13所述的垂直存储器装置，其中，所述沟道还包括：
第四部分，位于所述第三部分上并且连接到所述第三部分，所述第四部分具有从所述第四部分的底部朝向顶部逐渐减小的宽度；以及
第五部分，位于所述第四部分上并且连接到所述第四部分，所述第五部分具有从所述第五部分的底部朝向顶部逐渐增大的宽度。
17.一种垂直存储器装置，所述垂直存储器装置包括：
栅电极，堆叠在基底上，所述栅电极在与所述基底的上表面基本垂直的竖直方向上彼此分隔开；以及
沟道，延伸穿过所述栅电极，所述沟道包括：
第一部分，具有从所述第一部分的底部朝向顶部逐渐增大的宽度；
突起，从所述第一部分的上表面向上突出；以及
第二部分，位于所述第一部分上并且连接到所述第一部分，所述第二部分具有从所述第二部分的底部朝向顶部逐渐增大的宽度，其中，所述第二部分的下部的宽度小于所述第一部分的上部的宽度。
18.据权利要求17所述的垂直存储器装置，所述垂直存储器装置还包括覆盖所述沟道的外侧壁的电荷存储结构。
19.根据权利要求18所述的垂直存储器装置，其中，所述电荷存储结构包括沿与所述基底的所述上表面基本平行的水平方向从所述沟道的所述外侧壁顺序地堆叠的隧道绝缘图案、电荷存储图案和阻挡图案，并且
其中，所述阻挡图案包括：
下部，覆盖所述沟道的所述第一部分和所述突起；以及
上部，覆盖所述沟道的所述第二部分的外侧壁。
20.根据权利要求19所述的垂直存储器装置，
其中，所述隧道绝缘图案和所述电荷存储图案中的每个连续地形成在所述沟道的所述外侧壁上，以及
其中，所述阻挡图案的所述下部和所述上部断开并且彼此分隔开。
CN201910863590.3A 2018-12-10 2019-09-12 垂直存储器装置 Pending CN111293124A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0157921 2018-12-10
KR1020180157921A KR20200070610A (ko) 2018-12-10 2018-12-10 수직형 메모리 장치

Publications (1)

Publication Number Publication Date
CN111293124A true CN111293124A (zh) 2020-06-16

Family

ID=70972208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910863590.3A Pending CN111293124A (zh) 2018-12-10 2019-09-12 垂直存储器装置

Country Status (3)

Country Link
US (1) US10950624B2 (zh)
KR (1) KR20200070610A (zh)
CN (1) CN111293124A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883417A (zh) * 2020-07-27 2020-11-03 长江存储科技有限责任公司 一种三维存储器的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7422168B2 (ja) * 2019-06-28 2024-01-25 長江存儲科技有限責任公司 半導体デバイス
JP2021022645A (ja) * 2019-07-26 2021-02-18 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US11985825B2 (en) 2020-06-25 2024-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. 3D memory array contact structures
US11532343B2 (en) * 2020-06-26 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array including dummy regions
US11600520B2 (en) 2020-06-26 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Air gaps in memory array structures
US11495618B2 (en) 2020-07-30 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
US11716856B2 (en) 2021-03-05 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120041334A (ko) * 2010-10-21 2012-05-02 에스케이하이닉스 주식회사 비휘발성 메모리 장치 제조 방법
CN105244351A (zh) * 2014-07-01 2016-01-13 三星电子株式会社 半导体器件以及制造该半导体器件的方法
US20170271261A1 (en) * 2016-03-16 2017-09-21 Sandisk Technologies Llc Three-dimensional memory device containing annular etch-stop spacer and method of making thereof
CN110718552A (zh) * 2018-07-12 2020-01-21 三星电子株式会社 包括局部扩大的沟道孔的半导体器件
CN113793853A (zh) * 2018-10-11 2021-12-14 美光科技公司 半导体装置和系统以及形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504596B2 (en) 2012-04-18 2019-12-10 Micron Technology, Inc. Apparatuses and methods of forming apparatuses using a partial deck-by-deck process flow
US8946023B2 (en) 2013-03-12 2015-02-03 Sandisk Technologies Inc. Method of making a vertical NAND device using sequential etching of multilayer stacks
JP2016092044A (ja) * 2014-10-30 2016-05-23 株式会社東芝 半導体記憶装置の製造方法
US9853043B2 (en) 2015-08-25 2017-12-26 Sandisk Technologies Llc Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material
KR102424368B1 (ko) * 2015-10-15 2022-07-25 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9570463B1 (en) 2015-10-15 2017-02-14 Sandisk Technologies Llc Multilevel memory stack structure with joint electrode having a collar portion and methods for manufacturing the same
KR102476691B1 (ko) 2015-12-21 2022-12-14 에스케이하이닉스 주식회사 반도체 장치의 제조방법
US9991280B2 (en) 2016-02-17 2018-06-05 Sandisk Technologies Llc Multi-tier three-dimensional memory devices containing annular dielectric spacers within memory openings and methods of making the same
KR102608180B1 (ko) * 2016-06-01 2023-12-01 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
KR102608182B1 (ko) * 2016-06-09 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102607840B1 (ko) * 2016-06-09 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102630925B1 (ko) * 2016-09-09 2024-01-30 삼성전자주식회사 적층 구조체를 포함하는 반도체 소자
KR102313920B1 (ko) 2017-07-31 2021-10-19 삼성전자주식회사 수직형 반도체 소자
US10622369B2 (en) * 2018-01-22 2020-04-14 Sandisk Technologies Llc Three-dimensional memory device including contact via structures that extend through word lines and method of making the same
KR102576211B1 (ko) * 2018-01-31 2023-09-07 삼성전자주식회사 반도체 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120041334A (ko) * 2010-10-21 2012-05-02 에스케이하이닉스 주식회사 비휘발성 메모리 장치 제조 방법
CN105244351A (zh) * 2014-07-01 2016-01-13 三星电子株式会社 半导体器件以及制造该半导体器件的方法
US20170271261A1 (en) * 2016-03-16 2017-09-21 Sandisk Technologies Llc Three-dimensional memory device containing annular etch-stop spacer and method of making thereof
CN110718552A (zh) * 2018-07-12 2020-01-21 三星电子株式会社 包括局部扩大的沟道孔的半导体器件
CN113793853A (zh) * 2018-10-11 2021-12-14 美光科技公司 半导体装置和系统以及形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883417A (zh) * 2020-07-27 2020-11-03 长江存储科技有限责任公司 一种三维存储器的制造方法
CN111883417B (zh) * 2020-07-27 2021-07-06 长江存储科技有限责任公司 一种三维存储器的制造方法

Also Published As

Publication number Publication date
US10950624B2 (en) 2021-03-16
US20200185409A1 (en) 2020-06-11
KR20200070610A (ko) 2020-06-18

Similar Documents

Publication Publication Date Title
US10453859B2 (en) Methods of manufacturing vertical memory devices
US10748923B2 (en) Vertical memory devices and methods of manufacturing the same
US10950624B2 (en) Vertical memory devices
US11069709B2 (en) Vertical memory devices
CN107611132B (zh) 垂直存储器件
CN111106125A (zh) 制造垂直存储器装置的方法
US20190035805A1 (en) Vertical memory device
US11393841B2 (en) Vertical memory devices with reduced gate electrode coupling and methods of manufacturing the same
US11665900B2 (en) Vertical memory devices including charge trapping patterns with improved retention characteristics
US11404433B2 (en) Vertical memory devices
US11158651B2 (en) Vertical memory devices
CN110610944B (zh) 垂直存储器装置及其制造方法
US11430804B2 (en) Vertical memory devices
US11672119B2 (en) Vertical memory devices
US20190378850A1 (en) Vertical memory devices
KR102708558B1 (ko) 수직형 메모리 장치
KR102708563B1 (ko) 수직형 메모리 장치
US11329063B2 (en) Vertical memory devices and methods of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination