JP2005260164A - 不揮発性半導体記憶装置及びその製造方法 - Google Patents
不揮発性半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005260164A JP2005260164A JP2004073106A JP2004073106A JP2005260164A JP 2005260164 A JP2005260164 A JP 2005260164A JP 2004073106 A JP2004073106 A JP 2004073106A JP 2004073106 A JP2004073106 A JP 2004073106A JP 2005260164 A JP2005260164 A JP 2005260164A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- forming
- memory device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】 シリコン基板1上にゲート絶縁膜5を設け、その上にコントロールゲート6を設ける。コントロールゲート6の幅は50nm以上とする。また、チャネル領域4上におけるゲート絶縁膜5が設けられていない領域にONO膜7を設ける。更に、コントロールゲート6及びシリコン基板1との間でONO膜7を挟む位置にメモリゲート8を設ける。更にまた、コントロールゲート6の上面にはシリサイド層9を形成し、メモリゲート8の上面にはシリサイド層10を形成する。そして、メモリゲート8の上端の位置を、コントロールゲート6の上端の位置より100nm以上高くする。
【選択図】 図1
Description
2、52;メモリセル
3、53;拡散層
4、54;チャネル領域
5;ゲート絶縁膜
6、56;コントロールゲート
7、57;ONO膜
8、58;メモリゲート
9、10、11、59、60、61;シリサイド層
12、62;コンタクト
13、63;第1配線
14、64;層間絶縁膜
15、65;素子分離膜
16、18、22、23、68、72、74;シリコン酸化膜
17、21、67、73;ポリシリコン層
19、69;シリコン窒化膜
20、70;積層体
24、71;サイドウォール
101;シリコン基板
102;メモリセル
103;ゲート絶縁膜
104;コントロールゲート
105;シリサイド層
106;ソース・ドレイン領域
107;ONO膜
108;メモリゲート
108a;延出部
109;配線
110;ビット線
111;ビア
112;配線
113;コンタクト形成領域
Claims (29)
- 半導体基板と、この半導体基板上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されシリコンを含む第1のゲート電極と、この第1のゲート電極の上面に形成された第1のシリサイド層と、前記第1のゲート電極の両側方に形成され前記第1のゲート電極から絶縁されシリコンを含む第2のゲート電極と、この第2のゲート電極の上面に形成された第2のシリサイド層と、少なくとも前記半導体基板と前記第2のゲート電極との間に形成された電荷蓄積層と、を有し、前記半導体基板の表面に対する前記第1のゲート電極の上端の高さが、前記半導体基板の表面に対する前記第2のゲート電極の上端の高さと異なっていることを特徴とする不揮発性半導体記憶装置。
- 前記半導体基板の表面に対する前記第2のゲート電極の上端の高さが、前記半導体基板の表面に対する前記第1のゲート電極の上端の高さよりも高いことを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記第1のゲート電極と前記第2のゲート電極との間に配置された絶縁膜が、前記電荷蓄積層と同じ膜であることを特徴とする請求項2に記載の不揮発性半導体記憶装置。
- 前記第1のゲート電極の側面にサイドウォールが設けられていることを特徴とする請求項2又は3に記載の不揮発性半導体記憶装置。
- 前記半導体基板の表面に対する前記第1のゲート電極の上端の高さが、前記半導体基板の表面に対する前記第2のゲート電極の上端の高さよりも高いことを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記第1のゲート電極と前記第2のゲート電極との間に配置された絶縁膜の組成が、前記電荷蓄積層の組成と異なることを特徴とする請求項5に記載の不揮発性半導体記憶装置。
- 前記第1のゲート電極と前記第2のゲート電極との間に配置された絶縁膜の膜厚が、前記電荷蓄積層の膜厚よりも厚いことを特徴とする請求項5又は6に記載の不揮発性半導体記憶装置。
- 前記半導体基板の表面に対する前記第1のゲート電極の上端の高さと、前記半導体基板の表面に対する前記第2のゲート電極の上端の高さとの差が、100nm以上であることを特徴とする請求項1乃至7のいずれか1項に記載の不揮発性半導体記憶装置。
- 前記第2のゲート電極を結ぶ方向において、前記第1の電極の幅が50nm以上であることを特徴とする請求項1乃至8のいずれか1項に記載の不揮発性半導体記憶装置。
- 前記第1及び第2のシリサイド層のうち少なくとも一方が、コバルトシリサイド、ニッケルシリサイド及びパラジウムシリサイドからなる群から選択された1種又は2種以上のシリサイドにより形成されていることを特徴とする請求項1乃至9のいずれか1項に記載の不揮発性半導体記憶装置。
- 前記電荷蓄積層が、第1のシリコン酸化膜、シリコン窒化膜、第2のシリコン酸化膜がこの順に積層された3層膜であることを特徴とする請求項1乃至10のいずれか1項に記載の不揮発性半導体記憶装置。
- 前記電荷蓄積層が、第1のシリコン酸化膜、高誘電率膜、第2のシリコン酸化膜がこの順に積層された3層膜であることを特徴とする請求項1乃至10のいずれか1項に記載の不揮発性半導体記憶装置。
- 前記電荷蓄積層が、絶縁膜中に導電体からなる複数の粒子が分散されたものであることを特徴とする請求項1乃至10のいずれか1項に記載の不揮発性半導体記憶装置。
- 半導体基板上にゲート絶縁膜、シリコンを含む第1のゲート電極及びダミー膜がこの順に積層された積層体を形成する工程と、この積層体を覆うように電荷蓄積層を形成する工程と、この電荷蓄積層を覆うようにシリコン層を形成する工程と、前記シリコン層及び電荷蓄積層を選択的に除去し前記積層体の両側方に残留させて前記シリコン層からなり前記半導体基板及び第1のゲート電極との間で前記電荷蓄積層を挟む第2のゲート電極を形成する工程と、前記ダミー膜を除去する工程と、前記第1及び第2のゲート電極の上面に夫々第1及び第2のシリサイド層を形成する工程と、を有することを特徴とする不揮発性半導体記憶装置の製造方法。
- 前記ダミー膜を除去する工程と前記第1及び第2のシリサイド層を形成する工程との間に、前記第2のゲート電極の側面上及び前記電荷蓄積層の側面上にサイドウォールを形成する工程を有することを特徴とする請求項14に記載の不揮発性半導体記憶装置の製造方法。
- 前記積層体を形成する工程と前記電荷蓄積層を形成する工程との間に、前記積層体の側面にサイドウォールを形成する工程を有することを特徴とする請求項14に記載の不揮発性半導体記憶装置の製造方法。
- 半導体基板上に電荷蓄積層、シリコンを含む第2のゲート電極及びダミー膜がこの順に積層された積層体の対を形成する工程と、前記積層体の両側面上にサイドウォールを形成すると共に前記半導体基板上における前記積層体間の領域にゲート絶縁膜を形成する工程と、前記積層体及びサイドウォールを覆うようにシリコン層を形成する工程と、前記シリコン層を選択的に除去して対をなす前記積層体間に残留させて前記積層体から前記サイドウォールを介して離隔され前記シリコン層からなる第1のゲート電極を形成する工程と、前記ダミー膜を除去する工程と、前記第1及び第2のゲート電極の上面に夫々第1及び第2のシリサイド層を形成する工程と、を有することを特徴とする不揮発性半導体記憶装置の製造方法。
- 前記積層体の両側面上にサイドウォールを形成すると共に前記半導体基板上における前記積層体間の領域にゲート絶縁膜を形成する工程は、前記積層体の両側面上にシリコン酸化物からなる前記サイドウォールを形成する工程と、酸化処理を施して前記半導体基板の表面を酸化して前記ゲート絶縁膜を形成すると共に前記サイドウォールを成長させる工程と、を有することを特徴とする請求項17に記載の不揮発性半導体記憶装置の製造方法。
- 前記積層体の両側面上にサイドウォールを形成すると共に前記半導体基板上における前記積層体間の領域にゲート絶縁膜を形成する工程は、酸化処理を施して前記半導体基板の表面を酸化して前記ゲート絶縁膜を形成すると共に前記積層体における前記第2のゲート電極の両側面を酸化して前記サイドウォールを形成する工程を有することを特徴とする請求項17に記載の不揮発性半導体記憶装置の製造方法。
- 前記サイドウォールを前記電荷蓄積層とは異なる組成の材料により形成することを特徴とする請求項17乃至19のいずれか1項に記載の不揮発性半導体記憶装置の製造方法。
- 前記サイドウォールの膜厚を前記電荷蓄積層の膜厚よりも厚くすることを特徴とする請求項17乃至20のいずれか1項に記載の不揮発性半導体記憶装置の製造方法。
- 前記積層体の幅を50nm以上とすることを特徴とする請求項14乃至21のいずれか1項に記載の不揮発性半導体記憶装置の製造方法。
- 前記ダミー膜の膜厚を100nm以上とすることを特徴とする請求項14乃至22のいずれか1項に記載の不揮発性半導体記憶装置の製造方法。
- 前記第1及び第2のシリサイド層を形成する工程は、前記第1及び第2の電極上に金属層を形成する工程と、前記第1及び第2の電極中のシリコンと前記金属層中の金属とを反応させる工程と、を有することを特徴とする請求項14乃至23のいずれか1項に記載の不揮発性半導体記憶装置の製造方法。
- 前記金属を、Co、Ni及びPdからなる群から選択された1種又は2種以上の金属とすることを特徴とする請求項24に記載の不揮発性半導体記憶装置の製造方法。
- 前記電荷蓄積層を形成する工程は、第1のシリコン酸化膜を形成する工程と、この第1のシリコン酸化膜上にシリコン窒化膜を形成する工程と、このシリコン窒化膜上に第2のシリコン酸化膜を形成する工程と、を有することを特徴とする請求項14乃至25のいずれか1項に記載の不揮発性半導体記憶装置の製造方法。
- 前記電荷蓄積層を形成する工程は、第1のシリコン酸化膜を形成する工程と、この第1のシリコン酸化膜上に高誘電率膜を形成する工程と、この高誘電率膜上に第2のシリコン酸化膜を形成する工程と、を有することを特徴とする請求項14乃至25のいずれか1項に記載の不揮発性半導体記憶装置の製造方法。
- 前記電荷蓄積層を形成する工程は、絶縁膜中に導電体からなる複数の粒子が分散された層を形成する工程であることを特徴とする請求項14乃至25のいずれか1項に記載の不揮発性半導体記憶装置の製造方法。
- 前記ダミー膜をシリコン酸化膜及びシリコン窒化膜からなる2層膜とすることを特徴とする請求項14乃至28のいずれか1項に記載の不揮発性半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004073106A JP2005260164A (ja) | 2004-03-15 | 2004-03-15 | 不揮発性半導体記憶装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004073106A JP2005260164A (ja) | 2004-03-15 | 2004-03-15 | 不揮発性半導体記憶装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005260164A true JP2005260164A (ja) | 2005-09-22 |
Family
ID=35085563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004073106A Pending JP2005260164A (ja) | 2004-03-15 | 2004-03-15 | 不揮発性半導体記憶装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005260164A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009212399A (ja) * | 2008-03-05 | 2009-09-17 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2009212398A (ja) * | 2008-03-05 | 2009-09-17 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2011124418A (ja) * | 2009-12-11 | 2011-06-23 | Renesas Electronics Corp | 不揮発性半導体記憶装置 |
US7973356B2 (en) | 2007-10-04 | 2011-07-05 | Renesas Electronics Corporation | Nonvolatile semiconductor memory and method of manufacturing the same |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001102466A (ja) * | 1999-08-05 | 2001-04-13 | Halo Lsi Design & Device Technol Inc | 不揮発性メモリセルおよびそのプログラム方法ならびに不揮発性メモリアレイ |
JP2002231829A (ja) * | 2001-01-22 | 2002-08-16 | Halo Lsi Design & Device Technol Inc | 不揮発性半導体メモリおよびその製造方法 |
JP2002261174A (ja) * | 2001-03-02 | 2002-09-13 | Sony Corp | 不揮発性半導体記憶装置の製造方法 |
JP2003258134A (ja) * | 2002-03-06 | 2003-09-12 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2003309193A (ja) * | 2002-04-18 | 2003-10-31 | Hitachi Ltd | 半導体集積回路装置及び半導体集積回路装置の製造方法 |
JP2003332472A (ja) * | 2002-05-16 | 2003-11-21 | Sony Corp | 不揮発性半導体メモリ装置およびその製造方法 |
JP2004047936A (ja) * | 2002-03-05 | 2004-02-12 | Sharp Corp | 半導体記憶装置 |
-
2004
- 2004-03-15 JP JP2004073106A patent/JP2005260164A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001102466A (ja) * | 1999-08-05 | 2001-04-13 | Halo Lsi Design & Device Technol Inc | 不揮発性メモリセルおよびそのプログラム方法ならびに不揮発性メモリアレイ |
JP2002231829A (ja) * | 2001-01-22 | 2002-08-16 | Halo Lsi Design & Device Technol Inc | 不揮発性半導体メモリおよびその製造方法 |
JP2002261174A (ja) * | 2001-03-02 | 2002-09-13 | Sony Corp | 不揮発性半導体記憶装置の製造方法 |
JP2004047936A (ja) * | 2002-03-05 | 2004-02-12 | Sharp Corp | 半導体記憶装置 |
JP2003258134A (ja) * | 2002-03-06 | 2003-09-12 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2003309193A (ja) * | 2002-04-18 | 2003-10-31 | Hitachi Ltd | 半導体集積回路装置及び半導体集積回路装置の製造方法 |
JP2003332472A (ja) * | 2002-05-16 | 2003-11-21 | Sony Corp | 不揮発性半導体メモリ装置およびその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7973356B2 (en) | 2007-10-04 | 2011-07-05 | Renesas Electronics Corporation | Nonvolatile semiconductor memory and method of manufacturing the same |
US8114742B2 (en) | 2007-10-04 | 2012-02-14 | Renesas Electronics Corporation | Nonvolatile semiconductor memory and method of manufacturing the same |
JP2009212399A (ja) * | 2008-03-05 | 2009-09-17 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2009212398A (ja) * | 2008-03-05 | 2009-09-17 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2011124418A (ja) * | 2009-12-11 | 2011-06-23 | Renesas Electronics Corp | 不揮発性半導体記憶装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4646837B2 (ja) | 半導体装置の製造方法 | |
TWI642166B (zh) | 半導體裝置及其製造方法 | |
US20030160280A1 (en) | Nonvolatile semiconductor memory device, manufacturing method thereof, and operating method thereof | |
CN107887392A (zh) | 半导体器件及制造半导体器件的方法 | |
JPH0567791A (ja) | 電気的に書込および消去可能な半導体記憶装置およびその製造方法 | |
JP2013093546A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2002313967A (ja) | 半導体装置及びその製造方法 | |
CN107452747B (zh) | 制造半导体器件的方法 | |
JP2009212398A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP5486884B2 (ja) | 不揮発性半導体記憶装置、及びその製造方法 | |
JP4405489B2 (ja) | 不揮発性半導体メモリ | |
JP2009054942A (ja) | 不揮発性半導体記憶装置 | |
US20060043465A1 (en) | Semiconductor device and method of manufacturing the same | |
JP4817980B2 (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 | |
CN109994542B (zh) | 半导体器件及其制造方法 | |
TW201838193A (zh) | 半導體裝置及半導體裝置之製造方法 | |
US8912588B2 (en) | Semiconductor memory device | |
US20070205440A1 (en) | Semiconductor device and method for producing the same | |
JP2009212399A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2004296683A (ja) | 半導体装置およびその製造方法 | |
JP2005260164A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2009206355A (ja) | 不揮発性半導体メモリ及び不揮発性半導体メモリの製造方法 | |
US20070114580A1 (en) | Nonvolatile semicondutor storage device and manufacturing method thereof | |
JP2009071325A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6069569B1 (ja) | メモリセル、および不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070111 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110419 |