JP5594927B2 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP5594927B2
JP5594927B2 JP2007104348A JP2007104348A JP5594927B2 JP 5594927 B2 JP5594927 B2 JP 5594927B2 JP 2007104348 A JP2007104348 A JP 2007104348A JP 2007104348 A JP2007104348 A JP 2007104348A JP 5594927 B2 JP5594927 B2 JP 5594927B2
Authority
JP
Japan
Prior art keywords
local
global
bit line
sense amplifier
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007104348A
Other languages
English (en)
Other versions
JP2008262632A (ja
Inventor
一彦 梶谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2007104348A priority Critical patent/JP5594927B2/ja
Priority to US12/101,347 priority patent/US7697358B2/en
Publication of JP2008262632A publication Critical patent/JP2008262632A/ja
Application granted granted Critical
Publication of JP5594927B2 publication Critical patent/JP5594927B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、複数のワード線と複数のビット線の交点に形成された複数のメモリセルにデータを書き換え可能に記憶保持する半導体記憶装置に関し、特に、所定数のローカルビット線と１本のグローバルビット線を単位として階層化されたメモリセルアレイが構成された半導体記憶装置に関するものである。
一般的なＤＲＡＭにおいては、ビット線とワード線の交点に形成された多数のメモリセルを含むメモリセルアレイと、メモリセルのデータを増幅する多数のセンスアンプが設けられる。近年のＤＲＡＭの大容量化に伴い、ビット線に接続されるメモリセルの数が膨大になり、ビット線の寄生容量や寄生抵抗の増加に起因する性能上の問題が生じている。また、多数のメモリセルを極力小さい面積で配置し得る構成が望まれている。このような背景から、グローバルビット線と領域ごとに区分されたローカルビット線とに階層化されたメモリセルアレイを備える種々の構成が提案されている（例えば、特許文献１〜４参照）。このように階層化されたメモリセルアレイを採用すれば、グローバルビット線に比べ長さが短いローカルビット線にメモリセルを配置でき、寄生容量や寄生抵抗を低減するために有利な構成を実現できる。
ローカルビット線を採用したメリットを享受するには、差動構成のセンスアンプを用いるのではなく、シングルエンド構成のセンスアンプを採用することが望ましい。シングルエンド構成は差動構成に比べて回路規模が小さくなるので、ローカルビット線の区分数が多くなっても、全体の面積増加を抑えることができる。
特許第３５２１９７９号公報 特許第３５２９５３４号公報 特表平１０−５１２０８５号公報 特開２０００−５７７６１号公報
しかしながら、上記従来の階層化されたメモリセルアレイの構成のうち、特許文献１〜３には、ローカルビット線に直接センスアンプが接続されておらず、グローバルビット線にセンスアンプが接続されている。上述したようにシングルエンド構成のセンスアンプを採用する場合、差動構成のセンスアンプのように微小電位差を増幅するのは困難になるが、ローカルビット線とグローバルビット線の双方を経由して信号がセンスアンプに達する構成では、ビット線長が長くなり寄生容量や寄生抵抗の影響に起因する動作性能の低下が問題となる。一方、特許文献４には、折り返しビット線構造のローカルビット線にセンスアンプが接続された構成が開示されている。しかし、折り返しビット線構造では、ワード線とローカルビット線の交点のうち半数の交点にのみメモリセルが配置されるので、メモリセルアレイの集積度向上は難しくなる。また、相補対をなす１対のローカルビット線に接続される差動構成のセンスアンプを採用する必要があるので、そのための面積も増大する。
そこで、本発明はこれらの問題を解決するためになされたものであり、半導体記憶装置において階層化されたメモリセルアレイを構成し、ローカルビット線に接続されるメモリセルを高集積化するとともに、回路規模が小さいシングルエンド構成のセンスアンプを採用し、高い動作性能を維持しつつ高集積化に有利でチップ面積を抑えられる半導体記憶装置を提供することを目的とする。
上記課題を解決するために、本発明の半導体記憶装置は、複数のワード線と、前記複数のワード線と交差する複数のグローバルビット線と、各々の前記グローバルビット線に沿ってＮ本に区分され、前記複数のグローバルビット線と等しいピッチで配列された複数のローカルビット線と、前記複数のワード線と前記複数のローカルビット線の交点に形成された複数のメモリセルからなり、前記ローカルビット線の区分に対応して配置されたＮ個のメモリセルアレイと、選択された前記メモリセルから各々の前記ローカルビット線に読み出された信号を増幅し、前記グローバルビット線に出力する複数のローカルセンスアンプと、選択された前記メモリセルに対応する前記ローカルセンスアンプから各々の前記グローバルビット線を経由して伝送される信号を増幅し、選択的に外部データ線に接続する複数のグローバルセンスアンプとを備え、前記ローカルセンスアンプは、前記ローカルビット線に読み出された信号の増幅後に前記グローバルビット線の信号を反転して前記メモリセルに再書き込みする反転回路を含んで構成される。
本発明の半導体記憶装置によれば、階層化されたメモリセルアレイにおいて、各々のグローバルビット線に沿ってＮ本に区分されたローカルビット線が配置され、ワード線とローカルビット線の交点に形成されたメモリセルから読み出された信号がローカルビット線を経由してローカルセンスアンプで増幅され、さらにグローバルビット線に伝送されて外部データ線に接続される。よって、ローカルビット線の長さを短縮して寄生容量と寄生抵抗を抑えつつメモリセルを高密度に配置するとともに、ローカルセンスアンプをシングルエンド構成にするなど回路を簡素化でき、全体の面積増加を抑えることができる。ローカルビット線、ローカルセンスアンプ、グローバルビット線、グローバルセンスアンプの接続順で十分な信号量を保ちつつデータを伝送し、高速なアクセス速度と良好な動作マージンを確保することができる。
本発明において、前記複数のローカルセンスアンプとして、ワード線方向のピッチが前記ローカルビット線のピッチの２倍になるように配置されたシングルエンド構成のセンスアンプを用いてもよい。この場合、複数のローカルセンスアンプを各々の前記メモリセルアレイの両側に配置し、前記複数のローカルビット線を、前記メモリセルアレイの一方の側の前記ローカルセンスアンプと他方の側の前記ローカルセンスアンプとに交互に接続してもよい。
これにより、ローカルセンスアンプは、差動構成に比べて回路規模が小さいシングルエンド構成を採用し、そのピッチをローカルビット線のピッチの２倍で配置できるので、例えば、メモリセルサイズを一般的な８Ｆ２（Ｆは設計基準）より小さい６Ｆ２や４Ｆ２に縮小することが容易になる。
本発明において、隣接する２つの前記メモリセルアレイが前記ローカルセンスアンプを共有するように構成してもよい。この場合、前記ローカルセンスアンプは、前記２つのメモリセルアレイのそれぞれの前記ローカルビット線との間の接続を切替制御するスイッチ回路を含んでいてもよい。
本発明において、前記ローカルセンスアンプは、前記ローカルビット線に読み出された信号を増幅して前記グローバルビット線に出力する増幅用ＮＭＯＳトランジスタを含んでいてもよい。また、前記ローカルセンスアンプは、一端が前記増幅用ＮＭＯＳトランジスタのゲートに接続され、ゲートにプリチャージ信号が印加されたプリチャージ用ＮＭＯＳトランジスタを含んでいてもよい。さらに、前記ローカルセンスアンプは、前記ローカルビット線に読み出された信号の増幅後に前記グローバルビット線の信号を反転して前記メモリセルに再書き込みする前記反転回路として、駆動制御線と前記ローカルビット線の間に接続されたＰＭＯＳトランジスタと、前記プリチャージ用ＮＭＯＳトランジスタの他端と接地電位の間に接続されたＮＭＯＳトランジスタからなる反転回路を用いてもよい。
本発明において、前記ローカルセンスアンプは、ＮＭＯＳトランジスタのみを用いて構成してもよい。この場合、前記ローカルセンスアンプは、前記ローカルビット線と前記増幅用ＮＭＯＳトランジスタのゲートの間に接続されゲートに第１の制御信号が印加されたＮＭＯＳトランジスタと、前記グローバルビット線と前記ローカルビット線の間に接続されゲートに第２の制御信号が印加されたＮＭＯＳトランジスタを含んでいてもよい。また、前記ローカルセンスアンプは、前記グローバルビット線と前記増幅用ＮＭＯＳトランジスタの一端の間に接続されゲートに第１の制御信号が印加されたＮＭＯＳトランジスタと、前記グローバルビット線と前記ローカルビット線の間に接続されゲートに第２の制御信号が印加されたＮＭＯＳトランジスタを含んでいてもよい。
本発明において、前記複数のグローバルセンスアンプとして、ワード線方向のピッチが、前記グローバルビット線及び前記ローカルビット線のピッチの２倍になるように配置されたシングルエンド構成のセンスアンプを用いてもよい。この場合、前記複数のグローバルセンスアンプを前記Ｎ個のメモリセルアレイの両端に配置し、前記複数のグローバルビット線を、一端側の前記グローバルセンスアンプと他端側の前記グローバルセンスアンプとに交互に接続してもよい。
本発明において、前記複数のグローバルビット線をそれぞれ含む複数のグローバルアレイを配置し、前記グローバルビット線の延伸方向に隣接する２つの前記グローバルアレイが前記グローバルセンスアンプを共有するように構成してもよい。この場合、前記グローバルアレイと前記グローバルセンスアンプとの間の接続を切替制御するスイッチ回路を設けてもよい。
本発明において、各々の前記グローバルセンスアンプは、前記グローバルビット線を経由して伝送された前記メモリセルの読み出しデータを、選択的にリードデータ線に出力してもよい。また、各々の前記グローバルセンスアンプは、ライトデータ線から入力されたデータを、前記メモリセルに対する書き込みデータとして選択的に前記グローバルビット線に出力してもよい。
本発明によれば、階層化されたメモリセルアレイを採用してグローバルビット線に沿ってＮ本に区分されたローカルビット線を配置し、ローカルビット線に対応するシングルエンド構成のローカルセンスアンプと、グローバルビット線に対応するシングルエンド構成のグローバルセンスアンプとにより全体の半導体記憶装置が構成される。よって、長さが短縮されたローカルビット線に対してワード線との全ての交点にメモリセルを配置でき、差動構成より簡素なシングルエンド構成のローカルセンスアンプを用いて、全体の面積増加を抑えることができる。これにより、６Ｆ２や４Ｆ２などメモリセルサイズを縮小した場合であっても、ローカルビット線の寄生容量や寄生抵抗を抑えて適正な信号量を保ちつつ、動作マージンの向上とアクセス時間の高速化を実現することができる。
以下、本発明の実施形態について図面を参照しながら説明する。ここでは、半導体記憶装置としてのＤＲＡＭに対して本発明を適用する場合の形態として、メモリセルアレイの階層構造あるいは回路構成が異なる７つの実施形態をそれぞれ説明する。
（第１実施形態）
最初に、本発明の第１実施形態について説明する。図１は、第１実施形態のＤＲＡＭの全体構成を示している。図１においては、４つのメモリセルアレイ１０と、複数のグローバルセンスアンプ１１と、複数のローカルセンスアンプ１２と、複数のグローバルビット線ＧＢＬと、複数のローカルビット線ＬＢＬが示されている。
各々のメモリセルアレイ１０は、複数のワード線（不図示）とそれに交差する複数のローカルビット線ＬＢＬの全ての交点に形成された多数のメモリセル（不図示）から構成される。例えば、１つのメモリセルアレイ１０内においてＭ本のワード線ＷＬとＮ本のローカルビット線ＬＢＬを配列することにより、Ｍ×Ｎビットのデータを保持可能なメモリセルアレイ１０が構成され、ＤＲＡＭ全体の記憶容量は、４×Ｍ×Ｎビットとなる。図１に示すように、複数のローカルビット線ＬＢＬは、設計基準Ｆに対してワード線方向にピッチ２Ｆで規則的に配列されている。なお、複数のグローバルビット線ＧＢＬについても、ローカルビット線ＬＢＬと同様のピッチ２Ｆで配列されている。
ローカルセンスアンプ１２は、各々のメモリセルアレイ１０の両側に配置され、所定のローカルビット線ＬＢＬを介してメモリセルから読み出した信号を増幅する。図１に示すように、メモリセルアレイ１０においてワード線方向に隣接する２本のローカルビット線ＬＢＬは、一方が左側のローカルセンスアンプ１２に接続され、他方が右側のローカルセンスアンプ１２に接続される。この場合、各々のローカルビット線ＬＢＬは、メモリセルアレイ１０の配置に対応して区分されているので、各々のローカルセンスアンプ１２は１つのメモリセルアレイ１０にのみ従属している。なお、複数のローカルセンスアンプ１２は、ワード線方向にピッチ４Ｆで配置されている。
これに対し、グローバルセンスアンプ１１は、４つのメモリセルアレイ１０の両端に配置され、ローカルセンスアンプ１２からグローバルビット線ＧＢＬに伝送されるデータをさらに増幅する。図１に示すように、各々のグローバルビット線ＧＢＬは、４つのメモリセルアレイ１０の全てを跨いで配置される。よって、各々のグローバルビット線ＧＢＬは、ビット線方向に並ぶ８個のローカルセンスアンプ１２のうち所定の４個のローカルセンスアンプ１２に接続される。また、メモリセルアレイ１０内で隣接する２本のグローバルビット線ＧＢＬは、一方が左側のグローバルセンスアンプ１１に接続され、他方が右側のグローバルセンスアンプ１１に接続される。なお、複数のグローバルセンスアンプ１１も、ワード線方向にピッチ４Ｆで配置されている。
１つのメモリセルアレイ１０にＮ本のローカルビット線ＬＢＬが配列される場合には、それぞれＮ／２本のローカルビット線ＬＢＬに接続されるＮ／２個のローカルセンスアンプ１２がメモリセルアレイ１０の両側に配置される。４つのメモリセルアレイ１０全体では、全部で４Ｎ個のローカルセンスアンプ１２が８列で配置されるとともに、全部でＮ個のグローバルセンスアンプ１１が２列（両端）で配置されることになる。
このようにメモリセルアレイ１０の構成が階層化されているので、１本のローカルビット線ＬＢＬに接続されるメモリセル数の増加を抑えることができる。上述のＭ×Ｎビットのメモリセルアレイ１０を４つ並列に配置すると、グローバルビット線ＧＢＬは４Ｍ個のメモリセルのデータを選択的に伝送できるが、ローカルビット線ＬＢＬに接続されるメモリセル数はＭ個で済む。ローカルビット線ＬＢＬに接続されるメモリセル数が少なくなると、ローカルビット線ＬＢＬの寄生容量と寄生抵抗が減少し、信号レベルの増大とアクセス時間の高速化に有利となる。
次に、図１のローカルセンスアンプ１２の構成例について図２を参照して説明する。図２においては、１本のローカルビット線ＬＢＬと、１本のグローバルビット線ＧＢＬと、メモリセルアレイ１０の右側に配置されたローカルセンスアンプ１２を示している。ローカルビット線ＬＢＬには、複数（例えば３２本）のワード線ＷＬとの全ての交点にメモリセルＭＣが形成され、その一端がローカルセンスアンプ１２に接続されている。
図２のローカルセンスアンプ１２は、１つのＰＭＯＳトランジスタＰ１と、３つのＮＭＯＳトランジスタＮ１、Ｎ２、Ｎ３を含むシングルエンド構成のセンスアンプである。ＮＭＯＳトランジスタＮ１はグローバルビット線ＧＢＬとグランドに間に接続されるとともに、ＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ２、Ｎ３は駆動制御線ＲＳとグランドの間に直列接続されている。ローカルビット線ＬＢＬは、ＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ２の中間ノード及びＮＭＯＳトランジスタＮ１のゲートに接続されている。グローバルビット線ＧＢＬは、ＮＭＯＳトランジスタＮ１の一端に加えて、ＰＭＯＳトランジスタＰ１のゲートとＮＭＯＳトランジスタＮ３のゲートに接続されている。さらに、ＮＭＯＳトランジスタＮ２のゲートにプリチャージ信号線ＰＣが接続されている。
ローカルセンスアンプ１２のプリチャージ動作時は、プリチャージ信号線ＰＣがハイになってローカルビット線ＬＢＬが接地電位ＶＳＳ（グランド）にプリチャージされる。なお、グローバルビット線ＧＢＬは電源電圧ＶＤＬにプリチャージされる。ローカルセンスアンプ１２の増幅動作時は、駆動制御線ＲＳがハイかつプリチャージ信号線ＰＣがローに制御される。この状態で、選択されたワード線ＷＬが駆動されると、任意のメモリセルＭＣから読み出された信号がローカルビット線ＬＢＬを通じてＮＭＯＳトランジスタＮ１のゲートに入力される。
リード動作の際、ローカルビット線ＬＢＬにハイが読み出されると、ＮＭＯＳトランジスタＮ１がオンとなり、グローバルビット線ＧＢＬがローになる。このとき、反転回路を構成するＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ３の各ゲートへのフィードバックを通じて、ローカルビット線ＬＢＬの電位が上昇する。これに対し、ローカルビット線ＬＢＬにローが読み出された場合、ＮＭＯＳトランジスタＮ１がオフとなり、グローバルビット線ＧＢＬがハイになる。このとき、上述の反転回路のフィードバックを通じて、ローカルビット線ＬＢＬの電位が低下する。このように、ローカルビット線ＬＢＬを介して読み出されたメモリセルＭＣの微少電位がローカルセンスアンプ１２により増幅され、その反転信号がグローバルビット線ＧＢＬに出力される。
ここで、ＮＭＯＳトランジスタＮ１の動作条件を導く。図１において、例えば、セル容量Ｃｓ＝１０ｆＦ、ビット線容量Ｃｂ＝４ｆＦ（ローカルビット線ＬＢＬ上の１つのメモリセルＭＣ当り０．１ｆＦで３２本のワード線ＷＬを配置；１つのローカルセンスアンプ１２の容量は０．８ｆＦ）と想定する。ビット線振幅がＶＤＬ＝１Ｖとすると、ＮＭＭＯＳトランジスタＮ１のハイレベルＶｓ（Ｈ）とローレベルＶｓ（Ｌ）は、
Ｖｓ（Ｈ）＝１０／（１０＋４）×１−Ｖｎ（Ｈ）＝０．７１−Ｖｎ（Ｈ）
Ｖｓ（Ｌ）＝０＋Ｖｎ（Ｌ）
と算出される。ただし、Ｖｎ（Ｈ）、Ｖｎ（Ｌ）はメモリセル容量の電荷のリークや隣接するローカルビット線ＬＢＬやワード線ＷＬとのカップリングの影響によるノイズ成分である。従って、ＮＭＯＳトランジスタＮ１のしきい値電圧の設定範囲Ｖｔ（Ｎ）は、
Ｖｓ（Ｌ）＜Ｖｔ（Ｎ）＜Ｖｓ（Ｈ）
の範囲に設定する必要がある。
次に、図１のグローバルセンスアンプ１１の構成例について図３を参照して説明する。図３では、１本のグローバルビット線ＧＢＬと、図１の右端に配置されたグローバルセンスアンプ１１を示している。図３のグローバルセンスアンプ１１は、６つのＰＭＯＳトランジスタＰ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６、Ｐ７と、１つのインバータ１００を含んで構成される。
なお、図３において、信号名に付加される記号／は、負論理の信号であることを表している。以下、本明細書中では、一部の信号線（例えば、グローバルビット線ＧＢＬ、ワード線ＷＬ）を除き、負論理の信号に記号／を付加して表記する。
ＰＭＯＳトランジスタＰ２、Ｐ３は、電源電圧ＶＤＬとグローバルビット線ＧＢＬの間に並列に接続され、ＰＭＯＳトランジスタＰ２のゲートにプリチャージ信号線／ＰＣＧが接続される一方、ＰＭＯＳトランジスタＰ３のゲートには、インバータ１００を介してグローバルビット線ＧＢＬの反転信号が印加される。また、ＰＭＯＳトランジスタＰ４、Ｐ６は、電源電圧ＶＤＬとリードデータ線ＲＤＬの間に直列接続され、ＰＭＯＳトランジスタＰ４のゲートがグローバルビット線ＧＢＬに接続される一方、ＰＭＯＳトランジスタＰ６のゲートに選択信号線／ＹＳが接続される。また、ＰＭＯＳトランジスタＰ５、Ｐ７は、グローバルビット線ＧＢＬとライトデータ線／ＷＤＬの間に直列接続され、ＰＭＯＳトランジスタＰ５のゲートに制御信号線／ＷＥが接続される一方、ＰＭＯＳトランジスタＰ７のゲートに選択信号線／ＹＳが接続される。
上述したようにグローバルセンスアンプ１１のプリチャージ動作時には、プリチャージ信号線／ＰＣＧがローとなってＰＭＯＳトランジスタＰ２がオンし、グローバルビット線ＧＢＬが電源電圧ＶＤＬのレベルにプリチャージされる。グローバルビット線ＧＢＬに接続された任意のローカルセンスアンプ１２のリード動作又はライト動作の際は、選択信号線／ＹＳがローに制御される。リード動作時は、ＰＭＯＳトランジスタＰ４、Ｐ６を経由してグローバルビット線ＧＢＬのデータが反転されてリードデータ線ＲＤＬに出力される。ライト動作時は、負論理の制御信号線／ＷＥがローに制御され、ライトデータ線／ＷＤＬから入力されたデータが、ＰＭＯＳトランジスタＰ５、Ｐ７を経由してグローバルビット線ＧＢＬに出力される。
次に、図２のローカルセンスアンプ１２と図３のグローバルセンスアンプ１１を用いたＤＲＡＭの回路構成と動作について図４〜図６を参照して説明する。図４では、図１において隣接する２本のグローバルビット線ＧＢＬを含む単位回路の部分の回路構成を示している。図１のＮ本のグローバルビット線ＧＢＬに対して配列されるＮ／２個の単位回路のうち、図１の上部からｉ番目に位置する単位回路が図４に示されている。ただし、図４の単位回路においては、左側のメモリセルアレイ１０と、その両側の２つのローカルセンスアンプ１２と、右端のグローバルセンスアンプ１１のそれぞれの回路構成のみを示し、それ以外の回路構成は省略している。
図４に示すように、メモリセルアレイ１０の２本のローカルビット線ＬＢＬのうち、一方が右側のローカルセンスアンプ１２に接続され、他方が左側のローカルセンスアンプ１２に接続されている。これら２つのローカルセンスアンプ１２は図２と同様の構成を備えるものとするが、図４では便宜上、互いに１８０度回転させた配置を示している。また、図４において２本のグローバルビット線ＧＢＬのうち、一方が右側のグローバルセンスアンプ１１に接続され、他方が左側のグローバルアンプ１１（回路構成を省略）に接続されている。これら２つのグローバルセンスアンプ１１は図３と同様の構成を備えるものとする。
なお、図４において、一部の信号線名に番号（例えば、ＲＤＬ０、ＲＤＬ１等）が付加されているが、これはグローバルセンスアンプ１１やメモリセルアレイ１０等の配置に応じて別々の制御信号が供給されることを表している。以下、本明細書中では、信号線を区別する必要がある場合については同様の表記に従い、区別不要である場合は番号を付加せずに信号名を表記する。
図４の左側のメモリセルアレイ１０の両側のローカルセンスアンプ１２には、プリチャージ信号線ＰＣ０と駆動制御線ＲＳ０が接続される。なお、隣接するメモリセルアレイ１０の両側のローカルセンスアンプ１２には、プリチャージ信号線ＰＣ１と駆動制御線ＲＳ１が接続される。また、両側の２つのグローバルセンスアンプ１１には、ともに制御信号線／ＷＥとプリチャージ信号線／ＰＣＧが接続される。一方、左側のグローバルセンスアンプ１１には、リードデータ線ＲＤＬ０とライトデータ線／ＷＤＬ０が接続され、右側のグローバルセンスアンプ１１には、リードデータ線ＲＤＬ１とライトデータ線／ＷＤＬ１が接続される。さらに、対象のメモリセルアレイ１０には、３２本のワード線ＷＬ０〜ＷＬ３１が配線され、それとローカルビット線ＬＢＬとの全ての交点にメモリセルＭＣが形成されている。なお、図示されないメモリセルアレイ１０、ローカルセンスアンプ１２、左端のグローバルセンスアンプ１１についても上記と同様に構成される。
図４の回路構成におけるリード動作及びライト動作について、図５及び図６を用いて説明する。図５は、最初に選択メモリセルからハイを読み出した後に、選択メモリセルに対しローを書き込む動作における信号波形を示すとともに、図５の上部に全体動作を７つの期間（Ｔ１〜Ｔ７）に細分化して示している。まず、プリチャージ解除期間Ｔ１に至るまではローカルビット線ＬＢＬとグローバルビット線ＧＢＬがプリチャージされた状態にあり、ローカルビット線ＬＢＬがローでグローバルビット線ＧＢＬがハイになっている。そして、プリチャージ解除期間Ｔ１において、ローカルビット線ＬＢＬのプリチャージ状態を解除するためにプリチャージ信号線ＰＣ０がハイからローに変化し、グローバルビット線ＧＢＬのプリチャージ状態を解除するためにプリチャージ信号線／ＰＣＧがローからハイに変化する。
セル選択期間Ｔ２において、選択されたメモリセルアレイ１０に対応する駆動制御線ＲＳ０がハイになり、ローカルセンスアンプ１２が活性化される。なお、非選択のメモリセルアレイ１０に対応するプリチャージ信号線ＰＣ（例えば、ＰＣ１）はハイに保持され、駆動制御線ＲＳ（例えば、ＲＳ１）はローに保持される。また、選択されたワード線ＷＬ０が負電圧ＶＫＫから正電圧ＶＰＡに引き上げられる。この負電圧ＶＫＫはローレベル（接地電位ＶＳＳ）より低く、かつ正電圧ＶＰＡはハイレベル（電源電圧ＶＤＬ）より高く設定されている。その結果、ワード線ＷＬ０とローカルビット線ＬＢＬの交点のメモリセルＭＣに保持されるハイレベルの信号が読み出されてローカルセンスアンプ１２に入力され、ローカルビット線ＬＢＬを所定電位に上昇させる。
このとき、ローカルビット線ＬＢＬの所定電位は、少なくともＮＭＯＳトランジスタＮ１のしきい値範囲Ｒｖｔ（図中網かけ表示で示す）を上回る値に設定される（例えば、０．７Ｖ）。このしきい値範囲Ｒｖｔは、温度ばらつきやプロセスばらつきを反映して所定の電圧幅に分布している。続いて、センス期間Ｔ３において、オンとなったＮＭＯＳトランジスタＮ１を介してグローバルビット線ＧＢＬがハイからローに引き下げられる。一方、ゲートにグローバルビット線ＧＢＬが接続されたＰＭＯＳトランジスタＰ１がオンするので、ローカルビット線ＬＢＬは上述の所定電位から電源電圧ＶＤＬのレベルまで増幅される。
リード期間Ｔ４において、選択されたグローバルセンスアンプ１１に接続された選択信号線／ＹＳｉがローに制御され、ＰＭＯＳトランジスタＰ６、Ｐ７をオンにする。これにより、グローバルビット線ＧＢＬのローがＰＭＯＳトランジスタＰ４、Ｐ６を介して反転して読み出され、リードデータ線ＲＤＬ１にメモリセルＭＣと同様のハイが出力される。これにより、ＤＲＡＭの１回のリード動作が完了する。なお、リード期間Ｔ４において、プリチャージ信号線ＰＣ０がハイに戻される。よって、これ以降、ＮＭＯＳトランジスタＮ２がオンに保たれ、ＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ３が反転回路として機能する。
次に、同じメモリセルＭＣを対象としたライト動作に移行する。まず、ライト期間Ｔ５において、制御信号線／ＷＥがハイからローに変化する。これにより、グローバルセンスアンプ１１のＰＭＯＳトランジスタＰ５がオンし、ライトデータ線／ＷＤＬ１がグローバルビット線ＧＢＬに接続される。そして、ライトデータ線／ＷＤＬ１が、ライトデータであるローを反転したハイになるように制御されるので、グローバルビット線ＧＢＬはハイに変化する。一方、ローカルビット線ＬＢＬは、上述のＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ３の反転動作によりローに変化する。これにより、選択されたメモリセルＭＣには、ローカルビット線ＬＢＬを通じてローのデータが書き込まれる。
セル選択解除期間Ｔ６において、選択されたワード線ＷＬ０が正電圧ＶＰＡから負電圧ＶＫＫに下げられる。続いて、選択信号線／ＹＳｉがハイに制御され、ライトデータ線／ＷＤＬ１がグローバルビット線ＧＢＬから切り離される。これにより、ＤＲＡＭの１回のライト動作が完了する。
プリチャージ開始期間Ｔ７において、グローバルビット線ＧＢＬを再びプリチャージするために、プリチャージ信号線／ＰＣＧがローに変化する。その後、選択されたメモリセルアレイ１０に対応する駆動制御線ＲＳ０がローに変化し、ローカルセンスアンプ１２が非活性になる。
次に図６は、最初に選択メモリセルからローを読み出した後に、選択メモリセルに対しハイを書き込む動作における信号波形を示している。この場合の基本的な制御はおおよそ図５と共通しているが、ローカルビット線ＬＢＬやグローバルビット線ＧＢＬなど一部の信号波形のみが異なっている。
セル選択期間Ｔ２において、メモリセルＭＣのローデータが読み出されるので、ローカルビット線ＬＢＬはローを保ち続けるとともに、センス期間Ｔ３において、グローバルビット線ＧＢＬがローカルビット線ＬＢＬのローを反転したハイに保持される。よって、リード期間Ｔ４において、リードデータ線ＲＤＬ１にローが出力される。また、ライト期間Ｔ５において、ライトデータ線／ＷＤＬ１がローに制御されるので、グローバルビット線ＧＢＬがローに変化するともに、ローカルビット線ＬＢＬがハイに変化する。さらに、プリチャージ開始期間Ｔ７において、グローバルビット線ＧＢＬがハイに戻り、かつローカルビット線ＬＢＬがローに戻り、それぞれプリチャージされる。
上述の第１実施形態の構成を採用することで、階層化されたメモリセルアレイ１０においてローカルビット線ＬＢＬとワード線ＷＬの全ての交点にメモリセルＭＣを形成し、かつシングルエンド構成のローカルセンスアンプ１２を用いて面積増加を抑えることができる。メモリセルＭＣから読み出された信号は、ローカルビット線ＬＢＬ、ローカルセンスアンプ１２、グローバルビット線ＧＢＬ、グローバルセンスアンプ１１の接続順で外部データ線に入出力されるので、ローカルビット線ＬＢＬ及びグローバルビット線ＧＢＬとも寄生容量と寄生抵抗を抑え、十分な信号量を確保してアクセス速度及び動作マージンが向上する。
（第２実施形態）
次に、本発明の第２実施形態について説明する。第２実施形態のＤＲＡＭの全体構成は、第１実施形態（図１）と同様であるので説明を省略する。図７は、第２実施形態のローカルセンスアンプ１２の構成例を示している。図７のローカルセンスアンプ１２は、４つのＮＭＯＳトランジスタＮ１１、Ｎ１２、Ｎ１３、Ｎ１４を含むシングルエンド構成のセンスアンプである。第２実施形態では、ＰＭＯＳトランジスタを用いずにＮＭＯＳトランジスタのみを用いてローカルセンスアンプ１２を構成したので、ＰＭＯＳ領域とＮＭＯＳ領域を分離するウエルが不要となり、ローカルセンスアンプ１２のレイアウト面積を一層縮小可能である。
図７において、ＮＭＯＳトランジスタＮ１１は、図２のＮＭＯＳトランジスタＮ１と同様、グローバルビット線ＧＢＬとグランドの間に接続される。一方、ＮＭＯＳトランジスタＮ１２は、ＮＭＯＳトランジスタＮ１１のゲートとグランドの間に接続されるとともに、ＮＭＯＳトランジスタＮ１３は、ＮＭＯＳトランジスタのゲートとローカルビット線ＬＢＬの間に接続されている。また、ＮＭＯＳトランジスタＮ１４は、グローバルビット線ＧＢＬとローカルビット線ＬＢＬの間に接続されている。さらに、ＮＭＯＳトランジスタＮ１２のゲートにプリチャージ信号線ＰＣが接続され、ＮＭＯＳトランジスタＮ１３のゲートに制御信号線ＲＴが接続され、ＮＭＯＳトランジスタＮ１４のゲートに制御信号線ＷＴが接続されている。
図７のローカルセンスアンプ１２のプリチャージ動作時は、プリチャージ信号線ＰＣと制御信号線ＲＴがともにハイになって、ローカルビット線ＬＢＬが接地電位ＶＳＳにプリチャージされる。ローカルセンスアンプ１２のリード動作時は、プリチャージ信号線ＰＣがロー、制御信号線ＲＴがハイ、制御信号線ＷＴがローにそれぞれ制御され、ローカルビット線ＬＢＬに読み出されたデータは、ＮＭＯＳトランジスタＮ１３、Ｎ１１を介してグローバルビット線ＧＢＬに反転出力される。その後、プリチャージ信号線ＰＣがハイ、制御信号線ＲＴがロー、制御信号線ＷＴがハイに変化して、ＮＭＯＳトランジスタＮ１４を介してローカルビット線ＬＢＬ上で選択されたメモリセルＭＣへの再書き込みが行われる。一方、ローカルセンスアンプ１２のライト動作時は、プリチャージ信号線ＰＣがハイ、制御信号線ＲＴがロー、制御信号線ＷＴがハイにそれぞれ制御され、ローカルビット線ＬＢＬがＮＭＯＳトランジスタＮ１１から切り離される一方、グローバルビット線ＧＢＬとローカルビット線ＬＢＬがＮＭＯＳトランジスタＮ１４を介して接続され、選択されたメモリセルＭＣへの書き込みが行われる。
次に、第２実施形態のグローバルセンスアンプ１１の構成例について図８を参照して説明する。図８のグローバルセンスアンプ１１は、５つのＮＭＯＳトランジスタＮ１５、Ｎ１６、Ｎ１７、Ｎ１８、Ｎ１９と、２つのＰＭＯＳトランジスタＰ１１、Ｐ１２と、２つのインバータ１０１、１０２を含んで構成される。
２つのインバータ１０１、１０２はラッチを構成し、グローバルビット線ＧＢＬとラッチの入力側の間にＰＭＯＳトランジスタＰ１１が接続され、電源電圧ＶＤＬとラッチの入力側の間にＰＭＯＳトランジスタＰ１２が接続される。グローバルビット線ＧＢＬとラッチの出力側の間にＮＭＯＳトランジスタＮ１５が接続され、ライトデータ線ＷＤＬとラッチの出力側の間にＮＭＯＳトランジスタＮ１６、Ｎ１８が直列接続される。リードデータ線／ＲＤＬとグランドの間にＮＭＯＳトランジスタＮ１９、Ｎ１７が直列接続され、ＮＭＯＳトランジスタＮ１７のゲートがラッチの出力側に接続される。
一方、選択信号線ＹＳはＮＭＯＳトランジスタＮ１８、Ｎ１９の各ゲートに接続される。制御信号線ＷＥはＮＭＯＳトランジスタＮ１６のゲートに接続される。制御信号線ＲＷはＮＭＯＳトランジスタＮ１５とＰＭＯＳトランジスタＰ１１の各ゲートに接続される。プリチャージ信号線／ＰＣＧはＰＭＯＳトランジスタＰ１２のゲートに接続される。
図８のグローバルセンスアンプ１１のプリチャージ動作時は、プリチャージ信号線／ＰＣＧがローになって、ＰＭＯＳトランジスタＰ１２を介してグローバルビット線ＧＢＬが電源電圧ＶＤＬのレベルにプリチャージされる。リード動作時は、制御信号線ＲＷがローになり、ＮＭＯＳトランジスタＮ１５がオフ、かつＰＭＯＳトランジスタ１１がオンになり、グローバルビット線ＧＢＬのデータがラッチに取り込まれ、ＮＭＯＳトランジスタＮ１７、Ｎ１９を経由してリードデータ線ＲＤＬに出力される。その後、制御信号線ＲＷがハイになり、メモリセルＭＣへの再書き込みのため、ラッチに保持される反転データがＮＭＯＳトランジスタＮ１５を介してグローバルビット線ＧＢＬに伝送される。ライト動作時は、さらに制御信号線ＷＥがハイになり、ライトデータ線ＷＤＬのデータがＮＭＯＳトランジスタＮ１８、Ｎ１６、１５を経由してグローバルビット線ＧＢＬに伝送される。
次に、図７のローカルセンスアンプ１２と図８のグローバルセンスアンプ１１を用いたＤＲＡＭの回路構成と動作について図９〜図１１を参照して説明する。図９では、第１実施形態の図４と同様の単位回路の部分が示されている。図９に示すように、ローカルセンスアンプ１２とグローバルセンスアンプ１１の回路構成と各信号線の配置を除き、図４と同様の構成となっている。
図９の回路構成におけるリード動作及びライト動作について、図１０及び図１１を用いて説明する。図１０は、第１実施形態の図５と同様、最初に選択メモリセルからハイを読み出した後に、選択メモリセルに対しローを書き込む動作における信号波形を示すとともに、細分化された７つの期間（Ｔ１〜Ｔ７）を示している。図１０の基本的な制御の多くは図５と共通するので、以下では主に異なる点のみを説明する。
プリチャージ解除期間Ｔ１とセル選択期間Ｔ２において、図１０では図５の駆動制御線ＲＳ０がないが、制御信号線ＲＴ０が正電圧ＶＰＡに保たれる。この制御信号線ＲＴ０は、ローカルセンスアンプ１２のＮＭＯＳトランジスタＮ１３を確実にオン、オフさせるために、ワード線ＷＬと同様、正電圧ＶＰＡと負電圧ＶＫＫで制御される。一方、ＮＭＯＳトランジスタＮ１１の動作によりグローバルビット線ＧＢＬがハイからローに変化した後は、制御信号線ＲＴ０が正電圧ＶＰＡから負電圧ＶＫＫに引き下げられ、ローカルビット線ＬＢＬがＮＭＯＳトランジスタＮ１１から切り離される。
リード期間Ｔ４において、選択信号線ＹＳｉがハイに制御され、グローバルセンスアンプ１１のＮＭＯＳトランジスタＮ１８、Ｎ１９をオンにする。これにより、グローバルビット線ＧＢＬのローがＰＭＯＳトランジスタＰ１１からＮＭＯＳトランジスタＮ１９に至るパスを経由して読み出され、リードデータ線／ＲＤＬ１に、メモリセルＭＣに保持されるハイレベルの信号を反転したローレベルの信号が出力される。続いて、制御信号線ＲＷが正電圧ＶＰＰに引き上げられる。この制御信号線ＲＷは、ＮＭＯＳトランジスタＮ１５とＰＭＯＳトランジスタＰ１１を確実にオン、オフさせるために、正電圧ＶＰＰより高い正電圧ＶＰＰと接地電位ＶＳＳで制御される。
このとき、インバータ１０１、１０２からなるラッチに保持されている反転データは、その出力側からＮＭＯＳトランジスタＮ１５を介してグローバルビット線ＧＢＬに出力され、そのレベルをローからハイに反転させる。そして、制御信号線ＷＴ０が正電圧ＶＰＡに引き上げられ、ローカルセンスアンプ１２のＮＭＯＳトランジスタＮ１４がオンし、グローバルビット線ＧＢＬを通じてローカルビット線ＬＢＬのレベルが電源電圧ＶＤＬのレベルに上昇し、メモリセルＭＣにハイが再書き込みされる。これにより、ＤＲＡＭの１回のリード動作が完了する。なお、制御信号線ＷＴ０は、制御信号線ＲＴ０と同様、正電圧ＶＰＡと接地電位ＶＳＳで制御される。
続いてライト期間Ｔ５において、制御信号線ＷＥがローからハイに変化すると、グローバルセンスアンプ１１のＮＭＯＳトランジスタＮ１６がオンし、ライトデータ線ＷＤＬ１がグローバルビット線ＧＢＬに接続される。ライトデータ線ＷＤＬ１はローに制御されるので、グローバルビット線ＧＢＬもローに変化するとともに、ローカルビット線ＬＢＬは前述のＮＭＯＳトランジスタＮ１４を通じてローに変化する。これにより、選択されたメモリセルＭＣには、ローカルビット線ＬＢＬを通じてローのデータが書き込まれる。
セル選択解除期間Ｔ６において、選択信号線ＹＳｉがローに制御され、選択されたワード線ＷＬ０が負電圧ＶＫＫに引き下げられ、制御信号線ＷＥがローに制御される。その後、制御信号線ＷＴ０が負電圧ＶＫＫに引き下げられ、ローカルビット線ＬＢＬとグローバルビット線ＧＢＬが切り離される。これにより、ＤＲＡＭの１回のライト動作が完了する。
プリチャージ開始期間Ｔ７において、プリチャージ信号線／ＰＣＧがローに変化することに加えて、制御信号線ＲＷがローに、かつ制御信号線ＲＴ０がハイにそれぞれ制御される。これにより、ローカルビット線ＬＢＬは、ＮＭＯＳトランジスタＮ１２により接地電位ＶＳＳにプリチャージされ、グローバルビット線ＧＢＬは、ＰＭＯＳトランジスタＰ１２により電源電圧ＶＤＬにプリチャージされる。
次に図１１は、第１実施形態の図６と同様、最初に選択メモリセルからローを読み出した後に、選択メモリセルに対しハイを書き込む動作における信号波形を示している。図１１の基本的な制御はおおよそ図１０と共通しているが、ローカルビット線ＬＢＬやグローバルビット線ＧＢＬなど一部の信号波形のみが異なっている。
セル選択期間Ｔ２において、メモリセルのローデータが読み出されるので、ローカルビット線ＬＢＬはローを保ち続けるとともに、センス期間Ｔ３において、グローバルビット線ＧＢＬがローカルビット線ＬＢＬのローを反転したハイに保持される。よって、リード期間Ｔ４において、リードデータ線／ＲＤＬ１にハイが出力される。また、ライト期間Ｔ５において、ライトデータ線ＷＤＬ１がハイに制御されるので、グローバルビット線ＧＢＬがハイに変化するともに、ローカルビット線ＬＢＬもハイに変化する。さらに、プリチャージ開始期間Ｔ７において、グローバルビット線ＧＢＬがハイを保持する一方、ローカルビット線ＬＢＬがローに戻り、それぞれプリチャージされる。
上述の第２実施形態の構成を採用することで、第１実施形態と同様の作用、効果が得られることに加え、ローカルセンスアンプ１２をＮＭＯＳトランジスタのみで構成することができるので、ＤＲＡＭ全体の面積縮小にメリットがある。なお、かかるメリットは以下の第３実施形態においても共通する。
（第３実施形態）
次に、本発明の第３実施形態について説明する。第３実施形態のＤＲＡＭの全体構成は、第１実施形態（図１）と同様であるので説明を省略する。図１２は、第３実施形態のローカルセンスアンプ１２の構成例を示している。図１２のローカルセンスアンプ１２は、４つのＮＭＯＳトランジスタＮ２１、Ｎ２２、Ｎ２３、Ｎ２４を含むシングルエンド構成のセンスアンプである。第３実施形態では、ＮＭＯＳトランジスタのみを用いてローカルセンスアンプ１２を構成することによりレイアウト面積を縮小可能とした点は第２実施形態（図７）と共通するが、その回路構成が異なっている。
図１２において、ＮＭＯＳトランジスタＮ２１、Ｎ２３、Ｎ２４は、それぞれ図７のＮＭＯＳトランジスタＮ１１、Ｎ１２、Ｎ１４と同様の役割を有する。一方、図７のＮＭＯＳトランジスタ１３は設けられず、グローバルビット線ＧＢＬとＮＭＯＳトランジスタＮ２１の間にＮＭＯＳトランジスタＮ２２が接続されている。このＮＭＯＳトランジスタＮ２２のゲートには制御信号線ＲＴが接続されている。
図１２のローカルセンスアンプ１２のプリチャージ動作時は、プリチャージ信号線ＰＣがハイ、制御信号線ＲＴ、ＷＴがともにローになり、ローカルビット線ＬＢＬが接地電位ＶＳＳにプリチャージされる。ローカルセンスアンプ１２のリード動作時は、プリチャージ信号線ＰＣがロー、制御信号線ＲＴがハイ、制御信号線ＷＴがローにそれぞれ制御され、ローカルビット線ＬＢＬに読み出されたデータは、ＮＭＯＳトランジスタＮ２１、Ｎ２２を介してグローバルビット線ＧＢＬに反転出力される。その後、制御信号線ＲＴがロー、制御信号線ＷＴがハイに変化して、ＮＭＯＳトランジスタＮ２４を介してローカルビット線ＬＢＬ上で選択されたメモリセルＭＣへの再書き込みが行われる。一方、ローカルセンスアンプ１２のライト動作時は、プリチャージ信号線ＰＣがロー、制御信号線ＲＴがロー、制御信号線ＷＴがハイにそれぞれ制御され、グローバルビット線ＧＢＬとローカルビット線ＬＢＬがＮＭＯＳトランジスタＮ２４を介して接続され、選択されたメモリセルＭＣへの書き込みが行われる。
次に、図１２のローカルセンスアンプ１２を用いたＤＲＡＭの回路構成と動作について図１３〜図１５を参照して説明する。図１３では、第１（第２）実施形態の図４（図９）と同様の単位回路の部分が示されている。なお、第３実施形態のグローバルセンスアンプ１１については、第２実施形態と同様の構成（図８）を想定している。図１３に示すように、ローカルセンスアンプ１２とグローバルセンスアンプ１１の回路構成と各信号線の配置を除き、図４及び図９と同様の構成となっている。
図１３の回路構成におけるリード動作及びライト動作について、図１４及び図１５を用いて説明する。図１４は、第１（第２）実施形態の図５（図１０）と同様、最初に選択メモリセルからハイを読み出した後に、選択メモリセルに対しローを書き込む動作における信号波形を示すとともに、細分化された７つの期間（Ｔ１〜Ｔ７）を示している。図１３の基本的な制御の多くは図９と共通するので、以下では主に異なる点のみを説明する。
プリチャージ解除期間Ｔ１とセル選択期間Ｔ２において、制御信号線ＲＴ０は当初ローを保った後に、ワード線ＷＬ０の選択駆動に伴いハイに立ち上がる。なお、制御信号線ＲＴ０のレベルは、図１０とは異なり電源電圧ＶＤＬと接地電位ＶＳＳで制御される。一方、ＮＭＯＳトランジスタＮ２１の動作によりグローバルビット線ＧＢＬがハイからローに変化した後は、制御信号線ＲＴ０がハイからローに戻り、グローバルビット線ＧＢＬがＮＭＯＳトランジスタＮ２１から切り離される。
リード期間Ｔ４における動作は図１０とほぼ同様であるが、プリチャージ信号線ＰＣ０がローを保ち続ける点が異なる。すなわち、図９では、ＮＭＯＳトランジスタＮ１１がローカルビット線ＬＢＬと切り離されるので、ＮＭＯＳトランジスタＮ１１のゲートを接地電位ＶＳＳに安定させる必要があるのに対し、図１３ではローカルビット線ＬＢＬがＮＭＯＳトランジスタＮ２１のゲートに直結されるので、プリチャージ信号線ＰＣ０の制御は不要になる。
ライト期間Ｔ５、セル選択解除期間Ｔ６における動作は、図１０と同様である。また、プリチャージ開始期間Ｔ７における動作は、上述の制御信号線ＲＴ０とプリチャージ信号線ＰＣ０の変化を除き、図１０と同様である。制御信号線ＲＴ０は、既にローになっているのでその状態を保ち、プリチャージ信号線ＰＣ０はハイに制御される。
次に図１５は、第１（第２）実施形態の図６（図１１）と同様、最初に選択メモリセルからローを読み出した後に、選択メモリセルに対しハイを書き込む動作における信号波形を示している。図１５の基本的な制御はおおよそ図１４と共通しているが、ローカルビット線ＬＢＬやグローバルビット線ＧＢＬなど一部の信号波形のみが異なっている。図１５と図１４の信号波形の相違点は、図１１と図１０の信号波形の相違点と同様であるので、その説明を省略する。
（第４実施形態）
次に、本発明の第４実施形態について説明する。第４実施形態のＤＲＡＭは、第１〜第３実施形態のＤＲＡＭの全体構成と比べ、隣接するメモリセルアレイ１０がローカルセンスアンプ２０を共有する点が異なる。図１６は、第４実施形態のＤＲＡＭの全体構成を示している。図１６においては、４つのメモリセルアレイ１０と、複数のグローバルセンスアンプ１１と、複数の共有タイプのローカルセンスアンプ２０及び複数の非共有タイプのローカルセンスアンプ２１と、複数のグローバルビット線ＧＢＬと、複数のローカルビット線ＬＢＬが示されている。
図１６においては、４つのメモリセルアレイ１０と、複数のグローバルセンスアンプ１１の構成は図１と共通する。一方、２本のグローバルビット線ＧＢＬを含む単位回路において、３つの共有タイプのローカルセンスアンプ２０がメモリセルアレイ１０の間に配置され、２つの非共有タイプのローカルセンスアンプ２１が４つのメモリセルアレイ１０の両端に配置されている。ローカルセンスアンプ２０には、両側のメモリセルアレイ１０に属する２本のローカルビット線ＬＢＬが接続され、選択された側のローカルビット線ＬＢＬを読み出して増幅する。
図１７は、図１６の共有タイプのローカルセンスアンプ２０の構成例を示す図である。図１７においては、隣接する２つのメモリセルアレイ１０に属する２本のローカルビット線ＬＢＬと、その間に配置されたローカルセンスアンプ２０を示している。図１７のローカルセンスアンプ２０は、第１実施形態の図２と同様のＰＭＯＳトランジスタＰ１及び３つのＮＭＯＳトランジスタＮ１〜Ｎ３に加えて、スイッチ回路としてのＮＭＯＳトランジスタＮ３０、Ｎ３１により構成されている。
ＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１〜Ｎ３、プリチャージ信号線ＰＣ及び駆動制御線ＲＳの役割と動作は、図２の場合と同様である。一方、ＮＭＯＳトランジスタＮ３０は、ＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ２の中間ノード（ＮＭＯＳトランジスタＮ１のゲート）と左側のローカルビット線ＬＢＬの間に接続され、ゲートが切替信号線ＳＨＲに接続されている。また、ＮＭＯＳトランジスタＮ３１は、上記と同様の中間ノードと右側のローカルビット線ＬＢＬの間に接続され、ゲートが切替信号線ＳＨＬに接続されている。
２つのＮＭＯＳトランジスタＮ３０、３１の役割は、一方のローカルビット線ＬＢＬを選択的にローカルセンスアンプ２０に接続することにある。左側のメモリセルアレイ１０が選択されると、切替信号線ＳＨＲがハイ、かつ切替信号線ＳＨＬがローに制御される。右側のメモリセルアレイ１０が選択されると、切替信号線ＳＨＲがロー、かつ切替信号線ＳＨＬがハイに制御される。なお、実際には、選択されたメモリセルアレイ１０が両側の２つのローカルセンスアンプ２０に接続され、複数のローカルビット線ＬＢＬが左側と右側のローカルセンスアンプ２０と交互に接続される。よって、単位回路中で異なるローカルセンスアンプ２０に対し、切替信号線ＳＨＲ、ＳＨＬは別々に制御される。
一方、図１６の両端の２つのローカルセンスアンプ２１は、図１７の構成例における２つのＮＭＯＳトランジスタＮ３０、Ｎ３１のいずれかを含む構成を有する。すなわち、一方のローカルセンスアンプ２１の場合は、ゲートが切替信号線ＳＨＬに接続されたＮＭＯＳトランジスタＮ３１のみが設けられ、他方のローカルセンスアンプ２１の場合は、ゲートが切替信号線ＳＨＲに接続されたＮＭＯＳトランジスタＮ３０のみが設けられる。
次に、第４実施形態のＤＲＡＭの回路構成と動作について図１８〜図２０を参照して説明する。図１８は、第１実施形態の図４と同様の単位回路の部分を示している。なお、第４実施形態のグローバルセンスアンプ１１については、第１実施形態と同様の構成（図３）を想定している。図１８に示すように、ローカルセンスアンプ２０、２１の回路構成と各信号線の配置を除き、図４と同様の構成となっている。
図１８の回路構成におけるリード動作及びライト動作について、図１９及び図２０を用いて説明する。図１９は、第１実施形態の図５と同様、最初に選択メモリセルからハイを読み出した後に、選択メモリセルに対しローを書き込む動作における信号波形を示すとともに、細分化された７つの期間（Ｔ１〜Ｔ７）を示している。図１９の基本的な制御の多くは図５と共通するので、以下では主に異なる点のみを説明する。
プリチャージ解除期間Ｔ１において、切替信号線ＳＨ１Ｌがローに制御され、他の切替信号線（ＳＨ０Ｌ、ＳＨ０Ｒ）はハイに保持される。これにより、選択されたメモリセルアレイ１０の右側のローカルセンスアンプ２０は、左側のＮＭＯＳトランジスタＮ３０がオンで右側のＮＭＯＳトランジスタＮ３１がオフの状態になる。なお、切替信号線ＳＨ１Ｌ等は、ワード線ＷＬと同様、正電圧ＶＰＡと負電圧ＶＫＫで制御される。一方、リード動作とライト動作が完了した後のプリチャージ開始期間Ｔ７において、切替信号線ＳＨ１Ｌがハイに戻り、両側の２本のローカルビット線ＬＢＬのプリチャージが行われる。
次に図２０は、第１実施形態の図６と同様、最初に選択メモリセルからローを読み出した後に、選択メモリセルに対しハイを書き込む動作における信号波形を示している。図２０の基本的な制御はおおよそ図１９と共通しているが、ローカルビット線ＬＢＬやグローバルビット線ＧＢＬなど一部の信号波形のみが異なっている。図２０と図１９の信号波形の相違点は、図６と図５の信号波形の相違点と同様であるので、その説明を省略する。
上述の第４実施形態の構成を採用することで、第１実施形態と同様の作用、効果が得られることに加え、隣接するメモリセルアレイ１０に共有されるローカルセンスアンプ２０の配置数を削減でき、面積縮小に有利である。特に、メモリセルアレイ１０のビット線方向の区分数が大きくなる場合は、第４実施形態を採用するメリットが大きい。なお、かかるメリットは以下の第５〜７実施形態においても共通する。
（第５実施形態）
次に、本発明の第５実施形態について説明する。第５実施形態は、第４実施形態と同様、隣接するメモリセルアレイ１０がローカルセンスアンプ２０を共有する構成を備えるが、第４実施形態とはグローバルセンスアンプ１１の構成が異なっている。なお、第５実施形態のローカルセンスアンプ１２の構成は、第４実施形態と同様であるとする。図２１は、第５実施形態のグローバルセンスアンプ１１の構成例を示している。図２１のグローバルセンスアンプ１１は、４つのＮＭＯＳトランジスタＮ４０、Ｎ４１、Ｎ４２、Ｎ４３と、２つのＰＭＯＳトランジスタＰ２、Ｐ３と、１つのインバータ１００を含んで構成される。
図２１において、ＰＭＯＳトランジスタＰ２、Ｐ３とインバータ１００を含む回路部分は、第４実施形態（図１８）と同様である。一方、４つのＰＭＯＳトランジスタＰ４〜Ｐ７の回路部分（図１８）は、負論理のリードデータ線／ＲＤＬと接地電位ＶＳＳの間に直列接続されたＮＭＯＳトランジスタＮ４０、４１と、グローバルビット線ＧＢＬと負論理のライトデータ線／ＷＤＬの間に直列接続されたＮＭＯＳトランジスタＮ４２、Ｎ４３とにより置き換えられている。図２１に示すように、グローバルビット線ＧＢＬに接続された任意のローカルセンスアンプ２０、２１のリード動作又はライト動作の際は、正論理の選択信号線ＹＳがハイに制御される。リード動作時は、ＮＭＯＳトランジスタＮ４０、Ｎ４１を経由してグローバルビット線ＧＢＬのデータがリードデータ線／ＲＤＬに出力される。ライト動作時は、正論理の制御信号線ＷＥがハイに制御され、ライトデータ線／ＷＤＬから入力されたデータが、ＮＭＯＳトランジスタＮ４３、Ｎ４２を経由してグローバルビット線ＧＢＬに出力される。
次に、第５実施形態のＤＲＡＭの回路構成と動作について図２２〜図２５を参照して説明する。図２２は、第４実施形態の図１８と同様の単位回路の部分を示している。図２２に示すように、グローバルセンスアンプ１１の回路構成と一部の信号線を除き、図１８と同様の構成となっている。
図２２の回路構成におけるリード動作及びライト動作を、図２３及び図２４に示している。図２３及び図２４においては、選択信号線ＹＳｉ、制御信号線ＷＥ、リードデータ線／ＲＤＬのそれぞれの極性が反転している点を除き、第４実施形態の図１９及び図２０と同様の信号波形となるので、その説明を省略する。
（第６実施形態）
次に、本発明の第６実施形態について説明する。第６実施形態のＤＲＡＭは、第４、５実施形態と同様、隣接するメモリセルアレイ１０がローカルセンスアンプ２０を共有する構成を備えるが、第４、５実施形態とはローカルセンスアンプ２０、２１の構成が異なっている。図２５は、第６実施形態の共有タイプのローカルセンスアンプ２０の構成例を示す図である。図２５においては、隣接する２つのメモリセルアレイ１０に属する２本のローカルビット線ＬＢＬと、その間に配置されたローカルセンスアンプ２０を示している。図２５のローカルセンスアンプ２０は、第２実施形態の図７と同様のＮＭＯＳトランジスタＮ１１、Ｎ１２、Ｎ１３、Ｎ１４に加えて、２つのＮＭＯＳトランジスタＮ２６、Ｎ２７により構成されている。
４つのＮＭＯＳトランジスタＮ１１〜Ｎ１４、プリチャージ信号線ＰＣ、制御信号線ＲＴＲ、ＷＴＲの役割と動作は、図７の場合と同様である。一方、ＮＭＯＳトランジスタＮ２６は、ＮＭＯＳトランジスタＮ１１のゲートと他方のローカルビット線ＬＢＬの間に接続され、ゲートが制御信号線ＲＴＬに接続されている。また、ＮＭＯＳトランジスタＮ２７は、グローバルビット線ＧＢＬと他方のローカルビット線ＬＢＬの間に接続され、ゲートが制御信号線ＷＴＬに接続されている。
このような構成により、両側の２本のローカルビット線ＬＢＬを選択的にＮＭＯＳトランジスタＮ１１のゲートに接続することができる。リード動作時には、両側のメモリセルアレイ１０のうち選択された側の制御信号線ＲＴＲ、ＲＴＬがハイ、かつ非選択の側の制御信号線ＲＴＲ、ＲＴＬがローに制御される。また、ライト動作時には、同様に選択された側の制御信号線ＷＴＲ、ＷＴＬがハイ、かつ非選択の制御信号線ＷＴＲ、ＷＴＬがローに制御される。
次に、第６実施形態のＤＲＡＭの回路構成と動作について図２６〜図２８を参照して説明する。図２６は、第２実施形態の図９と同様の単位回路の部分を示している。なお、第６実施形態のグローバルセンスアンプ１１については、第３実施形態と同様の構成（図８）を想定している。図２６に示すように、ローカルセンスアンプ２０、２１の回路構成と各信号線の配置を除き、図９と同様の構成となっている。
図２６の回路構成におけるリード動作及びライト動作について、図２７及び図２８に示している。図２７及び図２８における基本的な制御は、第２実施形態の図１０、１１と共通し、制御信号線ＲＴ０Ｌ、ＲＴ０Ｒ、ＲＴ１Ｌ、ＷＴ０Ｌ、ＷＴ０Ｒ、ＷＴ１Ｌが相違するが、それらの相違点は第４及び第５実施形態における切替制御と共通するので、その説明を省略する。
（第７実施形態）
次に、本発明の第７実施形態について説明する。第７実施形態のＤＲＡＭは、第４〜６実施形態と同様、隣接するメモリセルアレイ１０がローカルセンスアンプ２０を共有する構成を備えるが、第４〜６実施形態とはローカルセンスアンプ２０、２１の構成が異なっている。図２９は、第７実施形態の共有タイプのローカルセンスアンプ２０の構成例を示す図である。図２９においては、隣接する２つのメモリセルアレイ１０に属する２本のローカルビット線ＬＢＬと、その間に配置されたローカルセンスアンプ２０を示している。図２９のローカルセンスアンプ２０は、第３実施形態の図１２と同様のＮＭＯＳトランジスタＮ２１、Ｎ２２、Ｎ２３、Ｎ２４に加えて、２つのＮＭＯＳトランジスタＮ３０、Ｎ３１により構成されている。
４つのＮＭＯＳトランジスタＮ２１〜Ｎ２４、プリチャージ信号線ＰＣ、制御信号線ＲＴ、ＷＴの役割と動作は、図１２の場合と同様である。一方、ＮＭＯＳトランジスタＮ３０は、ＮＭＯＳトランジスタＮ２１のゲートと一方のローカルビット線ＬＢＬの間に接続され、ゲートが切替信号線ＳＨＲに接続されている。また、ＮＭＯＳトランジスタＮ３１は、ＮＭＯＳトランジスタＮ２１のゲートと他方のローカルビット線ＬＢＬの間に接続され、ゲートが切替信号線ＳＨＬに接続されている。
このような構成により、両側の２本のローカルビット線ＬＢＬを選択的にＮＭＯＳトランジスタＮ２１のゲートに接続することができる。リード動作時及びライト動作時には、両側のメモリセルアレイ１０のうち選択された側の切替信号線ＳＨＲ、ＳＨＬがハイ、かつ非選択の側の切替信号線ＳＨＲ、ＳＨＬがローに制御される。
次に、第７実施形態のＤＲＡＭの回路構成と動作について図３０〜図３２を参照して説明する。図３０は、第３実施形態の図１３と同様の単位回路の部分を示している。なお、第７実施形態のグローバルセンスアンプ１１については、第３実施形態と同様の構成（図８）を想定している。図３０に示すように、ローカルセンスアンプ２０、２１の回路構成と各信号線の配置を除き、図１３と同様の構成となっている。
図３０の回路構成におけるリード動作及びライト動作について、図３１及び図３２に示している。図３１及び図３２における基本的な制御は、第３実施形態の図１４、１５と共通し、切替信号線ＳＨ０Ｌ、ＳＨ０Ｒ、ＳＨ１Ｌが相違するが、それらの相違点は第４〜６実施形態における切替制御と共通するので、その説明を省略する。
以上、７つの実施形態に基づいて本発明の内容を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができる。例えば、上記各実施形態においては、階層化されたメモリセルアレイ１０内のローカルビット線ＬＢＬがビット線方向で４本に区分される例を示したが、区分数は４つに限られることなく、自在に設定できる。
また、上記各実施形態においては、ＤＲＡＭのビット線方向の全体にわたって各グローバルビット線ＧＢＬが配置される例を示したが、グローバルセンスアンプ１１及びグローバルビット線ＧＢＬを分割して配置してもよい。図３３は、このようなＤＲＡＭの分割されたグローバルアレイの構成例を示している。図３３においては、２つのグローバルアレイと、複数のグローバルセンスアンプ１１ａ、１１ｂ、１１ｃと、それぞれのグローバルビット線ＧＢＬと各グローバルセンスアンプ１１ａ、１１ｂ、１１ｃの接続を切替制御する多数のＮＭＯＳトランジスタＮ５０が設けられている。また、ＮＭＯＳトランジスタＮ５０の各ゲートは、左から順に制御信号線ＧＳＬ０、ＧＳＲ０、ＧＳＬ１、ＧＳＲ１、ＧＳＬ２に接続されている。なお、図３３では簡単のため２つのグローバルアレイを含み範囲のみを示しているが、ビット線方向に同様に構造を繰り返し配置すれば、任意の数のグローバルアレイに区分可能である。
図３３のＤＲＡＭにおいて、通常は各制御信号線がハイに制御され、グローバルアレイの選択時に、その両側の２つのグローバルセンスアンプ１１の反対側の２つの制御信号線がローに制御される。例えば、グローバルアレイ（１）が選択される場合、制御信号線ＧＳＲ０、ＧＳＬ２がローに制御され、共有される２つのグローバルセンスアンプ１１ｂ、１１ｃが隣接する２つのグローバルアレイと切り離される。その後、リード動作／ライト動作が完了してグローバルアレイの選択が解除されると元の状態に戻る。図３３の構成を採用することで、より記憶容量の大きいＤＲＡＭに対して適切な領域分割が可能となり使い勝手が向上する。
さらに、上記各実施形態のメモリセルアレイ１０に形成されるメモリセルＭＣは、多様な構造を適用することができる。図３４は、メモリセルＭＣの代表的な２種の構造を示している。図３４（ａ）、（ｂ）は、ともにメモリセルＭＣがＮＭＯＳトランジスタＮ０とキャパシタＣ０により構成され、ワード線ＷＬがＮＭＯＳトランジスタＮ０のゲート電極に接続されているが、ローカルビット線ＬＢＬとの位置関係が異なる。すなわち、図３４（ａ）では、ＮＭＯＳトランジスタＮ０の一端にローカルビット線ＬＢＬが接続され、キャパシタＣ０の一端に共通の固定電位が印加されている。一方、図３４（ｂ）では、キャパシタＣ０の一端にローカルビット線ＬＢＬが接続され、ＮＭＯＳトランジスタＮ０の一端に共通の固定電位が印加されている。ＤＲＡＭの構造上の特性に応じて、適宜に選択された図３４（ａ）、（ｂ）のいずれのメモリセルＭＣに対しても、上記各実施形態の構成を有効に適用することができる。
第１実施形態のＤＲＡＭの全体構成を示す図である。 第１実施形態のローカルセンスアンプの構成例を説明する図である。 第１実施形態のグローバルセンスアンプの構成例を説明する図である。 第１実施形態の単位回路の部分の回路構成を示す図である。 図４の回路構成におけるリード動作及びライト動作を説明する図であり、ハイを読み出した後にローを書き込む動作における信号波形図である。 図４の回路構成におけるリード動作及びライト動作を説明する図であり、ローを読み出した後にハイを書き込む動作における信号波形図である。 第２実施形態のローカルセンスアンプの構成例を説明する図である。 第２実施形態のグローバルセンスアンプの構成例を説明する図である。 第２実施形態の単位回路の部分の回路構成を示す図である。 図９の回路構成におけるリード動作及びライト動作を説明する図であり、ハイを読み出した後にローを書き込む動作における信号波形図である。 図９の回路構成におけるリード動作及びライト動作を説明する図であり、ローを読み出した後にハイを書き込む動作における信号波形図である。 第３実施形態のローカルセンスアンプの構成例を説明する図である。 第３実施形態の単位回路の部分の回路構成を示す図である。 図１３の回路構成におけるリード動作及びライト動作を説明する図であり、ハイを読み出した後にローを書き込む動作における信号波形図である。 図１３の回路構成におけるリード動作及びライト動作を説明する図であり、ローを読み出した後にハイを書き込む動作における信号波形図である。 第４実施形態のＤＲＡＭの全体構成を示す図である。 第４実施形態の共有タイプのローカルセンスアンプの構成例を説明する図である。 第４実施形態の単位回路の部分の回路構成を示す図である。 図１８の回路構成におけるリード動作及びライト動作を説明する図であり、ハイを読み出した後にローを書き込む動作における信号波形図である。 図１８の回路構成におけるリード動作及びライト動作を説明する図であり、ローを読み出した後にハイを書き込む動作における信号波形図である。 第５実施形態のグローバルセンスアンプの構成例を説明する図である。 第５実施形態の単位回路の部分の回路構成を示す図である。 図２２の回路構成におけるリード動作及びライト動作を説明する図であり、ハイを読み出した後にローを書き込む動作における信号波形図である。 図２２の回路構成におけるリード動作及びライト動作を説明する図であり、ローを読み出した後にハイを書き込む動作における信号波形図である。 第６実施形態の共有タイプのローカルセンスアンプの構成例を説明する図である。 第６実施形態の単位回路の部分の回路構成を示す図である。 図２６の回路構成におけるリード動作及びライト動作を説明する図であり、ハイを読み出した後にローを書き込む動作における信号波形図である。 図２６の回路構成におけるリード動作及びライト動作を説明する図であり、ローを読み出した後にハイを書き込む動作における信号波形図である。 第７実施形態の共有タイプのローカルセンスアンプの構成例を説明する図である。 第７実施形態の単位回路の部分の回路構成を示す図である。 図３０の回路構成におけるリード動作及びライト動作を説明する図であり、ハイを読み出した後にローを書き込む動作における信号波形図である。 図３１の回路構成におけるリード動作及びライト動作を説明する図であり、ローを読み出した後にハイを書き込む動作における信号波形図である。 ＤＲＡＭにおいてグローバルセンスアンプ及びグローバルビット線が分割されたグローバルアレイの構成例を示す図である。 メモリセルの代表的な２種の構造を示す図である。
符号の説明
１０…メモリセルアレイ
１１、１１ａ、１１ｂ、１１ｃ…グローバルセンスアンプ
１２、２０、２１…ローカルセンスアンプ
１００、１０１、１０２…インバータ
ＧＢＬ…グローバルビット線
ＬＢＬ…ローカルビット線
ＷＬ…ワード線
ＭＣ…メモリセル
Ｐ１〜Ｐ７、Ｐ１１、Ｐ１２…ＰＭＯＳトランジスタ
Ｎ１〜Ｎ３、Ｎ１１〜Ｎ１９、Ｎ２１〜Ｎ２４、Ｎ２６、Ｎ２７、Ｎ３０、Ｎ３１、Ｎ４０〜Ｎ４３、Ｎ５０…ＮＭＯＳトランジスタ
ＲＳ…駆動制御線
ＰＣ…プリチャージ信号線（ローカルビット線用）
ＰＣＧ…プリチャージ信号線（グローバルビット線用）
ＹＳ…選択信号線
ＷＥ、ＲＴ、ＷＴ、ＲＷ…制御信号線
ＲＤＬ…リードデータ線
ＷＤＬ…ライトデータ線
ＳＨＲ、ＳＨＬ…切替信号線
ＶＤＬ…電源電圧
ＶＳＳ…接地電位
ＶＰＡ、ＶＰＰ…正電圧
ＶＫＫ…負電圧
Ｎ０…ＮＭＯＳトランジスタ
Ｃ０…キャパシタ

Claims (19)

  1. 複数のワード線と、
    前記複数のワード線と交差する複数のグローバルビット線と、
    各々の前記グローバルビット線に沿ってＮ本に区分され、前記複数のグローバルビット線と等しいピッチで配列された複数のローカルビット線と、
    前記複数のワード線と前記複数のローカルビット線の交点に形成された複数のメモリセルからなり、前記ローカルビット線の区分に対応して配置されたＮ個のメモリセルアレイと、
    選択された前記メモリセルから各々の前記ローカルビット線に読み出された信号を増幅し、前記グローバルビット線に出力する複数のローカルセンスアンプと、
    選択された前記メモリセルに対応する前記ローカルセンスアンプから各々の前記グローバルビット線を経由して伝送される信号を増幅し、選択的に外部データ線に接続する複数のグローバルセンスアンプと、
    を備え、
    前記ローカルセンスアンプは、前記ローカルビット線に読み出された信号の増幅後に前記グローバルビット線の信号を反転して前記メモリセルに再書き込みする反転回路を含むことを特徴とする半導体記憶装置。
  2. 前記複数のローカルセンスアンプは、ワード線方向のピッチが前記ローカルビット線のピッチの２倍になるように配置されたシングルエンド構成のセンスアンプであることを特徴とする請求項１に記載の半導体記憶装置。
  3. 前記複数のローカルセンスアンプは、各々の前記メモリセルアレイの両側に配置され、前記複数のローカルビット線は、前記メモリセルアレイの一方の側の前記ローカルセンスアンプと他方の側の前記ローカルセンスアンプとに交互に接続されることを特徴とする請求項２に記載の半導体記憶装置。
  4. 隣接する２つの前記メモリセルアレイが前記ローカルセンスアンプを共有することを特徴とする請求項３に記載の半導体記憶装置。
  5. 前記ローカルセンスアンプは、前記２つのメモリセルアレイのそれぞれの前記ローカルビット線との間の接続を切替制御するスイッチ回路を含むことを特徴とする請求項４に記載の半導体記憶装置。
  6. 前記ローカルセンスアンプは、前記ローカルビット線に読み出された信号を増幅して前記グローバルビット線に出力する増幅用ＮＭＯＳトランジスタを含むことを特徴とする請求項１に記載の半導体記憶装置。
  7. 前記ローカルセンスアンプは、一端が前記増幅用ＮＭＯＳトランジスタのゲートに接続され、ゲートにプリチャージ信号が印加されたプリチャージ用ＮＭＯＳトランジスタを含むことを特徴とする請求項６に記載の半導体記憶装置。
  8. 前記増幅用ＮＭＯＳトランジスタの他端は、接地電位に接続されることを特徴とする請求項７に記載の半導体記憶装置。
  9. 前記反転回路は、駆動制御線と前記ローカルビット線の間に接続されたＰＭＯＳトランジスタと、前記プリチャージ用ＮＭＯＳトランジスタの他端と前記接地電位の間に接続されたＮＭＯＳトランジスタからなることを特徴とする請求項８に記載の半導体記憶装置。
  10. 前記ＰＭＯＳトランジスタ及び前記ＮＭＯＳトランジスタのそれぞれのゲートは、前記グローバルビット線に接続されることを特徴とする請求項９に記載の半導体記憶装置。
  11. 前記ローカルセンスアンプは、ＮＭＯＳトランジスタのみを用いて構成されることを特徴とする請求項７に記載の半導体記憶装置。
  12. 前記ローカルセンスアンプは、前記ローカルビット線と前記増幅用ＮＭＯＳトランジスタのゲートの間に接続されゲートに第１の制御信号が印加されたＮＭＯＳトランジスタと、前記グローバルビット線と前記ローカルビット線の間に接続されゲートに第２の制御信号が印加されたＮＭＯＳトランジスタを含むことを特徴とする請求項１１に記載の半導体記憶装置。
  13. 前記ローカルセンスアンプは、前記グローバルビット線と前記増幅用ＮＭＯＳトランジスタの一端の間に接続されゲートに第１の制御信号が印加されたＮＭＯＳトランジスタと、前記グローバルビット線と前記ローカルビット線の間に接続されゲートに第２の制御信号が印加されたＮＭＯＳトランジスタを含むことを特徴とする請求項１１に記載の半導体記憶装置。
  14. 前記複数のグローバルセンスアンプは、ワード線方向のピッチが、前記グローバルビット線及び前記ローカルビット線のピッチの２倍になるように配置されたシングルエンド構成のセンスアンプであることを特徴とする請求項１に記載の半導体記憶装置。
  15. 前記複数のグローバルセンスアンプは、前記Ｎ個のメモリセルアレイの両端に配置され、前記複数のグローバルビット線は、一端側の前記グローバルセンスアンプと他端側の前記グローバルセンスアンプとに交互に接続されることを特徴とする請求項１４に記載の半導体記憶装置。
  16. 前記複数のグローバルビット線をそれぞれ含む複数のグローバルアレイが配置され、前記グローバルビット線の延伸方向に隣接する２つの前記グローバルアレイが前記グローバルセンスアンプを共有することを特徴とする請求項１４に記載の半導体記憶装置。
  17. 前記グローバルアレイと前記グローバルセンスアンプとの間の接続を切替制御するスイッチ回路が設けられていることを特徴とする請求項１６に記載の半導体記憶装置。
  18. 各々の前記グローバルセンスアンプは、前記グローバルビット線を経由して伝送された前記メモリセルの読み出しデータを、選択的にリードデータ線に出力することを特徴とする請求項１４に記載の半導体記憶装置。
  19. 各々の前記グローバルセンスアンプは、ライトデータ線から入力されたデータを、前記メモリセルに対する書き込みデータとして選択的に前記グローバルビット線に出力することを特徴とする請求項１４に記載の半導体記憶装置。
JP2007104348A 2007-04-11 2007-04-11 半導体記憶装置 Expired - Fee Related JP5594927B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007104348A JP5594927B2 (ja) 2007-04-11 2007-04-11 半導体記憶装置
US12/101,347 US7697358B2 (en) 2007-04-11 2008-04-11 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007104348A JP5594927B2 (ja) 2007-04-11 2007-04-11 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2008262632A JP2008262632A (ja) 2008-10-30
JP5594927B2 true JP5594927B2 (ja) 2014-09-24

Family

ID=39853552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007104348A Expired - Fee Related JP5594927B2 (ja) 2007-04-11 2007-04-11 半導体記憶装置

Country Status (2)

Country Link
US (1) US7697358B2 (ja)
JP (1) JP5594927B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282459A (ja) * 2007-05-08 2008-11-20 Elpida Memory Inc 半導体記憶装置
JP2008293605A (ja) * 2007-05-25 2008-12-04 Elpida Memory Inc 半導体記憶装置
TWI399754B (zh) * 2008-03-17 2013-06-21 Elpida Memory Inc 具有單端感測放大器之半導體裝置
KR101108906B1 (ko) * 2008-03-17 2012-02-06 엘피다 메모리 가부시키가이샤 단일-종단 감지 증폭기를 갖는 반도체 디바이스
EP2320454A1 (en) * 2009-11-05 2011-05-11 S.O.I.Tec Silicon on Insulator Technologies Substrate holder and clipping device
FR2957193B1 (fr) 2010-03-03 2012-04-20 Soitec Silicon On Insulator Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante
FR2953641B1 (fr) * 2009-12-08 2012-02-10 S O I Tec Silicon On Insulator Tech Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante
FR2953636B1 (fr) * 2009-12-08 2012-02-10 Soitec Silicon On Insulator Procede de commande d'une cellule memoire dram sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
FR2953643B1 (fr) * 2009-12-08 2012-07-27 Soitec Silicon On Insulator Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
US8508289B2 (en) * 2009-12-08 2013-08-13 Soitec Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer
FR2955203B1 (fr) 2010-01-14 2012-03-23 Soitec Silicon On Insulator Cellule memoire dont le canal traverse une couche dielectrique enterree
FR2955195B1 (fr) * 2010-01-14 2012-03-09 Soitec Silicon On Insulator Dispositif de comparaison de donnees dans une memoire adressable par contenu sur seoi
FR2955200B1 (fr) 2010-01-14 2012-07-20 Soitec Silicon On Insulator Dispositif, et son procede de fabrication, disposant d'un contact entre regions semi-conductrices a travers une couche isolante enterree
FR2955204B1 (fr) * 2010-01-14 2012-07-20 Soitec Silicon On Insulator Cellule memoire dram disposant d'un injecteur bipolaire vertical
JP2011170918A (ja) * 2010-02-18 2011-09-01 Elpida Memory Inc 半導体記憶装置
WO2011106262A2 (en) 2010-02-23 2011-09-01 Rambus Inc. Hierarchical memory architecture
FR2957186B1 (fr) * 2010-03-08 2012-09-28 Soitec Silicon On Insulator Cellule memoire de type sram
FR2957449B1 (fr) 2010-03-11 2022-07-15 S O I Tec Silicon On Insulator Tech Micro-amplificateur de lecture pour memoire
EP2365487A3 (en) * 2010-03-11 2011-09-21 S.O.I. Tec Silicon on Insulator Technologies Nano-sense amplifier for memory
US8179735B2 (en) * 2010-03-26 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Using differential signals to read data on a single-end port
FR2958441B1 (fr) 2010-04-02 2012-07-13 Soitec Silicon On Insulator Circuit pseudo-inverseur sur seoi
EP2378549A1 (en) 2010-04-06 2011-10-19 S.O.I.Tec Silicon on Insulator Technologies Method for manufacturing a semiconductor substrate
JP5343916B2 (ja) 2010-04-16 2013-11-13 富士通セミコンダクター株式会社 半導体メモリ
EP2381470B1 (en) 2010-04-22 2012-08-22 Soitec Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure
JP2012027983A (ja) * 2010-07-23 2012-02-09 Elpida Memory Inc 半導体装置
JP5650475B2 (ja) 2010-09-14 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその制御方法
TWI620176B (zh) * 2010-10-05 2018-04-01 半導體能源研究所股份有限公司 半導體記憶體裝置及其驅動方法
JP2012099195A (ja) 2010-11-04 2012-05-24 Elpida Memory Inc 半導体装置
JP5736224B2 (ja) * 2011-04-12 2015-06-17 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP5901927B2 (ja) * 2011-10-06 2016-04-13 株式会社半導体エネルギー研究所 半導体装置
JP2015041388A (ja) * 2013-08-20 2015-03-02 株式会社半導体エネルギー研究所 記憶装置、及び半導体装置
US9792967B1 (en) * 2016-06-13 2017-10-17 International Business Machines Corporation Managing semiconductor memory array leakage current

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228496A (ja) * 1987-03-17 1988-09-22 Fujitsu Ltd メモリ回路
JPS6476495A (en) * 1987-09-17 1989-03-22 Matsushita Electric Ind Co Ltd Semiconductor memory device
JPH04153977A (ja) * 1990-10-17 1992-05-27 Hitachi Ltd 半導体メモリ
JP3529534B2 (ja) 1996-03-04 2004-05-24 富士通株式会社 半導体記憶装置
JP3521979B2 (ja) 1994-11-28 2004-04-26 富士通株式会社 半導体記憶装置
WO1996031882A1 (en) 1995-04-05 1996-10-10 Micron Technology, Inc. Memory circuit with hierarchical bit line structure
JP2000057761A (ja) 1998-06-03 2000-02-25 Matsushita Electric Ind Co Ltd 半導体記憶装置
KR100576844B1 (ko) * 1998-10-29 2006-05-10 가부시키가이샤 히타치세이사쿠쇼 반도체집적회로장치
US6646954B2 (en) * 2001-02-02 2003-11-11 Broadcom Corporation Synchronous controlled, self-timed local SRAM block
KR100472726B1 (ko) * 2002-10-29 2005-03-10 주식회사 하이닉스반도체 고속 데이터억세스를 위한 반도체 메모리장치 및 그구동방법
US7200061B2 (en) * 2002-11-08 2007-04-03 Hitachi, Ltd. Sense amplifier for semiconductor memory device

Also Published As

Publication number Publication date
US20080253159A1 (en) 2008-10-16
US7697358B2 (en) 2010-04-13
JP2008262632A (ja) 2008-10-30

Similar Documents

Publication Publication Date Title
JP5594927B2 (ja) 半導体記憶装置
CN101923892B (zh) 稳定sram单元
US7701794B2 (en) Semiconductor memory device
US7839704B2 (en) Memory circuit and control method thereof
JP5798120B2 (ja) 半導体記憶装置
CN101009135A (zh) 减少位线之间电压耦合的半导体存储装置
JP2008282459A (ja) 半導体記憶装置
KR20070049266A (ko) 에지 서브 어레이에 완전한 데이터 패턴을 기입할 수 있는오픈 비트 라인 구조를 가지는 메모리 코어, 이를 구비한반도체 메모리 장치, 및 에지 서브 어레이 테스트 방법
JPH07334985A (ja) 半導体記憶装置
KR100253781B1 (ko) 스태틱형 반도체 기억 장치 및 그 동작 방법
JPH06302189A (ja) 半導体記憶装置
CN101388244B (zh) 半导体集成电路
US7719909B2 (en) DRAM writing ahead of sensing scheme
JP2005285190A (ja) メモリ
JP2009116994A (ja) 半導体記憶装置
US7433259B2 (en) Semiconductor memory device having layered bit line structure
US7352648B2 (en) Semiconductor memory
US5377155A (en) Serial access semiconductor memory having a reduced number of data registers
JP4926129B2 (ja) メモリ用の評価回路
KR100366734B1 (ko) 반도체 집적회로
KR100702841B1 (ko) 더미 센스앰프를 구비하는 반도체 메모리 장치 및 그에따른 데이터 센싱 방법
JP7234172B2 (ja) 半導体記憶装置
JP5073541B2 (ja) 半導体記憶装置
JP2008299907A (ja) 半導体記憶装置
JP2016058111A (ja) 半導体装置及びその制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120313

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140805

R150 Certificate of patent or registration of utility model

Ref document number: 5594927

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees