JP5054919B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP5054919B2
JP5054919B2 JP2005366784A JP2005366784A JP5054919B2 JP 5054919 B2 JP5054919 B2 JP 5054919B2 JP 2005366784 A JP2005366784 A JP 2005366784A JP 2005366784 A JP2005366784 A JP 2005366784A JP 5054919 B2 JP5054919 B2 JP 5054919B2
Authority
JP
Japan
Prior art keywords
gate
transistor
circuit
potential
power switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005366784A
Other languages
English (en)
Other versions
JP2007173385A5 (ja
JP2007173385A (ja
Inventor
雅直 山岡
尊之 河原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005366784A priority Critical patent/JP5054919B2/ja
Priority to US11/567,774 priority patent/US7633315B2/en
Publication of JP2007173385A publication Critical patent/JP2007173385A/ja
Publication of JP2007173385A5 publication Critical patent/JP2007173385A5/ja
Priority to US12/620,903 priority patent/US8330496B2/en
Application granted granted Critical
Publication of JP5054919B2 publication Critical patent/JP5054919B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Logic Circuits (AREA)

Description

本発明は、入力された信号に特定の処理を施して出力する回路が半導体チップ上に集積された半導体集積回路装置に関し、特に、該半導体集積回路装置の消費電力を低減する技術に関する。
従来のリーク電流を低減する回路の例として、ロジック回路の電源を遮断するためのスイッチとして動作するnチャネル型トランジスタと、そのnチャネル型トランジスタを駆動するインバータ回路があった（例えば、非特許文献１参照）。
「"90nm Low Leakage SoC Design Technique for Wireless Applications"：2005アイ・イー・イー・イー インターナショナル ソリッド ステート サーキット コンファレンス（2005 IEEE International Solid-State Circuits Conference (ISSCC)）」、2005年、p. 138-139（Fig.7.6.3）
非特許文献１に開示された従来技術に基づき、本発明者らが本発明に先立って独自の視点から検討した技術を図２６に示す。この図において、Logicは多数の回路が集積された回路ブロック、VssmはLogic内の接地電位線、STBYはスタンバイ状態のときにハイとなるスタンバイ信号、PSWはLogicの電源を遮断するための電源スイッチ、SWONは電源スイッチPSWを制御する信号、DRVはSWONを駆動する回路、MN1はDRV中のnMOSトランジスタを示す。今、上記の回路が動作していないスタンバイ状態において、Logic部分のリーク電流を低減するために、スタンバイ時にはLogic部分の接地電位線であるVssmを電源スイッチPSWによってVssから切り離す。これにより、Vssmの電位が上昇しLogic部分のリーク電流を低減することが出来る。非特許文献１の技術は図２６に示す回路の一例であり、同文献は、ロジック回路の電源を遮断するためのスイッチとして動作するnチャネル型トランジスタと、そのnチャネル型トランジスタを駆動するインバータ回路を開示する。
しかし、この場合、電源スイッチPSWを制御する信号SWONをロウ電位とする必要があるため、SWONを駆動する回路DRV中のnMOSトランジスタMN1をオン状態とする必要がある。オン状態にあるnMOSトランジスタでは、ゲートリークと呼ばれるゲート電極からソース電極に流れるリーク電流が流れる。回路各部の電位と、Logic回路中を流れるリーク電流IlogicおよびSTBYノードからnMOSトランジスタを通して流れるゲートリーク電流ISTBYの状態を図２７に示す。
ところで、LSI(Large Scale Integrated circuit: 大規模集積回路)に搭載される回路規模の増加により、回路が動作しない時に流れるリーク電流がLSIの低消費電力化を妨げる要因として問題となっている。これを解決する手段として、回路中の電源にスイッチを設け回路が動作しない場合には電源スイッチをオフにして電源を遮断しリーク電流を低減する技術が広く使われている。
これにより、電源スイッチを設けた電源に接続されている回路のリーク電流は低減できるが、その電源スイッチを制御する回路の電流は遮断できず、リーク電流は低減できない。特に、半導体微細加工技術の進展とともに、トランジスタ中のゲート酸化膜といわれる絶縁膜の厚さが薄くなるため、この絶縁膜を通して流れるゲートリーク電流と呼ばれるリーク電流が増加している。上記の電源を遮断できない回路における、ゲートリーク電流の増加は、回路全体のリーク電流に影響を与えるため、このリーク電流の低減が、LSI全体のリーク電流低減のために課題となっている。
よって、本発明の目的は、ＬＳＩ回路のリーク電流を低減するために設けられた電源スイッチを制御する回路自体の電流のリーク電流を低減することにある。
上記の目的は、所定の機能を有する回路ブロックの電源を遮断するための電源スイッチと、この電源スイッチを制御する駆動回路とを備え、駆動回路は、互いのドレインが電気的に接続された第１のトランジスタと第２のトランジスタで構成され、第１のトランジスタはゲート酸化膜厚の厚さがそれぞれ異なる第１のゲートおよび第２のゲートを有するダブルゲート型トランジスタであって、第１のゲートの電位と第２のゲートの電位が独立に制御されることを特徴とする半導体集積回路装置によって達成され、
さらに、第１のゲートのゲート酸化膜厚は、第２のゲートのゲート酸化膜厚よりも薄いことを特徴とすることにより達成できる。
すなわち、回路が動作していない場合にも電源を遮断できない回路を、２つのゲートを持ちそれぞれゲートの絶縁膜厚が異なる非対象のダブルゲート構造を有するダブルゲートトランジスタで構成し、回路が動作しない状態の時には、ゲート絶縁膜が薄いゲートはオフ状態とし、ゲート絶縁膜が厚いゲートのみをオンとすることにより、必要な回路動作を行いながら、ゲート絶縁膜を流れるリーク電流を低減する。
本発明によれば、ＬＳＩ回路のリーク電流を低減するために設けられた電源スイッチを制御する回路自体のリーク電流を低減することが可能である。
以下に、図を用いて実施例を詳細に説明する。
＜実施例1＞
図１に本発明を用いた負荷駆動回路の回路図を示す。MD1は負荷を駆動するためのnチャネル型ダブルゲートトランジスタ、MD2は負荷を駆動するためのpチャネル型トランジスタ、OUTは駆動されるべき負荷ノード、CL1は負荷としてついている容量、G1はダブルゲートトランジスタMD1の第1ゲート、G2はダブルゲートトランジスタMD1の第2ゲート、G3はトランジスタMD2のゲート、Vssは接地電位線を示す。
本発明の実施例では、特に断らない限りは電源電圧は1.0Vとし、ハイの電位は1.0V、ロウの電位が0Vで回路が動作している状態を考慮している。ただし、電源電圧が、1.0V以外の電圧でも効果は同様であり、例えば、1.2Vや0.8Vの電源電圧であっても同等の効果が得られる。
図２に、図１の回路各部の電圧および電流関係を示し、この関係から図１の回路動作を説明する。Activeとは回路が動作している状態、Standbyは回路が動作していない状態を表している。Standbyは、明示的に回路動作を止めている場合や単に信号の入力がなく回路動作が行われない場合等を含んだ単に回路が動作せずリーク電流を低減する必要のある状態を示す。
本発明では、回路が動作している状態をアクティブ状態、回路が動作していない状態をスタンバイ状態と呼ぶ。本回路は、回路がアクティブ状態の時にはOUTの電位がハイとロウに変化し、回路がスタンバイ状態の場合にはOUTの電位がロウ電位に固定される必要がある回路を示している。アクティブ状態では、ダブルゲートトランジスタの2つのゲートには、同じ電圧が印加され、両方のトランジスタがオンオフする。
またさらに同電位の信号がMD2にも印加されるため、ダブルゲートトランジスタとpチャネル型トランジスタMD2はインバータ動作を行い、駆動しているノードOUTはハイとロウの電位をとる。回路が動作していない場合には、OUTの電位をロウとするためにpチャネルトランジスタMD2はオフとなる。またダブルゲートトランジスタMD1の第2ゲートがオン状態となって、OUTの電位はロウに固定される。MD2の第2ゲートのゲート絶縁膜は厚いため、第2ゲートを流れるゲートリーク電流は小さい。さらに、MD1の第1ゲートの電位はロウとすれば、第1ゲートはオフ状態になる。よって、ゲートリーク電流が大きく流れるダブルゲートトランジスタの第1ゲートのリーク電流は小さく抑えられる。
以上のように、図１の回路を用いると、ノードOUTの電位をロウに固定した状態で、回路を流れるリーク電流を低減することが可能である。
図１の回路中で用いられているダブルゲートトランジスタの断面の概略図を図３に示す。図３中で、1は第1ゲート、2はドレイン、3はソース、4は第2ゲート、5は支持基板、6は埋め込み酸化膜(BOX)層、7は素子分離領域である。本トランジスタは完全空乏型SOI(FD-SOI: Fully Depleted SOI)トランジスタ構造となっており、ウエルとして生成される層を第2ゲートとして制御することによりダブルゲートトランジスタを実現している。このトランジスタでは、第2のトランジスタのゲート絶縁膜は、FD-SOI構造の埋め込み酸化膜である。ゲート絶縁膜が2nm程度と薄い第1のゲートと、ゲート絶縁膜が10nm程度と厚い第2のゲートを有するダブルゲートトランジスタであり、第1と第2のゲートでゲート絶縁膜厚が異なるため、それぞれを個別のトランジスタと見た時のトランジスタ特性は異なる。
本発明では、第1ゲートの絶縁膜厚を2nm程度、第2ゲートの絶縁膜厚を10nm程度と想定している。しかし、第1ゲートの絶縁膜厚が第2ゲートの絶縁膜厚より薄ければ、本発明の効果を得ることが可能であり、上記の値である必要はない。たとえば、第1ゲートの絶縁膜厚が1.2nm程度、第2ゲートの絶縁膜厚が5nm程度のトランジスタでも同等の結果が得られる。
図４に図３のトランジスタ構造の等価回路を示す。1は第1ゲート、2はドレイン、3はソース、4は第2ゲートを示している。図1ではこの構造のトランジスタが用いられている。
図５に図３のダブルゲートトランジスタの電流特性を示す。Ids1は、第2ゲートがオフ状態の時に第1ゲートの電位を変化させた時にソース-ドレイン間に流れる電流を示す。従来のバルクトランジスタと大きくは変わらない特性を示している。Ids2は、第1ゲートがオフ状態の時に第2ゲートの電位を変化させた時にソース-ドレイン間に流れる電流を示す。ゲート絶縁膜厚が厚いトランジスタのため、第1ゲートをオンした場合と比較して、流れる電流が少ない。Ids3は、第2ゲートがオン状態の時に第1ゲートの電位を変化させた時にソース-ドレイン間に流れる電流を示す。第2ゲートをオンしているため、第1ゲートがオフの状態でも電流が流れている。さらに第1ゲートをオンにすることで大きい電流が流れる。第1ゲートおよび第2ゲートをともにオンすることで、第1ゲートのみをオンにした場合よりも大きい電流が流れる。
図６に図３のダブルゲートトランジスタのゲートとソースまたはドレイン間に流れるゲートリーク電流を示す。Ig1は第1ゲートの電位を変化させた場合の第1ゲートから流れるゲートリーク電流を示している。ゲート電圧がハイとなりトランジスタがオンしている時に大きいゲートリーク電流が流れ、逆にオフしている時はゲートリーク電流は1桁以上小さくなる。Ig2は第2ゲートの電位を変化させた場合の第2ゲートから流れるゲートリーク電流を示している。第2ゲートのゲート絶縁膜は、第1ゲートの絶縁膜と比較して厚いため、約100,000分の１のゲートリーク電流しか流れない。
本実施例では、ノードOUTの電位をロウに固定するためにnチャネル型のダブルゲートトランジスタを用いたが、pチャネル型ダブルゲートトランジスタを用いれば、ノードOUTの電位をハイに固定した状態で回路をリーク電流を低減することが可能である。また、本実施例では、ノードOUTを駆動する回路としてインバータ回路を用いたが、NANDやNORなどの論理回路を用いた場合にも、同様にダブルゲート型のトランジスタを用いて第2のゲートをオンさせることによってノードOUTの電位を固定すれば、ノードの電位を確定させたままリーク電流を低く抑えることが可能となる。
＜実施例２＞
図７に本発明を用いたリーク電流を低減する回路の回路図を示す。図７において、Logicは多数の回路が集積された回路ブロック、VssmはLogic内の接地電位線、STBYはスタンバイ状態のときにハイとなるスタンバイ信号、PSWはLogicの電源を遮断するための電源スイッチ、SWONは電源スイッチPSWを制御する信号、DRVはSWONを駆動する回路、SWENは駆動回路DRVを制御する信号、Ilogicは回路ブロックLogicを流れるリーク電流である。
図８に図７の回路中のノードの電位の変化および電流の変化を示す。回路がアクティブの状態では、電源スイッチPSWがオン状態でVssmがVss電位となり回路は正常に動作する。この際、電源スイッチの制御信号SWONを駆動する回路DRVの制御信号STBYおよびSWENはロウとなる。これによりSWONはハイとなる。回路Logicがアクティブ状態からスタンバイ状態に変化した場合には、SWENが一定時間ハイ電位となり、駆動回路DRV中のnチャネル型ダブルゲートトランジスタの第1ゲートがオンし、SWONは急速にロウ電位となる。これによって、電源スイッチPSWはオフし、回路Logicの接地電位線であるVssmの電位が上昇し、Logicを流れるリーク電流Ilogicは大幅に削減される。
また、回路がスタンバイ状態にある場合、通常は、SWENがロウ電位となって、駆動回路DRV中のnチャネル型第1のゲートのゲートリークは低く抑えられる。さらに、第2ゲートがオンしていることによって、電源スイッチを制御する信号SWONはロウ電位に保たれ電源スイッチPSWがオンしない。
以上のように、本実施例を用いると、回路ブロックおよび回路ブロックのリーク電流を低減する回路自体のリーク電流を低減することが可能となる。
＜実施例３＞
図９に本発明を用いたリーク電流を低減する回路の回路図を示す。図９において、Logicは多数の回路が集積された回路ブロック、VssmはLogic内の接地電位線、STBYはスタンバイ状態のときにハイとなるスタンバイ信号、PSWはダブルゲート型トランジスタで構成されたLogicの電源を遮断するための電源スイッチ、SWON1はダブルゲートトランジスタで構成される電源スイッチPSWの第1ゲートを制御する信号、SWON2はダブルゲートトランジスタで構成される電源スイッチPSWの第2ゲートを制御する信号、DRVはSWONを駆動する回路、SWENは駆動回路DRVを制御する信号、Inodeは電源スイッチから接地電位線Vssに流れ込む電流を示す。Vssは本回路が搭載されている半導体チップ上の回路で共通な接地電位線である。
図１０に図７の回路中のノードの電位の変化および電流の変化を示す。回路Logicがアクティブ状態では、電源スイッチPSWがオン状態でVssmがVss電位となり回路は正常に動作する。この際、電源スイッチの制御信号SWONを駆動する回路DRVの制御信号STBYおよびSWENはロウとなる。これによりSWONはハイとなる。
回路Logicがスタンバイ状態に変化した場合には、SWENが一定時間ハイ電位となり、駆動回路DRV中のnチャネル型ダブルゲートトランジスタの第1ゲートがオンし、SWONは急速にロウ電位となる。これによって、電源スイッチPSWはオフし、回路Logicの接地電位線であるVssmの電位が上昇し、Logicを流れるリーク電流は大幅に削減される。また、回路が動作していない状態において、通常は、SWENがロウ電位となって、駆動回路DRV中のnチャネル型第1のゲートのゲートリークは低く抑えられる。さらに、第2ゲートがオンしていることによって、電源スイッチを制御する信号SWONはロウ電位に保たれ電源スイッチPSWがオンしない。
さらに、回路Logicがスタンバイ状態からアクティブ状態に変化した場合には、まずSWON2がロウからハイに変化する。これによって、電源スイッチPSWはオンしてVssmの電位がVss電位に近付く。さらに一定時間後にSWON1がオンし、電源スイッチPSWを構成するダブルゲートトランジスタの第1および第2のゲートがオン状態となる。
ここで、Vssは回路ブロックLogic以外の回路にも接続されているため、Inoiseの電流量が大きくなるとVssの電位が変動し、回路ブロックLogic以外のVssに接続されている回路の動作に影響を与え、Vss電位の変動量が大きい場合には誤動作を引き起こす可能性がある。回路Logicがスタンバイ状態からアクティブ状態に変化した際にPSWの第1ゲートおよび第2ゲートを同時にオンさせると、高い電位となっているVssmに蓄積されている電荷を急激に引き抜く電流がPSWに流れ、Inoiseが大きくなる。これは、Vss電位の変動を引き起こし、回路ブロックLogic以外のVssに接続される回路の誤動作を引き起こす。
ここで、SWON2をSWON1よりも先にオンさせることで、第2ゲートのみをオンさせた時のトランジスタの駆動電流は小さいため、電源スイッチからVssに流れる電流Inoiseを小さくすることができ、Vssに接続されている回路の誤動作を防ぐことが出来る。第2ゲートをオンさせVssmの電位がある程度下がってから第1ゲートをオンさせればInoiseに大きい電流は流れず、またアクティブ状態に電源スイッチPSWが流すことが出来る電流量が大きくなって、Logic回路の動作も保証される。
さらに、この構造では、電源スイッチがオンした状態では、電源スイッチを構成するダブルゲートトランジスタの第1および第2のゲートがオンした状態となり、通常のシングルゲートのトランジスタや第1のゲートのみをオンした場合よりも電流を流す能力が高いため、回路ブロックLogicが動作している際の電源スイッチが挿入されていることによる電流の低下が起こりにくく性能が高い電源スイッチ構成であるといえる。
以上のように、本実施例を用いると、回路ブロックおよび回路ブロックのリーク電流を低減する回路自体のリーク電流を低減することが可能となるとともに、電源スイッチが挿入されている回路以外の回路の電源電位変動を抑えて、誤動作を防ぐことが可能となる。
＜実施例４＞
図１１に本発明を用いたリーク電流を低減する回路の回路図を示す。図１１において、Logicは多数の回路が集積された回路ブロック、VssmはLogic内の接地電位線、PSWはLogicの電源を遮断するための電源スイッチ、SWONは電源スイッチPSWを制御する信号、DRVはSWONを駆動する回路、STBYN1はSWONの駆動回路DRVのnチャネル型ダブルゲートトランジスタの第1ゲートを制御する信号、STBYN2はSWONの駆動回路DRVのnチャネル型ダブルゲートトランジスタの第2ゲートを制御する信号、STBYP1はSWONの駆動回路DRVのpチャネル型ダブルゲートトランジスタの第1ゲートを制御する信号、STBYP1はSWONの駆動回路DRVのpチャネル型ダブルゲートトランジスタの第2ゲートを制御する信号である。
図１２に図１１の回路中のノードの電位の変化および電流の変化を示す。回路がアクティブの状態では、電源スイッチの制御信号SWONを駆動する回路DRV内のpチャネル型トランジスタを制御する信号STBYP1およびSTBYP2はロウとなっており、pチャネル型トランジスタがオン状態となってSWONはハイとなる。これにより、電源スイッチPSWがオン状態でVssmがVss電位となり回路は正常に動作する。
回路Logicがアクティブ状態からスタンバイ状態に変化した場合には、STBYN1が一定時間ハイ電位となり、駆動回路DRV中のnチャネル型ダブルゲートトランジスタの第1ゲートがオンし、SWONは急速にロウ電位となる。また、nチャネル型トランジスタの第2ゲートもオンしている。同時に、駆動回路中のpチャネル型トランジスタのゲート電極を制御するSTBYP1およびSTBYP2がハイになって、SWONを充電する電流は流れない。
これによって、電源スイッチPSWはオフし、回路Logicの接地電位線であるVssmの電位が上昇し、Logicを流れるリーク電流は大幅に削減される。回路がスタンバイ状態にある場合、通常は、STBYN1がロウ電位となって、駆動回路DRV中のnチャネル型第1のゲートのゲートリークは低く抑えられる。さらに、第2ゲートがオンしていることによって、電源スイッチを制御する信号SWONはロウ電位に保たれSWONの電位が上昇して電源スイッチPSWがオンすることはない。
以上のように本実施例を用いると、回路ブロックおよび回路ブロックのリーク電流を低減する回路自体のリーク電流を低減することが可能となるとともに、電源スイッチの動作を細かく調整可能となる。
＜実施例５＞
図１３に本発明を用いたリーク電流を低減する回路の回路図を示す。図１３において、Logicは多数の回路が集積された回路ブロック、VddmはLogic内の電源電位線、PSWはLogicの電源を遮断するための電源スイッチ、SWONは電源スイッチPSWを制御する信号、DRVはSWONを駆動する回路、STBYN1はSWONの駆動回路DRVのnチャネル型ダブルゲートトランジスタの第1ゲートを制御する信号、STBYN2はSWONの駆動回路DRVのnチャネル型ダブルゲートトランジスタの第2ゲートを制御する信号、STBYP1はSWONの駆動回路DRVのpチャネル型ダブルゲートトランジスタの第1ゲートを制御する信号、STBYP1はSWONの駆動回路DRVのpチャネル型ダブルゲートトランジスタの第2ゲートを制御する信号である。
図１４に図１３の回路中のノードの電位の変化および電流の変化を示す。回路がアクティブの状態では、電源スイッチの制御信号SWONを駆動する回路DRV内のnチャネル型トランジスタを制御する信号STBYN1およびSTBYN2はハイとなっており、nチャネル型トランジスタがオン状態となってSWONはロウとなり、電源スイッチPSWが電源スイッチPSWがオン状態でVddmがVdd電位となり回路は正常に動作する。
回路Logicがアクティブ状態からスタンバイ状態に変化した場合には、STBYP1が一定時間ロウ電位となり、駆動回路DRV中のpチャネル型ダブルゲートトランジスタの第1ゲートがオンし、SWONは急速にハイ電位となる。また、pチャネル型トランジスタの第2ゲートもオンしている。同時に、駆動回路中のpチャネル型トランジスタのゲート電極を制御するSTBYN1およびSTBYN2がロウになって、SWONを放電する電流は流れない。
これによって、電源スイッチPSWはオフし、回路Logicの接地電位線であるVddmの電位が低下しLogicを流れるリーク電流は大幅に削減される。回路がスタンバイ状態にある場合、通常は、STBYP1がハイ電位となって、駆動回路DRV中のnチャネル型第1のゲートのゲートリークは低く抑えられる。さらに、第2ゲートがオンしていることによって、電源スイッチを制御する信号SWONはハイ電位に保たれSWONの電位が低下して電源スイッチPSWがオンすることはない。
以上のように本実施例を用いると、pチャネル型トランジスタを電源スイッチとして用いた回路ブロックおよび回路ブロックのリーク電流を低減する回路自体のリーク電流を低減することが可能となるとともに、電源スイッチの動作を細かく調整可能となる。
＜実施例６＞
図１５に本発明を用いたリーク電流を低減する回路の回路図を示す。図１５において、Logicは多数の回路が集積された回路ブロック、VssmはLogic内の接地電位線、PSWはLogicの電源を遮断するための電源スイッチ、SWONは電源スイッチPSWを制御する信号、DRVはSWONを駆動する回路、STBYN1はSWONの駆動回路DRVのnチャネル型ダブルゲートトランジスタの第1ゲートを制御する信号、STBYN2はSWONの駆動回路DRVのnチャネル型ダブルゲートトランジスタの第2ゲートを制御する信号、STBYP1はSWONの駆動回路DRVのpチャネル型トランジスタのゲートを制御する信号である。
図１６に図１５の回路中のノードの電位の変化および電流の変化を示す。回路がアクティブの状態では、電源スイッチの制御信号SWONを駆動する回路DRV内のpチャネル型トランジスタを制御する信号STBYPはロウとなっており、pチャネル型トランジスタがオン状態となってSWONはハイとなる。これにより、電源スイッチPSWがオン状態でVssmがVss電位となり回路は正常に動作する。
回路Logicがアクティブ状態からスタンバイ状態に変化した場合には、STBYN1が一定時間ハイ電位となり、駆動回路DRV中のnチャネル型ダブルゲートトランジスタの第1ゲートがオンし、SWONは急速にロウ電位となる。また、nチャネル型トランジスタの第2ゲートもオンしている。同時に、駆動回路中のpチャネル型トランジスタのゲート電極を制御するSTBYPがハイになって、SWONを充電する電流は流れない。
これによって、電源スイッチPSWはオフし、回路Logicの接地電位線であるVssmの電位が上昇し、Logicを流れるリーク電流は大幅に削減される。回路がスタンバイ状態にある場合、通常は、STBYN1がロウ電位となって、駆動回路DRV中のnチャネル型第1のゲートのゲートリークは低く抑えられる。さらに、第2ゲートがオンしていることによって、電源スイッチを制御する信号SWONはロウ電位に保たれSWONの電位が上昇して電源スイッチPSWがオンすることはない。
以上のように、本実施例を用いると、回路ブロックおよび回路ブロックのリーク電流を低減する回路自体のリーク電流を低減することが可能となる。本実施例に示すように、SWONを駆動する回路のpチャネル型トランジスタとしては、ダブルゲート型トランジスタではなく、通常のシングルゲートのトランジスタも使用しても、実施例１〜５と同様のリーク電流低減効果が得られる。また、本回路はVssmに電源スイッチを挿入する構成に関して説明したが、実施例５と同様にVddmに電源スイッチを挿入する構成では、SWONを駆動する回路中のnチャネル型トランジスタとしてシングルゲートのトランジスタを用い、pチャネル型トランジスタとしてダブルゲート型のトランジスタを用いてリーク電流を低減することが可能である。
＜実施例７＞
図１７に、いくつかの機能を有する回路モジュールが複数搭載されたLSIであるSoC(System on a Chip)の簡単なブロック図を示す。SOCは一つの半導体チップを、CPUおよびDSPは入力された信号に処理を施して出力するモジュール、SRAMおよびRAMはデータを保持するモジュール、BLOCK1・BLOCK2はモジュールを1つまたは複数含んだ回路の集まりを示す。図１７において、BLOCK1・BLOCK2が実施例２〜実施例６で示した回路ブロックLogicを表しており、同様の技術を使用することでスタンバイ時のリーク電流を低減することが可能である。
ここで、SoCの重要な構成回路の一つとして、SRAM回路が挙げられる。SRAM回路は、スタンバイ時にもデータを保持しておくという要求がある。しかし、実施例２〜実施例６で示したように完全に電源を遮断するとデータが破壊されてしまうため、リーク電流の低減に同様の方法が使用できないという問題がある。よって、SRAM回路では、データを保持するメモリセルアレイ部分は電源電圧を調節してリーク電流を低減し、メモリセル以外の回路に関しては電源スイッチを用いてリーク電流を低減するという手法が可能となる。
図１８にSRAM回路の概略図を示す。ARRAYはSRAMメモリセルが複数個アレイ状に並べられたメモリセルアレイ、WDDRはワード線を駆動するワード線ドライバ、DECはワード線ドライバの前段に入るデコーダ回路、BLPCはビット線をプリチャージするためのプリチャージ回路、AMPはセンスアンプ・書き込み回路・データラッチ等を含む列毎に付加されている直接周辺回路、CONTはSRAM回路を制御する制御回路を示す。
デコーダ回路DEC、列毎に付加される回路AMPおよび制御回路CONTは、スタンバイ時にはなんらかのデータを保持しておく必要はないため、実施例２〜実施例６と同様の電源スイッチを用いれば、リーク電流を低減することが可能である。
図１９にワードドライバWDRの構成を示す。図１９において、IN1およびIN2はアドレスをデコードしたデコード信号、WLはワード線、MCはメモリセルを示す。
図２０に図１９の回路中のノードの電位の変化を示す。Active(accessed)はワード線が選択された場合の状態を示す。この場合、ワード線が立ち上がるタイミングで、ワード線ドライバの入力IN1およびIN2はともにロウとなりワード線電位はハイとなり、ワード線が選択される。Active(not accessed)はSRAM回路はアクティブ状態にあるがワード線が選択されていない場合の状態を示す。
この場合、ワード線ドライバの入力IN1およびIN2はともにハイ状態にあり、ワード線はロウ状態に固定されワード線は選択されていない状態となる。この時、ワード線ドライバ中のnチャネル型ダブルゲートトランジスタの第1のゲートはオン状態となり、大きいゲートリーク電流が流れる。StandbyはSRAMが動作していないスタンバイ状態を示す。この時、SRAMは動作していないがデータを保持しておく必要があるため、ワード線電位はロウに固定される必要がある。この時、ワード線ドライバ中のnチャネル型ダブルゲートトランジスタの第1のゲートにはロウの電位が入力されるため第1ゲートはオフ状態となり、ゲートリーク電流はオン状態よりも低減された状態となる。
またワード線ドライバ中のnチャネル型ダブルゲートトランジスタの第2のゲートにはハイの電位が入力され第2ゲートはオン状態となり、ワード線電位はロウの状態に固定される。また第2ゲートのゲート絶縁膜は厚いため、ゲートリーク電流は無視できる程度に小さい。このように、図１９の回路を用いると、SRAM回路中のワード線ドライバのリーク電流を低減することが出来る。
このワードドライバは、インバータ構成の回路を用いて説明したが、NAND型やNOR型のワードドライバにおいても同様にダブルゲート型トランジスタを用いて制御すればリーク電流を低減することが可能である。
図２１にメモリセルのリーク電流を低減するための従来の回路を示す。図２１において、ARRAYはSRAMメモリセルが複数個アレイ状に並べられたメモリセルアレイ、ARVSSはメモリセルの駆動トランジスタのソースノードが接続されたメモリセルのソース線、MSWは電源スイッチとなるトランジスタ、R1は抵抗、D1はダイオード、SWMは電源スイッチMSWを制御する信号、ISRAMはメモリセルアレイを流れるリーク電流を示す。
本実施例で用いるメモリセルのリーク電流を低減する回路を図２２に示す。図２２において、ARRAYはSRAMメモリセルが複数個アレイ状に並べられたメモリセルアレイ、ARVSSはメモリセルの駆動トランジスタのソースノードが接続されたメモリセルのソース線、MSRは電源スイッチおよび抵抗素子を兼ねるダブルゲートトランジスタ、MC1はダイオードの役割をするトランジスタ、SWMは電源スイッチを制御する信号、ISRAMはメモリセルアレイを流れるリーク電流を示す。
図２２の回路の動作は、図２１の回路動作と同様、図２３の波形図で表される。図２２が図２１と異なるのは、図２１中の電源スイッチMSWと抵抗素子R1を、図２２中の1つのダブルゲートトランジスタMSRに置き換えた点にある。この回路では、電源スイッチがオンしている状態では、第1および第2のゲートが電源スイッチを構成するダブルゲートトランジスタの第1および第2のゲートがオンした状態となり、通常のシングルゲートのトランジスタや第1のゲートのみをオンした場合よりも電流を流す能力が高いため、メモリセルから流れる電流を流す駆動力が高く、電源スイッチが挿入されていることによる電流の低下が起こりにくく性能が高い電源スイッチ構成であるといえる。さらに、抵抗素子が、第2のゲートを用いて実現されているため抵抗素子を挿入することによる面積の増加がまったくない。このように、図２２の構成を用いることで、面積の増加を極力抑えて、メモリセルのリーク電流を低減する回路が実現できる。
図２３にリーク電流を図２１の回路中の電圧および電流を示す。回路が動作している状態(Active)では、電源スイッチMSWを制御する信号SWMがハイとなっており、電源スイッチMSWがオンし、メモリセルのソース線ARVSSが0Vとなって回路は動作している。この状態はリーク電流が低減されていない状態である。回路が動作しない状態(Standby)では、電源スイッチMSWを制御する信号SWMがロウとなっており、電源スイッチMSWがオフする。この時、メモリセルのソース線ARVSSの電位は、メモリセルのリーク電流と抵抗R1およびダイオードD1が流す電流が釣合う電位となり、約0.3V程度になる。ARVSSの電位が上昇すると、メモリセルに印加される電圧が低下し、メモリセルを構成するトランジスタを流れるゲートリークが1桁程度低減される。
また、ARVSSが上昇するとメモリセルを構成するnチャネル型トランジスタに逆方向バックバイアスが印加された状態となり、nチャネルトランジスタのリーク電流が大きく低減できる。以上の効果により、メモリセルのリーク電流ISRAMは、回路が動作している状態と比較して約1/10に低減できる。ここで、R1は抵抗素子が用いられるが、SoCに搭載されるSRAMではプロセスコストを下げるために、トランジスタのオン抵抗が用いられ、トランジスタのオン抵抗の値をメモリセルリーク電流と釣合わせるために、ゲート長の大きいトランジスタが用いられる。例えば、90nm低電力プロセスの64kbitのメモリアレイでは、ゲート長10μm程度のトランジスタが用いられる。この値は、メモリアレイのサイズが小さくなるとリーク電流が小さくなるため、抵抗値は大きくする必要があり、さらに大きいゲート長のトランジスタを使用する必要がある。しかし、ゲート長の大きいトランジスタは、占有する面積が大きくメモリモジュールの面積が増加するという問題がある。
図２４に、本実施例において用いる、ビット線をプリチャージする回路の回路図を示す。図２４において、MCはメモリセル、PCEおよびPCE2はビット線をプリチャージする際にロウになるプリチャージ信号、BLTおよびBLBはビット線、PCはビット線をプリチャージするためのpチャネル型ダブルゲートトランジスタが組み合わされた回路、IPCEはPCEからPCEが接続されているトランジスタのゲートを介して流れるゲートリーク電流、IPCE2はPCE2からPCE2が接続されているトランジスタのゲートを介して流れるゲートリーク電流を示す。
図２４の回路各部の電位と流れる電流を図２５に示す。回路が動作している状態(Active)では、ビット線のプリチャージが繰り返し行われ、プリチャージを指定する信号PCEおよびPCE2がハイとロウの電位を繰り返す。回路が動作していない状態(Standby)では、ビット線はプリチャージされた状態となる。ここで、回路が動作していない場合は、ビット線はプリチャージされた状態となる。この時、プリチャージする回路PCを構成するダブルゲートトランジスタの第1のゲートはオフ状態となり、第2のゲートのみがオンしビット線がプリチャージされた状態となる。よって、ゲートリーク電流が大きい第1のゲートはオフ状態となりゲートリークが低減され、ゲート絶縁膜厚が厚いためにゲートリーク電流の少ない第2のトランジスタのみがオン状態となりビット線をプリチャージする。このように、図２４の構成を用いることで、リーク電流を低減したビットと線プリチャージ回路が得られる。
以上のように、本実施例を用いると、回路が動作していない場合のリーク電流を低減し性能を向上させたSRAM回路を実現することが可能となる。
＜実施例８＞
図２８に本発明を用いたリーク電流を低減する回路の回路図を示す。図２８において、Logicは多数の回路が集積された回路ブロック、VssmはLogic内の電源接地線、PSWはダブルゲートトランジスタを用いて構成されたLogicの電源を遮断するための電源スイッチ、SWONは電源スイッチPSWを制御する信号、DRVはSWONを駆動する回路、STBYN1はSWONの駆動回路DRVのnチャネル型ダブルゲートトランジスタの第1ゲートを制御する信号、STBYN2はSWONの駆動回路DRVのnチャネル型ダブルゲートトランジスタの第2ゲートを制御する信号、STBYP1はSWONの駆動回路DRVのpチャネル型ダブルゲートトランジスタの第1ゲートを制御する信号、STBYP1はSWONの駆動回路DRVのpチャネル型ダブルゲートトランジスタの第2ゲートを制御する信号である。
図２９に図２８の回路中のノードの電位の変化および電流の変化を示す。回路がアクティブの状態では、電源スイッチの制御信号SWONを駆動する回路DRV内のnチャネル型トランジスタを制御する信号STBYP1およびSTBYP2はロウとなっており、pチャネル型トランジスタがオン状態となってSWONはハイとなり、電源スイッチPSWが電源スイッチPSWがオン状態でVssmがVss電位となり回路は正常に動作する。
この回路では、電源スイッチPSWがオンしている状態では、第1および第2のゲートが電源スイッチを構成するダブルゲートトランジスタの第1および第2のゲートがオンした状態となり、通常のシングルゲートのトランジスタや第1のゲートのみをオンした場合よりも電流を流す能力が高いため、回路ブロックLogicから流れる電流を流す駆動力が高く、電源スイッチが挿入されていることによる電流の低下が起こりにくく性能が高い電源スイッチ構成であるといえる。
回路Logicがアクティブ状態からスタンバイ状態に変化した場合には、STBYN1が一定時間ハイ電位となり、駆動回路DRV中のnチャネル型ダブルゲートトランジスタの第1ゲートがオンし、SWONは急速にロウ電位となる。また、nチャネル型トランジスタの第2ゲートもオンしている。同時に、駆動回路中のpチャネル型トランジスタのゲート電極を制御するSTBYP1およびSTBYP2がハイになって、SWONを充電する電流は流れない。
これによって、電源スイッチPSWはオフし、回路Logicの接地電位線であるVssmの電位が上昇しLogicを流れるリーク電流は大幅に削減される。回路がスタンバイ状態にある場合、通常は、STBYN1がロウ電位となって、駆動回路DRV中のnチャネル型第1のゲートのゲートリークは低く抑えられる。さらに、第2ゲートがオンしていることによって、電源スイッチを制御する信号SWONはロウ電位に保たれSWONの電位が上昇して電源スイッチPSWがオンすることはない。
以上のように本実施例を用いると、単純な電源スイッチの制御によって論理回路の性能を向上させ、さらに電源スイッチとして用いた回路ブロックおよび回路ブロックのリーク電流を低減する回路自体のリーク電流を低減することが可能となる。
＜実施例９＞
図３０に本発明を用いたリーク電流を低減する回路の回路図を示す。図３０において、図２８と異なるのは、電源スイッチPSWの第2ゲートを制御する信号がSWONではなくSWONNとなり、第1ゲートから独立した制御が出来ることである。
図３１に図３０の回路中のノードの電位の変化および電流の変化を示す。図２９と異なるのは、SWONNの制御が加わっていることである。SWONNは回路が動作していない状態(Standby)において、負の電圧となる。第2のゲートに負の電圧を印加すると、図５の電流特性を参照すればダブルゲートトランジスタのリーク電流は低減される。これによって、PSWを流れるリーク電流は図２９の状態よりも低減され、電源スイッチPSWを流れるリーク電流が小さくなり、PSWによって遮断されたブロックのリーク電流を図２８の回路と比較してさらに小さくすることが出来る。また、第2のゲートのゲート参加膜厚は10nm程度と厚いため、1.0V程度の低い電圧を印加しても、信頼性上問題となることは
以上のように本実施例を用いると、電源スイッチの制御を最適化することで論理回路の性能を向上させ、さらに電源スイッチとして用いた回路ブロックおよび回路ブロックのリーク電流を低減する回路自体のリーク電流を低減することが可能となる。
＜実施例１０＞
図３２に本発明を用いたリーク電流を低減する回路の回路図を示す。図３２において、図１３と異なるのは、電源スイッチPSWがダブルゲートトランジスタで構成され、第1ゲートが図１３同様SWONで制御され、第2ゲートはSWONPによって第1ゲートから独立した制御が出来ることである。
図３３に図３２の回路中のノードの電位の変化および電流の変化を示す。図１４と異なるのは、SWONPの制御が加わっていることである。SWONPは回路が動作していない状態(Standby)において、電源電圧1.0Vよりも高い電圧である2.5Vが印加される。第2のゲートに電源電圧よりも高い電圧を印加すると、図５の電流特性をpチャネル型トランジスタに読み直すとダブルゲートトランジスタのリーク電流は低減することがわかる。
これによって、PSWを流れるリーク電流は図１４の状態よりも低減され、電源スイッチPSWを流れるリーク電流が小さくなり、PSWによって遮断されたブロックのリーク電流を図１３の回路と比較してさらに小さくすることが出来る。また、第2のゲートのゲート参加膜厚は10nm程度と厚いため、2.5V程度の低い電圧を印加しても、信頼性上問題となることはない。またここで2.5Vの電圧を用いているのは、LSIで用いられる入出力回路の電圧と同じ電圧を用いることを想定している。入出力回路に用いられている電圧を印加することで、特別な昇圧回路などの電源回路が不要となるため、面積や消費電力のオーバーヘッドなくLSIに適用することが可能となる。
ここで、2.5V以外の1.0Vよりも高い電圧を印加すれば同様の効果は得られ、必ずしも2.5Vである必要はない。また、入出力回路と異なる電圧を印加する場合にも、昇圧回路等の電源回路は必要となるが、リーク電流を低減する効果は同様である。さらに、2.5Vよりも高い電圧を印加すれば、さらにリーク電流を低減する効果は大きくなる。
以上のように本実施例を用いると、pチャネル型トランジスタを電源スイッチとして用いた回路において電源スイッチの制御を最適化することで論理回路の性能を向上させ、さらに電源スイッチとして用いた回路ブロックおよび回路ブロックのリーク電流を低減する回路自体のリーク電流を低減することが可能となる。
＜実施例１１＞
図３４に図１１の回路を用いた場合の、実施例4とは異なる制御によるリーク電流低減の方法を示す。回路が動作している場合(Active)に関しては、実施例4と同様の制御が行われる。実施例4と異なるのは、回路が動作していない場合(Standby)にSTBYP2に2.5Vと1.0Vよりも高い電圧が印加されていることである。回路が動作していない状態では、SWONが0V、Vddが1.0Vであるため、駆動回路DRVを構成するpチャネル型トランジスタのソース-ドレイン間にサブスレショルドリーク電流が流れる。ここで図5の電流特性をpチャネル型トランジスタに読み直すと、pチャネル型トランジスタの第2ゲートつまりSTBYP2に1.0Vよりも高い電圧を印加することで、ダブルゲートトランジスタのサブスレショルドリーク電流は低減することがわかる。これによって、駆動回路DRVを流れるリーク電流は大きく低減できる。
以上のように本実施例を用いると、回路ブロックおよび回路ブロックのリーク電流を低減する回路自体のリーク電流を低減することが可能となり、さらに第2ゲートに印加する電圧を大きくすることで、電源スイッチのみを用いた場合よりもリーク電流低減効果が大きくなる。
＜実施例１２＞
図３５に本発明を用いたリーク電流を低減する回路の回路図を示す。図３５において、Logicは多数の回路が集積された回路ブロック、VssmはLogic内の接地電位線、STBYはスタンバイ状態のときにハイとなるスタンバイ信号、PSWはLogicの電源を遮断するための電源スイッチ、SWONは電源スイッチPSWを制御する信号、DRVはSWONを駆動する回路、Ilogicは回路ブロックLogicを流れるリーク電流である。
図３６に図３５の回路中のノードの電位の変化および電流の変化を示す。回路がアクティブの状態では、電源スイッチPSWがオン状態でVssmがVss電位となり回路は正常に動作する。この際、電源スイッチの制御信号SWONを駆動する回路DRVの制御信号STBYはロウとなる。これによりSWONはハイとなる。回路Logicがアクティブ状態からスタンバイ状態に変化した場合には、STBYがハイとなり、駆動回路DRV中のnチャネル型ダブルゲートトランジスタの第2ゲートをオンさせ、それによってSWONがロウとなり、電源スイッチPSWはオフし回路Logicの接地電位線であるVssmの電位が上昇し、Logicを流れるリーク電流Ilogicは大幅に削減される。この回路が図7と異なるのは、駆動回路DRV中のnチャネル型ダブルゲートトランジスタの第1のゲートがつねにオフ状態となっていることである。
これにより、SWONの電位がロウになるまでには時間がかかるが、通常は動作していない状態で多少時間がかかることに対する問題は少ないため、本回路構成が有利になる場合がある。また第1ゲートを制御する信号を作る必要がないため、消費電力は低減され、面積も縮小でき、さらに信号を生成する部分でのリーク電流も低減できるというメリットがある。
以上のように、本実施例を用いると、回路ブロックおよび回路ブロックのリーク電流を低減する回路自体のリーク電流を低減することが可能となる。
以上のように本実施例を用いると、単純な電源スイッチの制御によって、電源を制御する回路の面積を削減し、回路ブロックおよび回路ブロックのリーク電流を低減する回路自体のリーク電流を低減することが可能となる。
＜実施例１３＞
図３７に本発明を用いたリーク電流が低減された記憶素子回路の回路図を示す。図３７の回路は、インバータが相互接続された構造となっており、それぞれのインバータはダブルゲートトランジスタによって構成される。pチャネル型トランジスタの第1のゲートはVddに、nチャネル型トランジスタの第1のゲートはVssに接続されており、それぞれオフ状態となっているため、ゲートリークが少ない状態になっている。またダブルゲートトランジスタの第2のゲートがインバータの入力となっており相互接続されているため、データが保持できるとともに、オン状態となるのは第2のゲートのみであるため、ゲートを流れるリーク電流は小さく抑えられる。
図３８に本発明を用いた、回路ブロックのブロック図を示す。これは図１７におけるBLOCK1・BLOCK2と同等の回路を示している。図３８において、BLOCKは回路ブロックを、CPUは特定の機能を有する回路モジュール、SRAMおよびDATAはデータを保持するモジュール、Vssmは回路が動作しない場合に電源が遮断される接地電位線、Vssは常に通電された接地電位線を示す。SRAMには、従来から使われているメモリセルが使用され、Vssmが遮断された場合にはデータは消えるがリーク電流は低く抑えられる。DATAには、図３７で示した記憶素子が使用され、Vssは遮断されないが、リーク電流が低い状態でデータを保持することが可能である。本ブロックが動作しない場合には、CPU内のフリップフロップおよびSRAMが保持しているデータの中で必要なデータをDATAに移動させ、電源Vssmを遮断すれば、リーク電流を低減した上に必要なデータを保持可能な回路ブロックが実現できる。
以上のように、本実施例を用いると、低リークな記憶素子および回路ブロックが実現できる。
＜実施例１４＞
図３９に本発明を用いたリーク電流を抑えてデータが保持できるフリップフロップのブロック図を示す。図３９において、FFはフリップフロップ回路、LATCHAおよびLATCHBはデータを保持するラッチ、Vssmは回路が動作しない場合に電源が遮断される接地電位線、Vssは常に通電された接地電位線、STOREはLATCHAからLATCHBにデータを移す経路、RESTOREはLATCHBからLATCHAにデータを移す経路を示す。LATCHAには従来から使われているラッチ回路、LATCHBには実施例１３で示した記憶素子を用いたラッチ回路を使用する。回路が動作せずリーク電流を低減する場合には、STOREという経路を通してLATCHAのデータをLATCHBに移す。その後Vssmの電源を遮断すれば、LATCHAのリーク電流は低減できる。LATCHBはリーク電流の少ない記憶素子が使われているため、このフリップフロップ回路のリーク電流が小さく抑えられる。
回路が動作する場合には、Vssmの電源スイッチをオンしてVssmをVssレベルとし、RESTOREの経路を通してLATCHBのデータをLATCHAに書き戻せば、通常のFFとして動作する。
以上のように、本実施例を用いると、低リークなフリップフロップ回路が実現できる。
＜実施例１５＞
図４０に本発明を用いたリーク電流を抑えてデータが保持できるSRAMメモリセルの回路図を示す。この回路は図３７の記憶素子に、記憶素子にアクセスするための転送トランジスタMT1およびMT2、ビット線BLTおよびBLBとワード線WLを付加した構成となっている。本構成では、通常のSRAMメモリセル同様、ワード線WLで選択することにより、メモリセルへのデータの書き込みおよび読み出しが実行できる。また、メモリセルを構成しているダブルゲートトランジスタにおいてゲート酸化膜厚の薄い第1のゲートは常にオフした状態にあるため、リーク電流は低く抑えられ、さらに第２のゲートで構成された記憶素子により、データが保持できる。
以上のように、本実施例を用いると、低リークなSRAMメモリセルが実現できる。
＜実施例１６＞
図４１に本発明を用いたリーク電流を抑えてデータが保持できるSRAMメモリセルの回路図を示す。本回路は図４０のメモリセルとほぼ同等の構成となっており、異なるのは、読み出し時に使用される読み出しワード線RWLと書き込み時に使用される書き込みワード線WWLが存在する点である。このメモリセルのデータを読み出す際には、読み出しワード線RWLが選択され、メモリセル内のデータがビット線に出力される。このメモリセルに新しいデータの書き込みが行われる時には、書き込みワード線WWLが選択され、ビット線から転送トランジスタの第1のゲートを通してデータが書き込まれる。SRAMメモリセルに書き込みを行う際には、転送トランジスタの電流が大きければ大きい程正常に動作が行われるため本回路構成をとることにより、書き込み特性が改善する。本回路構成においても、メモリセルにアクセスがない場合には、メモリセルを構成しているダブルゲートトランジスタにおいてゲート酸化膜厚の薄い第1のゲートは常にオフした状態にあるため、リーク電流は低く抑えられる。
以上のように、本実施例を用いると、書き込み特性の良好な低リークなSRAMメモリセルが実現できる。
＜実施例１７＞
図４２に本発明を用いたリーク電流を抑えてデータが保持できるSRAMメモリセルの回路図を示す。本回路は図４０のメモリセルとほぼ同等の構成となっており、異なるのは、メモリセルを構成するダブルゲートトランジスタの第1のゲートがpチャネル型トランジスタに関してはGP1にnチャネル型トランジスタに関してはGN1に接続されている点である。このメモリセルにアクセスする場合の動作は図４０と同等である。
ここで、メモリセルが動作している場合に、GP1に電源電圧より低い電圧を、またGN1に電源電圧よりも高い電圧を印加すれば、図５の電流特性よりダブルゲートトランジスタのオン電流が増加する。よって、メモリセルの書き込み・読み出し性能が向上する。
またメモリセルが動作していない場合に、GP1に電源電圧より高い電圧を、またGN1に電源電圧よりも低い電圧を印加すれば、図５の電流特性よりダブルゲートトランジスタのオフ電流が低減でき、リーク電流が低く抑えられる。
ここでは、動作時および非動作時にGP1およびGN1の電位を図４０の状態から変化させたが、動作時または非動作時の一方の動作のみ変動させることも可能である。また、実施例１６のワード線構成を加えると書き込み特性を改善することも可能である。
以上のように、本実施例を用いると、性能が高くリーク電流が低減されたSRAMメモリセルを実現できる。
＜実施例１８＞
図４３に本発明を用いたリーク電流を抑えてデータが保持できるSRAMメモリセルの回路図を示す。本回路は図４１のメモリセルとほぼ同等の構成となっており、異なるのは、読み出しビット線RBLおよび転送トランジスタMT3が追加され、MT3のゲートに読み出しワード線RWLが接続され、図４１で存在したビット線が書き込み専用のビット線WBLTおよびWBLBとなったことである。
書き込みに関しては、書き込みワード線WWLおよび書き込みビット線WBLT/WBLBを用いて図４１と同様に実行される。読み出し時には、読み出しワード線が活性化されMT3を通してメモリセルのデータが読み出しビット線RBLに出力される。
図４１の回路構成の場合、ダブルゲートトランジスタの第2のゲートを用いてラッチ回路を構成した場合、駆動電流が小さいために、読み出しの際にデータが破壊される可能性がある。しかし、本回路構成を用いると読み出し時に、データを保持しているラッチ回路の部分に電圧が印加されないため、データが破壊されることはなく、安全にデータを読み出すことが可能となる。
また、本実施例では、読み出しビット線が1本のみの構成を示したが、相補信号の2本のビット線を使用して読み出す構成も同様に可能である。
以上のように、本実施例を用いると、読み出しおよび書き込みの特性が高く、リーク電流が低減されたSRAMメモリセルを実現できる。
本発明が適用された負荷駆動回路の回路構成の概略図。 本発明が適用された負荷駆動回路の電圧および電流の関係を表す図。 本発明で使用されるトランジスタ構造の断面の概略図。 本発明で使用されるトランジスタの等価回路を示す図。 本発明で使用されるトランジスタ特性を示す図。 本発明で使用されるトランジスタ特性を示す図。 本発明が適用された回路ブロックとそのリーク電流低減回路の概略図。 本発明が適用された回路ブロックとそのリーク電流低減回路の電圧および電流の関係を表す図。 本発明が適用された回路ブロックとそのリーク電流低減回路の概略図。 本発明が適用された回路ブロックとそのリーク電流低減回路の電圧および電流の関係を表す図。 本発明が適用された回路ブロックとそのリーク電流低減回路の概略図。 本発明が適用された回路ブロックとそのリーク電流低減回路の電圧関係を表す図。 本発明が適用された回路ブロックとそのリーク電流低減回路の概略図。 本発明が適用された回路ブロックとそのリーク電流低減回路の電圧の関係を表す図。 本発明が適用された回路ブロックとそのリーク電流低減回路の概略図。 本発明が適用された回路ブロックとそのリーク電流低減回路の電圧の関係を表す図。 本発明が適用されたSoCのブロック図。 本発明が適用されたSRAMのブロック図。 本発明が適用されたSRAMのワード線ドライバ回路の概略図。 本発明が適用されたSRAMのワード線ドライバ回路の電圧の関係を表す図。 従来のSRAMメモリセルのリーク電流を低減するための回路の概略図。 本発明が適用されたSRAMメモリセルのリーク電流を低減するための回路の概略図。 本発明が適用されたSRAMメモリセルのリーク電流を低減するための回路の電圧および電流の関係を表す図。 本発明が適用されたSRAMのプリチャージ回路のリーク電流を低減するための回路の概略図。 本発明が適用されたSRAMのプリチャージ回路のリーク電流を低減するための回路の電圧および電流の関係を表す図。 従来の回路ブロックとそのリーク電流低減回路の概略図。 従来の回路ブロックとそのリーク電流低減回路の電圧の関係を表す図。 本発明が適用された回路ブロックとそのリーク電流低減回路の概略図。 本発明が適用された回路ブロックとそのリーク電流低減回路の電圧の関係を表す図。 本発明が適用された回路ブロックとそのリーク電流低減回路の概略図。 本発明が適用された回路ブロックとそのリーク電流低減回路の電圧の関係を表す図。 本発明が適用された回路ブロックとそのリーク電流低減回路の概略図。 本発明が適用された回路ブロックとそのリーク電流低減回路の電圧の関係を表す図。 本発明が適用された回路ブロックとそのリーク電流低減回路の電圧の関係を表す図。 本発明が適用された回路ブロックとそのリーク電流低減回路の概略図。 本発明が適用された回路ブロックとそのリーク電流低減回路の電圧および電流の関係を表す図。 本発明を用いたリーク電流が低減された記憶素子回路の回路図。 本発明を用いた回路ブロックのブロック図。 本発明を用いたリーク電流を抑えてデータが保持できるフリップフロップのブロック図。 本発明を用いたリーク電流を抑えてデータが保持できるSRAMメモリセルの回路図。 本発明を用いたリーク電流を抑えてデータが保持できるSRAMメモリセルの回路図。 本発明を用いたリーク電流を抑えてデータが保持できるSRAMメモリセルの回路図。 本発明を用いたリーク電流を抑えてデータが保持できるSRAMメモリセルの回路図。
符号の説明
1…第1ゲート電極、2…ドレイン電極、3…ソース電極、4…第2ゲート電極、5…支持基板、6…埋め込み酸化膜層、7…素子分離層、8…第１ゲート酸化膜、MD1,MD2…駆動回路内のトランジスタ、G1,G2,G3…駆動回路制御信号、OUT…駆動回路が駆動するノード、CL1…駆動回路に駆動される負荷、Vss…接地電位線、Vdd…電源電位線、IG1,IG2…ノードを流れるゲートリーク電流、Active…回路が動作している状態、Standby…回路が動作していない状態、Ids1,Ids2,Ids3…トランジスタのソース-ドレイン間電流、Ig1,Ig2…トランジスタのゲートリーク電流、STBY,SWEN,STBYN1,STBYN2,STBYP1,STBYP2…電源スイッチ駆動回路の制御信号、SWON,SWON1,SWON2,SWONN,SWONP…電源スイッチ制御信号、PSW…電源スイッチ、DRV…SWONの駆動回路、Vssm…回路ブロックの接地電位線、Vddm…回路ブロックの電源電位線、Ilogic…回路ブロックを流れるリーク電流、Inoise…電源スイッチを流れる電流、SRAM…SRAM回路ブロック、DSP,CPU…SoC内の特定の機能を持ったモジュール、BLOCK,BLOCK1,BLOCK2…SoC内の回路ブロック、SOC…SoCチップ、ARRAY…SRAMメモリセルアレイ、DEC…アドレスデコーダ、WDDR…ワード線ドライバ、BLPC…ビット線プリチャージ回路、AMP…列毎に付加されている直接周辺回路、CONT…SRAM回路を制御する制御回路、WL…ワード線、BLT,BLB…ビット線、MC…メモリセル、IN1,IN2…ワード線ドライバ制御信号、SWM…メモリセルアレイ向け電源スイッチ、MSW,MSR…電源スイッチを構成するトランジスタ、R1…抵抗、D1…ダイオード、MC1…ダイオードとなるトランジスタ、ARVSS…メモリセルの接地電位線、ISRAM…メモリセルアレイのリーク電流、PC…ビット線プリチャージ回路、PCE,PCE2…ビット線プリチャージ回路の制御信号、IPCE,IPCE2…ビット線プリチャージ回路内のトランジスタのゲートリーク電流。

Claims (20)

  1. 所定の機能を有する回路ブロックの電源を遮断するための電源スイッチと、前記電源スイッチを制御する駆動回路とを備え、
    前記駆動回路は、互いのドレインが電気的に接続された第１のトランジスタと第２のトランジスタで構成され、前記第１のトランジスタはゲート酸化膜厚の厚さがそれぞれ異なる第１のゲートおよび第２のゲートを有するダブルゲート型トランジスタであって、
    前記第１のゲートの電位と前記第２のゲートの電位のそれぞれが独立に制御され、
    前記第２のゲートが遮断状態の時、前記第１のゲートに印加される電位に従って、第１の電流が前記第１のトランジスタを通して流れ、
    前記第１のゲートが遮断状態の時、前記第２のゲートに印加される電位に従って、第２の電流が前記第１のトランジスタを通して流れることを特徴とする半導体集積回路装置。
  2. 請求項１において、
    前記第１のゲートのゲート酸化膜厚は、前記第２のゲートのゲート酸化膜厚よりも薄いことを特徴とする半導体集積回路装置。
  3. 請求項１において、
    前記第１のトランジスタは、nチャネル型のダブルゲート型トランジスタであり、前記第２のトランジスタは、ｐチャネル型のダブルゲート型トランジスタであって、
    前記第１のトランジスタのソースがロウの電位の電源線に接続され、
    前記第２のトランジスタのソースがハイの電位の電源線に接続され、
    前記第1および第２のトランジスタのそれぞれのドレインが前記電源スイッチの制御端子に接続されていることを特徴とする半導体集積回路装置。
  4. 請求項３において、
    前記第１のトランジスタの第２ゲートと前記第２のトランジスタの第１および第２のゲートのそれぞれが相互に接続されていることを特徴とする半導体集積回路装置。
  5. 請求項１において、
    前記第1のトランジスタは、nチャネル型のダブルゲート型トランジスタであり、前記第
    ２のトランジスタは、ｐチャネル型のシングル型トランジスタであって、
    前記第1のトランジスタのソースがロウの電位の電源線に接続され、
    前記第２のトランジスタのソースがハイの電位の電源線に接続され、
    前記第１および第２のトランジスタのそれぞれのドレインが前記電源スイッチの制御端子に接続されていることを特徴とする半導体集積回路装置。
  6. 請求項１において、
    前記電源スイッチは、第１および第２のゲートを有するnチャネル型のダブルゲート型トランジスタで構成され、該ダブルゲート型トランジスタの第１のゲートは前記第１および第２のトランジスタのドレインに接続され、該ダブルゲート型トランジスタのドレインは前記所定の機能を有する回路ブロックの接地電位線に接続されていることを特徴とする半導体集積回路装置。
  7. 請求項６において、
    前記nチャネル型のダブルゲート型トランジスタの第１および第２のゲートが互いに接続されるとともに、前記第１のゲートが前記第１および第２のトランジスタのドレインに接続されていることを特徴とする半導体集積回路装置。
  8. 請求項１において、
    前記電源スイッチは、nチャネル型のシングルゲート型トランジスタで構成され、該シングルゲート型トランジスタのゲートは前記第１および第２のトランジスタのドレインに接続され、該シングルゲート型トランジスタのドレインは前記所定の機能を有する回路ブロックの接地電位線に接続されていることを特徴とする半導体集積回路装置。
  9. 請求項１において、
    前記電源スイッチは、ｐチャネル型のダブルゲート型トランジスタで構成され、該ダブルゲート型トランジスタの第１のゲートは、前記第１および第２のトランジスタのドレインに接続され、該ダブルゲート型トランジスタのドレインは前記所定の機能を有する回路ブロックの電源電位線に接続されていることを特徴とする半導体集積回路装置。
  10. 請求項１において、
    前記電源スイッチは、ｐチャネル型のシングルゲート型トランジスタで構成され、該シングルゲート型トランジスタのゲートは前記第１および第２のトランジスタのドレインに接続され、該シングルゲート型トランジスタのドレインは前記所定の機能を有する回路ブロックの電源電位線に接続されていることを特徴とする半導体集積回路装置。
  11. 論理機能を有する回路ブロックの電源を遮断するための電源スイッチと、前記電源スイッチを制御する駆動回路とを備え、
    前記駆動回路は、互いのドレインが電気的に接続されると共に前記電源スイッチの制御端子に接続された第１のトランジスタと第２のトランジスタで構成され、
    前記第１のトランジスタは、第１のゲート酸化膜厚を有する第１のゲートと、前記第１のゲート酸化膜厚より厚いゲート酸化膜厚を有する第２のゲートとを具備するダブルゲート型トランジスタであって、
    前記第１のゲートの電位と前記第２のゲートの電位のそれぞれが独立に制御され、
    前記第２のゲートが遮断状態の時、前記第１のゲートに印加される電位に従って、第１の電流が前記第１のトランジスタを通して流れ、
    前記第１のゲートが遮断状態の時、前記第２のゲートに印加される電位に従って、第２の電流が前記第１のトランジスタを通して流れることを特徴とする半導体集積回路装置。
  12. 請求項１１において、
    前記第１のトランジスタは、nチャネル型のダブルゲート型トランジスタであって、
    前記第１のゲートをロウの電位に、前記第２のゲートをハイの電位にすることにより、
    前記第１のトランジスタのドレインの電位がロウの電位に設定され、前記電源スイッチが遮断されることを特徴とする半導体集積回路装置。
  13. 請求項１１において、
    前記第１のトランジスタは、ｎチャネル型のダブルゲート型トランジスタであり、
    前記第２のトランジスタは、第３のゲート酸化膜厚を有する第３のゲートと、前記第３のゲート酸化膜厚より厚いゲート酸化膜厚を有する第４のゲートを具備するｐチャネル型のダブルゲート型トランジスタであって、
    前記第３のゲートをハイの電位にし、前記第４のゲートをロウの電位にすることにより、前記第２のトランジスタのドレインの電位がハイの電位に設定され、前記電源スイッチがオンすることを特徴とする半導体集積回路装置。
  14. 請求項１３において、
    前記第１のトランジスタの第２のゲートと、前記第２のトランジスタの第１および第２のゲートが互いに接続されていることを特徴とする半導体集積回路装置。
  15. 請求項１１において、
    前記第１のトランジスタは、ｎチャネル型のダブルゲート型トランジスタであり、
    前記第２のトランジスタは、第３のゲート酸化膜厚を有する第３のゲートと、前記第３のゲート酸化膜厚より厚いゲート酸化膜厚を有する第４のゲートを具備するｐチャネル型のダブルゲート型トランジスタであって、
    前記第１のトランジスタの第１ゲートには、前記回路ブロックが動作している状態ではハイとなり、動作していない状態ではロウとなる信号が入力され、
    前記第１のトランジスタの第２のゲートには、前記回路ブロックが動作している状態ではハイとなり、動作していない状態ではロウとなる信号が入力され、
    前記第２のトランジスタの第３のゲートには前記回路ブロックが動作しない状態になった場合に、所定の時間ロウとなり、前記所定の時間以外の時間にはハイとなる信号が入力され、
    前記第２のトランジスタの第４ゲートには、前記回路ブロックが動作している状態ではハイとなり、動作していない状態ではロウとなる信号が入力されることを特徴とする半導体集積回路装置。
  16. 請求項１１において、
    前記電源スイッチは、nチャネル型のダブルゲート型トランジスタで構成され、
    前記電源スイッチが遮断された状態から導通した状態に変化する際に、
    該トランジスタの第２のゲートがオンし、所定の時間が経過した後に、該トランジスタの第１のゲートがオンすることにより、前記電源スイッチから接地電位線に流れる電流ノイズを小さくすることを特徴とする半導体集積回路装置。
  17. 第１ゲートと、前記第１ゲートのゲート酸化膜厚と厚さが異なる第２ゲートとを有するダブルゲート型トランジスタのドレインがメモリ回路のワード線に接続され、
    前記第１ゲートの電位と前記第２ゲートの電位のそれぞれが独立に制御され、
    前記第２ゲートが遮断状態の時、前記第１ゲートに印加される電位に従って、第１電流が前記ダブルゲート型トランジスタを通して流れ、
    前記第１ゲートが遮断状態の時、前記第２ゲートに印加される電位に従って、第２電流が前記ダブルゲート型トランジスタを通して流れることを特徴とする半導体集積回路装置。
  18. 請求項１において、
    前記所定の機能を有する回路ブロックがメモリ回路ブロックであって、
    前記電源スイッチは、ゲート酸化膜厚の厚さがそれぞれ異なる第１のゲートおよび第２のゲートを有するｎチャネル型のダブルゲート型トランジスタで構成され、
    前記第１のゲートがロウの電位に、前記第２のゲートがハイの電位に設定された場合に、該トランジスタのドレインに接続された前記メモリ回路ブロックの接地電位線の電位が、所定の電位以下に制御されることを特徴とする半導体集積回路装置。
  19. 請求項１において、
    電源スイッチを介して接地電位線に接続された第１の回路ブロックと、電源スイッチを介することなく接地電位線に接続された第２の回路ブロックと、を備え、
    前記電源スイッチが前記駆動回路により制御されることを特徴とする半導体集積回路装置。
  20. 請求項１９において、
    前記第１の回路ブロックが第１ラッチ回路からなり、前記第２の回路ブロックが第２ラッチ回路からなるフリップフロップ回路であって、
    前記第１ラッチ回路は、前記ダブルゲート型トランジスタを備え、前記第１ラッチ回路の電源線には電源が接続され、
    前記第２ラッチ回路は、前記第１ラッチ回路よりも動作速度の遅い回路で構成され、
    前記第２ラッチ回路が動作しない状態では、前記第２ラッチ回路の電源は、前記電源スイッチにより遮断される電源線に接続され、
    前記第２ラッチ回路に供給される電源が遮断される前に、前記第２ラッチ回路に記憶されているデータを前記第１ラッチ回路に記憶させることを特徴とする半導体集積回路装置。
JP2005366784A 2005-12-20 2005-12-20 半導体集積回路装置 Active JP5054919B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005366784A JP5054919B2 (ja) 2005-12-20 2005-12-20 半導体集積回路装置
US11/567,774 US7633315B2 (en) 2005-12-20 2006-12-07 Semiconductor integrated circuit device
US12/620,903 US8330496B2 (en) 2005-12-20 2009-11-18 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005366784A JP5054919B2 (ja) 2005-12-20 2005-12-20 半導体集積回路装置

Publications (3)

Publication Number Publication Date
JP2007173385A JP2007173385A (ja) 2007-07-05
JP2007173385A5 JP2007173385A5 (ja) 2009-01-29
JP5054919B2 true JP5054919B2 (ja) 2012-10-24

Family

ID=38172707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005366784A Active JP5054919B2 (ja) 2005-12-20 2005-12-20 半導体集積回路装置

Country Status (2)

Country Link
US (2) US7633315B2 (ja)
JP (1) JP5054919B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5054919B2 (ja) * 2005-12-20 2012-10-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4855786B2 (ja) * 2006-01-25 2012-01-18 株式会社東芝 半導体装置
FR2910999B1 (fr) * 2006-12-28 2009-04-03 Commissariat Energie Atomique Cellule memoire dotee de transistors double-grille, a grilles independantes et asymetriques
CA2675147C (en) * 2007-01-10 2012-09-11 Hemoshear, Llc Use of an in vitro hemodynamic endothelial/smooth muscle cell co-culture model to identify new therapeutic targets for vascular disease
FR2921508A1 (fr) * 2007-09-24 2009-03-27 Commissariat Energie Atomique Memoire sram a cellule de reference de polarisation
FR2927722A1 (fr) * 2008-02-18 2009-08-21 Commissariat Energie Atomique Cellule memoire sram a transistor double grille dotee de moyens pour ameliorer la marge en ecriture
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
US7961499B2 (en) * 2009-01-22 2011-06-14 Qualcomm Incorporated Low leakage high performance static random access memory cell using dual-technology transistors
SG188112A1 (en) * 2009-10-30 2013-03-28 Semiconductor Energy Lab Logic circuit and semiconductor device
EP2320454A1 (en) * 2009-11-05 2011-05-11 S.O.I.Tec Silicon on Insulator Technologies Substrate holder and clipping device
FR2953636B1 (fr) * 2009-12-08 2012-02-10 Soitec Silicon On Insulator Procede de commande d'une cellule memoire dram sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
US8508289B2 (en) * 2009-12-08 2013-08-13 Soitec Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer
FR2953641B1 (fr) * 2009-12-08 2012-02-10 S O I Tec Silicon On Insulator Tech Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante
FR2957193B1 (fr) 2010-03-03 2012-04-20 Soitec Silicon On Insulator Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante
FR2953643B1 (fr) * 2009-12-08 2012-07-27 Soitec Silicon On Insulator Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
FR2955200B1 (fr) 2010-01-14 2012-07-20 Soitec Silicon On Insulator Dispositif, et son procede de fabrication, disposant d'un contact entre regions semi-conductrices a travers une couche isolante enterree
FR2955204B1 (fr) * 2010-01-14 2012-07-20 Soitec Silicon On Insulator Cellule memoire dram disposant d'un injecteur bipolaire vertical
FR2955203B1 (fr) * 2010-01-14 2012-03-23 Soitec Silicon On Insulator Cellule memoire dont le canal traverse une couche dielectrique enterree
FR2955195B1 (fr) * 2010-01-14 2012-03-09 Soitec Silicon On Insulator Dispositif de comparaison de donnees dans une memoire adressable par contenu sur seoi
FR2957186B1 (fr) * 2010-03-08 2012-09-28 Soitec Silicon On Insulator Cellule memoire de type sram
FR2957449B1 (fr) * 2010-03-11 2022-07-15 S O I Tec Silicon On Insulator Tech Micro-amplificateur de lecture pour memoire
FR2958441B1 (fr) 2010-04-02 2012-07-13 Soitec Silicon On Insulator Circuit pseudo-inverseur sur seoi
EP2378549A1 (en) 2010-04-06 2011-10-19 S.O.I.Tec Silicon on Insulator Technologies Method for manufacturing a semiconductor substrate
EP2381470B1 (en) 2010-04-22 2012-08-22 Soitec Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure
DE112011102644B4 (de) * 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
US8614599B1 (en) * 2010-12-08 2013-12-24 Xilinx, Inc. Method and apparatus for powering down a dual supply current source
JP5483207B2 (ja) * 2011-02-23 2014-05-07 日本電信電話株式会社 論理回路
JP5653856B2 (ja) 2011-07-21 2015-01-14 ルネサスエレクトロニクス株式会社 半導体装置
US8817528B2 (en) * 2012-08-17 2014-08-26 Globalfoundries Inc. Device comprising a plurality of static random access memory cells and method of operation thereof
JP6346100B2 (ja) * 2015-01-16 2018-06-20 株式会社東芝 半導体記憶装置
DE112017001059T5 (de) * 2016-02-29 2018-11-29 Sony Corporation Halbleiterschaltkreis, verfahren zur ansteuerung des halbleiterschaltkreises und elektronische vorrichtung
US9646681B1 (en) * 2016-04-25 2017-05-09 Qualcomm Incorporated Memory cell with improved write margin

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0133973B1 (ko) * 1993-02-25 1998-04-20 기다오까 다까시 반도체 기억장치
US5703392A (en) * 1995-06-02 1997-12-30 Utron Technology Inc Minimum size integrated circuit static memory cell
JP2931776B2 (ja) * 1995-08-21 1999-08-09 三菱電機株式会社 半導体集積回路
JP3085455B2 (ja) * 1997-06-25 2000-09-11 日本電気株式会社 スタティックｒａｍ
JPH1139880A (ja) * 1997-07-16 1999-02-12 Mitsubishi Electric Corp 半導体記憶装置
JPH11112000A (ja) * 1997-10-06 1999-04-23 Denso Corp 半導体装置
JPH11340806A (ja) * 1998-05-25 1999-12-10 Hitachi Ltd 半導体集積回路装置
JP3947308B2 (ja) * 1998-06-17 2007-07-18 沖電気工業株式会社 半導体集積回路
US6614124B1 (en) * 2000-11-28 2003-09-02 International Business Machines Corporation Simple 4T static ram cell for low power CMOS applications
JP4201239B2 (ja) * 2001-11-30 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
JP4167458B2 (ja) * 2002-07-24 2008-10-15 松下電器産業株式会社 半導体メモリ装置及び半導体集積回路
JP4052923B2 (ja) * 2002-10-25 2008-02-27 株式会社ルネサステクノロジ 半導体装置
JP4388274B2 (ja) * 2002-12-24 2009-12-24 株式会社ルネサステクノロジ 半導体記憶装置
JP4122439B2 (ja) * 2004-03-11 2008-07-23 独立行政法人産業技術総合研究所 二重絶縁ゲート電界効果トランジスタを用いたｃｍｏｓ回路
JP4795653B2 (ja) * 2004-06-15 2011-10-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7177177B2 (en) * 2005-04-07 2007-02-13 International Business Machines Corporation Back-gate controlled read SRAM cell
US7532501B2 (en) * 2005-06-02 2009-05-12 International Business Machines Corporation Semiconductor device including back-gated transistors and method of fabricating the device
JP5054919B2 (ja) * 2005-12-20 2012-10-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
US20100061169A1 (en) 2010-03-11
US7633315B2 (en) 2009-12-15
US8330496B2 (en) 2012-12-11
JP2007173385A (ja) 2007-07-05
US20070139072A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
JP5054919B2 (ja) 半導体集積回路装置
US10229732B2 (en) Semiconductor device
JP4822791B2 (ja) 半導体記憶装置
US7826253B2 (en) Semiconductor memory device and driving method thereof
JP4795653B2 (ja) 半導体記憶装置
JP4388274B2 (ja) 半導体記憶装置
TWI485705B (zh) 具備列式讀取及／或寫入輔助電路之記憶體電路
JP4907117B2 (ja) 半導体装置
JP2018137033A (ja) 半導体装置
JP2010282721A (ja) 半導体装置
JP2008159246A (ja) 半導体装置
JP2007287331A (ja) 半導体装置
JP2011090782A (ja) 半導体記憶装置
JP5011352B2 (ja) 半導体集積回路装置
JP2009016039A (ja) 半導体記憶装置
JP2015135721A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081209

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120730

R150 Certificate of patent or registration of utility model

Ref document number: 5054919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350