JP6346100B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP6346100B2 JP6346100B2 JP2015006998A JP2015006998A JP6346100B2 JP 6346100 B2 JP6346100 B2 JP 6346100B2 JP 2015006998 A JP2015006998 A JP 2015006998A JP 2015006998 A JP2015006998 A JP 2015006998A JP 6346100 B2 JP6346100 B2 JP 6346100B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- precharge
- mos transistor
- type mos
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Description
図1は、実施形態のSRAMが搭載された半導体集積回路の構成を示すブロック図である。図示するように、半導体集積回路は、SRAM10、ロジック回路20、及び入出力回路30を備えている。
図2は、実施形態のSRAM10の構成を示すブロック図である。SRAM10は、メモリセルアレイ11、プリチャージ回路12A,12B、カラムデコーダ13、書き込み/読み出し回路14、ロウデコーダ15、及び制御回路16を備えている。
図3及び図4は、実施形態のSRAMにおけるメモリセルMCの構成を示す回路図である。図3はメモリセルMCにおける“1”データの保持状態を示し、図4は“0”データの保持状態を示す。
図5は、実施形態におけるプリチャージ回路の構成を示す回路図である。図3及び図4に示したように、ビット線対BL,BLBと、ワード線WLとの交差部には、メモリセルMCが接続されている。ビット線対BL,BLB間には、2つのプリチャージ回路12A,12Bが接続されている。
次に、SRAM10におけるデータの読み出し動作、書き込み動作、及びデータ保持状態について説明する。これらの動作は、例えば制御回路16の命令によって実行される。すなわち、制御回路16の命令に従って、カラムデコーダ13及びロウデコーダ15は各種の電圧を所定のタイミングでワード線WLやビット線BL,BLBに転送する。また、制御回路16の命令に従って、プリチャージ回路12Aは読み出し動作及び書き込み動作におけるプリチャージ動作で稼働し、プリチャージ回路12Bはデータ保持状態におけるプリチャージ動作で稼働する。
図6は、SRAM10における“1”データの読み出し動作を示すタイミングチャートである。“1”データの読み出し動作は、図3に示したメモリセルMCのノードND1に“H”が保持され、ノードND2に“L”が保持された状態から、ビット線BLBに“L”を読み出す動作である。図6において、時刻t1−t2でビット線のプリチャージを行い、時刻t2−t3でデータの読み出しを行い、さらに時刻t3−t4で次の読み出しに備えてビット線のプリチャージを行う。
図8は、SRAM10における“1”データの書き込み動作を示すタイミングチャートである。“1”データの書き込み動作は、図3に示したように、メモリセルMCのノードND1に“H”が保持され、ノードND2に“L”が保持された状態に書き込む動作である。図8において、時刻t1−t2でビット線のプリチャージを行い、時刻t2−t3でデータの書き込みを行い、さらに時刻t3−t4で次の書き込みに備えてビット線のプリチャージを行う。
図10は、SRAM10におけるデータの保持状態を示すタイミングチャートである。データ保持状態は、図3及び図4に示すように、ノードND1,ND2に“H”または“L”を保持する動作である。
本実施形態では、データ保持状態においてプリチャージ回路12Aを非稼働状態とし、プリチャージ回路12Bを稼働状態とすることにより、プリチャージ回路に生じるリーク電流を低減することができる。
本実施形態は、データ保持状態時にビット線対を“H”に保持する状態を有するその他のSRAMに対しても適用できる。
Claims (7)
- ソースまたはドレインのいずれか一方に第1電圧が供給された第1の第1導電型MOSトランジスタと、
ゲートが前記第1の第1導電型MOSトランジスタのソースまたはドレインのいずれか他方に接続され、ソースまたはドレインのいずれか一方に前記第1電圧が供給され、ソースまたはドレインのいずれか他方が前記第1の第1導電型MOSトランジスタのゲートに接続された第2の第1導電型MOSトランジスタと、
前記第1の第1導電型MOSトランジスタのソースまたはドレインの前記いずれか他方と第1ビット線との間に電流経路が形成され、ゲートがワード線に接続された第1の第2導電型MOSトランジスタと、
前記第2の第1導電型MOSトランジスタのソースまたはドレインの前記いずれか他方と第2ビット線との間に電流経路が形成され、ゲートが前記ワード線に接続された第2の第2導電型MOSトランジスタと、
第3の第2導電型MOSトランジスタを含み、読み出し動作または書き込み動作の少なくともいずれかの動作時のプリチャージ期間に第2電圧を前記第1及び第2ビット線に供給する第1プリチャージ回路と、
第4の第2導電型MOSトランジスタを含み、データ保持状態時に前記第2電圧を前記第1及び第2ビット線に供給する第2プリチャージ回路と、
を具備し、
前記第4の第2導電型MOSトランジスタのゲート絶縁膜の膜厚は、前記第3の第2導電型MOSトランジスタのゲート絶縁膜の膜厚より厚い半導体記憶装置。 - 前記第4の第2導電型MOSトランジスタのチャネル幅は、前記第3の第2導電型MOSトランジスタのチャネル幅より小さい請求項1に記載の半導体記憶装置。
- 前記第2プリチャージ回路は、読み出し動作または書き込み動作の少なくともいずれかの動作時のプリチャージ期間に前記第2電圧を前記第1及び第2ビット線に供給する請求項1または2に記載の半導体記憶装置。
- データまたは信号の少なくともいずれかを入出力する入出力回路をさらに具備し、
前記入出力回路は第5の第2導電型MOSトランジスタを含み、
前記第4の第2導電型MOSトランジスタのゲート絶縁膜の膜厚は、前記第5の第2導電型MOSトランジスタのゲート絶縁膜の膜厚と同一である請求項2または3に記載の半導体記憶装置。 - 前記第1及び第2の第1導電型MOSトランジスタ並びに前記第1及び第2の第2導電型MOSトランジスタのゲート絶縁膜の膜厚は、前記第3の第2導電型MOSトランジスタのゲート絶縁膜の膜厚より厚い請求項1乃至4のいずれかに記載の半導体記憶装置。
- 前記第1及び第2の第1導電型MOSトランジスタは、nチャネルMOSトランジスタであり、前記第1及び第2の第2導電型MOSトランジスタはpチャネルMOSトランジスタである請求項1乃至5のいずれかに記載の半導体記憶装置。
- 前記第1及び第2の第1導電型MOSトランジスタは、pチャネルMOSトランジスタであり、前記第1及び第2の第2導電型MOSトランジスタはnチャネルMOSトランジスタである請求項1乃至5のいずれかに記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015006998A JP6346100B2 (ja) | 2015-01-16 | 2015-01-16 | 半導体記憶装置 |
US14/932,254 US9607669B2 (en) | 2015-01-16 | 2015-11-04 | Semiconductor memory device including precharge circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015006998A JP6346100B2 (ja) | 2015-01-16 | 2015-01-16 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016134184A JP2016134184A (ja) | 2016-07-25 |
JP6346100B2 true JP6346100B2 (ja) | 2018-06-20 |
Family
ID=56408325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015006998A Expired - Fee Related JP6346100B2 (ja) | 2015-01-16 | 2015-01-16 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9607669B2 (ja) |
JP (1) | JP6346100B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220085035A1 (en) | 2020-09-14 | 2022-03-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Static random access memory with pre-charge circuit |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04335298A (ja) * | 1991-05-09 | 1992-11-24 | Nec Corp | スタティックram回路 |
KR100282044B1 (ko) * | 1998-08-04 | 2001-03-02 | 윤종용 | 반도체 메모리 장치 |
US6075733A (en) * | 1998-11-23 | 2000-06-13 | Lsi Logic Corporation | Technique for reducing peak current in memory operation |
JP2001006370A (ja) | 1999-06-17 | 2001-01-12 | Nec Corp | Sram回路 |
JP2001015352A (ja) * | 1999-06-30 | 2001-01-19 | Mitsubishi Electric Corp | 変圧器 |
JP2002064150A (ja) * | 2000-06-05 | 2002-02-28 | Mitsubishi Electric Corp | 半導体装置 |
JP4492897B2 (ja) * | 2000-06-15 | 2010-06-30 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP2003123482A (ja) * | 2001-03-27 | 2003-04-25 | Sony Corp | 記憶データの読み出し方法および半導体記憶装置 |
JP3870772B2 (ja) * | 2001-12-06 | 2007-01-24 | セイコーエプソン株式会社 | 半導体記憶装置およびそれを用いた電子機器 |
JP4167458B2 (ja) | 2002-07-24 | 2008-10-15 | 松下電器産業株式会社 | 半導体メモリ装置及び半導体集積回路 |
JP4184104B2 (ja) * | 2003-01-30 | 2008-11-19 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2005303111A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 半導体記憶装置 |
KR100610021B1 (ko) * | 2005-01-14 | 2006-08-08 | 삼성전자주식회사 | 반도체 메모리 장치에서의 비트라인 전압 공급회로와 그에따른 비트라인 전압 인가방법 |
US7272061B2 (en) * | 2005-01-24 | 2007-09-18 | Intel Corporation | Dynamic pre-charge level control in semiconductor devices |
US7570527B2 (en) * | 2005-06-02 | 2009-08-04 | Texas Instruments Incorporated | Static random-access memory having reduced bit line precharge voltage and method of operating the same |
JP5054919B2 (ja) * | 2005-12-20 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP2010272148A (ja) | 2009-05-19 | 2010-12-02 | Renesas Electronics Corp | SRAM(StaticRandomAccessMemory)、及びSRAMへのアクセス方法 |
US20140092672A1 (en) * | 2012-09-28 | 2014-04-03 | International Business Machines Corporation | Power management domino sram bit line discharge circuit |
US9508405B2 (en) * | 2013-10-03 | 2016-11-29 | Stmicroelectronics International N.V. | Method and circuit to enable wide supply voltage difference in multi-supply memory |
JP6353668B2 (ja) * | 2014-03-03 | 2018-07-04 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
-
2015
- 2015-01-16 JP JP2015006998A patent/JP6346100B2/ja not_active Expired - Fee Related
- 2015-11-04 US US14/932,254 patent/US9607669B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20160211007A1 (en) | 2016-07-21 |
US9607669B2 (en) | 2017-03-28 |
JP2016134184A (ja) | 2016-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8000130B2 (en) | Semiconductor memory device with sense circuit connected to sense node coupled to bit line | |
US9286969B2 (en) | Low power sense amplifier for static random access memory | |
US7978562B2 (en) | Semiconductor memory device | |
JP5229515B2 (ja) | 半導体記憶装置 | |
JPH11219589A (ja) | スタティック型半導体記憶装置 | |
US11854652B2 (en) | Sense amplifier sleep state for leakage savings without bias mismatch | |
US7170805B2 (en) | Memory devices having bit line precharge circuits with off current precharge control and associated bit line precharge methods | |
TWI620458B (zh) | 半導體記憶裝置及其驅動方法 | |
KR100460141B1 (ko) | 듀얼 포트 정적 메모리 셀 및 이 셀을 구비한 반도체메모리 장치 | |
JP2008027493A (ja) | 半導体記憶装置 | |
JP2005078714A (ja) | 半導体記憶装置 | |
US11727988B2 (en) | Ternary memory cell for logic-in-memory and memory device comprising same | |
US20150310909A1 (en) | Optimization of circuit layout area of a memory device | |
JP2006269023A (ja) | 半導体記憶装置 | |
US9620199B2 (en) | Semiconductor storage device having TFET access transistors and method of driving the same | |
JP6346100B2 (ja) | 半導体記憶装置 | |
WO2012042723A1 (ja) | 半導体記憶装置 | |
US6741493B1 (en) | Split local and continuous bitline requiring fewer wires | |
US20220084584A1 (en) | Ternary memory cell and memory device comprising same | |
JP2000298984A (ja) | 半導体記憶装置 | |
JP5772058B2 (ja) | 半導体記憶装置 | |
KR100436065B1 (ko) | 반도체 메모리 장치 | |
US9558811B1 (en) | Disturb-proof static RAM cells | |
JP2016164817A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170222 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170911 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180524 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6346100 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |