CN1176499C - 纳米金属氧化线单电子晶体管 - Google Patents
纳米金属氧化线单电子晶体管 Download PDFInfo
- Publication number
- CN1176499C CN1176499C CNB021120595A CN02112059A CN1176499C CN 1176499 C CN1176499 C CN 1176499C CN B021120595 A CNB021120595 A CN B021120595A CN 02112059 A CN02112059 A CN 02112059A CN 1176499 C CN1176499 C CN 1176499C
- Authority
- CN
- China
- Prior art keywords
- channel region
- electrode
- metal oxide
- nano metal
- oxide wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种纳米金属氧化线单电子晶体管,采用超薄纳米金属氧化线作为单电子晶体管的沟道区,其厚度为3 nm,宽度为1个电子局域长度ξ,长度为2~5个ξ,源、漏、栅的电极由Au膜或Al膜引出。在侧栅型结构中,栅电极位于沟道区的一侧,与沟道区之间的间距d=10nm;在顶栅型结构中,栅电极位于沟道区的上面,与沟道区之间为栅氧化层,源、漏及栅电极之间用场氧化层隔开。本发明单个器件的尺寸可以小至10nm尺度以下,在超高集成度和微功耗等方面具有独特优势,能够在室温和低电压下工作,能和CMOS超大规模集成电路技术兼容。
Description
技术领域
本发明涉及一种纳米金属氧化线单电子晶体管,属于纳米电子技术领域。
背景技术
自从上世纪七十年代开始,微电子工业中的芯片集成度根据莫尔定律每十八个月翻一翻。这种特性的提高主要是由于通过优化和改进现有技术,从而使MOSFET器件的特征尺寸不断减小得到的。然而,最小特性尺寸将接近100nm,开关电流将只含1000个电子或者更少,物理上的量子效应和小电流的不确定行为和技术上的限制,比如功耗,设计的复杂性,隧道电流将会阻碍一般电路接比例缩小原则的应用。对于常规CMOS技术上的问题和不断增长的巨额投资,使得在任何情况下,都不能期待MOSFET的沟道长度,能够保持到低于10nm,人们只能寻找新的纳电子器件结构。由于单电子晶体的结构可以小至原子尺度,就成为首选对象。
已经提出和实验验证的多种单电子晶体管结构中,最有代表性的结构是钛库仑岛单电子晶体管(K.Matsumomoto,STM/AFM Nano-Oxidation Process toRoomTemperature Operated Single Electron Transistor and Other Devices,Proceeding of theIEEE.Vol.85.No.4,Appil 1997,612-628)。这种单电子晶体管虽然可以在室温下工作,但需要的势垒占用芯片尺寸太大,而且工艺复杂,对每个库仑岛四周都要精确构建几十nm宽的势垒层。
发明内容
本发明的目的在于针对现有技术的不足,提供一种纳米金属氧化线单电子晶体管,能够在室温下工作,更高的密度集成,工艺简便,并能和CMOS超大规模集成电路兼容的单电子晶体管。
为实现这样的目的,本发明的技术方案中,基于纳米金属氧化线中电子的输运依据了局域长度为ξ的局域电子态可以传输单个电子的特点,直接采用超薄纳米金属氧化线(如TiOx)作为单电子晶体管的沟道区(或称其为有源区),这种纳米金属氧化线沟道区具有厚度为3nm,宽度为1个电子局域长度ξ,长度为2~5个电子局域长度ξ,源电极、漏电极、栅电极由Au膜或Al膜引出。
考虑到室温工作的需要,单电子晶体管的结构尺寸必须是纳米尺度,因而有利于高密度集成,由于结电容极小,RC时间常数相应减小,有利于工作速度的提高,由于工作电流和工作电压均很小,所以功耗极低。在超高集成度和微功耗等方面具有独特优势。超薄纳米金属氧化线由于工艺和半导体纳米CMOS超大规模集成电路技术兼容,使得超薄纳米金属氧化线单电子晶体管有可能成为一种极其具有竞争能力的高密度集成纳米器件。
本发明的超薄纳米金属氧化线单电子晶体管结构可以有两种形式,一种为侧栅型超薄纳米金属氧化线单电子晶体管结构,一种为顶栅型超薄纳米金属氧化线单电子晶体管结构。侧栅型结构中,源电极和漏电极在沟道区的两端,控制单电子对沟道区传导的开通或截止的栅电极位于沟道区的一侧,栅电极与沟道区之间的距离d为10nm。顶栅型结构中,源电极和漏电极在沟道区的两端,控制单电子对沟道区传导的开通或截止的栅电极位于沟道区的上面,栅电极与沟道区之间为栅氧化层,源电极、漏电极、栅电极之间用场氧化层隔开。
本发明的超薄纳米金属氧化线单电子晶体管能够在室温下工作,单个器件的尺寸可以小至10nm尺度以下,可以超密度集成,工作电压低,工艺简便,能和CMOS超大规模集成电路技术兼容。
本发明的超薄纳米金属氧化线单电子晶体管结构既适用于采用氧化钛TiOx制成的晶体管,也适用于其他金属氧化物,如氧化铌NbOx,氧化铝AlOx,钙钛矿结构氧化物等制成的单电子晶体管。
附图说明
图1为本发明侧栅型超薄纳米金属氧化线TiOx单电子晶体管结构示意图。
图1中,衬底1,绝缘层2,栅电极3,源电极4,漏电极5,沟道区6。
图2为顶栅型超薄纳米金属氧化线TiOx单电子晶体管结构示意图。
图2中,衬底1,绝缘层2,栅电极3,源电极4,漏电极5,沟道区6,栅氧化层7。
具体实施方式
以下结合附图和实施例对本发明的技术方案作进一步描述。
图1为本发明侧栅型超薄纳米金属氧化线TiOx单电子晶体管结构示意图。
如图1所示,硅片衬底1上有一层SiO2绝缘层2,绝缘层2上有厚度为3nm,宽度W为一个ξ,长度L为2~5个ξ的氧化钛(TiOx)线作为单电子晶体管的沟道区6,沟道区6的两端是源电极4和漏电极5,栅电极3位于沟道区6的一侧,与沟道区6中心的间距为d,栅电极3用于控制单电子对沟道区传导的开通或截止。
衬底1为0.3mm厚的单晶硅片,绝缘层2为100nm厚的SiO2薄膜,栅电极3与沟道区6之间的距离d为10nm,漏电极5,源电极4和栅电极3由Au或Al膜形成。
本发明的实施例中,首先选取抛光单晶硅片作为衬底1,然后生长一层SiO2绝缘膜2,用于对衬底电绝缘,接着用溅射法在SiO2绝缘膜2上沉积3nm厚的超薄钛(Ti)膜,用扫描隧道显微镜(STM)局域氧化出沟道区6,去掉除源、漏和栅电极以外的所有Ti膜,最后蒸发1000nm左右厚的Au或Al膜,反刻后形成(Au/Ti或Al/Ti)漏电极5、源电极4和栅电极3。
图2所示为顶栅型超薄纳米金属氧化线TiOx单电子晶体管结构。如图2所示,这种单电子晶体管的结构与位置的连接为:硅片衬底1上有一层SiO2绝缘层2,绝缘层2上有厚度为3nm,宽度W为一个ξ,长度L为2~5个ξ的氧化钛(TiOx)线作为单电子晶体管的沟道区6,沟道区6的两端是源电极4和漏电极5,栅电极3位于沟道区6的上面,用于控制单电子对沟道区6传导的开通或截止,栅电极3与沟道区6之间为栅氧化层7,源电极4、漏电极5和栅电极3之间用场氧化层8隔开。
本发明的实施例中,首先选取抛光单晶硅片作为衬底1,然后生长一层SiO2绝缘膜2,用于对衬底电绝缘,接着用溅射法在绝缘膜2上沉积3nm厚的超薄钛(Ti)膜,用扫描隧道显微镜(STM)局域氧化出宽度为W、长度为L的氧化钛(TiOx)线作为单电子晶体管的沟道区6,去掉除源、漏电极以外的所有Ti膜,接着是沉积场氧化层SiO2,刻蚀掉源、漏和栅电极上300nm厚的SiO2,紧接着再沉积50nm厚的栅氧,再刻蚀掉源、漏电极上50nm厚的SiO2。最后蒸发1000nm左右厚的Au或Al膜,反刻后形成Au/Ti或Al/Ti漏电极5、源电极4,Au或Al栅电极3,隔离源、漏和栅电极的是场氧化层8,厚度为300nm。
从超薄纳米金属氧化线TiOx单电子晶体管栅控漏、源电流-电压特性曲线中,可以看出本发明的单电子晶体管具有良好的库仑阻塞和单电子振荡效应。平均振荡周期大约为1.25 V左右,相应的等效栅电容为:CG=e/VG=1.28×10-19F左右。
Claims (5)
1、一种纳米金属氧化线单电子晶体管,其特征在于为侧栅型结构,硅片衬底(1)上有一层SiO2绝缘层(2),绝缘层(2)上有厚度为3nm,宽度W为一个电子局域长度ξ,长度L为2~5个ξ的纳米金属氧化线沟道区(6),沟道区(6)的两端是源电极(4)和漏电极(5),栅电极(3)位于沟道区(6)的一侧,栅电极(3)与沟道区(6)之间的间距d为10nm。
2、一种纳米金属氧化线单电子晶体管,其特征在于为顶栅型结构,硅片衬底(1)上有一层SiO2绝缘层(2),绝缘层(2)上有厚度为3nm,宽度W为一个电子局域长度ξ,长度L为2~5个ξ的纳米金属氧化线沟道区(6),沟道区(6)的两端是源电极(4)和漏电极(5),栅电极(3)位于沟道区(6)的上面,栅电极(3)与沟道区(6)之间为栅氧化层(7),源电极(4)、漏电极(5)及栅电极(3)之间用场氧化层(8)隔开。
3、如权利要求1或2的纳米金属氧化线单电子晶体管,其特征在于所述衬底(1)为单晶硅片,绝缘层(2)为100nm厚的SiO2薄膜。
4、如权利要求1或2的纳米金属氧化线单电子晶体管,其特征在于所述的漏电极(5),源电极(4)和栅电极(3)由Au或Al膜形成。
5、如权利要求1或2的纳米金属氧化线单电子晶体管,其特征在于所述的纳米金属氧化线采用氧化钛TiOx、氧化铌NbOx、氧化铝AlOx或钙钛矿结构氧化物。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021120595A CN1176499C (zh) | 2002-06-13 | 2002-06-13 | 纳米金属氧化线单电子晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021120595A CN1176499C (zh) | 2002-06-13 | 2002-06-13 | 纳米金属氧化线单电子晶体管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1383213A CN1383213A (zh) | 2002-12-04 |
CN1176499C true CN1176499C (zh) | 2004-11-17 |
Family
ID=4741871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021120595A Expired - Fee Related CN1176499C (zh) | 2002-06-13 | 2002-06-13 | 纳米金属氧化线单电子晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1176499C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10381468B2 (en) | 2017-03-21 | 2019-08-13 | International Business Machines Corporation | Method and structure for forming improved single electron transistor with gap tunnel barriers |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7180107B2 (en) * | 2004-05-25 | 2007-02-20 | International Business Machines Corporation | Method of fabricating a tunneling nanotube field effect transistor |
CN100466204C (zh) * | 2006-06-07 | 2009-03-04 | 中国科学院微电子研究所 | 一种纳米级库仑岛结构的制备方法 |
CN100492665C (zh) * | 2006-08-09 | 2009-05-27 | 中国科学院微电子研究所 | 一种soi基顶栅单电子晶体管的制备方法 |
CN100533768C (zh) * | 2006-08-10 | 2009-08-26 | 中国科学院微电子研究所 | 一种硅基侧栅单电子晶体管的制作方法 |
CN100492664C (zh) * | 2006-08-10 | 2009-05-27 | 中国科学院微电子研究所 | 一种soi基顶栅单电子晶体管的制备方法 |
CN101276836B (zh) * | 2007-03-28 | 2010-06-09 | 中国科学院微电子研究所 | 一种基于soi量子线的单电子晶体管及其制作方法 |
CN101364594B (zh) * | 2007-08-09 | 2010-06-02 | 中国科学院半导体研究所 | 硅基单电子神经元量子电路 |
CN105932049B (zh) * | 2016-05-23 | 2021-02-12 | 北京华碳元芯电子科技有限责任公司 | 纳米二极管器件及其制备方法 |
-
2002
- 2002-06-13 CN CNB021120595A patent/CN1176499C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10381468B2 (en) | 2017-03-21 | 2019-08-13 | International Business Machines Corporation | Method and structure for forming improved single electron transistor with gap tunnel barriers |
US11069800B2 (en) | 2017-03-21 | 2021-07-20 | International Business Machines Corporation | Single electron transistor with gap tunnel barriers |
Also Published As
Publication number | Publication date |
---|---|
CN1383213A (zh) | 2002-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1176499C (zh) | 纳米金属氧化线单电子晶体管 | |
CN103325836B (zh) | 一种石墨烯场效应晶体管及其制备方法 | |
CN104425487B (zh) | 半导体器件 | |
CN106711194B (zh) | 一种环栅场效应晶体管及其制备方法 | |
CN104966697B (zh) | Tft基板结构及其制作方法 | |
US20070181871A1 (en) | Organic thin film transistor using ultra-thin metal oxide as gate dielectric and fabrication method thereof | |
TW200417017A (en) | Semiconductor device structures which utilize metal sulfides | |
CN101478003B (zh) | 一种基于有序介孔的单电子晶体管及其制备方法 | |
CN1466218A (zh) | 利用碳纳米管制作的随机存储器及制备方法 | |
CN116828973A (zh) | 基于hemt结构的镓系半导体忆阻器及其制备方法 | |
CN108767015A (zh) | 场效应晶体管及其应用 | |
CN217881522U (zh) | 一种亚纳米级铁电存储计算一体器件及阵列 | |
CN208240689U (zh) | 场效应晶体管及装置 | |
CN107452810B (zh) | 一种金属氧化物薄膜晶体管及其制备方法 | |
CN1309094C (zh) | 基于Si/SiGe的空穴型共振隧穿二极管 | |
CN2566462Y (zh) | 单壁碳纳米管“与”门逻辑器件 | |
CN1236496C (zh) | 利用碳纳米管制作的逻辑“非”门器件 | |
CN113035958B (zh) | 一种半导体场效应晶体管及其制造方法 | |
CN111933793B (zh) | 拓扑场效应晶体管及其拓扑输运特性的调节方法 | |
CN115224191B (zh) | 一种铁电超晶格多值存储器件及其制作方法 | |
CN1262008C (zh) | 具有单壁碳纳米管结构的“与”门逻辑器件及其制作方法 | |
CN115172461A (zh) | 一种亚纳米级铁电存储计算一体器件及其制备方法 | |
CN1236495C (zh) | 碳纳米管“或否”逻辑器件 | |
CN1167133C (zh) | 纳米金属氧化线单电子存贮单元 | |
Isono et al. | Scanning probe nanolithography using self-assembled monolayer for fabrication of single electron transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |