CN115172461A - 一种亚纳米级铁电存储计算一体器件及其制备方法 - Google Patents
一种亚纳米级铁电存储计算一体器件及其制备方法 Download PDFInfo
- Publication number
- CN115172461A CN115172461A CN202210727753.7A CN202210727753A CN115172461A CN 115172461 A CN115172461 A CN 115172461A CN 202210727753 A CN202210727753 A CN 202210727753A CN 115172461 A CN115172461 A CN 115172461A
- Authority
- CN
- China
- Prior art keywords
- layer
- ferroelectric
- ferroelectric memory
- electrode
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004364 calculation method Methods 0.000 title claims abstract description 26
- 238000003860 storage Methods 0.000 title claims abstract description 24
- 238000002360 preparation method Methods 0.000 title claims description 27
- 230000015654 memory Effects 0.000 claims abstract description 88
- 238000002955 isolation Methods 0.000 claims abstract description 56
- 239000000463 material Substances 0.000 claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 238000005240 physical vapour deposition Methods 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 239000010408 film Substances 0.000 claims description 6
- 230000006870 function Effects 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 239000002096 quantum dot Substances 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 6
- 238000012546 transfer Methods 0.000 claims description 6
- 239000002657 fibrous material Substances 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 5
- 238000013500 data storage Methods 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 239000002042 Silver nanowire Substances 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 3
- 229910021389 graphene Inorganic materials 0.000 claims description 3
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 3
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000002207 thermal evaporation Methods 0.000 claims description 3
- 238000010023 transfer printing Methods 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 7
- 238000005549 size reduction Methods 0.000 abstract 1
- 102220047090 rs6152 Human genes 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提出一种亚纳米级铁电存储计算一体器件及其制作方法，铁电存储计算一体器件包括，铁电存储器、MOSFET晶体管和隔离层；铁电存储器从上到下依次为：金属电极、顶电极、铁电层、底电极；各层均位于MOSFET晶体管的栅极之上；铁电存储器的底电极与作为铁电存储计算一体器件的基体的MOSFET晶体管的栅极左侧部分直接连接。铁电存储器与MOSFET晶体管的栅极之间被隔离层分隔，铁电存储器的底电极选用低维材料，且厚度能调节的范围宽，既能与现有晶体管纳米级别CMOS工艺技术兼容，也能使铁电存储器的尺寸达到亚纳米级别。实现最佳写入和读出性能的同时解决了铁电存储器尺寸微缩难的问题。
Description
技术领域
本发明属于半导体芯片技术领域，尤其涉及一种亚纳米级铁电存储计算一体器件及其制备方法。
背景技术
随着人工智能时代的到来，数据的深度处理和存储要求更高的运算速度和更低的能耗，传统的冯诺依曼架构的计算和存储单元是分离的，面临着速度瓶颈与功耗浪费的问题，因此新型计算存储一体化技术成为研究的重要方向。
铁电存储计算一体具备读写速度快、抗疲劳性能突出、功耗低以及结构简单等优势具有重大的应用前景。目前的铁电存储计算一体器件主要包括FeFET、MFMFET、FeRAM、FTJ等，其中，FeFET高的写入电压和与Si通道的非理想界面限制了它的循环稳定性能，而FeRAM及FTJ做存储计算一体应用时需额外接入晶体管，且由于器件与外接晶体管源漏电级直接接触，不能进行多值运算。相比之下，MFMFET在FE铁电层和晶体管栅氧层之间插入额外的电极层，不仅避免了Si通道的非理想界面，缓解了逻辑与存储器之间的设计冲突，提高了循环稳定性能，而且能够进行多值运算。此外，通过调整铁电存储器MFM(AFE)与晶体管FET(AMOS)之间的面积比(AR＝AFE/AMOS)，可以有效增加与铁电耦合的电压，从而在低电压下高效写入。
随着摩尔定律不断延续，晶体管的尺寸不断缩小，FET的产线工艺已经达到几纳米级别。根据最新研究表明，AR＝1:10时可以实现存储计算一体技术最佳的写入和读出性能，因此与晶体管相对应铁电存储器MFM的尺寸需要达到亚纳米级别，这在现有的Fab工艺技术与设备中是很难达到的，存在与标准的CMOS工艺兼容性和尺寸微缩难的问题，我们必须进行结构创新和选用新材料。
发明内容
为解决上述技术问题，本发明的第一方面提出了一种亚纳米级铁电存储计算一体器件，所述铁电存储计算一体器件包括，铁电存储器和MOSFET晶体管；
所述铁电存储器作为数据存储元件，所述MOSFET晶体管执行数据计算功能；
采用低维材料制作所述铁电存储器的底电极2，所述铁电存储器从上到下依次包括：金属电极5、顶电极4、铁电层3和底电极2；各层均位于MOSFET晶体管的栅极之上依预定构型层叠制作；
所述MOSFET晶体管作为所述铁电存储计算一体器件的基体,所述铁电存储器的底电极2与所述MOSFET晶体管的栅极直接连接；
所述铁电存储器的有效工作区域6的尺寸仅由底电极2的厚度方向相对于铁电层3的宽度来确定，以将所述铁电存储器有效工作区6的线宽尺寸限定在亚纳米级别。
如本发明第一方面的器件，所述铁电存储计算一体器件还包括一台阶状隔离层1，所述铁电存储器与MOSFET晶体管的栅极之间被台阶状隔离层1隔离并绝缘，所述台阶状隔离层1的位于所述栅极中间区域上部的所述台阶状隔离层1左侧部分高于所述台阶状隔离层1右侧部分一个预定尺寸。
如本发明第一方面的器件，位于所述底电极2和所述台阶状隔离层1之上的所述铁电层3呈凸字形状，所述铁电层3完全覆盖所述台阶状隔离层1和所述底电极2；
所述顶电极4和所述金属电极5仅设置在所述隔离层1右侧部分的台阶下层对应的所述铁电层3之上。
如本发明第一方面的器件，控制铁电存储器的面积与所述MOSFET晶体管的面积比AR的取值范围为：1:5到1:20。
本发明的第二方面提出一种亚纳米级铁电存储计算一体器件的制备方法，所述制备方法包括以下步骤：
步骤1，以纳米级尺寸的金属氧化物场效应晶体管MOSFET晶片为基板，在制作铁电存储器之前，对所述MOSFET晶片执行清洗和烘干；
步骤2，在经步骤1处理的所述MOSFET晶片上制备隔离层1，对所述隔离层1执行多次光刻图形化，形成位于MOSFET栅极上面的台阶状隔离层1，所述台阶状隔离层1的台阶上层区域的高度高于台阶下层区域一个预定尺寸；所述台阶状隔离层1仅覆盖所述MOSFET栅极的右侧部分区域；
步骤3，在台阶状隔离层1上制备所述铁电存储器的底电极2层；对所述底电极2层进行光刻图形化，使底电极2层覆盖所述MOSFET栅极上没有被台阶状隔离层1覆盖的区域和所述台阶状隔离层1的台阶上层区域，而所述台阶下层区域不被所述底电极2层覆盖；
步骤4，在步骤3完成后，制备铁电层3，所述铁电层3制成后执行光刻图形化，仅保留位于MOSFET栅极之上的铁电层3，将其余的铁电层3刻蚀去除；
步骤5，在铁电层3上依次沉积顶电极4层和金属电极5层，对所述顶电极4层和所述金属电极5层执行光刻图形化，仅保留位于所述台阶状隔离层1的台阶下层区域上的顶电极4层和金属电极5层，将顶电极4层和金属电极5层的多余部分刻蚀去除，以构成顶电极4和金属电极5；
步骤6，由所述MOSFET晶片上由多个MOSFET晶体管构成晶体管阵列，将所述晶体管阵列中各个MOSFET晶体管的源级互联形成接地线，将所述晶体管阵列的各个MOSFET晶体管的漏极互联形成位线，将各个铁电存储器的金属电极5互联形成字线，从而使所述晶体管阵列中的亚纳米级铁电存储计算一体器件同时具备存储和多值计算功能。
如本发明第二方面的制备方法，所述台阶状隔离层1采用低介电常数材料三氧化二铝或二氧化硅；所述台阶状隔离层1制备工艺采用以下方法之一：溅射法、原子力沉积法、化学气相沉积法或物理气相沉积法。
如本发明第二方面的制备方法，所述底电极2层采用的低维材料从以下材料中择一选用：二维薄膜材料、一维纤维材料或零维量子点材料；所述低维材料的尺度均在纳米级；
步骤3中采用所述低维材料湿法转移制备方法制备所述铁电存储器的底电极2层，所述湿法转移制备方法采用以下方法之一：转印、喷涂、旋涂或刮涂；
所述顶电极4材料为氮化钛；
所述金属电极5材料从以下材料中择一选用：钨、铝、镍或铂；
所述顶电极4和所述金属电极5的制备工艺采用以下方法之一：溅射、原子力沉积、化学气相沉积、物理气相沉积或热蒸镀。
如本发明第二方面的制备方法，所述二维薄膜材料从以下材料中择一选用：石墨烯或MoS2；所述一维纤维材料采用银纳米线；所述零维量子点材料采用金量子点。
如本发明第二方面的制备方法，所述铁电层3薄膜材料包括以下材料之一或它们的混合物：HfO2、ZrO2、HfXZr1-XO2、锆钛酸铅；所述铁电层3的制备工艺采用以下方法之一：溅射、原子力沉积、化学气相沉积或物理气相沉积。
如本发明第二方面的制备方法，步骤6还包括在氮气气氛中快速退火使得铁电薄膜结晶。
采用本发明的方法有以下优点，
1铁电存储器底电极选用低维材料，在特定维度形成分子乃至原子尺寸的厚度，且厚度能调节的范围更宽，既能与标准的CMOS工艺兼容，也能使铁电存储器MFM的尺寸达到亚纳米分子或原子尺寸级别。
2在隔离层上形成台阶状分布，使得铁电存储器纵向垂直分布，有效电场来自底电极层厚度，能够更好与现有晶体管纳米级别工艺技术相匹配AR＝1:10，实现最佳写入和读出性能的同时，解决尺寸微缩难的问题。
3铁电存储计算一体阵列具备读写速度快、抗疲劳性能突出、功耗低以及结构简单等优势，能够有效突破传统冯诺依曼架构计算和存储单元分离，解决大量数据深度处理时的存储墙和功耗墙问题。
附图说明
图1为本发明提出的一种亚纳米级别的铁电存储计算一体器件剖面图；
图2为现有的纳米级技术节点制造的金属氧化物场效应晶体管MOSFET剖面图；
图3为本发明中在金属氧化物半导体场效应晶体管的基础上制备底电极层；
图4为本发明中在底电极层上制备铁电层；
图5为本发明中在铁电层上依次沉积顶电极和金属电极；
图6为本发明中在铁电存储计算一体阵列的设计；
图7为本发明的铁电存储计算电原理图。
其中，1-隔离层、2-底电极、3-铁电层，4-顶电极，5-金属电极、6-有效工作区域。
具体实施方式
本发明为了解决新型铁电存储计算一体器件的工艺兼容性问题，通过器件结构创新和选用低维材料，突破传统的冯诺依曼架构，缓解逻辑与存储之间的设计冲突，实现铁电存储器与晶体管的纳米集成，避免Si通道的非理想界面，获得低电压下高效写入能力，根据本发明第一方面提高循环稳定性能。
我们选用低维材料作为铁电存储器底电极，在特定维度形成分子乃至原子尺寸的厚度，同时通过结构创新，在隔离层上形成台阶状分布，使得铁电存储器纵向垂直分布，有效电场来自底电极层厚度，能够更好与现有晶体管纳米级别工艺技术相匹配AR＝1:10，实现最佳写入和读出性能的同时，解决尺寸微缩难的问题，使得铁电存储器MFM的尺寸达到亚纳米分子或原子尺寸级别。所得铁电存储计算一体阵列具备读写速度快、抗疲劳性能突出、功耗低以及结构简单等优势，能够有效突破传统冯诺依曼架构计算和存储单元分离，解决大量数据深度处理时的存储墙和功耗墙问题。
以下结合附图对本发明的具体实施方式作出详细说明。
本发明的第一方面提出了一种亚纳米级铁电存储计算一体器件，所述铁电存储计算一体器件包括，铁电存储器和MOSFET晶体管；
所述铁电存储器作为数据存储元件，所述MOSFET晶体管执行数据计算功能；
采用低维材料制作所述铁电存储器的底电极2，所述铁电存储器从上到下依次包括：金属电极5、顶电极4、铁电层3和底电极2；各层均位于MOSFET晶体管的栅极之上依预定构型层叠制作；
所述MOSFET晶体管作为所述铁电存储计算一体器件的基体,所述铁电存储器的底电极2与所述MOSFET晶体管的栅极直接连接；
所述铁电存储器的有效工作区域6的尺寸仅由底电极2的厚度方向相对于铁电层3的宽度来确定，以将所述铁电存储器有效工作区6的线宽尺寸限定在亚纳米级别。
如图1所示本发明的亚纳米级别的铁电存储计算一体器件，铁电存储器底电极2采用低维材料，3为铁电层，4为顶电极，5为金属电极。铁电存储器底电极2与晶体管栅极左侧部分相连，右侧不相连部分通过隔离层1分开，且隔离层上右半部分呈台阶状，使得铁电存储器有效电场来自底电极层厚度，其有效工作区域为6。通过控制底电极2的层厚度，使得铁电存储器MFM的尺寸达到亚纳米分子或原子尺寸级别，更好与现有CMOS晶体管纳米级别工艺技术相匹配，且控制铁电存储器的面积与晶体管MOSFET的面积比AR为:AR＝1:5到1:20。优选为AR＝1:10，实现存储计算一体技术最佳的写入和读出性能。
如本发明第一方面的器件，所述铁电存储计算一体器件还包括一台阶状隔离层1，所述铁电存储器与MOSFET晶体管的栅极之间被台阶状隔离层1隔离并绝缘，所述台阶状隔离层1的位于所述栅极中间区域上部的所述台阶状隔离层1左侧部分高于所述台阶状隔离层1右侧部分一个预定尺寸。可参见附图3所示。
如本发明第一方面的器件，位于所述底电极2和所述台阶状隔离层1之上的所述铁电层3呈凸字形状，所述铁电层3完全覆盖所述台阶状隔离层1和所述底电极2；如附图5所示。
所述顶电极4和所述金属电极5仅设置在所述隔离层1右侧部分的台阶下层对应的所述铁电层3之上。如附图6所示。
如本发明第一方面的器件，控制铁电存储器的面积与所述MOSFET晶体管的面积比AR的取值范围为：1:5到1:20。
附图2是用于制作亚纳米级铁电存储计算一体器件的MOSFET晶体管结构剖面图,图示为一个典型的MOSFET晶体管，其中S为源极，D是漏极，G是栅极。在现有的工艺条件下，MOSFET晶体管电极的宽度是大于5-7纳米的，电极宽度还无法做到亚纳米的级别。图中的晶体管的各个电极尺寸都是大于亚纳米级别的。
但是使用溅射、气相沉积等工艺，将半导体或金属的淀积层做到亚纳米级别是可以实现的。如附图1所示，所述铁电存储器包括：金属电极5、顶电极4、铁电层3和底电极2；其中作为铁电存储器的两个极板的顶电极4和底电极2之间的铁电层3是垂直方向设置，它们的有效工作区域6仅由铁电层3的厚度决定。由于铁电存储器的顶电极4、铁电层3和底电极2的厚度均能做到亚纳米级别；因此所述铁电存储器的有效尺寸限定在亚纳米级别。
附图7是铁电存储计算一体器件的等效电原理图。所述MOSFET晶体管的源极S连接地线Gnd,漏极D连接位线Bit line,栅极连接铁电存储器MFM的底电极，铁电存储器MFM的金属电极5与字线word line连接。其中带有存储功能的铁电存储器MFM作为数据存储元件，而MOSFET晶体管用作计算元件。
本发明的第二方面提出一种亚纳米级铁电存储计算一体器件的制备方法，所述制备方法包括以下步骤：
步骤1，以纳米级尺寸的金属氧化物场效应晶体管MOSFET晶片为基板，在制作铁电存储器之前，对所述MOSFET晶片执行清洗和烘干；
步骤2，在经步骤1处理的所述MOSFET晶片上制备隔离层1，对所述隔离层1执行多次光刻图形化，形成位于MOSFET栅极上面的台阶状隔离层1，所述台阶状隔离层1的台阶上层区域的高度高于台阶下层区域一个预定尺寸；所述台阶状隔离层1仅覆盖所述MOSFET栅极的右侧部分区域；
步骤3，在台阶状隔离层1上制备所述铁电存储器的底电极2层；对所述底电极2层进行光刻图形化，使底电极2层覆盖所述MOSFET栅极上没有被台阶状隔离层1覆盖的区域和所述台阶状隔离层1的台阶上层区域，而所述台阶下层区域不被所述底电极2层覆盖；可参见图4所示；
步骤4，在步骤3完成后，制备铁电层3，所述铁电层3制成后执行光刻图形化，仅保留位于MOSFET栅极之上的铁电层3，将其余的铁电层3刻蚀去除；
步骤5，在铁电层3上依次沉积顶电极4层和金属电极5层，对所述顶电极4层和所述金属电极5层执行光刻图形化，仅保留位于所述台阶状隔离层1的台阶下层区域上的顶电极4层和金属电极5层，将顶电极4层和金属电极5层的多余部分刻蚀去除，以构成顶电极4和金属电极5；
步骤6，由所述MOSFET晶片上由多个MOSFET晶体管构成晶体管阵列，将所述晶体管阵列中各个MOSFET晶体管的源级互联形成接地线，将所述晶体管阵列的各个MOSFET晶体管的漏极互联形成位线，将各个铁电存储器的金属电极5互联形成字线，从而使所述晶体管阵列中的亚纳米级铁电存储计算一体器件同时具备存储和多值计算功能。
如本发明第二方面的制备方法，所述台阶状隔离层1采用低介电常数材料三氧化二铝或二氧化硅；所述台阶状隔离层1制备工艺采用以下方法之一：溅射法、原子力沉积法、化学气相沉积法或物理气相沉积法。
如本发明第二方面的制备方法，所述底电极2层采用的低维材料从以下材料中择一选用：二维薄膜材料、一维纤维材料或零维量子点材料；所述低维材料的尺度均在纳米级；
步骤3中采用所述低维材料湿法转移制备方法制备所述铁电存储器的底电极2层，所述湿法转移制备方法采用以下方法之一：转印、喷涂、旋涂或刮涂；
所述顶电极4材料为氮化钛；
所述金属电极5材料从以下材料中择一选用：钨、铝、镍或铂；
所述顶电极4和所述金属电极5的制备工艺采用以下方法之一：溅射、原子力沉积、化学气相沉积、物理气相沉积或热蒸镀。
如本发明第二方面的制备方法，所述二维薄膜材料从以下材料中择一选用：石墨烯或MoS2；所述一维纤维材料采用银纳米线；所述零维量子点材料采用金量子点。
如本发明第二方面的制备方法，所述铁电层3薄膜材料包括以下材料之一或它们的混合物：HfO2、ZrO2、HfXZr1-XO2、锆钛酸铅；所述铁电层3的制备工艺采用以下方法之一：溅射、原子力沉积、化学气相沉积或物理气相沉积。
如本发明第二方面的制备方法，步骤6还包括在氮气气氛中快速退火使得铁电薄膜结晶。
最后应说明的是，以上实施方式仅用以说明本发明实施例的技术方案而非限制，尽管参照以上较佳实施方式对本发明实施例进行了详细说明，本领域的普通技术人员应当理解，可以对本发明实施例的技术方案进行修改或等同替换都不应脱离本发明实施例的技术方案的精神和范围。
Claims (10)
1.一种亚纳米级铁电存储计算一体器件，其特征在于，所述铁电存储计算一体器件包括，铁电存储器和MOSFET晶体管；
所述铁电存储器作为数据存储元件，所述MOSFET晶体管执行数据计算功能；
采用低维材料制作所述铁电存储器的底电极(2)，所述铁电存储器从上到下依次包括：金属电极(5)、顶电极(4)、铁电层(3)和底电极(2)；各层均位于MOSFET晶体管的栅极之上依预定构型层叠制作；
所述MOSFET晶体管作为所述铁电存储计算一体器件的基体,所述铁电存储器的底电极(2)与所述MOSFET晶体管的栅极直接连接；
所述铁电存储器的有效工作区域(6)的尺寸仅由底电极(2)的厚度方向相对于铁电层(3)的宽度来确定，以将所述铁电存储器有效工作区(6)的线宽尺寸限定在亚纳米级别。
2.如权利要求1所述的器件，其特征在于，所述铁电存储计算一体器件还包括一台阶状隔离层(1)，所述铁电存储器与MOSFET晶体管的栅极之间被台阶状隔离层(1)隔离并绝缘，所述台阶状隔离层(1)的位于所述栅极中间区域上部的所述台阶状隔离层(1)左侧部分高于所述台阶状隔离层(1)右侧部分一个预定尺寸。
3.如权利要求2所述的器件，其特征在于，位于所述底电极(2)和所述台阶状隔离层(1)之上的所述铁电层(3)呈凸字形状，所述铁电层(3)完全覆盖所述台阶状隔离层(1)和所述底电极(2)；
所述顶电极(4)和所述金属电极(5)仅设置在所述隔离层(1)右侧部分的台阶下层对应的所述铁电层(3)之上。
4.如权利要求1所述的器件，其特征在于，控制铁电存储器的面积与所述MOSFET晶体管的面积比AR的取值范围为：1:5到1:20。
5.一种亚纳米级铁电存储计算一体器件的制备方法，其特征在于，所述制备方法包括以下步骤：
步骤1，以纳米级尺寸的金属氧化物场效应晶体管MOSFET晶片为基板，在制作铁电存储器之前，对所述MOSFET晶片执行清洗和烘干；
步骤2，在经步骤1处理的所述MOSFET晶片上制备隔离层(1)，对所述隔离层(1)执行多次光刻图形化，形成位于MOSFET栅极上面的台阶状隔离层(1)，所述台阶状隔离层(1)的台阶上层区域的高度高于台阶下层区域一个预定尺寸；所述台阶状隔离层(1)仅覆盖所述MOSFET栅极的右侧部分区域；
步骤3，在台阶状隔离层(1)上制备所述铁电存储器的底电极(2)层；对所述底电极(2)层进行光刻图形化，使底电极(2)层覆盖所述MOSFET栅极上没有被台阶状隔离层(1)覆盖的区域和所述台阶状隔离层(1)的台阶上层区域，而所述台阶下层区域不被所述底电极(2)层覆盖；
步骤4，在步骤3完成后，制备铁电层(3)，所述铁电层(3)制成后执行光刻图形化，仅保留位于MOSFET栅极之上的铁电层(3)，将其余的铁电层(3)刻蚀去除；
步骤5，在铁电层(3)上依次沉积顶电极(4)层和金属电极(5)层，对所述顶电极(4)层和所述金属电极(5)层执行光刻图形化，仅保留位于所述台阶状隔离层(1)的台阶下层区域上的顶电极(4)层和金属电极(5)层，将顶电极(4)层和金属电极(5)层的多余部分刻蚀去除，以构成顶电极(4)和金属电极(5)；
步骤6，由所述MOSFET晶片上由多个MOSFET晶体管构成晶体管阵列，将所述晶体管阵列中各个MOSFET晶体管的源级互联形成接地线，将所述晶体管阵列的各个MOSFET晶体管的漏极互联形成位线，将各个铁电存储器的金属电极(5)互联形成字线，从而使所述晶体管阵列中的亚纳米级铁电存储计算一体器件同时具备存储和多值计算功能。
6.如权利要求5所述的制备方法，其特征在于，所述台阶状隔离层(1)采用低介电常数材料三氧化二铝或二氧化硅；所述台阶状隔离层(1)制备工艺采用以下方法之一：溅射法、原子力沉积法、化学气相沉积法或物理气相沉积法。
7.如权利要求5所述的制备方法，其特征在于，所述底电极(2)层采用的低维材料从以下材料中择一选用：二维薄膜材料、一维纤维材料或零维量子点材料；所述低维材料的尺度均在纳米级；
步骤3中采用所述低维材料湿法转移制备方法制备所述铁电存储器的底电极(2)层，所述湿法转移制备方法采用以下方法之一：转印、喷涂、旋涂或刮涂；
所述顶电极(4)材料为氮化钛；
所述金属电极(5)材料从以下材料中择一选用：钨、铝、镍或铂；
所述顶电极(4)和所述金属电极(5)的制备工艺采用以下方法之一：溅射、原子力沉积、化学气相沉积、物理气相沉积或热蒸镀。
8.如权利要求7所述的制备方法，其特征在于，所述二维薄膜材料从以下材料中择一选用：石墨烯或MoS2；所述一维纤维材料采用银纳米线；所述零维量子点材料采用金量子点。
9.如权利要求5所述的制备方法，其特征在于，所述铁电层(3)薄膜材料包括以下材料之一或它们的混合物：HfO2、ZrO2、HfXZr1-XO2、锆钛酸铅；所述铁电层(3)的制备工艺采用以下方法之一：溅射、原子力沉积、化学气相沉积或物理气相沉积。
10.如权利要求所述的制备方法，其特征在于，步骤6还包括在氮气气氛中快速退火使得铁电薄膜结晶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210727753.7A CN115172461A (zh) | 2022-06-24 | 2022-06-24 | 一种亚纳米级铁电存储计算一体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210727753.7A CN115172461A (zh) | 2022-06-24 | 2022-06-24 | 一种亚纳米级铁电存储计算一体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115172461A true CN115172461A (zh) | 2022-10-11 |
Family
ID=83488127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210727753.7A Pending CN115172461A (zh) | 2022-06-24 | 2022-06-24 | 一种亚纳米级铁电存储计算一体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115172461A (zh) |
-
2022
- 2022-06-24 CN CN202210727753.7A patent/CN115172461A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10770290B2 (en) | Method for forming stacked nanowire transistors | |
| US20210242225A1 (en) | Semiconductor structure and manufacturing method thereof | |
| US20230371271A1 (en) | Embedded ferroelectric memory in high-k first technology | |
| TW202042347A (zh) | 鐵電記憶體裝置、積體晶片、和用於形成鐵電記憶體裝置的方法 | |
| US11837661B2 (en) | Sidewall spacer structure to increase switching performance of ferroelectric memory device | |
| US20220068927A1 (en) | Channel formation for vertical three dimensional (3d) memory | |
| US20220122999A1 (en) | Remanent polarizable capacitive structure, memory cell, and methods thereof | |
| TW202236272A (zh) | 記憶體元件、形成其的方法及包括記憶單元的記憶體元件 | |
| TWI741566B (zh) | 半導體元件及形成包括鐵電場效電晶體的元件的方法 | |
| CN115172461A (zh) | 一种亚纳米级铁电存储计算一体器件及其制备方法 | |
| US20220231050A1 (en) | Memory device and method of forming the same | |
| US20220310635A1 (en) | Memory window of mfm mosfet for small cell size | |
| CN115360233A (zh) | 一种无电容动态随机存储器及其制备方法 | |
| CN217881522U (zh) | 一种亚纳米级铁电存储计算一体器件及阵列 | |
| RU2287205C2 (ru) | Интегрированные транзисторно-запоминающие структуры и массив подобных структур с матричной адресацией | |
| US11522046B2 (en) | Memory device and method of fabricating the memory device | |
| KR102343524B1 (ko) | 캐패시턴스 매칭을 위한 3D 구조물의 FeFET | |
| US20230292524A1 (en) | Ferroelectric memory device with relaxation layers | |
| CN118159035A (zh) | 集成芯片及其形成方法 | |
| US20230387296A1 (en) | Ferroelectric field effect transistor and methods of forming the same | |
| US20210335799A1 (en) | Ferroelectric random access memory device with seed layer | |
| KR20230013605A (ko) | 강유전체층 강화를 위한 높은 텍스처 균일성을 가진 계면층 | |
| TW202401744A (zh) | 記憶體裝置及其形成方法 | |
| US20070241413A1 (en) | Field-Effect-Transistor Multiplexing/Demultiplexing Architectures and Methods of Forming The Same | |
| JP2023042575A (ja) | キャパシタ、及びそれを含む電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |